阵列基板及其制作方法、检测方法、显示装置的制造方法
阵列基板及其制作方法、检测方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、检测方法、显示
目.ο
【背景技术】
[0002]现有的TFT(Thin Film Transistor，薄膜晶体管)阵列基板为减少X_Line(横线不良)，扇出区的数据线引线往往采用栅金属层来制作，然后通过过孔利用透明导电层将数据线引线与数据线连接起来。在阵列基板的制作工艺中，经常存在DDS(Data Data Short，数据线短路不良)，现有技术首先是通过ESS(Environment Stress Screen,环境应力筛选)测试数据线引线或数据线之间是否存在短路不良，然后再由定位单元确定短路不良发生的位置坐标信息。
[0003]如图1所示，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载测试信号，第二信号加载线2用于向偶数行数据线引线加载测试信号，在检测是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载测试信号。但是，如图1所示，由于透明导电层残留或者栅金属层残留导致第2k-l根数据线引线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载测试信号时，测试信号传递至第2k-l根数据线引线3后，经由短路处传递至第2k根数据线引线4、再传递至第二信号加载线2，进而由第二信号加载线2传递至所有的偶数行数据线引线，最终导致所有的数据线引线和数据线都存在测试信号，使得定位单元无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降。
【发明内容】
[0004]本发明要解决的技术问题是提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标?目息，进而提尚阵列基板的良品率。
[0005]为解决上述技术问题，本发明的实施例提供技术方案如下:
[0006]—方面，提供一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
[0007]进一步地，所述信号加载线包括:
[0008]与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0009]与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0010]进一步地，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
[0011]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。
[0012]进一步地，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。
[0013]进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。
[0014]进一步地，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
[0015]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。
[0016]本发明实施例还提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，所述方法还包括:
[0017]在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
[0018]进一步地，形成所述信号加载线包括:
[0019]形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0020]形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0021 ]进一步地，形成所述单向导通器件包括:
[0022]形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
[0023]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括:
[0024]通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；
[0025]通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层；
[0026]通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。
[0027]进一步地，所述方法还包括:
[0028]形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。
[0029]进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括:
[0030]通过一次构图工艺同时形成所述导电连接线和所述像素电极。
[0031 ]进一步地，形成所述单向导通器件包括:
[0032]形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
[0033]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括:
[0034]通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。
[0035]本发明实施例还提供了一种如上所述阵列基板的检测方法，包括:
[0036]向多条信号加载线依次加载外部测试信号；
[0037]在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
[0038]本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
[0039]本发明的实施例具有以下有益效果:
[0040]上述方案中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
【附图说明】
[0041]图1为现有阵列基板扇出区的走线示意图；
[0042]图2为本发明实施例阵列基板扇出区的走线示意图；
[0043]图3为本发明实施例五单向导通薄膜晶体管的 结构示意图；
[0044]图4为本发明实施例六二极管的结构示意图。
[0045]附图标记
[0046]1第一信号加载线 2第二信号加载线3第2k_l根数据线引线
[0047]4第2k根数据线引线 5数据线引线发生短路的位置
[0048]6单向导通器件11数据线引线 12栅极
[0049]13栅绝缘层14有源层15层间绝缘层 16源极
[0050]17漏极18钝化层19导电连接线 20阳极[0051 ]21 阴极
【具体实施方式】
[0052]为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0053]本发明的实施例针对现有技术无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降的问题，提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标?目息，进而提尚阵列基板的良品率。
[0054]实施例一
[0055]本实施例提供了一种阵列基板，包括多条数据线和形成在非显示区域的与数据线对应连接的多条信号加载线，信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
[0056]本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0057]具体实施例中，信号加载线包括:
[0058]与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0059]与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0060]具体实施例中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0061]进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极和漏极与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层为同层同材料设置，这样单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
[0062]进一步地，单向导通薄膜晶体管的漏极可以通过导电连接线与数据线引线连接。
[0063]进一步地，导电连接线与像素电极为采用同材料且部分导电连接线与像素电极同层设置，这样导电连接线与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
[0064]进一步地，单向导通器件为二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0065]进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，二极管与开关薄膜晶体管的有源层为同层设置，这样二极管可以与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
[0066]实施例二
[0067]本实施例提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与数据线对应连接的多条信号加载线，制作方法还包括:
[0068]在信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
[0069]本实施例中，在信号加载线与对应数据线引线的连接处形成有单向导通器件，夕卜部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0070]具体实施例中，信号加载线包括:与奇数行或奇数列数据线引线连接的第一信号加载线;和与偶数行或偶数列数据线引线连接的第二信号加载线。
[0071 ] 一实施方式中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0072]进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
[0073]进一步地，制作方法还包括:
[0074]形成导电连接线，单向导通薄膜晶体管的漏极通过导电连接线与数据线连接。
[0075]进一步地，阵列基板还包括形成在显示区域的多个像素电极，方法具 体包括:
[0076]通过一次构图工艺同时形成导电连接线和像素电极。导电连接线与像素电极通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
[0077]另一实施方式中，形成单向导通器件包括:
[0078]形成二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0079]进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，方法具体包括:
[0080]通过一次构图工艺同时形成开关薄膜晶体管的有源层和二极管。二极管与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
[0081 ] 实施例三
[0082]本实施例提供了一种如上阵列基板的检测方法，包括:
[0083]向多条信号加载线依次加载外部测试信号；
[0084]在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
[0085]本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0086]实施例四
[0087]本实施例还提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为:0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0088]实施例五
[0089]如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
[0090]在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k_l根数据线弓丨线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-l根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0091]具体地，如图3所示，单向导通器件为栅极12和源极16连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极16或栅极12与信号加载线连接，单向导通薄膜晶体管的漏极17通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
[0092]这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极16和栅极12，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极16传递至漏极17，进一步由导电连接线19传递至数据线引线11;当出现短路不良导致数据线引线11上存在外部测试信号时，对应单向导通薄膜晶体管的漏极17存在外部测试信号，而由于单向导通薄膜晶体管的栅极12没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
[0093]进一步地，单向导通薄膜晶体管的栅极12、数据线引线11与显示区域的开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极16和漏极17与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层为同层同材料设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样单向导通薄膜晶体管的栅极12、数据线引线11与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极16、漏极17与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
[0094]实施例六
[0095]如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
[0096]在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k_l根数据线弓丨线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-l根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为 亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0097]具体地，如图4所示，单向导通器件为PN结构的二极管，二极管的阳极20与信号加载线连接，二极管的阴极21通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
[0098]这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极20，使二极管处于导通状态，外部测试信号可由二极管的阳极20传递至阴极21，进一步由导电连接线19传递至数据线引线11;当出现短路不良导致数据线引线11上存在外部测试信号时，对应二极管的阴极21存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
[0099]进一步地，二极管的阳极20、阴极21与显示区域的开关薄膜晶体管的有源层为同层设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样二极管的阳极20、阴极21与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
[0100]具体地，在二极管为PN结构时，可以采用非晶硅或者多晶硅通过一次构图工艺形成开关薄膜晶体管的有源层和对应二极管的半导体图形，之后对一部分半导体图形掺入少量杂质磷元素或锑元素形成N型半导体，得到二极管的阴极，对另一部分半导体图形掺入少量杂质硼元素或铟元素形成P型半导体，得到二极管的阳极。
[0101]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，其特征在于，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。2.根据权利要求1所述的阵列基板，其特征在于，所述信号加载线包括: 与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或 与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。3.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。5.根据权利要求3所述的阵列基板，其特征在于，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。7.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。9.一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，其特征在于，所述方法还包括: 在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。10.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述信号加载线包括: 形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或 形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。11.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括: 形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括: 通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极； 通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层； 通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。13.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述方法还包括: 形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。14.根据权利要求13所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括: 通过一次构图工艺同时形成所述导电连接线和所述像素电极。15.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括: 形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。16.根据权利要求15所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括: 通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。17.—种如权利要求1-8中任一项所述阵列基板的检测方法，其特征在于，包括: 向多条信号加载线依次加载外部测试信号； 在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。18.—种显示装置，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。
【专利摘要】本发明提供了一种阵列基板及其制作方法、检测方法、显示装置，属于显示技术领域。其中，阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。本发明的技术方案在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标信息，进而提高阵列基板的良品率。
【IPC分类】H01L21/77, H01L27/12, H01L21/66
【公开号】CN105489613
【申请号】CN201610003725
【发明人】张世举, 任兴凤, 刘国全
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月4日
【技术领域】
[0001]本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、检测方法、显示
目.ο
【背景技术】
[0002]现有的TFT(Thin Film Transistor，薄膜晶体管)阵列基板为减少X_Line(横线不良)，扇出区的数据线引线往往采用栅金属层来制作，然后通过过孔利用透明导电层将数据线引线与数据线连接起来。在阵列基板的制作工艺中，经常存在DDS(Data Data Short，数据线短路不良)，现有技术首先是通过ESS(Environment Stress Screen,环境应力筛选)测试数据线引线或数据线之间是否存在短路不良，然后再由定位单元确定短路不良发生的位置坐标信息。
[0003]如图1所示，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载测试信号，第二信号加载线2用于向偶数行数据线引线加载测试信号，在检测是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载测试信号。但是，如图1所示，由于透明导电层残留或者栅金属层残留导致第2k-l根数据线引线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载测试信号时，测试信号传递至第2k-l根数据线引线3后，经由短路处传递至第2k根数据线引线4、再传递至第二信号加载线2，进而由第二信号加载线2传递至所有的偶数行数据线引线，最终导致所有的数据线引线和数据线都存在测试信号，使得定位单元无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降。
【发明内容】
[0004]本发明要解决的技术问题是提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标?目息，进而提尚阵列基板的良品率。
[0005]为解决上述技术问题，本发明的实施例提供技术方案如下:
[0006]—方面，提供一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
[0007]进一步地，所述信号加载线包括:
[0008]与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0009]与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0010]进一步地，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
[0011]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。
[0012]进一步地，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。
[0013]进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。
[0014]进一步地，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
[0015]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。
[0016]本发明实施例还提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，所述方法还包括:
[0017]在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。
[0018]进一步地，形成所述信号加载线包括:
[0019]形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0020]形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0021 ]进一步地，形成所述单向导通器件包括:
[0022]形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。
[0023]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括:
[0024]通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；
[0025]通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层；
[0026]通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。
[0027]进一步地，所述方法还包括:
[0028]形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。
[0029]进一步地，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括:
[0030]通过一次构图工艺同时形成所述导电连接线和所述像素电极。
[0031 ]进一步地，形成所述单向导通器件包括:
[0032]形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。
[0033]进一步地，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括:
[0034]通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。
[0035]本发明实施例还提供了一种如上所述阵列基板的检测方法，包括:
[0036]向多条信号加载线依次加载外部测试信号；
[0037]在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
[0038]本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
[0039]本发明的实施例具有以下有益效果:
[0040]上述方案中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
【附图说明】
[0041]图1为现有阵列基板扇出区的走线示意图；
[0042]图2为本发明实施例阵列基板扇出区的走线示意图；
[0043]图3为本发明实施例五单向导通薄膜晶体管的 结构示意图；
[0044]图4为本发明实施例六二极管的结构示意图。
[0045]附图标记
[0046]1第一信号加载线 2第二信号加载线3第2k_l根数据线引线
[0047]4第2k根数据线引线 5数据线引线发生短路的位置
[0048]6单向导通器件11数据线引线 12栅极
[0049]13栅绝缘层14有源层15层间绝缘层 16源极
[0050]17漏极18钝化层19导电连接线 20阳极[0051 ]21 阴极
【具体实施方式】
[0052]为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0053]本发明的实施例针对现有技术无法确定短路不良发生的位置坐标信息，进而无法对阵列基板进行维修，导致阵列基板的良品率下降的问题，提供一种阵列基板及其制作方法、检测方法、显示装置，在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标?目息，进而提尚阵列基板的良品率。
[0054]实施例一
[0055]本实施例提供了一种阵列基板，包括多条数据线和形成在非显示区域的与数据线对应连接的多条信号加载线，信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
[0056]本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0057]具体实施例中，信号加载线包括:
[0058]与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或
[0059]与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。
[0060]具体实施例中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0061]进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极和漏极与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层为同层同材料设置，这样单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
[0062]进一步地，单向导通薄膜晶体管的漏极可以通过导电连接线与数据线引线连接。
[0063]进一步地，导电连接线与像素电极为采用同材料且部分导电连接线与像素电极同层设置，这样导电连接线与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
[0064]进一步地，单向导通器件为二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0065]进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，二极管与开关薄膜晶体管的有源层为同层设置，这样二极管可以与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
[0066]实施例二
[0067]本实施例提供了一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与数据线对应连接的多条信号加载线，制作方法还包括:
[0068]在信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经单向导通器件传递至对应的数据线。
[0069]本实施例中，在信号加载线与对应数据线引线的连接处形成有单向导通器件，夕卜部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0070]具体实施例中，信号加载线包括:与奇数行或奇数列数据线引线连接的第一信号加载线;和与偶数行或偶数列数据线引线连接的第二信号加载线。
[0071 ] 一实施方式中，单向导通器件为栅极和源极连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极或栅极与信号加载线连接，单向导通薄膜晶体管的漏极与数据线引线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极和栅极，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极传递至漏极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应单向导通薄膜晶体管的漏极存在外部测试信号，而由于单向导通薄膜晶体管的栅极没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0072]进一步地，单向导通薄膜晶体管的栅极、数据线引线与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极、漏极与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管，节省构图工艺的次数，降低阵列基板的生产成本。
[0073]进一步地，制作方法还包括:
[0074]形成导电连接线，单向导通薄膜晶体管的漏极通过导电连接线与数据线连接。
[0075]进一步地，阵列基板还包括形成在显示区域的多个像素电极，方法具 体包括:
[0076]通过一次构图工艺同时形成导电连接线和像素电极。导电连接线与像素电极通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成导电连接线，节省构图工艺的次数，降低阵列基板的生产成本。
[0077]另一实施方式中，形成单向导通器件包括:
[0078]形成二极管，二极管的阳极与信号加载线连接，二极管的阴极与数据线连接，这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极，使二极管处于导通状态，外部测试信号可由二极管的阳极传递至阴极，进一步传递至数据线引线；当出现短路不良导致数据线引线上存在外部测试信号时，对应二极管的阴极存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线传递至信号加载线，从而实现外部测试信号的单向导通。
[0079]进一步地，阵列基板还包括形成在显示区域的多个开关薄膜晶体管，方法具体包括:
[0080]通过一次构图工艺同时形成开关薄膜晶体管的有源层和二极管。二极管与开关薄膜晶体管的有源层通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管，节省构图工艺的次数，降低阵列基板的生产成本。
[0081 ] 实施例三
[0082]本实施例提供了一种如上阵列基板的检测方法，包括:
[0083]向多条信号加载线依次加载外部测试信号；
[0084]在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。
[0085]本实施例中，信号加载线与对应数据线引线的连接处设置有单向导通器件，外部测试信号只能从信号加载线单向传递至对应的数据线引线，这样当数据线引线发生短路不良时，数据线引线上的外部测试信号不会传递至信号加载线，除了与加载有外部测试信号的信号加载线连接的数据线引线外，只有发生短路不良的数据线引线上才有外部测试信号，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0086]实施例四
[0087]本实施例还提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为:0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0088]实施例五
[0089]如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
[0090]在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k_l根数据线弓丨线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-l根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0091]具体地，如图3所示，单向导通器件为栅极12和源极16连接的单向导通薄膜晶体管，单向导通薄膜晶体管的源极16或栅极12与信号加载线连接，单向导通薄膜晶体管的漏极17通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
[0092]这样在信号加载线上加载外部测试信号后，外部测试信号传递至单向导通薄膜晶体管的源极16和栅极12，使单向导通薄膜晶体管处于导通状态，外部测试信号可由单向导通薄膜晶体管的源极16传递至漏极17，进一步由导电连接线19传递至数据线引线11;当出现短路不良导致数据线引线11上存在外部测试信号时，对应单向导通薄膜晶体管的漏极17存在外部测试信号，而由于单向导通薄膜晶体管的栅极12没有外部测试信号，单向导通薄膜晶体管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
[0093]进一步地，单向导通薄膜晶体管的栅极12、数据线引线11与显示区域的开关薄膜晶体管的栅极为同层同材料设置，单向导通薄膜晶体管的源极16和漏极17与开关薄膜晶体管的源极和漏极为同层同材料设置，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层为同层同材料设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样单向导通薄膜晶体管的栅极12、数据线引线11与开关薄膜晶体管的栅极可以通过一次构图工艺同时形成，单向导通薄膜晶体管的有源层14与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，单向导通薄膜晶体管的源极16、漏极17与开关薄膜晶体管的源极、漏极可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成单向导通薄膜晶体管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
[0094]实施例六
[0095]如图2所示，本实施例的阵列基板中，在扇出区设置有第一信号加载线1和第二信号加载线2，其中第一信号加载线1用于向奇数行数据线引线加载外部测试信号，第二信号加载线2用于向偶数行数据线引线加载外部测试信号，在第一信号加载线1与奇数行数据线引线的连接处设置有单向导通器件6，在第二信号加载线2与偶数行数据线引线的连接处设置有单向导通器件6，外部测试信号只能从信号加载线单向传递至对应的数据线引线，再由数据线引线传递至显示区域的数据线。
[0096]在检测阵列基板是否发生短路不良时，分别向第一信号加载线1和第二信号加载线2加载外部测试信号。如果因为透明导电层残留或者栅金属层残留导致第2k_l根数据线弓丨线3和第2k根数据线引线4在位置5处发生短路，在进行测试向第一信号加载线1加载外部测试信号时，外部测试信号经过单向导通器件6传递至第2k-l根数据线引线3，并由短路处传递至第2k根数据线引线4，由于第2k根数据线引线4与第二信号加载线2的连接处设置有单向导通器件6，因此，第2k根数据线引线4上的外部测试信号不会传递至第二信号加载线2，除了与加载有外部测试信号的第一信号加载线1连接的数据线引线外，只有发生短路不良的数据线引线4上才有外部测试信号，具体地，在对第一信号加载线1加载外部测试信号，对第二信号加载线2不加载外部测试信号时，显示面板的正常区域为 亮暗交替，而发生短路不良处有三条连续亮线，这样就能够在不改变现有阵列基板测试信号加载方式的前提下，确定出短路不良发生的位置坐标信息，进而可以对阵列基板进行维修，提高阵列基板的良品率。
[0097]具体地，如图4所示，单向导通器件为PN结构的二极管，二极管的阳极20与信号加载线连接，二极管的阴极21通过导电连接线19与数据线引线11连接，数据线引线11与显示区域的数据线连接，阵列基板还包括栅绝缘层13、有源层14、层间绝缘层15和钝化层18。
[0098]这样在信号加载线上加载外部测试信号后，外部测试信号传递至二极管的阳极20，使二极管处于导通状态，外部测试信号可由二极管的阳极20传递至阴极21，进一步由导电连接线19传递至数据线引线11;当出现短路不良导致数据线引线11上存在外部测试信号时，对应二极管的阴极21存在外部测试信号，而二极管不导通，因此，外部测试信号不能从数据线引线11传递至信号加载线，从而实现外部测试信号的单向导通。
[0099]进一步地，二极管的阳极20、阴极21与显示区域的开关薄膜晶体管的有源层为同层设置，导电连接线19与像素电极为采用同材料且部分导电连接线19与像素电极同层设置，这样二极管的阳极20、阴极21与开关薄膜晶体管的有源层可以通过一次构图工艺同时形成，导电连接线19与像素电极可以通过一次构图工艺同时形成，能够在不增加构图工艺次数的前提下形成二极管管和导电连接线19，节省构图工艺的次数，降低阵列基板的生产成本。
[0100]具体地，在二极管为PN结构时，可以采用非晶硅或者多晶硅通过一次构图工艺形成开关薄膜晶体管的有源层和对应二极管的半导体图形，之后对一部分半导体图形掺入少量杂质磷元素或锑元素形成N型半导体，得到二极管的阴极，对另一部分半导体图形掺入少量杂质硼元素或铟元素形成P型半导体，得到二极管的阳极。
[0101]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，其特征在于，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。2.根据权利要求1所述的阵列基板，其特征在于，所述信号加载线包括: 与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线；或 与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。3.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述单向导通薄膜晶体管的栅极与所述开关薄膜晶体管的栅极为同层同材料设置，所述单向导通薄膜晶体管的源极和漏极与所述开关薄膜晶体管的源极和漏极为同层同材料设置，所述单向导通薄膜晶体管的有源层与所述开关薄膜晶体管的有源层为同层同材料设置。5.根据权利要求3所述的阵列基板，其特征在于，所述单向导通薄膜晶体管的漏极通过导电连接线与所述数据线连接。6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述导电连接线与所述像素电极为采用同材料且部分所述导电连接线与所述像素电极同层设置。7.根据权利要求1所述的阵列基板，其特征在于，所述单向导通器件为二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述二极管与所述开关薄膜晶体管的有源层为同层设置。9.一种阵列基板的制作方法，包括在阵列基板的非显示区域形成多条数据线和与所述数据线对应连接的多条信号加载线，其特征在于，所述方法还包括: 在所述信号加载线与对应数据线的连接处形成单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。10.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述信号加载线包括: 形成与奇数行数据线连接的第一信号加载线以及与偶数行数据线连接的第二信号加载线;或 形成与奇数列数据线连接的第一信号加载线以及与偶数列数据线连接的第二信号加载线。11.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括: 形成栅极和源极连接的单向导通薄膜晶体管，所述单向导通薄膜晶体管的源极或栅极与所述信号加载线连接，所述单向导通薄膜晶体管的漏极与所述数据线连接。12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括: 通过一次构图工艺同时形成所述单向导通薄膜晶体管的栅极和所述开关薄膜晶体管的栅极； 通过一次构图工艺同时形成所述单向导通薄膜晶体管的有源层和所述开关薄膜晶体管的有源层； 通过一次构图工艺同时形成所述单向导通薄膜晶体管的源极和漏极、所述开关薄膜晶体管的源极和漏极。13.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述方法还包括: 形成导电连接线，所述单向导通薄膜晶体管的漏极通过所述导电连接线与所述数据线连接。14.根据权利要求13所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个像素电极，所述方法具体包括: 通过一次构图工艺同时形成所述导电连接线和所述像素电极。15.根据权利要求9所述的阵列基板的制作方法，其特征在于，形成所述单向导通器件包括: 形成二极管，所述二极管的阳极与所述信号加载线连接，所述二极管的阴极与所述数据线连接。16.根据权利要求15所述的阵列基板的制作方法，其特征在于，所述阵列基板还包括形成在显示区域的多个开关薄膜晶体管，所述方法具体包括: 通过一次构图工艺同时形成所述开关薄膜晶体管的有源层和所述二极管。17.—种如权利要求1-8中任一项所述阵列基板的检测方法，其特征在于，包括: 向多条信号加载线依次加载外部测试信号； 在向其中一条信号加载线加载外部测试信号时，确定存在外部测试信号的多条数据线，并判断所述多条数据线中是否存在与所述信号加载线无电连接的数据线，若存在，则判断所述与所述信号加载线无电连接的数据线存在短路不良。18.—种显示装置，其特征在于，包括如权利要求1-8中任一项所述的阵列基板。
【专利摘要】本发明提供了一种阵列基板及其制作方法、检测方法、显示装置，属于显示技术领域。其中，阵列基板，包括多条数据线和形成在非显示区域的与所述数据线对应连接的多条信号加载线，所述信号加载线与对应数据线的连接处设置有单向导通器件，以使外部测试信号经所述单向导通器件传递至对应的数据线。本发明的技术方案在不改变现有阵列基板测试信号加载方式的前提下，能够确定出短路不良发生的位置坐标信息，进而提高阵列基板的良品率。
【IPC分类】H01L21/77, H01L27/12, H01L21/66
【公开号】CN105489613
【申请号】CN201610003725
【发明人】张世举, 任兴凤, 刘国全
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月4日
最新回复(0)