一种阵列基板、显示面板及显示装置的制造方法
一种阵列基板、显示面板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。
【背景技术】
[0002]目前，大尺寸超高清电视(Ultra High Definit1n Televis1n，简称UHD)产品是电视产品的重点开发方向，其分辨率可达到3840x 2160，尤其是阵列基板行驱动(GateDriver on Array，简称GOA)超高清电视产品。而UHD GOA产品因充电时间短，加之GOA驱动能力限制，充电不足是一大难题。
[0003]为了满足充电率，一般通过采用增大薄膜晶体管(Thin-filmTransistor，简称TFT)宽长比值，增加线宽(例如数据线的宽度、栅极的宽度)，从而减小电阻等方法来满足充电率要求。然而TFT宽长比值和线宽会使原本就较小的像素开口率进一步下降，从而影响面板的透过率，增加背光功耗。
[0004]—般大尺寸超高清显示产品常采用单缝隙掩膜版(Single Slit Mask，SSM)技术或者改进单缝隙掩膜版(Modified Single Slit Mask，MSM)技术，在SSM TFT的结构中，如图1所示，栅极和源极的间距很小(2um左右)，而曝光机的分辨率一般大于2um，沟道区域利用光栅衍射形成半透区域，经曝光显影刻蚀工艺后形成窄沟道，从而增大宽长比值，整个“U”型沟道所在区域均为有效沟道区域01，但SSM TFT沟道底部容易发生开裂不良或短路不良。为了解决SSM TFT的不良，对沟道底部进行了改进，即为MSM TFT，在MSM TFT结构中，如图2和图3所示，沟道底部空间较大，MSM沟道两侧与SSM—致，这样，虽然可以有效避免沟道底部发生开裂不良或短路不良，但是经曝光显影刻蚀工艺后形成有源层(Active)空白区，“U”型的两侧区域为有效沟道区域02，而“U”型沟道底部为无效沟道区域03，这样使得沟道底部源极与栅极之间的交叠面积很大，造成源极和栅极之间的交叠电容很大，导致负载很大。而为了满足充电率，需大幅增加线宽，从而导致开口率大幅下降，并且，对G0A的驱动能力也形成挑战。
【发明内容】
[0005]有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载。
[0006]因此，本发明实施例提供了一种阵列基板，衬底基板，设置在所述衬底基板上的数据线和薄膜晶体管；
[0007]所述薄膜晶体管的源极包括第一子源极和第二子源极;所述第一子源极和所述第二子源极分别与所述数据线连接；
[0008]所述薄膜晶体管的漏极包括第一子漏极;所述第一子漏极位于所述第一子源极和所述第二子源极之间；
[0009]所述第一子源极和所述第二子源极分别与所述第一子漏极形成有效沟道区域。
[0010]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极还包括用于连接所述第一子源极和所述数据线的第三子源极。
[0011]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第三子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0012]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极还包括用于连接所述第二子源极和所述数据线的第四子源极。
[0013]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第四子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0014]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述漏极还包括用于连接所述第一子漏极与所述阵列基板上的像素电极的第二子漏极。
[0015]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第二子漏极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0016]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一子源极和第二子源极相互平行。
[0017]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一子源极和第二子源极分别与所述数据线垂直。
[0018]本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
[0019]本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
[0020]本发明实施例的有益效果包括:
[0021]本发明实施例提供的一种阵列基板、显示面板及显示装置，包括:衬底基板，设置在衬底基板上的数据线和薄膜晶体管;薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接;薄膜晶体管的漏极包括第一子漏极;第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
【附图说明】
[0022]图1为现有技术中采用SSM技术的阵列基板的结构示意图；
[0023]图2为现有技术中采用MSM技术的阵列基板的结构示意图；
[0024]图3为图2中局部放大图；
[0025]图4为本发明实施例提供的阵列基板的结构示意图；
[0026]图5为图4中局部放大图之一；
[0027]图6为图4中局部放大图之二。
【具体实施方式】
[0028]下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的【具体实施方式】进行详细地说明。
[0029]其中，附图中各结构的大小和形状不反映阵列基板的真实比例，目的只是示意说明本
【发明内容】
。
[0030]本发明实施例提供了一种阵列基板，如图4和图5所示，包括:衬底基板，设置在衬底基板上的数据线1和薄膜晶体管；
[0031]薄膜晶体管的源极2包括第一子源极21和第二子源极22;第一子源极21和第二子源极22分别与数据线1连接；
[0032]薄膜晶体管的漏极3包括第一子漏极31;第一子漏极31位于第一子源极21和第二子源极22之间；
[0033]第一子源极21和第二子源极22分别与第一子漏极31形成有效沟道区域100。
[0034]在本发明实施例提供的上述阵列基板，由于第一子源极和第二子源极分别与数据线连接，即第一子源极和第二子源极无交叉，第一子源极和第二子源极分别与数据线一一对应，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载;又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
[0035]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，源极2还可以包括用于连接第一子源极21和数据线1的第三子源极23，即第一子源极21可以通过第三子源极23与数据线1电性连接，该第三子源极23未与漏极3形成有效沟道区域。
[0036]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第三子源极23在衬底基板上的正投影与薄膜晶体管的栅极4在衬底基板上的正投影无交 叠区域，即第三子源极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第三子源极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。可以根据第三子源极的设置，增加栅极的边缘距沟道区域覆盖区域的距离，例如图6示出了离数据线最近的栅极边缘距沟道区域覆盖区域的最短距离L较大，可以避免黑化Mura不良。
[0037]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，源极2还可以包括用于连接第二子源极22和数据线1的第四子源极24，即第二子源极22可以通过第四子源极24与数据线1电性连接，该第四子源极24未与漏极3形成有效沟道区域。
[0038]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第四子源极24在衬底基板上的正投影与薄膜晶体管的栅极4在衬底基板上的正投影无交叠区域，即第四子源极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第四子源极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。可以根据第四子源极的设置，增加栅极的边缘距沟道区域覆盖区域的距离，例如图6示出了离数据线最近的栅极边缘距沟道区域覆盖区域的最短距离L较大，可以避免黑化Mura不良。
[0039]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，漏极3还包括用于连接第一子漏极31与阵列基板上的像素电极5的第二子漏极32，即第一子漏极31可以通过第二子漏极32与像素电极5电性连接，该第二子漏极32未与源极2形成有效沟道区域。
[0040]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第二子漏极32在衬底基板上的正投影与薄膜晶体管的栅极2在衬底基板上的正投影无交叠区域，即第二子漏极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第二子漏极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。
[0041]在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，第一子源极21和第二子源极22可以设置为相互平行，又由于第一子漏极31位于第一子源极21和第二子源极22之间，即第一子漏极31和第一子源极21以及第二子源极22均可以设置为平行结构，使薄膜晶体管的源极和漏极分布更简单化。
[0042]在具体实施时，在本发明实施例提供的上述阵列基板中，第一子源极和第二子源极分别与数据线对应的位置关系可以有多种，为了能够保证开口率，如图5所示，优选地，第一子源极21和第二子源极22分别可以与数据线1垂直，不仅可以增大开口率，还可以简化制作工艺。
[0043]以49inchUHD GOA产品为例，本发明实施例提供的阵列基板较现有的采用MSM技术的阵列基板负载降低约15%，开口率提高约8%，同时充电率由98.6%可以提升至99%。
[0044]在具体实施时，本发明实施例提供的阵列基板中一般还会具有诸如栅绝缘层、有源层和保护层等其他膜层结构，以及在衬底基板上还一般形成有栅线、公共电极线等结构，这些具体结构可以有多种实现方式，在此不做限定。
[0045]基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
[0046]基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板、阵列基板的实施例，重复之处不再赘述。
[0047]本发明实施例提供的一种阵列基板、显示面板及显示装置，包括:衬底基板，设置在衬底基板上的数据线和薄膜晶体管;薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接;薄膜晶体管的漏极包括第一子漏极;第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
[0048]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种阵列基板，包括:衬底基板，设置在所述衬底基板上的数据线和薄膜晶体管；其特征在于， 所述薄膜晶体管的源极包括第一子源极和第二子源极;所述第一子源极和所述第二子源极分别与所述数据线连接； 所述薄膜晶体管的漏极包括第一子漏极;所述第一子漏极位于所述第一子源极和所述第二子源极之间； 所述第一子源极和所述第二子源极分别与所述第一子漏极形成有效沟道区域。2.如权利要求1所述的阵列基板，其特征在于，所述源极还包括用于连接所述第一子源极和所述数据线的第三子源极。3.如权利要求2所述的阵列基板，其特征在于，所述第三子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。4.如权利要求1所述的阵列基板，其特征在于，所述源极还包括用于连接所述第二子源极和所述数据线的第四子源极。5.如权利要求4所述的阵列基板，其特征在于，所述第四子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。6.如权利要求1所述的阵列基板，其特征在于，所述漏极还包括用于连接所述第一子漏极与所述阵列基板上的像素电极的第二子漏极。7.如权利要求6所述的阵列基板，其特征在于，所述第二子漏极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。8.如权利要求1所述的阵列基板，其特征在于，所述第一子源极和第二子源极相互平行。9.如权利要求8所述的阵列基板，其特征在于，所述第一子源极和第二子源极分别与所述数据线垂直。10.—种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
【专利摘要】本发明公开了一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的数据线和薄膜晶体管；薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接；薄膜晶体管的漏极包括第一子漏极；第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
【IPC分类】H01L27/12
【公开号】CN105489617
【申请号】CN201610039762
【发明人】王小元, 王武, 方琰, 颜京龙, 许卓
【申请人】重庆京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月21日
【技术领域】
[0001]本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。
【背景技术】
[0002]目前，大尺寸超高清电视(Ultra High Definit1n Televis1n，简称UHD)产品是电视产品的重点开发方向，其分辨率可达到3840x 2160，尤其是阵列基板行驱动(GateDriver on Array，简称GOA)超高清电视产品。而UHD GOA产品因充电时间短，加之GOA驱动能力限制，充电不足是一大难题。
[0003]为了满足充电率，一般通过采用增大薄膜晶体管(Thin-filmTransistor，简称TFT)宽长比值，增加线宽(例如数据线的宽度、栅极的宽度)，从而减小电阻等方法来满足充电率要求。然而TFT宽长比值和线宽会使原本就较小的像素开口率进一步下降，从而影响面板的透过率，增加背光功耗。
[0004]—般大尺寸超高清显示产品常采用单缝隙掩膜版(Single Slit Mask，SSM)技术或者改进单缝隙掩膜版(Modified Single Slit Mask，MSM)技术，在SSM TFT的结构中，如图1所示，栅极和源极的间距很小(2um左右)，而曝光机的分辨率一般大于2um，沟道区域利用光栅衍射形成半透区域，经曝光显影刻蚀工艺后形成窄沟道，从而增大宽长比值，整个“U”型沟道所在区域均为有效沟道区域01，但SSM TFT沟道底部容易发生开裂不良或短路不良。为了解决SSM TFT的不良，对沟道底部进行了改进，即为MSM TFT，在MSM TFT结构中，如图2和图3所示，沟道底部空间较大，MSM沟道两侧与SSM—致，这样，虽然可以有效避免沟道底部发生开裂不良或短路不良，但是经曝光显影刻蚀工艺后形成有源层(Active)空白区，“U”型的两侧区域为有效沟道区域02，而“U”型沟道底部为无效沟道区域03，这样使得沟道底部源极与栅极之间的交叠面积很大，造成源极和栅极之间的交叠电容很大，导致负载很大。而为了满足充电率，需大幅增加线宽，从而导致开口率大幅下降，并且，对G0A的驱动能力也形成挑战。
【发明内容】
[0005]有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载。
[0006]因此，本发明实施例提供了一种阵列基板，衬底基板，设置在所述衬底基板上的数据线和薄膜晶体管；
[0007]所述薄膜晶体管的源极包括第一子源极和第二子源极;所述第一子源极和所述第二子源极分别与所述数据线连接；
[0008]所述薄膜晶体管的漏极包括第一子漏极;所述第一子漏极位于所述第一子源极和所述第二子源极之间；
[0009]所述第一子源极和所述第二子源极分别与所述第一子漏极形成有效沟道区域。
[0010]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极还包括用于连接所述第一子源极和所述数据线的第三子源极。
[0011]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第三子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0012]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述源极还包括用于连接所述第二子源极和所述数据线的第四子源极。
[0013]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第四子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0014]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述漏极还包括用于连接所述第一子漏极与所述阵列基板上的像素电极的第二子漏极。
[0015]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第二子漏极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。
[0016]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一子源极和第二子源极相互平行。
[0017]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一子源极和第二子源极分别与所述数据线垂直。
[0018]本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
[0019]本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。
[0020]本发明实施例的有益效果包括:
[0021]本发明实施例提供的一种阵列基板、显示面板及显示装置，包括:衬底基板，设置在衬底基板上的数据线和薄膜晶体管;薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接;薄膜晶体管的漏极包括第一子漏极;第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
【附图说明】
[0022]图1为现有技术中采用SSM技术的阵列基板的结构示意图；
[0023]图2为现有技术中采用MSM技术的阵列基板的结构示意图；
[0024]图3为图2中局部放大图；
[0025]图4为本发明实施例提供的阵列基板的结构示意图；
[0026]图5为图4中局部放大图之一；
[0027]图6为图4中局部放大图之二。
【具体实施方式】
[0028]下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的【具体实施方式】进行详细地说明。
[0029]其中，附图中各结构的大小和形状不反映阵列基板的真实比例，目的只是示意说明本
【发明内容】
。
[0030]本发明实施例提供了一种阵列基板，如图4和图5所示，包括:衬底基板，设置在衬底基板上的数据线1和薄膜晶体管；
[0031]薄膜晶体管的源极2包括第一子源极21和第二子源极22;第一子源极21和第二子源极22分别与数据线1连接；
[0032]薄膜晶体管的漏极3包括第一子漏极31;第一子漏极31位于第一子源极21和第二子源极22之间；
[0033]第一子源极21和第二子源极22分别与第一子漏极31形成有效沟道区域100。
[0034]在本发明实施例提供的上述阵列基板，由于第一子源极和第二子源极分别与数据线连接，即第一子源极和第二子源极无交叉，第一子源极和第二子源极分别与数据线一一对应，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载;又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
[0035]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，源极2还可以包括用于连接第一子源极21和数据线1的第三子源极23，即第一子源极21可以通过第三子源极23与数据线1电性连接，该第三子源极23未与漏极3形成有效沟道区域。
[0036]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第三子源极23在衬底基板上的正投影与薄膜晶体管的栅极4在衬底基板上的正投影无交 叠区域，即第三子源极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第三子源极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。可以根据第三子源极的设置，增加栅极的边缘距沟道区域覆盖区域的距离，例如图6示出了离数据线最近的栅极边缘距沟道区域覆盖区域的最短距离L较大，可以避免黑化Mura不良。
[0037]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，源极2还可以包括用于连接第二子源极22和数据线1的第四子源极24，即第二子源极22可以通过第四子源极24与数据线1电性连接，该第四子源极24未与漏极3形成有效沟道区域。
[0038]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第四子源极24在衬底基板上的正投影与薄膜晶体管的栅极4在衬底基板上的正投影无交叠区域，即第四子源极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第四子源极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。可以根据第四子源极的设置，增加栅极的边缘距沟道区域覆盖区域的距离，例如图6示出了离数据线最近的栅极边缘距沟道区域覆盖区域的最短距离L较大，可以避免黑化Mura不良。
[0039]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，漏极3还包括用于连接第一子漏极31与阵列基板上的像素电极5的第二子漏极32，即第一子漏极31可以通过第二子漏极32与像素电极5电性连接，该第二子漏极32未与源极2形成有效沟道区域。
[0040]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，第二子漏极32在衬底基板上的正投影与薄膜晶体管的栅极2在衬底基板上的正投影无交叠区域，即第二子漏极与栅极无交叠面积，进一步降低了交叠电容，从而减小负载;需要说明的是，第二子漏极的形状可以根据实际情况而定，可以是直线形、折线形或其它形状，在此不做限定。
[0041]在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，第一子源极21和第二子源极22可以设置为相互平行，又由于第一子漏极31位于第一子源极21和第二子源极22之间，即第一子漏极31和第一子源极21以及第二子源极22均可以设置为平行结构，使薄膜晶体管的源极和漏极分布更简单化。
[0042]在具体实施时，在本发明实施例提供的上述阵列基板中，第一子源极和第二子源极分别与数据线对应的位置关系可以有多种，为了能够保证开口率，如图5所示，优选地，第一子源极21和第二子源极22分别可以与数据线1垂直，不仅可以增大开口率，还可以简化制作工艺。
[0043]以49inchUHD GOA产品为例，本发明实施例提供的阵列基板较现有的采用MSM技术的阵列基板负载降低约15%，开口率提高约8%，同时充电率由98.6%可以提升至99%。
[0044]在具体实施时，本发明实施例提供的阵列基板中一般还会具有诸如栅绝缘层、有源层和保护层等其他膜层结构，以及在衬底基板上还一般形成有栅线、公共电极线等结构，这些具体结构可以有多种实现方式，在此不做限定。
[0045]基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
[0046]基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板、阵列基板的实施例，重复之处不再赘述。
[0047]本发明实施例提供的一种阵列基板、显示面板及显示装置，包括:衬底基板，设置在衬底基板上的数据线和薄膜晶体管;薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接;薄膜晶体管的漏极包括第一子漏极;第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
[0048]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种阵列基板，包括:衬底基板，设置在所述衬底基板上的数据线和薄膜晶体管；其特征在于， 所述薄膜晶体管的源极包括第一子源极和第二子源极;所述第一子源极和所述第二子源极分别与所述数据线连接； 所述薄膜晶体管的漏极包括第一子漏极;所述第一子漏极位于所述第一子源极和所述第二子源极之间； 所述第一子源极和所述第二子源极分别与所述第一子漏极形成有效沟道区域。2.如权利要求1所述的阵列基板，其特征在于，所述源极还包括用于连接所述第一子源极和所述数据线的第三子源极。3.如权利要求2所述的阵列基板，其特征在于，所述第三子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。4.如权利要求1所述的阵列基板，其特征在于，所述源极还包括用于连接所述第二子源极和所述数据线的第四子源极。5.如权利要求4所述的阵列基板，其特征在于，所述第四子源极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。6.如权利要求1所述的阵列基板，其特征在于，所述漏极还包括用于连接所述第一子漏极与所述阵列基板上的像素电极的第二子漏极。7.如权利要求6所述的阵列基板，其特征在于，所述第二子漏极在衬底基板上的正投影与所述薄膜晶体管的栅极在衬底基板上的正投影无交叠区域。8.如权利要求1所述的阵列基板，其特征在于，所述第一子源极和第二子源极相互平行。9.如权利要求8所述的阵列基板，其特征在于，所述第一子源极和第二子源极分别与所述数据线垂直。10.—种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
【专利摘要】本发明公开了一种阵列基板、显示面板及显示装置，包括：衬底基板，设置在衬底基板上的数据线和薄膜晶体管；薄膜晶体管的源极包括第一子源极和第二子源极；第一子源极和第二子源极分别与数据线连接；薄膜晶体管的漏极包括第一子漏极；第一子漏极位于第一子源极和第二子源极之间；第一子源极和第二子源极分别与第一子漏极形成有效沟道区域。由于第一子源极和第二子源极相互平行且分别与数据线连接，即第一子源极和第二子源极无交叉，可以减小源极与栅极的交叠面积，降低交叠电容，从而减小负载；又由于电容对充电率的影响远大于电阻的影响，因而采用本实施例提供的阵列基板，可适当减小线宽，提升开口率，同时确保充电率。
【IPC分类】H01L27/12
【公开号】CN105489617
【申请号】CN201610039762
【发明人】王小元, 王武, 方琰, 颜京龙, 许卓
【申请人】重庆京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2016年4月13日
【申请日】2016年1月21日
最新回复(0)