一种半导体功率器件的背面结构的制作方法
一种半导体功率器件的背面结构的制作方法
【技术领域】
:
[0001]本发明是涉及一种半导体功率器件的结构，更具体地说是涉及一种半导体功率器件的硅片的背面结构。
【背景技术】
:
[0002]晶闸管的商品化是由美国通用电气公司(GE)于1956年实现的。自此，晶闸管迅速成为电力电子领域的主要核心开关。由晶闸管结构派生出很多不同的器件结构。器件性能越来越好，功率水平越来越高。早期的晶闸管功率在几百瓦左右，到80年代初期，已经发展至兆瓦级。然而，晶闸管本身的结构限制了它的工作频率。晶闸管的工作频率一般低于5KHz，这大大限制了它的应用。80年代初期，出现了多种高频栅控功率器件，并得到了迅速发展。这些器件包括⑴功率M0S管，(ii)IGBT, (iii)SIT，(iv)MCT和(v)MGT等等，于90年代末，透明集电结穿通型IGBT开始投产，从那时起，IGBT迅速发展，并主导了中等功率范围的市场，以下以IGBT为例作说明。
[0003]1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT (Punchthrough IGBT-缩写为PT-1GBT)。PT-1GBT是制造在外延硅片上，一般是在P+衬底上生长一层N型缓冲区，然后再长一 N区，要制造1200V耐压器件，便需要生长一 N型缓冲区，掺杂浓度约为lXloYcm3，厚度约为10um，然后再生长一外延层厚度约为llOum，掺杂浓度约为5X1013/cm3至lX1014/cm3的N区，这是相当厚的外延层。若要制造耐压更高的PT-1GBT，如耐压为2500V或3300V，则N区需要更厚和更高的电阻率。生长这样规格的外延，技术上有困难，而且成本会急剧增高，所以，PT-1GBT—般只适用于耐压为400V至1200V范围内。
[0004]早期的PT-1GBT的关断时间相对很长，约有数微秒，为了减短关断时间，提高开关速度，于90年代后，一般都引用高能粒子辐照技术(如电子辐照，氢离子或氦离子辐照等)减小器件中过剩载流子寿命。这种方法能提高PT-1GBT的开关速度，但会使通态电压降为负温度系数。即在导通状态下，如果保持流经集电极电流不变，则集电极至发电极之间的电压差会随温度升高而降低。在应用时，假如器件某处局部温度较高，则会有更多导通电流流经该处，这会使该处温度变得更高，从而有可能使器件进入一个正反馈状态，最后把器件烧毁，这电压降为负温度系数是PT-1GBT的一个性能缺陷。
[0005]如前所述，PT-1GBT 一般只适用于耐压为400V至1200V范围内，若要制造耐压为1700V或2500V或3300V或以上，早期都用非穿通型IGBT (Non-punchthrough IGBT，缩写为NPT-1GBT)，器件直接制造在厚度有几百微米的FZ N型硅片上，器件集电结的P型区或P型/N型区是由离子注入形成的。这种非穿通型IGBT的电压降为正温度系数。这种集电结的结构也被用于器件如MCT或GT0等。由于集电结的掺杂由离子注入形成，注入的剂量可随意控制，若注入的P型掺杂剂量高，则会形成一般的高空穴注入效率集电结(即强集电极)；若注入的P型掺杂剂量小，则空穴注入效率低，而且电子可以经由扩散有效地流过P型区至金属接触处，这类集电结被称为弱集电结或透明集电结(或称为透明集电极)。于94与95年期间，弱集电结曾被用于NPT-1GBT和GTO，若把弱集电结方法用来制造600V或1200VIGBT，则IGBT的集电结需要造在只有约60um或约120um厚的FZ N型硅片背面上，于94和95年期间，工业界还未有这种超薄硅片工艺能力。
[0006]于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ N型硅片最薄只约有170um厚。翌年，Infineon公司也发表了用lOOum厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它的电压降为正温度系数，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结(或称为透明集电结)。Infineon公司称之为场截止IGBT，接下来几年，各主要生产IGBT的公司都相继推出类似的产品。从那时起，IGBT在电学性能上得到了质的飞跃，发展迅速并主导了中等功率范围的市场。
[0007]此种所谓场截止IGBT器件的背面结构主要有一 N型缓冲层10和一集电结P型层11如图1所示，P型层的厚度一般不大于1微米，掺杂浓度范围约1 X 1017/cm3至5X 1018/cm3范围之间，这P型层与背面金属组成弱集电极，当器件从开通状态关断时，N型载流子(即电子)可以容易地穿过P型层直接被背靣集电极收集，这些N型载流子存留在N型基区和N型缓冲区的时间很短，所以关断时没有像一般PT型IGBT的留下一长的电流尾巴。可是这一结构有一重大缺点，就是组成弱集电极的P型层的掺杂浓度不高，未能与接触金属形成一良好的欧姆接触，这会使导通时的导通压降升高，增加导通功耗。英飞倫公司在2007年提出一改良结构(US7884389B2)，这结构是在P型区域加入多个高掺杂的P+型小区如图2所示，这些P+型小区12可与背靣金属形成良好的欧姆接触，在导通时，可以有效地注入空穴，使导通压降保持在低电位，关断时，电子可以在没有P+区的弱集电极处被有效快速地收集，使器件仍然有很快的关断速度，这结构的缺点是P+型区的纵向边缘比弱集电极的P型区的纵向边缘为深，如图3所示，为了避免在P+区处有穿通情况发生而影响击穿电压，N型缓冲层厚度要比现时更厚或浓度更高，在使用同一注入剂量和退火条件下，需要使用有较高注入能量的离子注入机才能满足缓冲层厚度的需求，致使一些注入能量较低的离子注入机不宜使用，从而间接增加成本。
[0008]一般的IGBT，从表面的发射极至背面的集电极之间是没有寄生二极管的，在一些应用上，如电磁炉，电路需要有一只二极管与IGBT並连如图4所示，在IGBT关断时，这一只二极管会负担起续流作用，为了满足这一需要，常把一 IGBT芯片与一二极管芯片放在同一封装内，用金属导線.把它们连接起来。
[0009]另一方法是把二极管集成在IGBT芯片内，成为所谓的RC-1GBT，这样便不需要再外加二极管了。这种RC-1GBT的结构与阳极短路IGBT(Shorted-Anode IGBT)是一样的，结构如图5所示，其中至少有一部背面金属透过N+区13与N型缓冲层10和N型基区9连接起来，这种结构不需要使用弱集电极，可用掺杂浓度较高的P型层，从而能与背面金属形成良好的欧姆接触，又可增加空穴注入效率，減少导通压降，当处在导通状态的RC-1GBT被关断时，N型载流子不会被困在N型基区与N型缓冲层里，电子会直接流经N+区至背面金属，关断速度不会因为P型层掺杂浓度高而受太大的影响，关断速度基本上是与一般的场截止IGBT 一样快，可是，这一 RC-1GBT的背面结构有一缺点，就是在器件开始导通时，需要较高的压降才能注入适度空穴，它的电流电压特性如图6所示，这会增加导通压降，从而增加导通功耗。
【发明内容】
:
[0010]以上所述说的场截止IGBT和RC-1GBT，其背面部份的结构对器件的性能是很关键的，本发明的目的在于提出一种能避免上述不足而实用可行的一种半导体功率器件硅片的背面结构，实施本发明有如下几个不同的方案:
[0011]方案(1):本发明是用来改良RC-1GBT背靣结构的，其背靣结构与一般的阳极短路IGBT类同，不同之处是在器件背靣至少有相当一部份的区域内没有独立N+区如图7，8所示，这区域的宽度不少于lOOum，这区域可以是不规则的，背面N+区域的形状可以是圆形的，方形的甚至不规则的，背面的N+区域与没有N+的区域的分布可以是不规则的，並无需与器件前面结构对准，这结构使得在正向导通时，从背面金属流进的电子电流不能或只有很少一部份能流至没有N+区域的中心部份，从而未能抬高那远离N+区的电位，所以前向导通电压没有像之前被抬高，这会有效地降低导通电压降。
[0012]方案⑵:也是改良RC-1GBT背靣结构的，其中集电结P型层与N型缓冲层的浓度和厚度与一般的场截止IGBT相当，但是额外多了独立的N+型区和P+型区，其中也至少有相当一部份集电结P型区域内没有N+独立区，但有P+区如图9，10，11所示，背面的N+区域与P+区域的形状可以是圆形的，方形的甚至不规则的，背面的N+区域，P+区域与没有N+的区域的分布可以是不规则的，並无需与器件前面结构对准，这结构的优点是P+区和N+区域能与背面金属形成良好的欧姆接触，P型层与背面金属形成弱集电极，导通时，可以有效地注入空穴，使导通电压保持在一低电位，关断时，N+型区与弱集电极部份同时提供通道让电子流至背面金属电极，使关断速度较之前更快。
[0013]方案(3):本发明是用来改良场截止IGBT的背面结构，其中的N型缓冲层和P型层的掺杂浓度和厚度与一般的场截止IGBT大致一样，只是在P型层中加入P+型区的同时也透过同一掩膜版注入N型掺杂剂，这样，在P+区之下的N型区14的浓度和厚度比没有P+区的N型区10的浓度和厚度为高和为厚，如图12所示，这区域可以是不规则的，並无需与器件前面结构对准，这可避免了在P+处有穿通情况发生，这种P+型区伴有较高N型掺杂区14的结构可用於RC-1GBT如图13所示，这结构会有效地降低导通压降而又不会对关断速度造成不良的影响。
[0014]以上所述各背面结构的方案可用于半导体功率器件如IGBT或MCT或GT0 ;也可用于半导体功率器件如FRRD或功率M0S管。
【附图说明】
[0015]附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中:
[0016]图1是一般的场截止IGBT器件的横截面结构不意图；
[0017]图2是一种现有技术(美国专利US7884389B2)的横截面结构示意图；
[0018]图3是场截止IGBT背面的集电结P型层内带有P+区的横截面结构示意图；
[0019]图4是一只二极管与IGBT並连的示意图；
[0020]图5是阳极短路场截止IGBT器件的横截面结构示意图；
[0021]图6是阳极短路场截止IGBT器件在导通时的电流电压特性的示意图；
[0022]图7是本发明的器件在背靣至少有一部份集电结P型层的区域内没有N+区的横截面结构示意图；
[0023]图8是本发明的器件在背靣至少有一部份的区域内没有N+区的俯视图；
[0024]图9是本发明实施例(3)的器件的横截面结构示意图；
[0025]图10是本发明实施例(3)的器件的俯视图；
[0026]图11是本发明实施例(3)的器件的另一俯视图；
[0027]图12是本发明实施例(1)的器件的横截面结构示意图；
[0028]图13是本发明的器件的横截面结构示意图；
[0029]图14是本发明实施例 1的形成功率器件的表面结构示意图；
[0030]图15是本发明实施例1的完成研磨工序后示意图；
[0031]图16是本发明实施例1的对硅片200的背表面以注入角度为7度注入p型掺杂质离子示意图
[0032]图17是本发明实施例1的对硅片200的背表面以注入角度为0度注入η型掺杂质离子示意图；
[0033]图18是本发明实施例1的对硅片200的背表面透过掩膜版注入η型掺杂剂示意图；
[0034]图19是本发明实施例1的对娃片200的背表面透过同一掩膜版注入ρ型掺杂剂不意图；
[0035]图20是本发明实施例1完成背面电极15后器件的横截面结构示意图；
[0036]图21是本发明实施例3的对硅片200的背表面透过掩膜版注入磷Ρ31掺杂剂示意图；
[0037]图22是本发明实施例3的对硅片200的背表面透过另一掩膜版注入硼掺杂剂示意图；
[0038]参考符号表:
[0039]1 钝化层
[0040]2 铝合金层
[0041]3 层间介质
[0042]4 高掺杂的多晶硅
[0043]5 Ν型源区
[0044]6 接触孔沟槽底部的Ρ型高掺杂区
[0045]7 Ρ型基区
[0046]8 沟槽底的Ν型区
[0047]9 Ν型基区
[0048]10 Ν型缓冲层
[0049]11背靣集电结的Ρ型区
[0050]12背靣结构的Ρ+型区
[0051]13背靣结构的Ν+型区
[0052]14背靣结构的P+区之纵向边缘的N型区
[0053]15背面电极(即集电极)
[0054]100原来未减薄之前的衬底
[0055]200完成磨薄工序后的衬底
【具体实施方式】
[0056]实施例1:
[0057]如图14所示，整个功率器件的芯片的制造工艺可分为前道工序和后道工序，前道工序把器件的表面单元，如IGBT器件表面的UM0S单元制造在硅片100的前表面，在硅片的前表面之上为UM0S单兀的层间介质3,金属层2 (钛/氮化钛层，鹤和招合金)和钝化层1。制造在硅片100表面上的器件也可以是MCT或GT0，这里所述的硅片是FZ Ν型硅片，或是CZ Ν型硅片，电阻值视所制造器件的耐压而定，如耐压是1200V，电阻值范围约为50 Ω.cm至120 Ω.cm,厚度为一般未减薄之前常规所使用的厚度，约为400um至720um厚。
[0058]如图15所示，把已完成前道工艺的硅片100磨薄至所需厚度，如要制造1200V耐压器件，则磨薄工序完成后，厚度约为llOum，硅片100变成硅片200。
[0059]如图16所示，对硅片200的背表面注入硼掺杂剂，注入角度为0度至7度范围之间，剂量范围为1 X 1013/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P型层。
[0060]如图17所示，对硅片200的背表面注入氢掺杂剂，注入角度为0度，剂量范围为1 X 1012/cm2至5X 1015/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的N
型缓冲层。
[0061]如图18所示，对硅片200的背表面透过掩膜版注入氢掺杂剂，注入角度为0度，剂量范围为lX1012/cm2至5X1015/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的P+区之下的N型区14。
[0062]如图19所示，在前一步骤完成离子注入后，保持掩膜版与硅片之前的相对位置，然后对硅片200的背表面透过前一步骤的掩膜版注入硼掺杂剂，注入角度为0至7度范围之间，剂量范围为1 X 1015/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P+区12。
[0063]如图20所示，将硅片200置于温度范围为300 V至450 V，退火30mins至lOOmins，退火步骤把注入的硼和氢掺杂剂激活，形成集电结的P型区11，N型缓冲区10，N型区14和P+型区12，之后用溅射或沉积方法把硅片200背表面金属化，作为器件的背面电极15，金属层材料可为 Al/Ti/Ni/Ag 或 Ti/Ni/Ag 或 Al/Ti/Ni/Au 等。
[0064]在实施例1中，退火也可以在完成背面电极金属化后或在背面电极金属化步骤当中进行。
[0065]实施例2:
[0066]本实施例的技术方案与实施例1大致相同，其区别仅在于:
[0067]在上述实施例1中，在硅片100磨薄至所需厚度之后；在对硅片200的背表面作任何注入之前，先用溅射或沉积方法在硅片200背表面形成最小一层金属层，金属层可以是招，或招合金，或银，或金，或钛，或氮化钛，或鹤，厚度约为0.05um至1.0um,之后作注入，退火和表面金属化等步骤如实施例1所述步骤相同。
[0068]实施例3:
[0069]本实施例的前部分工序与实施例1的步骤由图1至图4相同，其后步骤是:如图21所示，对硅片200的背表面透过掩膜版注入N型掺杂剂如P31，注入角度为0度，剂量范围为5X 1014/cm2至IX 1016/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的N+区13。
[0070]如图22所示，对硅片200的背表面透过另一掩膜版注入硼掺杂剂如B11，注入角度为0度至7度范围之间，剂量范围为1 X 1015/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P+区12。
[0071]之后的步骤与实施例1中的图20 —样，在实施例3中，退火也可以在完成背面电极金属化后或在背面电极金属化步骤当中进行。
[0072]实施例4:
[0073]本实施例的技术方案与实施例3大致相同，其区别仅在于:
[0074]在上述实施例3中，在硅片100磨薄至所需厚度之后；在对硅片200的背表面作任何注入之前，先用溅射或沉积方法在硅片200背表面形成最小一层金属层，金属层可以是招，或招合金，或银，或金，或钛，或氮化钛，或鹤，厚度约为0.05um至1.0um,之后作注入，退火和表面金属化等步骤如实施例3所述步骤相同。
[0075]最后应说明的是:以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造半导体功率器件(例如，沟槽绝缘栅双极晶体管Trench IGBT或MCT或GT0)，本文件的
【发明内容】
与实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体功率器件的背面结构至少包括以下部分: (1)半导体背面有一N型缓冲层10，这N型缓冲层在N型基区9的一边离半导体背面的深度大于lum，掺杂浓度范围为IX 1015/cm3至IX 10ls/cm3 ； (2)在靠近半导体背面有一集电结P型层11，这集电结P型层在N型缓冲层10的一边离背面的深度小于lum，掺杂浓度范围为IX 1017/cm3至5X K^/cm3 ； (3)在靠近半导体背面至少有一N+区，宽度范围为30um至150um，这N+区会穿过集电结P型层连接至N型缓冲层，掺杂浓度范围为1 X 1019/cm3至1 X 1020/cm3 ； (4)在靠近半导体背面至少有一部分集电结P型层内没有N+区，这部分集电结P型层的宽度至少大于lOOum ； (5)与半导体背面连接的为金属，形成背面集电极。2.根据权利要求1所述在部分(2)之集电结P型层，其特征在于这P型层的掺杂浓度范围为1 X 1017/cm3至5 X 1018/cm3,这P型层内至少有一 P+区12，这P+区连接至表面电极，其宽度范围为30um至150um，掺杂浓度范围为1 X K^/cm3至1 X 102°/cm3。3.根据权利要求1所述在部分⑶之N+区，其特征在于这N+区的的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。4.根据权利要求1所述在部分(4)之有一部分集电结P型层内没有N+区，这部分集电结P型层的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。5.根据权利要求2所述之P+区，在P+区与N缓冲层之间有一付加的N型区14，使得在P+区与N型缓冲区之间比集电结P型区与N型缓冲区之间有更多N型杂质，在反向偏置时可避免穿通现象发生。6.根据权利要求1所述在部分(3)之N+区13与根据权利要求2所述之P+区12是用不同的掩膜版注入的。7.根据权利要求2所述之P+区12与根据权利要求5所述之N型区14是用同一的掩膜版注入的。8.一种半导体功率器件的背面结构至少包括以下部分: (1)半导体背面有一N型缓冲层10，这N型缓冲层在N型基区的一边离背面的深度大于lum，掺杂浓度范围为1 X 1015/cm3至1 X 10ls/cm3 ； (2)在靠近半导体背面有一集电结P型层11，这集电结P型层在N型缓冲层的一边离背面的深度小于lum，掺杂浓度范围为IX 1017/cm3至5X 10ls/cm3 ； (3)在集电结P型层内至少有一P+区12，这P+区连接至表面电极，其宽度范围为30um至150um，掺杂浓度范围为1 X 1019/cm3至1 X 102°/cm3 ； (4)在P+区与N型缓冲层之间有一付加的N型区14，使得在P+区与N型缓冲区之间有更多N型杂质，在反向偏置时可避免穿通现象发生； (5)与半导体背面接触为金属，形成背面集电极。9.根据权利要求8所述在部分(3)之P+区12，其特征在于这P+区的的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。10.根据权利要求8所述在部分(3)之P+区12与部分(4)之N型区14是用同一掩膜版注入的。
【专利摘要】本发明公开了一种半导体功率器件的背面结构，器件的背面包括以下特征：半导体背面有一N型缓冲层，深度大于1.5μm，掺杂浓度为1×1016/cm3；靠近背面有一集电结P型层，深度小于1μm，掺杂浓度为1×1017/cm3；靠近背面至少有一N+区从表面电极连接至N型缓冲层，宽度为70μm，掺杂浓度为6×1019/cm3；在背面至少有一部分宽度大于100μm的集电结P型层内没有N+区，在P型层内至少有一P+区连接至表面电极，其宽度为70μm，掺杂浓度为6×1019/cm3，与半导体背面接触为金属集电极。
【IPC分类】H01L21/266, H01L29/36, H01L29/06, H01L21/265
【公开号】CN105489636
【申请号】CN201410545423
【发明人】苏冠创
【申请人】南京励盛半导体科技有限公司
【公开日】2016年4月13日
【申请日】2014年10月13日
【技术领域】
:
[0001]本发明是涉及一种半导体功率器件的结构，更具体地说是涉及一种半导体功率器件的硅片的背面结构。
【背景技术】
:
[0002]晶闸管的商品化是由美国通用电气公司(GE)于1956年实现的。自此，晶闸管迅速成为电力电子领域的主要核心开关。由晶闸管结构派生出很多不同的器件结构。器件性能越来越好，功率水平越来越高。早期的晶闸管功率在几百瓦左右，到80年代初期，已经发展至兆瓦级。然而，晶闸管本身的结构限制了它的工作频率。晶闸管的工作频率一般低于5KHz，这大大限制了它的应用。80年代初期，出现了多种高频栅控功率器件，并得到了迅速发展。这些器件包括⑴功率M0S管，(ii)IGBT, (iii)SIT，(iv)MCT和(v)MGT等等，于90年代末，透明集电结穿通型IGBT开始投产，从那时起，IGBT迅速发展，并主导了中等功率范围的市场，以下以IGBT为例作说明。
[0003]1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT (Punchthrough IGBT-缩写为PT-1GBT)。PT-1GBT是制造在外延硅片上，一般是在P+衬底上生长一层N型缓冲区，然后再长一 N区，要制造1200V耐压器件，便需要生长一 N型缓冲区，掺杂浓度约为lXloYcm3，厚度约为10um，然后再生长一外延层厚度约为llOum，掺杂浓度约为5X1013/cm3至lX1014/cm3的N区，这是相当厚的外延层。若要制造耐压更高的PT-1GBT，如耐压为2500V或3300V，则N区需要更厚和更高的电阻率。生长这样规格的外延，技术上有困难，而且成本会急剧增高，所以，PT-1GBT—般只适用于耐压为400V至1200V范围内。
[0004]早期的PT-1GBT的关断时间相对很长，约有数微秒，为了减短关断时间，提高开关速度，于90年代后，一般都引用高能粒子辐照技术(如电子辐照，氢离子或氦离子辐照等)减小器件中过剩载流子寿命。这种方法能提高PT-1GBT的开关速度，但会使通态电压降为负温度系数。即在导通状态下，如果保持流经集电极电流不变，则集电极至发电极之间的电压差会随温度升高而降低。在应用时，假如器件某处局部温度较高，则会有更多导通电流流经该处，这会使该处温度变得更高，从而有可能使器件进入一个正反馈状态，最后把器件烧毁，这电压降为负温度系数是PT-1GBT的一个性能缺陷。
[0005]如前所述，PT-1GBT 一般只适用于耐压为400V至1200V范围内，若要制造耐压为1700V或2500V或3300V或以上，早期都用非穿通型IGBT (Non-punchthrough IGBT，缩写为NPT-1GBT)，器件直接制造在厚度有几百微米的FZ N型硅片上，器件集电结的P型区或P型/N型区是由离子注入形成的。这种非穿通型IGBT的电压降为正温度系数。这种集电结的结构也被用于器件如MCT或GT0等。由于集电结的掺杂由离子注入形成，注入的剂量可随意控制，若注入的P型掺杂剂量高，则会形成一般的高空穴注入效率集电结(即强集电极)；若注入的P型掺杂剂量小，则空穴注入效率低，而且电子可以经由扩散有效地流过P型区至金属接触处，这类集电结被称为弱集电结或透明集电结(或称为透明集电极)。于94与95年期间，弱集电结曾被用于NPT-1GBT和GTO，若把弱集电结方法用来制造600V或1200VIGBT，则IGBT的集电结需要造在只有约60um或约120um厚的FZ N型硅片背面上，于94和95年期间，工业界还未有这种超薄硅片工艺能力。
[0006]于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ N型硅片最薄只约有170um厚。翌年，Infineon公司也发表了用lOOum厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它的电压降为正温度系数，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结(或称为透明集电结)。Infineon公司称之为场截止IGBT，接下来几年，各主要生产IGBT的公司都相继推出类似的产品。从那时起，IGBT在电学性能上得到了质的飞跃，发展迅速并主导了中等功率范围的市场。
[0007]此种所谓场截止IGBT器件的背面结构主要有一 N型缓冲层10和一集电结P型层11如图1所示，P型层的厚度一般不大于1微米，掺杂浓度范围约1 X 1017/cm3至5X 1018/cm3范围之间，这P型层与背面金属组成弱集电极，当器件从开通状态关断时，N型载流子(即电子)可以容易地穿过P型层直接被背靣集电极收集，这些N型载流子存留在N型基区和N型缓冲区的时间很短，所以关断时没有像一般PT型IGBT的留下一长的电流尾巴。可是这一结构有一重大缺点，就是组成弱集电极的P型层的掺杂浓度不高，未能与接触金属形成一良好的欧姆接触，这会使导通时的导通压降升高，增加导通功耗。英飞倫公司在2007年提出一改良结构(US7884389B2)，这结构是在P型区域加入多个高掺杂的P+型小区如图2所示，这些P+型小区12可与背靣金属形成良好的欧姆接触，在导通时，可以有效地注入空穴，使导通压降保持在低电位，关断时，电子可以在没有P+区的弱集电极处被有效快速地收集，使器件仍然有很快的关断速度，这结构的缺点是P+型区的纵向边缘比弱集电极的P型区的纵向边缘为深，如图3所示，为了避免在P+区处有穿通情况发生而影响击穿电压，N型缓冲层厚度要比现时更厚或浓度更高，在使用同一注入剂量和退火条件下，需要使用有较高注入能量的离子注入机才能满足缓冲层厚度的需求，致使一些注入能量较低的离子注入机不宜使用，从而间接增加成本。
[0008]一般的IGBT，从表面的发射极至背面的集电极之间是没有寄生二极管的，在一些应用上，如电磁炉，电路需要有一只二极管与IGBT並连如图4所示，在IGBT关断时，这一只二极管会负担起续流作用，为了满足这一需要，常把一 IGBT芯片与一二极管芯片放在同一封装内，用金属导線.把它们连接起来。
[0009]另一方法是把二极管集成在IGBT芯片内，成为所谓的RC-1GBT，这样便不需要再外加二极管了。这种RC-1GBT的结构与阳极短路IGBT(Shorted-Anode IGBT)是一样的，结构如图5所示，其中至少有一部背面金属透过N+区13与N型缓冲层10和N型基区9连接起来，这种结构不需要使用弱集电极，可用掺杂浓度较高的P型层，从而能与背面金属形成良好的欧姆接触，又可增加空穴注入效率，減少导通压降，当处在导通状态的RC-1GBT被关断时，N型载流子不会被困在N型基区与N型缓冲层里，电子会直接流经N+区至背面金属，关断速度不会因为P型层掺杂浓度高而受太大的影响，关断速度基本上是与一般的场截止IGBT 一样快，可是，这一 RC-1GBT的背面结构有一缺点，就是在器件开始导通时，需要较高的压降才能注入适度空穴，它的电流电压特性如图6所示，这会增加导通压降，从而增加导通功耗。
【发明内容】
:
[0010]以上所述说的场截止IGBT和RC-1GBT，其背面部份的结构对器件的性能是很关键的，本发明的目的在于提出一种能避免上述不足而实用可行的一种半导体功率器件硅片的背面结构，实施本发明有如下几个不同的方案:
[0011]方案(1):本发明是用来改良RC-1GBT背靣结构的，其背靣结构与一般的阳极短路IGBT类同，不同之处是在器件背靣至少有相当一部份的区域内没有独立N+区如图7，8所示，这区域的宽度不少于lOOum，这区域可以是不规则的，背面N+区域的形状可以是圆形的，方形的甚至不规则的，背面的N+区域与没有N+的区域的分布可以是不规则的，並无需与器件前面结构对准，这结构使得在正向导通时，从背面金属流进的电子电流不能或只有很少一部份能流至没有N+区域的中心部份，从而未能抬高那远离N+区的电位，所以前向导通电压没有像之前被抬高，这会有效地降低导通电压降。
[0012]方案⑵:也是改良RC-1GBT背靣结构的，其中集电结P型层与N型缓冲层的浓度和厚度与一般的场截止IGBT相当，但是额外多了独立的N+型区和P+型区，其中也至少有相当一部份集电结P型区域内没有N+独立区，但有P+区如图9，10，11所示，背面的N+区域与P+区域的形状可以是圆形的，方形的甚至不规则的，背面的N+区域，P+区域与没有N+的区域的分布可以是不规则的，並无需与器件前面结构对准，这结构的优点是P+区和N+区域能与背面金属形成良好的欧姆接触，P型层与背面金属形成弱集电极，导通时，可以有效地注入空穴，使导通电压保持在一低电位，关断时，N+型区与弱集电极部份同时提供通道让电子流至背面金属电极，使关断速度较之前更快。
[0013]方案(3):本发明是用来改良场截止IGBT的背面结构，其中的N型缓冲层和P型层的掺杂浓度和厚度与一般的场截止IGBT大致一样，只是在P型层中加入P+型区的同时也透过同一掩膜版注入N型掺杂剂，这样，在P+区之下的N型区14的浓度和厚度比没有P+区的N型区10的浓度和厚度为高和为厚，如图12所示，这区域可以是不规则的，並无需与器件前面结构对准，这可避免了在P+处有穿通情况发生，这种P+型区伴有较高N型掺杂区14的结构可用於RC-1GBT如图13所示，这结构会有效地降低导通压降而又不会对关断速度造成不良的影响。
[0014]以上所述各背面结构的方案可用于半导体功率器件如IGBT或MCT或GT0 ;也可用于半导体功率器件如FRRD或功率M0S管。
【附图说明】
[0015]附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中:
[0016]图1是一般的场截止IGBT器件的横截面结构不意图；
[0017]图2是一种现有技术(美国专利US7884389B2)的横截面结构示意图；
[0018]图3是场截止IGBT背面的集电结P型层内带有P+区的横截面结构示意图；
[0019]图4是一只二极管与IGBT並连的示意图；
[0020]图5是阳极短路场截止IGBT器件的横截面结构示意图；
[0021]图6是阳极短路场截止IGBT器件在导通时的电流电压特性的示意图；
[0022]图7是本发明的器件在背靣至少有一部份集电结P型层的区域内没有N+区的横截面结构示意图；
[0023]图8是本发明的器件在背靣至少有一部份的区域内没有N+区的俯视图；
[0024]图9是本发明实施例(3)的器件的横截面结构示意图；
[0025]图10是本发明实施例(3)的器件的俯视图；
[0026]图11是本发明实施例(3)的器件的另一俯视图；
[0027]图12是本发明实施例(1)的器件的横截面结构示意图；
[0028]图13是本发明的器件的横截面结构示意图；
[0029]图14是本发明实施例 1的形成功率器件的表面结构示意图；
[0030]图15是本发明实施例1的完成研磨工序后示意图；
[0031]图16是本发明实施例1的对硅片200的背表面以注入角度为7度注入p型掺杂质离子示意图
[0032]图17是本发明实施例1的对硅片200的背表面以注入角度为0度注入η型掺杂质离子示意图；
[0033]图18是本发明实施例1的对硅片200的背表面透过掩膜版注入η型掺杂剂示意图；
[0034]图19是本发明实施例1的对娃片200的背表面透过同一掩膜版注入ρ型掺杂剂不意图；
[0035]图20是本发明实施例1完成背面电极15后器件的横截面结构示意图；
[0036]图21是本发明实施例3的对硅片200的背表面透过掩膜版注入磷Ρ31掺杂剂示意图；
[0037]图22是本发明实施例3的对硅片200的背表面透过另一掩膜版注入硼掺杂剂示意图；
[0038]参考符号表:
[0039]1 钝化层
[0040]2 铝合金层
[0041]3 层间介质
[0042]4 高掺杂的多晶硅
[0043]5 Ν型源区
[0044]6 接触孔沟槽底部的Ρ型高掺杂区
[0045]7 Ρ型基区
[0046]8 沟槽底的Ν型区
[0047]9 Ν型基区
[0048]10 Ν型缓冲层
[0049]11背靣集电结的Ρ型区
[0050]12背靣结构的Ρ+型区
[0051]13背靣结构的Ν+型区
[0052]14背靣结构的P+区之纵向边缘的N型区
[0053]15背面电极(即集电极)
[0054]100原来未减薄之前的衬底
[0055]200完成磨薄工序后的衬底
【具体实施方式】
[0056]实施例1:
[0057]如图14所示，整个功率器件的芯片的制造工艺可分为前道工序和后道工序，前道工序把器件的表面单元，如IGBT器件表面的UM0S单元制造在硅片100的前表面，在硅片的前表面之上为UM0S单兀的层间介质3,金属层2 (钛/氮化钛层，鹤和招合金)和钝化层1。制造在硅片100表面上的器件也可以是MCT或GT0，这里所述的硅片是FZ Ν型硅片，或是CZ Ν型硅片，电阻值视所制造器件的耐压而定，如耐压是1200V，电阻值范围约为50 Ω.cm至120 Ω.cm,厚度为一般未减薄之前常规所使用的厚度，约为400um至720um厚。
[0058]如图15所示，把已完成前道工艺的硅片100磨薄至所需厚度，如要制造1200V耐压器件，则磨薄工序完成后，厚度约为llOum，硅片100变成硅片200。
[0059]如图16所示，对硅片200的背表面注入硼掺杂剂，注入角度为0度至7度范围之间，剂量范围为1 X 1013/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P型层。
[0060]如图17所示，对硅片200的背表面注入氢掺杂剂，注入角度为0度，剂量范围为1 X 1012/cm2至5X 1015/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的N
型缓冲层。
[0061]如图18所示，对硅片200的背表面透过掩膜版注入氢掺杂剂，注入角度为0度，剂量范围为lX1012/cm2至5X1015/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的P+区之下的N型区14。
[0062]如图19所示，在前一步骤完成离子注入后，保持掩膜版与硅片之前的相对位置，然后对硅片200的背表面透过前一步骤的掩膜版注入硼掺杂剂，注入角度为0至7度范围之间，剂量范围为1 X 1015/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P+区12。
[0063]如图20所示，将硅片200置于温度范围为300 V至450 V，退火30mins至lOOmins，退火步骤把注入的硼和氢掺杂剂激活，形成集电结的P型区11，N型缓冲区10，N型区14和P+型区12，之后用溅射或沉积方法把硅片200背表面金属化，作为器件的背面电极15，金属层材料可为 Al/Ti/Ni/Ag 或 Ti/Ni/Ag 或 Al/Ti/Ni/Au 等。
[0064]在实施例1中，退火也可以在完成背面电极金属化后或在背面电极金属化步骤当中进行。
[0065]实施例2:
[0066]本实施例的技术方案与实施例1大致相同，其区别仅在于:
[0067]在上述实施例1中，在硅片100磨薄至所需厚度之后；在对硅片200的背表面作任何注入之前，先用溅射或沉积方法在硅片200背表面形成最小一层金属层，金属层可以是招，或招合金，或银，或金，或钛，或氮化钛，或鹤，厚度约为0.05um至1.0um,之后作注入，退火和表面金属化等步骤如实施例1所述步骤相同。
[0068]实施例3:
[0069]本实施例的前部分工序与实施例1的步骤由图1至图4相同，其后步骤是:如图21所示，对硅片200的背表面透过掩膜版注入N型掺杂剂如P31，注入角度为0度，剂量范围为5X 1014/cm2至IX 1016/cm2，注入能量范围为lOOKeV至2MeV，这步骤用来形成背面结构的N+区13。
[0070]如图22所示，对硅片200的背表面透过另一掩膜版注入硼掺杂剂如B11，注入角度为0度至7度范围之间，剂量范围为1 X 1015/cm2至1 X 1016/cm2,注入能量范围为20KeV至200KeV，这步骤用来形成背面结构的P+区12。
[0071]之后的步骤与实施例1中的图20 —样，在实施例3中，退火也可以在完成背面电极金属化后或在背面电极金属化步骤当中进行。
[0072]实施例4:
[0073]本实施例的技术方案与实施例3大致相同，其区别仅在于:
[0074]在上述实施例3中，在硅片100磨薄至所需厚度之后；在对硅片200的背表面作任何注入之前，先用溅射或沉积方法在硅片200背表面形成最小一层金属层，金属层可以是招，或招合金，或银，或金，或钛，或氮化钛，或鹤，厚度约为0.05um至1.0um,之后作注入，退火和表面金属化等步骤如实施例3所述步骤相同。
[0075]最后应说明的是:以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造半导体功率器件(例如，沟槽绝缘栅双极晶体管Trench IGBT或MCT或GT0)，本文件的
【发明内容】
与实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体功率器件的背面结构至少包括以下部分: (1)半导体背面有一N型缓冲层10，这N型缓冲层在N型基区9的一边离半导体背面的深度大于lum，掺杂浓度范围为IX 1015/cm3至IX 10ls/cm3 ； (2)在靠近半导体背面有一集电结P型层11，这集电结P型层在N型缓冲层10的一边离背面的深度小于lum，掺杂浓度范围为IX 1017/cm3至5X K^/cm3 ； (3)在靠近半导体背面至少有一N+区，宽度范围为30um至150um，这N+区会穿过集电结P型层连接至N型缓冲层，掺杂浓度范围为1 X 1019/cm3至1 X 1020/cm3 ； (4)在靠近半导体背面至少有一部分集电结P型层内没有N+区，这部分集电结P型层的宽度至少大于lOOum ； (5)与半导体背面连接的为金属，形成背面集电极。2.根据权利要求1所述在部分(2)之集电结P型层，其特征在于这P型层的掺杂浓度范围为1 X 1017/cm3至5 X 1018/cm3,这P型层内至少有一 P+区12，这P+区连接至表面电极，其宽度范围为30um至150um，掺杂浓度范围为1 X K^/cm3至1 X 102°/cm3。3.根据权利要求1所述在部分⑶之N+区，其特征在于这N+区的的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。4.根据权利要求1所述在部分(4)之有一部分集电结P型层内没有N+区，这部分集电结P型层的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。5.根据权利要求2所述之P+区，在P+区与N缓冲层之间有一付加的N型区14，使得在P+区与N型缓冲区之间比集电结P型区与N型缓冲区之间有更多N型杂质，在反向偏置时可避免穿通现象发生。6.根据权利要求1所述在部分(3)之N+区13与根据权利要求2所述之P+区12是用不同的掩膜版注入的。7.根据权利要求2所述之P+区12与根据权利要求5所述之N型区14是用同一的掩膜版注入的。8.一种半导体功率器件的背面结构至少包括以下部分: (1)半导体背面有一N型缓冲层10，这N型缓冲层在N型基区的一边离背面的深度大于lum，掺杂浓度范围为1 X 1015/cm3至1 X 10ls/cm3 ； (2)在靠近半导体背面有一集电结P型层11，这集电结P型层在N型缓冲层的一边离背面的深度小于lum，掺杂浓度范围为IX 1017/cm3至5X 10ls/cm3 ； (3)在集电结P型层内至少有一P+区12，这P+区连接至表面电极，其宽度范围为30um至150um，掺杂浓度范围为1 X 1019/cm3至1 X 102°/cm3 ； (4)在P+区与N型缓冲层之间有一付加的N型区14，使得在P+区与N型缓冲区之间有更多N型杂质，在反向偏置时可避免穿通现象发生； (5)与半导体背面接触为金属，形成背面集电极。9.根据权利要求8所述在部分(3)之P+区12，其特征在于这P+区的的形状可以是圆形的，方形的甚至不规则的，並无需与器件前面结构对准。10.根据权利要求8所述在部分(3)之P+区12与部分(4)之N型区14是用同一掩膜版注入的。
【专利摘要】本发明公开了一种半导体功率器件的背面结构，器件的背面包括以下特征：半导体背面有一N型缓冲层，深度大于1.5μm，掺杂浓度为1×1016/cm3；靠近背面有一集电结P型层，深度小于1μm，掺杂浓度为1×1017/cm3；靠近背面至少有一N+区从表面电极连接至N型缓冲层，宽度为70μm，掺杂浓度为6×1019/cm3；在背面至少有一部分宽度大于100μm的集电结P型层内没有N+区，在P型层内至少有一P+区连接至表面电极，其宽度为70μm，掺杂浓度为6×1019/cm3，与半导体背面接触为金属集电极。
【IPC分类】H01L21/266, H01L29/36, H01L29/06, H01L21/265
【公开号】CN105489636
【申请号】CN201410545423
【发明人】苏冠创
【申请人】南京励盛半导体科技有限公司
【公开日】2016年4月13日
【申请日】2014年10月13日
最新回复(0)