半导体结构的形成方法
半导体结构的形成方法
【技术领域】
[0001] 本发明设及半导体技术领域，特别设及一种半导体结构的形成方法。
【背景技术】
[0002] 绝缘体上娃衬底是新一代的娃基材料，无论在低压、低功耗电路、耐高溫电路、微 机械传感器、光电集成等方面都具有重要的应用。绝缘体上娃衬底包括:底层娃层、位于底 层娃层表面的绝缘层、位于绝缘层表面的顶层娃层。通过绝缘层实现了在顶层娃层上形成 的半导体器件与底层娃层之间的全介质隔离，可W减少器件的寄生电容、降低功耗、减少漏 电流等，能够显著提高器件的性能。
[0003] 对于在绝缘体上娃衬底上形成的晶体管在导通状态下具有导通电阻R。。，在晶体管 断开状态下具有关断电容Coff。晶体管的品质因数FOM = R。nXC。ff，是衡量开关器件（例如射 频器件）的性能的主要参考因素，F0M的数值越低，器件性能越高。降低F0M的数值主要通过 降低导通电阻R。。或降低关断电容Ceff实现。在导通电阻一定的情况下，降低关断电容Ceff能 够有效降低F0M的数值。
[0004] 晶体管的关断电容主要包括晶体管的栅极与源漏极之间的重叠电容，W及栅极下 方的阱区与源漏极之间的结电容。在绝缘体上娃衬底上形成的晶体管的结电容受到顶层娃 层厚度的影响，所述顶层娃层厚度越大，结电容越大，所述降低顶层娃层厚度能够有效降低 晶体管的F0M数值。而不同电路内的晶体管，例如控制电路、逻辑电路、射频电路等，需要的 顶层娃层的厚度不同。
[0005] 现有亟需一种方法在绝缘体上娃衬底的不同区域形成不同厚度的顶层娃层。
【发明内容】
[0006] 本发明解决的问题是提供一种半导体结构的形成方法，在半导体衬底的不同区域 上形成不同厚度的第二半导体层。
[0007] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底，所述半导体衬底包括:第一半导体层、位于第一半导体层表面的绝缘层、位于绝缘层表 面的第二半导体层，在平行于半导体衬底表面方向上，所述半导体衬底包括第一区域、第二 区域和第Ξ区域;在第二半导体层表面形成第一氧化层和位于所述第一氧化层表面的氧化 阻挡层;去除半导体衬底第二区域和第Ξ区域上的氧化阻挡层，暴露出半导体衬底第二区 域和第Ξ区域上的第一氧化层表面;去除半导体衬底第Ξ区域上的第一氧化层，暴露出半 导体衬底第Ξ区域表面;进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第Ξ区 域的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位 于第Ξ区域上的第二氧化层具有第Ξ厚度，所述第二厚度小于第Ξ厚度；去除所述第二氧 化层、第一氧化层W及被氧化后的氧化阻挡层。
[000引可选的，所述氧化阻挡层材料为多晶娃、氮化娃或无定形娃。
[0009]可选的，所述氧化阻挡层的厚度范围为100 A~1000 A。
[0010]可选的，所述第一氧化层的厚度范围为200 A~]000 A。
[0011] 可选的，还包括在第一区域上的第二半导体层表面形成第二氧化层。
[0012] 可选的，位于所述第一区域上的第二氧化层具有第一厚度，所述第一厚度小于第 二厚度。
[0013] 可选的，所述氧化处理的方法包括干氧氧化或水汽氧化。
[0014] 可选的，所述干氧氧化采用化作为氧化气体，氧化溫度为900°C~1200°C，氧化时 间为lOmin ~lOOmin。
[0015] 可选的，所述水汽氧化采用出0蒸汽作为氧化气体，氧化溫度为900°C~1200°C，氧 化时间为5min~50min。
[0016] 可选的，采用湿法刻蚀工艺去除所述第二氧化层、第一氧化层W及被氧化后的氧 化阻挡层。
[0017] 与现有技术相比，本发明的技术方案具有W下优点：
[0018] 本发明的技术方案中，在半导体衬底的第二半导体层表面形成第一氧化层、位于 第一氧化层表面的氧化阻挡层之后，去除半导体衬底第二区域和第Ξ区域上的氧化阻挡 层，去除半导体衬底第Ξ区域上的第一氧化层，然后进行氧化处理，在第二区域和第Ξ区域 的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于 第Ξ区域上的第二氧化层具有第Ξ厚度。由于第Ξ区域的第二半导体层表面没有被覆盖， 而第二区域表面被第一氧化层覆盖，第一区域表面被第一氧化层和氧化阻挡层覆盖，所W 所述第二厚度小于第Ξ厚度。从而去除第二氧化层、第一氧化层W及被氧化后的氧化阻挡 层之后，第一区域的第二半导体层厚度大于第二区域的第二半导体层厚度，第二区域的第 二半导体层厚度大于第Ξ区域的第二半导体层厚度，从而同时在半导体衬底的不同区域形 成不同厚度的第二半导体层，W满足不同半导体器件的需求，从而可W提高在该半导体结 构上形成的半导体器件的性能。
[0019] 进一步，所述氧化阻挡层材料为多晶娃、氮化娃或无定形娃等能够在氧化处理过 程中与氧化气体发生反应的材料，从而能够阻挡氧化气体渗透至第二半导体层表面，对第 一区域的第二半导体层进行氧化。
[0020] 进一步，采用湿法刻蚀工艺去除所述第二氧化层、第一氧化层W及被氧化后的氧 化阻挡层，与干法刻蚀工艺相比，湿法刻蚀工艺具有较高的刻蚀选择性，并且，可W避免对 第二半导体层表面造成损伤，避免影响后续在半导体层表面形成的半导体器件的性能。
【附图说明】
[0021] 图1至图6是本发明的实施例的半导体结构的形成过程的结构示意图。
【具体实施方式】
[0022] 如【背景技术】中所述，为了满足不同电路的晶体管性能要求，在绝缘体上娃衬底上 的不同区域需要形成不同厚度的顶层娃层。
[0023] 本发明的实施例中，通过在半导体衬底顶层的不同区域的第二半导体层表面形成 不同厚度的第二氧化层，然后去除所述第二氧化层，从而使得不同区域的第二半导体层具 有不同的厚度。
[0024] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0025] 请参考图1，提供半导体衬底100,所述半导体衬底100包括第一半导体层101、位于 第一半导体层101表面的绝缘层102、位于绝缘层102表面的第二半导体层103,在平行于半 导体衬底100表面的方向上，所述半导体衬底100包括第一区域I、第二区域II和第Ξ区域 III。
[0026] 本实施例中，所述半导体衬底100为绝缘体上娃衬底(SOI)，所述第一半导体层101 的材料为娃、绝缘层102材料为氧化娃、第二半导体层103的材料为娃。
[0027] 在本发明的其他实施例中，所述第一半导体层101、第二半导体层103还可W是其 他半导体材料，例如错、错化娃或神化嫁等。所述第一半导体层101和第二半导体层103的材 料可W是相同的材料，也可W各自采用不同的半导体材料。
[0028] 所述第二半导体层103的厚度一般大于1000A，本实施例中，所述第二半导体层 103的厚度为1450A。
[0029] 所述半导体衬底100的第一区域I、第二区域II和第Ξ区域III分别用于形成不同 的电路，本实施例中，第一区域I用于形成控制电路、第二区域II用于形成逻辑电路、第Ξ区 域III用于形成射频电路。本实施例中，所述第一区域I、第二区域II和第Ξ区域III为相邻 区域，在本发明的其他实施例中，所述区域I、第二区域II和第Ξ区域ΙΠ 也可W相互之间间 隔其他区域。
[0030] 请参考图2,在第二半导体层103表面形成第一氧化层201和位于所述第一氧化层 201表面的氧化阻挡层202。
[0031] 所述第一氧化层201的材料为氧化娃，可W采用沉积工艺或氧化工艺形成所述第 一氧化层201。
[0032] 所述第一氧化层201具有一定的厚度，能够对化或此0的分子起到一定的阻挡作用。 具体的，所述第一氧化层201的厚度范围可W是200 Λ~ιοοοΑ，本实施例中，所述第一氧 化层的厚度为300 Α。
[0033] 形成所述第一氧化层201之后，在所述第一氧化层201表面形成氧化阻挡层202。所 述氧化阻挡层202的材料能够与氧结合，阻挡氧原子扩散至第二半导体层201。所述氧化阻 挡层202的材料可W是多晶娃、氮化娃或非晶娃等。可W采用沉积工艺形成所述氧化阻挡层 202,所述沉积工艺可W是化学气相沉积工艺、等离子体增强化学气相沉积工艺等。
[0034] 本实施例中，采用化学气相沉积工艺形成所述氧化阻挡层202。所述氧化阻挡层 202具有足够的厚度，阻挡后续氧化处理过程中的氧原子透过氧化阻挡层202渗透至第二半 导体层103表面，所述氧化阻挡层202的厚度范围为1〇()Α~1000 Α。本实施例中，所述氧化 阻挡层202的厚度为4501。
[0035] 请参考图3,去除半导体衬底100第二区域II和第Ξ区域ΙΠ 上的氧化阻挡层202 (请参考图2)，暴露出半导体衬底100第二区域II和第Ξ区域ΙΠ 上的第一氧化层201表面。
[0036] 具体的，本实施例中，去除半导体衬底100第二区域II和第Ξ区域III上的氧化阻 挡层202的方法包括:在所述氧化阻挡层202表面形成图形化掩膜层，所述图形化掩膜层覆 盖第一区域I上的氧化阻挡层202, w所述图形化掩膜层为掩膜，刻蚀所述氧化阻挡层202至 对氧化层201表面，形成仅覆盖第W区域I的剩余的 氧化阻挡层202a，然后，去除所述图形化 掩膜层。所述图形化掩膜层的材料可W是光刻胶、氮化娃或无定形碳等。
[0037] 去除第二区域II和第Ξ区域III上的氧化阻挡层202之后，使得后续进行氧化处理 的过程中，氧原子能够渗透至第二半导体层103表面，使得第二区域II和第Ξ区域III的第 二半导体层103表面被氧化。
[0038] 请参考图4,去除半导体衬底100第Ξ区域III上的第一氧化层201(请参考图3)，暴 露出半导体衬底100第Ξ区域ΠΙ表面。
[0039] 去除第Ξ区域ΙΠ 上的第一氧化层201的方法包括:在所述刻蚀后的氧化阻挡层 202a和第一氧化层201表面形成图形化掩膜层，所述图形化掩膜层暴露出第Ξ区域ΙΠ 上的 第一氧化层201表面，W所述图形化掩膜层为掩膜，刻蚀所述第一氧化层201至第二半导体 层103表面，去除位于第Ξ区域ΙΠ 上的第一氧化层201。刻蚀后的第一氧化层201a覆盖第二 区域II和第一区域I的第二半导体层103。然后，去除所述图形化掩膜层，所述图形化掩膜层 的材料可W是光刻胶、氮化娃或无定形碳等。去除所述第Ξ区域III上的第一氧化层201之 后，所述第Ξ区域ΠΙ的第二半导体层103在后续氧化处理过程中，更易被氧化。
[0040] 请参考图5,进行氧化处理，使所述氧化阻挡层202被氧化，且在第二区域II和第Ξ 区域ΠΙ的第二半导体层103表面形成第二氧化层203。
[0041 ]所述氧化处理的方法包括干氧氧化或水汽氧化。本实施例中，所述氧化处理的方 法为干氧氧化工艺，采用化作为氧化气体，氧化溫度为900°C~1200°C，氧化时间为lOmin~ lOOmin。在本发明的其他实施例中，采用水汽氧化工艺，进行所述氧化处理，所述水汽氧化 采用出0蒸汽作为氧化气体，氧化溫度为900°C~1200°C，氧化时间为5min~50min。
[0042] 由于所述半导体衬底100的第Ξ区域HI的第二半导体层103表面暴露在氧化气体 中，直接产生氧化反应，在第二半导体层103表面形成第二氧化层203,所述第Ξ区域III的 第二半导体层103表面形成的第二氧化层203具有第Ξ厚度;而第二区域II的第二半导体层 103表面形成的第二氧化层203具有第二厚度。由于第二区域II的第二半导体层103表面覆 盖有第一氧化层201a，阻挡了部分氧化气体的渗入；由于氧化过程中，氧化气体能够渗透的 深度有限，所W，在有第一氧化层201a覆盖的第二区域II的第二半导体层103表面形成的第 二氧化层203的第二厚度小于在第Ξ区域III上形成的第二氧化层203的第Ξ厚度。若所述 氧化处理的时间足够长，当氧化层的厚度达到最大值时，氧化气体将无法继续渗透至第二 半导体层103表面，此时所述第Ξ厚度等于第二厚度与第一氧化层201a的厚度之和。还可W 通过控制氧化处理的时间，调整所述第二厚度和第Ξ厚度。
[0043] 本实施例中，半导体衬底100的第一区域I形成有氧化阻挡层202a，所述氧化阻挡 层202a在氧化处理过程中能够与氧化气体发生反应，形成氧化后的氧化阻挡层202b，进一 步阻挡氧化气体向下渗透。本实施例中，所述氧化阻挡层202a的材料为多晶娃，氧化后形成 氧化娃。在本发明的其他实施例中，所述氧化阻挡层202a的材料为氮化娃，致密性更高，具 有更好的氧化阻挡作用，氧化后形成包括氧化娃与氮氧化娃的混合物。在本发明的其他实 施例中，所述氧化阻挡层202a还可W是无定形娃，氧化后也形成氧化娃。
[0044] 本实施例中，所述氧化阻挡层202a具有足够的厚度，将氧化气体完全阻挡，从而使 得第一区域I的第二半导体层103表面不发生氧化。
[0045] 在本发明的其他实施例中，所述氧化阻挡层202a的厚度较小，在氧化过程中，所述 氧化阻挡层202a被完全氧化形成氧化后的氧化阻挡层20化之后，还会有一定的氧化气体渗 透至第一区域I的第二半导体层202a表面，在第一区域I上的第二半导体层103表面形成第 二氧化层，所述第一区域I上的第二氧化层具有第一厚度，且所述第一厚度小于所述第二厚 度。
[0046] 请参考图6,去除所述第二氧化层203(请参考图5)、第一氧化层201a(请参考图5) W及被氧化后的氧化阻挡层20化(请参考图5)。
[0047] 采用湿法刻蚀工艺去除所述第二氧化层203、第一氧化层201aW及被氧化后的氧 化阻挡层20化。本实施例中，采用氨氣酸溶液作为湿法刻蚀工艺的刻蚀溶液。
[004引与干法刻蚀工艺相比，湿法刻蚀工艺具有较高的刻蚀选择性，并且，可W避免对第 二半导体层103表面造成损伤，避免影响后续在半导体层103表面形成的半导体器件的性 能。
[0049] 去除所述第二氧化层203、第一氧化层201aW及被氧化后的氧化阻挡层20化之后， 形成的第二半导体层103在第一区域I、第二区域II和第Ξ区域III分别具有不同的厚度。第 一区域I的第二半导体层103a厚度最大，适合形成需要较高工作电压的半导体器件，例如形 成控制电路;第Ξ区域III的第二半导体层103a的厚度最小，能够显著降低第Ξ区域III上 形成的半导体器件的F0M数值，适合形成开关性能要求较高的高频器件，例如可W形成射频 电路;第二区域II的第二半导体层103a的厚度介于第一区域I、第Ξ区域III上的第二半导 体层103a之间，适于形成工作电压较低的半导体器件，例如形成逻辑电路。本实施例中，第 一区域I上的第二半导体层103a的厚度为1450 A，第二区域Π 上的第二半导体层103a的厚 度为1斯從A，第Ξ区域ΙΠ 上的第二半导体层103a的厚度为納)〇瓜。
[0050] 并且，本发明的实施例中，仅需要进行一次氧化和刻蚀工艺，同时在不同区域形成 不同厚度的第二半导体层103a，工艺简单，且工艺成本较低，并且与现有的CMOS工艺兼容。
[0051] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底包括:第一半导体层、位于第一半导体层表面的绝缘 层、位于绝缘层表面的第二半导体层，在平行于半导体衬底表面方向上，所述半导体衬底包 括第一区域、第二区域和第三区域； 在第二半导体层表面形成第一氧化层和位于所述第一氧化层表面的氧化阻挡层； 去除半导体衬底第二区域和第三区域上的氧化阻挡层，暴露出半导体衬底第二区域和 第三区域上的第一氧化层表面； 去除半导体衬底第三区域上的第一氧化层，暴露出半导体衬底第三区域表面； 进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第三区域的第二半导体层 表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于第三区域上的第 二氧化层具有第三厚度，所述第二厚度小于第三厚度； 去除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。2. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化阻挡层材料为 多晶娃、氮化娃或无定形娃。3. 根据权利要求2所述的半导体结构的形成方法，其特征在于，所述氧化阻挡层的厚度 范围为100人~1000 I4. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一氧化层的厚度 范围为200 A~1()0() A。5. 根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括在第一区域上的 第二半导体层表面形成第二氧化层。6. 根据权利要求5所述的半导体结构的形成方法，其特征在于，位于所述第一区域上的 第二氧化层具有第一厚度，所述第一厚度小于第二厚度。7. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理的方法包 括干氧氧化或水汽氧化。8. 根据权利要求7所述的半导体结构的形成方法，其特征在于，所述干氧氧化采用O2作 为氧化气体，氧化温度为900°C~1200°C，氧化时间为IOmin~lOOmin。9. 根据权利要求7所述的半导体结构的形成方法，其特征在于，所述水汽氧化采用H2O蒸 汽作为氧化气体，氧化温度为900°C~1200°C，氧化时间为5min~50min。10. 根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去 除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。
【专利摘要】一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供半导体衬底，包括：第一半导体层、绝缘层、第二半导体层，所述半导体衬底包括第一区域、第二区域和第三区域；在第二半导体层表面形成第一氧化层和氧化阻挡层；去除半导体衬底第二区域和第三区域上的氧化阻挡层；去除半导体衬底第三区域上的第一氧化层；进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第三区域的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于第三区域上的第二氧化层具有第三厚度，所述第二厚度小于第三厚度；去除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。所述方法可以提高形成的半导体结构的性能。
【IPC分类】H01L29/06
【公开号】CN105489637
【申请号】CN201510866051
【发明人】刘张李
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年11月27日
【技术领域】
[0001] 本发明设及半导体技术领域，特别设及一种半导体结构的形成方法。
【背景技术】
[0002] 绝缘体上娃衬底是新一代的娃基材料，无论在低压、低功耗电路、耐高溫电路、微 机械传感器、光电集成等方面都具有重要的应用。绝缘体上娃衬底包括:底层娃层、位于底 层娃层表面的绝缘层、位于绝缘层表面的顶层娃层。通过绝缘层实现了在顶层娃层上形成 的半导体器件与底层娃层之间的全介质隔离，可W减少器件的寄生电容、降低功耗、减少漏 电流等，能够显著提高器件的性能。
[0003] 对于在绝缘体上娃衬底上形成的晶体管在导通状态下具有导通电阻R。。，在晶体管 断开状态下具有关断电容Coff。晶体管的品质因数FOM = R。nXC。ff，是衡量开关器件（例如射 频器件）的性能的主要参考因素，F0M的数值越低，器件性能越高。降低F0M的数值主要通过 降低导通电阻R。。或降低关断电容Ceff实现。在导通电阻一定的情况下，降低关断电容Ceff能 够有效降低F0M的数值。
[0004] 晶体管的关断电容主要包括晶体管的栅极与源漏极之间的重叠电容，W及栅极下 方的阱区与源漏极之间的结电容。在绝缘体上娃衬底上形成的晶体管的结电容受到顶层娃 层厚度的影响，所述顶层娃层厚度越大，结电容越大，所述降低顶层娃层厚度能够有效降低 晶体管的F0M数值。而不同电路内的晶体管，例如控制电路、逻辑电路、射频电路等，需要的 顶层娃层的厚度不同。
[0005] 现有亟需一种方法在绝缘体上娃衬底的不同区域形成不同厚度的顶层娃层。
【发明内容】
[0006] 本发明解决的问题是提供一种半导体结构的形成方法，在半导体衬底的不同区域 上形成不同厚度的第二半导体层。
[0007] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底，所述半导体衬底包括:第一半导体层、位于第一半导体层表面的绝缘层、位于绝缘层表 面的第二半导体层，在平行于半导体衬底表面方向上，所述半导体衬底包括第一区域、第二 区域和第Ξ区域;在第二半导体层表面形成第一氧化层和位于所述第一氧化层表面的氧化 阻挡层;去除半导体衬底第二区域和第Ξ区域上的氧化阻挡层，暴露出半导体衬底第二区 域和第Ξ区域上的第一氧化层表面;去除半导体衬底第Ξ区域上的第一氧化层，暴露出半 导体衬底第Ξ区域表面;进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第Ξ区 域的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位 于第Ξ区域上的第二氧化层具有第Ξ厚度，所述第二厚度小于第Ξ厚度；去除所述第二氧 化层、第一氧化层W及被氧化后的氧化阻挡层。
[000引可选的，所述氧化阻挡层材料为多晶娃、氮化娃或无定形娃。
[0009]可选的，所述氧化阻挡层的厚度范围为100 A~1000 A。
[0010]可选的，所述第一氧化层的厚度范围为200 A~]000 A。
[0011] 可选的，还包括在第一区域上的第二半导体层表面形成第二氧化层。
[0012] 可选的，位于所述第一区域上的第二氧化层具有第一厚度，所述第一厚度小于第 二厚度。
[0013] 可选的，所述氧化处理的方法包括干氧氧化或水汽氧化。
[0014] 可选的，所述干氧氧化采用化作为氧化气体，氧化溫度为900°C~1200°C，氧化时 间为lOmin ~lOOmin。
[0015] 可选的，所述水汽氧化采用出0蒸汽作为氧化气体，氧化溫度为900°C~1200°C，氧 化时间为5min~50min。
[0016] 可选的，采用湿法刻蚀工艺去除所述第二氧化层、第一氧化层W及被氧化后的氧 化阻挡层。
[0017] 与现有技术相比，本发明的技术方案具有W下优点：
[0018] 本发明的技术方案中，在半导体衬底的第二半导体层表面形成第一氧化层、位于 第一氧化层表面的氧化阻挡层之后，去除半导体衬底第二区域和第Ξ区域上的氧化阻挡 层，去除半导体衬底第Ξ区域上的第一氧化层，然后进行氧化处理，在第二区域和第Ξ区域 的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于 第Ξ区域上的第二氧化层具有第Ξ厚度。由于第Ξ区域的第二半导体层表面没有被覆盖， 而第二区域表面被第一氧化层覆盖，第一区域表面被第一氧化层和氧化阻挡层覆盖，所W 所述第二厚度小于第Ξ厚度。从而去除第二氧化层、第一氧化层W及被氧化后的氧化阻挡 层之后，第一区域的第二半导体层厚度大于第二区域的第二半导体层厚度，第二区域的第 二半导体层厚度大于第Ξ区域的第二半导体层厚度，从而同时在半导体衬底的不同区域形 成不同厚度的第二半导体层，W满足不同半导体器件的需求，从而可W提高在该半导体结 构上形成的半导体器件的性能。
[0019] 进一步，所述氧化阻挡层材料为多晶娃、氮化娃或无定形娃等能够在氧化处理过 程中与氧化气体发生反应的材料，从而能够阻挡氧化气体渗透至第二半导体层表面，对第 一区域的第二半导体层进行氧化。
[0020] 进一步，采用湿法刻蚀工艺去除所述第二氧化层、第一氧化层W及被氧化后的氧 化阻挡层，与干法刻蚀工艺相比，湿法刻蚀工艺具有较高的刻蚀选择性，并且，可W避免对 第二半导体层表面造成损伤，避免影响后续在半导体层表面形成的半导体器件的性能。
【附图说明】
[0021] 图1至图6是本发明的实施例的半导体结构的形成过程的结构示意图。
【具体实施方式】
[0022] 如【背景技术】中所述，为了满足不同电路的晶体管性能要求，在绝缘体上娃衬底上 的不同区域需要形成不同厚度的顶层娃层。
[0023] 本发明的实施例中，通过在半导体衬底顶层的不同区域的第二半导体层表面形成 不同厚度的第二氧化层，然后去除所述第二氧化层，从而使得不同区域的第二半导体层具 有不同的厚度。
[0024] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0025] 请参考图1，提供半导体衬底100,所述半导体衬底100包括第一半导体层101、位于 第一半导体层101表面的绝缘层102、位于绝缘层102表面的第二半导体层103,在平行于半 导体衬底100表面的方向上，所述半导体衬底100包括第一区域I、第二区域II和第Ξ区域 III。
[0026] 本实施例中，所述半导体衬底100为绝缘体上娃衬底(SOI)，所述第一半导体层101 的材料为娃、绝缘层102材料为氧化娃、第二半导体层103的材料为娃。
[0027] 在本发明的其他实施例中，所述第一半导体层101、第二半导体层103还可W是其 他半导体材料，例如错、错化娃或神化嫁等。所述第一半导体层101和第二半导体层103的材 料可W是相同的材料，也可W各自采用不同的半导体材料。
[0028] 所述第二半导体层103的厚度一般大于1000A，本实施例中，所述第二半导体层 103的厚度为1450A。
[0029] 所述半导体衬底100的第一区域I、第二区域II和第Ξ区域III分别用于形成不同 的电路，本实施例中，第一区域I用于形成控制电路、第二区域II用于形成逻辑电路、第Ξ区 域III用于形成射频电路。本实施例中，所述第一区域I、第二区域II和第Ξ区域III为相邻 区域，在本发明的其他实施例中，所述区域I、第二区域II和第Ξ区域ΙΠ 也可W相互之间间 隔其他区域。
[0030] 请参考图2,在第二半导体层103表面形成第一氧化层201和位于所述第一氧化层 201表面的氧化阻挡层202。
[0031] 所述第一氧化层201的材料为氧化娃，可W采用沉积工艺或氧化工艺形成所述第 一氧化层201。
[0032] 所述第一氧化层201具有一定的厚度，能够对化或此0的分子起到一定的阻挡作用。 具体的，所述第一氧化层201的厚度范围可W是200 Λ~ιοοοΑ，本实施例中，所述第一氧 化层的厚度为300 Α。
[0033] 形成所述第一氧化层201之后，在所述第一氧化层201表面形成氧化阻挡层202。所 述氧化阻挡层202的材料能够与氧结合，阻挡氧原子扩散至第二半导体层201。所述氧化阻 挡层202的材料可W是多晶娃、氮化娃或非晶娃等。可W采用沉积工艺形成所述氧化阻挡层 202,所述沉积工艺可W是化学气相沉积工艺、等离子体增强化学气相沉积工艺等。
[0034] 本实施例中，采用化学气相沉积工艺形成所述氧化阻挡层202。所述氧化阻挡层 202具有足够的厚度，阻挡后续氧化处理过程中的氧原子透过氧化阻挡层202渗透至第二半 导体层103表面，所述氧化阻挡层202的厚度范围为1〇()Α~1000 Α。本实施例中，所述氧化 阻挡层202的厚度为4501。
[0035] 请参考图3,去除半导体衬底100第二区域II和第Ξ区域ΙΠ 上的氧化阻挡层202 (请参考图2)，暴露出半导体衬底100第二区域II和第Ξ区域ΙΠ 上的第一氧化层201表面。
[0036] 具体的，本实施例中，去除半导体衬底100第二区域II和第Ξ区域III上的氧化阻 挡层202的方法包括:在所述氧化阻挡层202表面形成图形化掩膜层，所述图形化掩膜层覆 盖第一区域I上的氧化阻挡层202, w所述图形化掩膜层为掩膜，刻蚀所述氧化阻挡层202至 对氧化层201表面，形成仅覆盖第W区域I的剩余的 氧化阻挡层202a，然后，去除所述图形化 掩膜层。所述图形化掩膜层的材料可W是光刻胶、氮化娃或无定形碳等。
[0037] 去除第二区域II和第Ξ区域III上的氧化阻挡层202之后，使得后续进行氧化处理 的过程中，氧原子能够渗透至第二半导体层103表面，使得第二区域II和第Ξ区域III的第 二半导体层103表面被氧化。
[0038] 请参考图4,去除半导体衬底100第Ξ区域III上的第一氧化层201(请参考图3)，暴 露出半导体衬底100第Ξ区域ΠΙ表面。
[0039] 去除第Ξ区域ΙΠ 上的第一氧化层201的方法包括:在所述刻蚀后的氧化阻挡层 202a和第一氧化层201表面形成图形化掩膜层，所述图形化掩膜层暴露出第Ξ区域ΙΠ 上的 第一氧化层201表面，W所述图形化掩膜层为掩膜，刻蚀所述第一氧化层201至第二半导体 层103表面，去除位于第Ξ区域ΙΠ 上的第一氧化层201。刻蚀后的第一氧化层201a覆盖第二 区域II和第一区域I的第二半导体层103。然后，去除所述图形化掩膜层，所述图形化掩膜层 的材料可W是光刻胶、氮化娃或无定形碳等。去除所述第Ξ区域III上的第一氧化层201之 后，所述第Ξ区域ΠΙ的第二半导体层103在后续氧化处理过程中，更易被氧化。
[0040] 请参考图5,进行氧化处理，使所述氧化阻挡层202被氧化，且在第二区域II和第Ξ 区域ΠΙ的第二半导体层103表面形成第二氧化层203。
[0041 ]所述氧化处理的方法包括干氧氧化或水汽氧化。本实施例中，所述氧化处理的方 法为干氧氧化工艺，采用化作为氧化气体，氧化溫度为900°C~1200°C，氧化时间为lOmin~ lOOmin。在本发明的其他实施例中，采用水汽氧化工艺，进行所述氧化处理，所述水汽氧化 采用出0蒸汽作为氧化气体，氧化溫度为900°C~1200°C，氧化时间为5min~50min。
[0042] 由于所述半导体衬底100的第Ξ区域HI的第二半导体层103表面暴露在氧化气体 中，直接产生氧化反应，在第二半导体层103表面形成第二氧化层203,所述第Ξ区域III的 第二半导体层103表面形成的第二氧化层203具有第Ξ厚度;而第二区域II的第二半导体层 103表面形成的第二氧化层203具有第二厚度。由于第二区域II的第二半导体层103表面覆 盖有第一氧化层201a，阻挡了部分氧化气体的渗入；由于氧化过程中，氧化气体能够渗透的 深度有限，所W，在有第一氧化层201a覆盖的第二区域II的第二半导体层103表面形成的第 二氧化层203的第二厚度小于在第Ξ区域III上形成的第二氧化层203的第Ξ厚度。若所述 氧化处理的时间足够长，当氧化层的厚度达到最大值时，氧化气体将无法继续渗透至第二 半导体层103表面，此时所述第Ξ厚度等于第二厚度与第一氧化层201a的厚度之和。还可W 通过控制氧化处理的时间，调整所述第二厚度和第Ξ厚度。
[0043] 本实施例中，半导体衬底100的第一区域I形成有氧化阻挡层202a，所述氧化阻挡 层202a在氧化处理过程中能够与氧化气体发生反应，形成氧化后的氧化阻挡层202b，进一 步阻挡氧化气体向下渗透。本实施例中，所述氧化阻挡层202a的材料为多晶娃，氧化后形成 氧化娃。在本发明的其他实施例中，所述氧化阻挡层202a的材料为氮化娃，致密性更高，具 有更好的氧化阻挡作用，氧化后形成包括氧化娃与氮氧化娃的混合物。在本发明的其他实 施例中，所述氧化阻挡层202a还可W是无定形娃，氧化后也形成氧化娃。
[0044] 本实施例中，所述氧化阻挡层202a具有足够的厚度，将氧化气体完全阻挡，从而使 得第一区域I的第二半导体层103表面不发生氧化。
[0045] 在本发明的其他实施例中，所述氧化阻挡层202a的厚度较小，在氧化过程中，所述 氧化阻挡层202a被完全氧化形成氧化后的氧化阻挡层20化之后，还会有一定的氧化气体渗 透至第一区域I的第二半导体层202a表面，在第一区域I上的第二半导体层103表面形成第 二氧化层，所述第一区域I上的第二氧化层具有第一厚度，且所述第一厚度小于所述第二厚 度。
[0046] 请参考图6,去除所述第二氧化层203(请参考图5)、第一氧化层201a(请参考图5) W及被氧化后的氧化阻挡层20化(请参考图5)。
[0047] 采用湿法刻蚀工艺去除所述第二氧化层203、第一氧化层201aW及被氧化后的氧 化阻挡层20化。本实施例中，采用氨氣酸溶液作为湿法刻蚀工艺的刻蚀溶液。
[004引与干法刻蚀工艺相比，湿法刻蚀工艺具有较高的刻蚀选择性，并且，可W避免对第 二半导体层103表面造成损伤，避免影响后续在半导体层103表面形成的半导体器件的性 能。
[0049] 去除所述第二氧化层203、第一氧化层201aW及被氧化后的氧化阻挡层20化之后， 形成的第二半导体层103在第一区域I、第二区域II和第Ξ区域III分别具有不同的厚度。第 一区域I的第二半导体层103a厚度最大，适合形成需要较高工作电压的半导体器件，例如形 成控制电路;第Ξ区域III的第二半导体层103a的厚度最小，能够显著降低第Ξ区域III上 形成的半导体器件的F0M数值，适合形成开关性能要求较高的高频器件，例如可W形成射频 电路;第二区域II的第二半导体层103a的厚度介于第一区域I、第Ξ区域III上的第二半导 体层103a之间，适于形成工作电压较低的半导体器件，例如形成逻辑电路。本实施例中，第 一区域I上的第二半导体层103a的厚度为1450 A，第二区域Π 上的第二半导体层103a的厚 度为1斯從A，第Ξ区域ΙΠ 上的第二半导体层103a的厚度为納)〇瓜。
[0050] 并且，本发明的实施例中，仅需要进行一次氧化和刻蚀工艺，同时在不同区域形成 不同厚度的第二半导体层103a，工艺简单，且工艺成本较低，并且与现有的CMOS工艺兼容。
[0051] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底包括:第一半导体层、位于第一半导体层表面的绝缘 层、位于绝缘层表面的第二半导体层，在平行于半导体衬底表面方向上，所述半导体衬底包 括第一区域、第二区域和第三区域； 在第二半导体层表面形成第一氧化层和位于所述第一氧化层表面的氧化阻挡层； 去除半导体衬底第二区域和第三区域上的氧化阻挡层，暴露出半导体衬底第二区域和 第三区域上的第一氧化层表面； 去除半导体衬底第三区域上的第一氧化层，暴露出半导体衬底第三区域表面； 进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第三区域的第二半导体层 表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于第三区域上的第 二氧化层具有第三厚度，所述第二厚度小于第三厚度； 去除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。2. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化阻挡层材料为 多晶娃、氮化娃或无定形娃。3. 根据权利要求2所述的半导体结构的形成方法，其特征在于，所述氧化阻挡层的厚度 范围为100人~1000 I4. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一氧化层的厚度 范围为200 A~1()0() A。5. 根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括在第一区域上的 第二半导体层表面形成第二氧化层。6. 根据权利要求5所述的半导体结构的形成方法，其特征在于，位于所述第一区域上的 第二氧化层具有第一厚度，所述第一厚度小于第二厚度。7. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理的方法包 括干氧氧化或水汽氧化。8. 根据权利要求7所述的半导体结构的形成方法，其特征在于，所述干氧氧化采用O2作 为氧化气体，氧化温度为900°C~1200°C，氧化时间为IOmin~lOOmin。9. 根据权利要求7所述的半导体结构的形成方法，其特征在于，所述水汽氧化采用H2O蒸 汽作为氧化气体，氧化温度为900°C~1200°C，氧化时间为5min~50min。10. 根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去 除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。
【专利摘要】一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供半导体衬底，包括：第一半导体层、绝缘层、第二半导体层，所述半导体衬底包括第一区域、第二区域和第三区域；在第二半导体层表面形成第一氧化层和氧化阻挡层；去除半导体衬底第二区域和第三区域上的氧化阻挡层；去除半导体衬底第三区域上的第一氧化层；进行氧化处理，使所述氧化阻挡层被氧化，且在第二区域和第三区域的第二半导体层表面形成第二氧化层，位于第二区域上的第二氧化层具有第二厚度，位于第三区域上的第二氧化层具有第三厚度，所述第二厚度小于第三厚度；去除所述第二氧化层、第一氧化层以及被氧化后的氧化阻挡层。所述方法可以提高形成的半导体结构的性能。
【IPC分类】H01L29/06
【公开号】CN105489637
【申请号】CN201510866051
【发明人】刘张李
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年11月27日
最新回复(0)