片上系统的制作方法
片上系统的制作方法
【专利说明】
[0001] 本申请要求于2014年10月1日提交的临时申请第62/058291号的权益并要求于 2015年4月22日在韩国知识产权局提交的韩国专利申请第10-2015-0056266号的优先权， 运两个申请的公开内容通过引用全部合并于此。
技术领域
[0002] 示例性实施例设及一种片上系统（SoC)，更具体地，设及包括栅极接触结构的 SoC。
【背景技术】
[0003] 作为缩放技术之一，已经提出了多栅极晶体管，W提高半导体装置的密度，其中， 在基底上形成W罐片或纳米线形式的多沟道有源图案（或娃体），然后，在多沟道有源图案 表面上形成栅极。
[0004] 因为多栅极晶体管使用Ξ维沟道，所W便于缩放。此外，可在不必增大多栅极晶体 管的栅极的长度的情况下增强电流控制能力。而且，能够有效地控制其中沟道区域中的电 势受漏极电压的影响的短沟道效应（SCE)。
【发明内容】
阳0化]一个或更多个示例性实施例提供一种使用栅极接触结构的具有3-接触多间距 (3CP巧交叉禪合节点的片上系统（SoC)。
[0006] 由示例性实施例所解决的目的可能不限于上述的那些，因此，基于下面提供的描 述，本领域的技术人员将会清楚地理解本文中未提及的其他目的。
[0007] 根据示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第一栅极 线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极 线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接 触件，形成在第一栅极线上；第Ξ栅极接触件，形成在第Ξ栅极线上；第一金属线，电连接 第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第一栅极接触件。
[0008] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一有源罐片（active fin)和第二有源罐片，沿第一方向延伸并且在横跨第一方向的第二方 向上彼此分隔开；第一栅极线、第二栅极线和第Ξ栅极线，在第一有源罐片和第二有源罐片 上沿第二方向延伸；栅极隔离区域，在第一有源罐片和第二有源罐片之间沿第一方向延伸， 栅极隔离区域切割第一栅极线、第二栅极线和第Ξ栅极线；第一栅极接触件，在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上沿第二方向延伸，并且电连接切割的第二栅极 线；第二栅极接触件，在第一有源罐片与第一栅极线之间的交叉区域处形成在第一栅极线 上；第Ξ栅极接触件，在第二有源罐片与第Ξ栅极线之间的交叉区域处形成在第Ξ栅极线 上；第一金属线，电连接第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第 一栅极接触件。
[0009] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线和第二栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线和第二栅极线， 并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在切割的第一栅极线上并电 连接切割的第一栅极线；第二栅极接触件，形成在第二栅极线上；第一通孔结构，形成在第 一栅极接触件上；第二通孔结构，形成在第二栅极接触件上；W及金属线，连接第一通孔结 构和第二通孔结构，并且电连接第一栅极接触件和第二栅极接触件。
[0010] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第 二栅极线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布 置于第一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；W及 第二金属线，电连接到第一栅极接触件。
【附图说明】
[0011] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置；
[0012] 图3是被提供W说明根据示例性实施例的半导体装置的布局；
[001引图4是在图3的线A1-A2上截取的横截面；
[0014] 图5是在图3的线B1-B2上截取的横截面；
[0015] 图6是被提供W说明根据另一个示例性实施例的半导体装置的横截面；
[0016] 图7是被提供W说明根据另一个示例性实施例的半导体装置的布局；
[0017] 图8是在图7的线A3-A4上截取的横截面；
[0018] 图9是被提供W说明根据一个或更多个示例性实施例的半导体装置的效果的曲 线图；
[0019] 图10是被提供W说明根据又一个示例性实施例的半导体装置的透视图；
[0020] 图11是在图10的线A5-A6上截取的横截面；
[0021] 图12是在图10的线B5-B6上截取的横截面；
[0022] 图13至15是被提供W说明根据再一个示例性实施例的半导体装置的电路图和布 局；化及
[0023] 图16是被提供W说明包括根据一个或更多个示例性实施例的半导体装置的电子 系统的整体框图。
【具体实施方式】
[0024] 现将在下文中参照附图更全面地描述示例性实施例。但是，示例性实施例可 不同的形式实施，并且不应当被解释为局限于本文中陈述的示例性实施例。确切地说，运些 示例性实施例被提供，使得本公开将是彻底的和完整的，并且将向本领域技术人员全面地 传达发明构思的范围。在整个说明书中相同的附图标记指相同的组件。在附图中，为了清 楚起见，层和区域的厚度被夸大了。
[00巧]还将理解，当层被提及在另一层或基底"上"时，它可W直接在该另一层或基底上， 或者也可w存在中间层。与此形成对照的是，当元件被提到"直接"在与另一个元件"上" 时，不存在中间元件。
[00%] 为了容易描述，在本文中可使用诸如"在……之下"、"在……下面"、"下部的"、 "在……上方"、"上部的"等空间相对术语来描述如附图中示出的一个元件或特征与另一个 (另一些）元件或特征的关系。将理解，除了图中绘出的取向W外，空间相对术语还意图涵 盖装置在使用或操作中的不同的方向。例如，如果图中的装置被翻转，那么被描述为在其它 元件或特征的"下面"或"之下"的元件将会被定向为在其它的元件或特征"上面"。因此， 示例性术语"在……下面"可涵盖"上面"和"下面"的两种方向。装置可W被另外定向（旋 转90度或者在其他方位），并且相应地，解释本文中使用的空间相对描述符。
[0027] 除非本文中另有说明或者与上下文明显矛盾，否则在描述示例性实施例的情况下 (尤其在权利要求的情况下）术语"一"、"一个"和"该"及类似指代的使用将被解释为涵盖 单数和复数。除非另有说明，否则术语"包括"、"具有"、"包含"和"含有"将被解释为开放 式术语（即，意思是"包括，但不限于"）。
[0028] 除非另有定义，否则本文中使用的所有的技术术语和科学术语具有与示例性实施 例所属的技术领域的普通技术人员所通常理解的含义相同的含义。请注意，除非另有规定， 否则使用本文中提供的任何和所有的示例或示例性术语仅仅是为了更好地说明示例性实 施例，并不限于示例性实施例的范围。此外，除非另有定义，否则在通常使用的词典中定义 的所有术语可W不被过度地解释。
[0029] 将参照透视图、横截面图和/或平面图来描述示例性实施例。因此，示例性视图的 轮廓可根据制造技术和/或允许公差（allowance)修改。也就是说，示例性实施例不意图 限制范围，而覆盖由于制造工艺的变化而可导致的所有的变化和修改。因此，附图中示出的 区域W示意性的形式示出，并且，区域的形状仅仅W示出而非限制的方式被呈示。
[0030] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置。为了方便说明，运里将举例说明16个存储器组，但是示例性实施例并不 限于此。此外，为了方便说明，在图2中，将主要示出与第一存储器块BLK0有关的区域。
[0031] 首先参照图1，包括根据示例性实施例的半导体装置的非易失性存储器装置包括 多个存储器组（1〇_1~1〇_16)、多个读出放大器和写入驱动器（20_1~20_8) W及外围电 路区域30。
[0032] 多个存储器组（10_1~10_16)可均包括多个存储器块度LK0~BLK7)，存储器块 中的每一个包括按矩阵布置的多个存储器单元。参照图1，举例说明了 W 8X8布置的存储 器块，不过，示例性实施例并不限于此。
[0033] 此外，行解码器和列解码器可被布置为分别指定用于与存储器组（10_1~10_16) 对应地写入/读取的非易失性存储器单元的行和列。 W34] 与两个存储器组（1〇_1~1〇_16)对应地布置的读出放大器和写入驱动器 (20_1~20_8)对对应的存储器组执行读取和写入操作。如图1中所示，读出放大器和写入 驱动器（20_1~20_8)可对应于两个存储器组（10_1~10_16)，但是，示例性实施例并不限 于此。也就是说，读出放大器和写入驱动器（20_1~20_8)也可被布置为与一个或四个存 储器组对应。
[0035] 多个逻辑电路和电压发生器被布置在外围电路区域30中，W操作行解码器、列解 码器、读出放大器或写入驱动器。
[0036] 参照图2,包括根据示例性实施例的半导体装置的非易失性存储器装置的存储器 块BLK0包括多个存储器单元Cp、 多条位线BL0~BL3和多条字线WL0、WL1。
[0037] 多个存储器单元Cp位于字线WL0、WL1和位线BL0~BL3的交叉区域处。存储器 单元Cp根据隧穿电流（tunneling current)在晶态和非晶态之间变化。存储器单元Cp包 括在相应状态中具有不同的电阻的可变电阻器装置化和通过下部电极BE连接到可变电阻 器装置化的垂直单元二极管化。垂直单元二极管化控制流过可变电阻器装置化的隧穿 电流。
[0038] 可变电阻器装置化被配置为相变装置，并且可包含各种材料，其包括诸如Ga訊、 InSb、InSe、訊2了63、GeTe 的两种元素的化合物，诸如 Ge訊Te、GaSeTe、InSbTe、Sn訊2了04、 In訊Ge的Ξ种元素的化合物，或者诸如Agin訊Te、（GeSn) SbTe、Ge訊（SeTe)、TesiGei5訊2S2的 四种元素的化合物，等等。
[0039] 例如，可变电阻器装置化可包含由错（Ge)、錬（Sb)和蹄灯e)构成的Ge訊Te。有 可能的是，可变电阻器装置化与位线BL0~BL3禪合，垂直单元二极管化与字线WL0、WL1 禪合，如图2中所示，反之亦然。也就是说，可变电阻器装置化可与字线WL0、WL1禪合，垂 直单元二极管化可与位线BL0~BL3禪合。
[0040] 在下文中，将参照图2说明非易失性存储器装置的操作。
[0041] 首先，对于非易失性存储器装置的写入操作，可变电阻器装置化可被加热到烙化 溫度Tm或W上并被快速地冷却，运将导致具有逻辑电平1的非晶态，或者，可变电阻器装置 化可被加热到等于或大于结晶溫度Τχ且等于或小于烙化溫度Tm的溫度，保持在该溫度持 续预定的时间段并冷却，运将导致具有逻辑电平0的晶态。
[0042] 对于可变电阻器装置化的相变，使相当高的电平的写入电流流过可变电阻器装 置化。例如，可提供约1mA的写入电流来重置，可提供约0. 6至0. 7mA的写入电流来设置。 从写入电路（未示出）提供的写入电流通过位线BL0~BL3并作为接地电压流出。
[0043] 对于非易失性存储器装置的读取操作，W不会导致可变电阻器装置化相变的运 样的电平的读取电流被提供给可变电阻器装置化，W便读取存储的数据。从读取电路提供 的读取电流通过位线BL0~BL3和垂直单元二极管化，并作为接地电压流出。 W44]图3是被提供W说明根据示例性实施例的半导体装置的布局；图4是在图3的线 A1-A2上截取的横截面。图5是在图3的线B1-B2上截取的横截面。
[0045] 为了使用交叉禪合节点，交叉禪合节点与两条栅极线连接。在运种情况下，不足量 的源极或漏极充当对应变的源极或漏极的应力效果的限制。
[0046] 在示例性实施例中，半导体装置的性能可通过在3CPP中形成交叉禪合节点来被 增强，而没有使用特殊的交叉禪合结构。根据示例性实施例，超过3CPP的栅极线可被切割， 并且可促进切割的栅极线的电连接。此外，根据示例性实施例，可降低交叉禪合节点结构的 复杂性并使用多个源极或漏极的晶体管可被实现。此外，根据示例性实施例，使用垂直栅极 接触件可简化用于后端线度E0L)连接的工艺和结构。
[0047] 参照图3至5,半导体装置1包括第一栅极线10、第二栅极线20、第Ξ栅极线30、 栅极隔离区域CR、第一栅极接触件50、第二栅极接触件51、第Ξ栅极接触件52、第一通孔结 构60、第二通孔结构61、第Ξ通孔结构62、第一金属线Ml和第二金属线M2。
[0048] 第一栅极线至第Ξ栅极线10、20、30在第一方向XI上延伸。第一栅极线至第Ξ栅 极线10、20、30可包括基本上相同的构造。第一栅极线至第Ξ栅极线10、20、30具有被栅极 隔离区域CR切割的结构。栅极隔离区域CR被形成为沿第二方向Υ1延伸并切割第一栅极 线至第Ξ栅极线10、20、30。
[0049] 也就是说，第一栅极线10包括第一子栅极线11、12,第二栅极线20包括第二子栅 极线21、22,第Ξ栅极线30包括第Ξ子栅极线31、32。
[0050] 首先，将参照图3说明第二栅极线20。因为第一栅极线10和第Ξ栅极线30具有 与第二栅极线20基本上相同的配置，所W运里将代表性地说明第二栅极线20。
[0051] 第二栅极线20形成在基底100上。
[0052] 基底100可W是刚性基底，例如，娃基底、绝缘体上娃（SOI)基底、神化嫁基底、娃 错基底、陶瓷基底、石英基底或用于显示器的玻璃基底，或者基底100可W是柔性基底，例 如，聚酷亚胺、聚醋、聚碳酸醋、聚酸讽、聚甲基丙締酸甲醋、聚糞二甲酸乙二醇醋或聚对苯 二甲酸乙二醇醋。
[0053] 第二栅极线20包括界面层110、高k层120、功函数调节层130、栅极金属140或栅 极间隔件150。
[0054] 界面层110可通过氧化基底100的上表面来形成。但是，示例性实施例并不限于 上述。界面层110可起到防止基底100和高k层120之间的界面缺陷的作用。界面层110 可包括具有9或者W下的介电常数化）的低k介电材料层，例如，氧化娃层（Si〇2，k是约4) 或者氮氧化娃层（根据氧原子和氮原子含量，k为约4~8)。可替换地，界面层110可由娃 酸盐形成，并且可由上面举例说明的层的组合形成。
[0055] 高k层120可由介电常数比界面层110高的高k材料形成。在一个或更多个示例 性实施例中，所述的高k层120可由诸如册〇2、Al2〇3、Zr〇2、化〇2的材料形成，但不限于此。 高k层120可被共形地形成为填充栅极间隔件150中的空间。高k层120可根据期望形成 的装置的类型被形成合适的厚度。
[0056] 功函数调节层130可形成在高k层120上。功函数调节层130可形成为与高k层 120接触。功函数调节层130用于调节功函数。例如，功函数调节层130可包含金属氮化物。 具体地，功函数调节层 130 可包含 Mo、Pd、Ru、Pt、TiN、WN、TaN、Ir、TaC、RuN、TiAl、TaAlC、 TiAlN和MoN中的至少一种。更具体地，功函数调节层130可被形成为由TiN构成的单层， 或者由TiN下层和TaN上层构成的双层，但不限于此。功函数调节层130也可沿着栅极间 隔件150的侧壁延伸到向上的方向。
[0057] 栅极金属140可被形成在功函数调节层130上。栅极金属140可被形成为与功函 数调节层130接触，如所示出的。也就是说，栅极金属140可被形成为填充由功函数调节层 130产生的空间。栅极金属140可包含诸如W或A1的导电材料，但不限于此。
[0058] 栅极间隔件150可形成在第二栅极线20的侧表面中的至少一个上。栅极间隔件 150可包含氮化物层、氮氧化物层和低k材料中的至少一种。虽然栅极间隔件150的一个侧 表面被示出为曲线，但是示例性实施例并不仅仅限于该示例。因此，栅极间隔件150的形状 可变化。例如，不同于示图，栅极间隔件150的形状可W是I形或L形。如图中所示，栅极 间隔件150可由单层形成，但不限于此。因此，栅极间隔件150可由多个层形成。
[0059] 源极区域160或漏极区域170可在基底100内被布置在第二栅极线20的两侧上。 源极区域160或漏极区域170可W是被渗有η型杂质的η型源极或漏极。源极区域160或 漏极区域170可W是低渗杂漏极（LDD)的形式，但并不限于此。源极区域160或漏极区域 170的形状可根据装置的类型变化。
[0060] 例如，基底100可包括定义多个存储器单元的单元阵列区域和其中布置有多个逻 辑电路块和电压发生器等的外围电路区域。半导体装置1可W是诸如布置在外围电路区域 中的逻辑电路块或电压发生器的组成元件的一部分。
[0061] 诸如驱动晶体管的驱动装置可被设置在外围电路区域中，W在由器件隔离层定义 的有源区上驱动存储器单元阵列区域。在示例性实施例中，该驱动晶体管可W是半导体装 置1。
[0062] 与位线化对应的第一金属线Ml和第二金属线M2可形成在外围电路区域中。第 二金属线M2可电连接到第二栅极线20。位线化W及第一金属线Ml和第二金属线M2可形 成为金属薄膜。例如，字线WL可被设置在基底100中或上，并且可W是渗杂有η型杂质的 半导体层。
[0063] 如果字线WL形成为半导体层，则用作字线的运种半导体层可通过如下来形成：在 基底100的预定区域上渗杂杂质；或者通过在基底100上形成外延半导体层，然后用杂质对 外延半导体层进行渗杂；或者通过形成具有同时渗杂的杂质的外延半导体层。另外，字线 WL可被形成为金属薄膜。 W64] 在外围电路区域中，第二金属线M2可通过第二栅极接触件51电连接到诸如第二 栅极线20的驱动装置。第二栅极接触件51电连接第二子栅极线21、22。第二通孔结构61 可被形成在第二栅极接触件51上，使得第二栅极接触件51和第二金属线M2通过第二通孔 结构61电连接。
[0065] 第二栅极线20可形成在第一层间绝缘层200内，第二栅极接触件51可形成在第 二层间绝缘层210内，第二通孔结构61可形成在第Ξ层间绝缘层220内，第一金属线Ml和 第二金属线M2可形成在第四层间绝缘层230内。
[0066] 第一层间绝缘层至第四层间绝缘层200、210、220、230可通过使用诸如棚娃酸盐 玻璃度SG)、憐娃酸盐玻璃（PSG)、棚憐娃玻璃度PSG)、未渗杂的娃酸盐玻璃扣SG)、娃酸乙 醋玻璃Ο?0巧或高密度等离子体-CVD的氧化娃来形成。
[0067] 此外，阻 挡金属层可另外形成在第二金属线M2和第二通孔结构61之间。
[0068] 第一子栅极线11和第Ξ子栅极线32可通过第一金属线Ml电连接，由此实现具有 交叉禪合节点的半导体装置。第一子栅极线12和第Ξ子栅极线31可用作虚拟栅极线，其 中，第一子栅极线12和第Ξ子栅极线31可W是被布置为关于栅极隔离区域CR彼此相对的 虚拟栅极线。
[0069] 也就是说，根据交叉禪合节点结构，虚拟栅极线可被布置为关于栅极隔离区域CR 彼此相对。
[0070] 根据示例性实施例，半导体装置1的第一栅极接触件50、第二栅极接触件51和第 Ξ栅极接触件52可分别包含铜（化）或鹤（W)。 阳071] 例如，第一通孔结构60、第二通孔结构61和第Ξ通孔结构62可由如下形成：例 如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（MoN)、氮化妮（佩脚、铁氮化娃（TiSiN)、氮化铁侣 灯iAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物（WBN)、 氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、氮化粗侣 (TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗（TaON)、铁、 鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。 阳0巧当位线化被形成在单元阵列区域中时，第一金属线Ml和第二金属线M2可被形成 在外围电路区域中。连接第二金属线M2和第二栅极线20的第二栅极接触件51可通过如下 来形成：对第二层间绝缘层210进行图案化W形成接触孔，然后用金属薄膜填充该接触孔。 第二通孔结构61可通过使第Ξ层间绝缘层22图案化W形成接触孔然后用金属薄膜填充该 接触孔来形成。
[0073] 根据情况，第二通孔结构61和第二金属线M2可通过一个单一工艺来形成。也就 是说，第二通孔结构61和第二金属线M2可通过如下同时被形成：使第Ξ层间绝缘层220和 第四层间绝缘层230图案化W形成接触孔，在接触孔上并且在第四层间绝缘层230上形成 金属薄膜，然后使该金属薄膜图案化。 阳074] 如所示出的，第一层间绝缘层至第四层间绝缘层200、210、220、230均可W是单 层，但是根据示例性实施例，每一个可W由若干层形成。同样地，第一金属线Ml和第二金属 线M2、第一通孔结构至第Ξ通孔结构60、61、62 W及第一栅极接触件至第Ξ栅极接触件50、 51、52均可W是单层，但是在可替换的示例中，每一个可W由若干层形成。此外，第一金属线 Ml和第二金属线M2可W是通过镶嵌工艺形成的镶嵌型线。
[0075] 在下文中，将说明根据另一个示例性实施例的半导体装置。
[0076] 图6是被提供W说明根据另一个示例性实施例的半导体装置的横截面。为了方便 说明，在下面将不再寶述与上面已经说明的半导体装置的元件相同或基本上相同的元件。
[0077] 参照图6,根据另一个示例性实施例的半导体装置2包括布置在第二子栅极线21、 22之间的第一层间绝缘层200。
[0078] 也就是说，第二栅极接触件50的下表面可被布置为高于第二子栅极线21、22的上 表面。第二栅极接触件50可通过如下在填充第二子栅极线21、22之间的第一层间绝缘层 200之后形成：在第一层间绝缘层200和第二子栅极线21、22上形成第二层间绝缘层210， 对第二层间绝缘层210进行蚀刻W形成接触孔，然后填充该接触孔。
[0079] 因此，第二栅极接触件51的下表面可被布置为高于第二子栅极线21、22的上表 面。
[0080] 图7是被提供m兑明根据另一个示例性实施例的半导体装置的布局。图8是在图 7的线A3-A4上截取的横截面。为了方便说明，在下面将不再寶述与上面已经说明的半导体 装置的元件相同或基本上相同的元件。
[0081] 参照图7和8,根据又一个示例性实施例，半导体装置3可被实现为具有交叉禪合 节点的半导体装置，在该半导体装置中，第一子栅极线11和第Ξ子栅极线32可通过第Ξ金 属线M3电连接。第一子栅极线12和第Ξ子栅极线31可用作虚拟栅极线，其中，第一子栅 极线12和第Ξ子栅极线31可W是被布置为关于栅极隔离区域CR彼此相对的虚拟栅极线。
[0082] 也就是说，半导体装置1和半导体装置3可被布置为使得第一金属线Ml和第二金 属线M2 W及第Ξ金属线和第四金属线M3、M4具有点对称结构。
[0083] 半导体装置3的第一栅极接触件50、第二栅极接触件51和第Ξ栅极接触件52可 分别包含铜（Cu)或鹤（W)。
[0084] 例如，第一通孔结构60、第二通孔结构61和第Ξ通孔结构62可由如下形成：例 如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（ΜοΝ)、氮化妮（佩脚、铁氮化娃（TiSiN)、氮化铁侣 灯iAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物（WBN)、 氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、氮化粗侣 (TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗（TaON)、铁、 鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。
[00化]参照图8,半导体装置3可包括形成在第二栅极接触件51上的第二通孔结构61， 第二通孔结构61可布置在第二子栅极线21上。也就是说，在半导体装置1中，第二通孔结 构61形成在第二栅极接触件51上并被布置在第二子栅极线22上，然而在半导体装置3中， 第二通孔结构61可根据工艺被布置在第二子栅极线21上。
[0086] 图9是被提供W说明根据一个或更多个示例性实施例的半导体装置的效果的曲 线图。
[0087] 参照图9,曲线图的线（a)表示在使用一个罐片形成交叉禪合节点结构时的半导 体装置的操作速度。与表示半导体装置的目标操作速度的线化）相比，性能下降明显。参 照表示在使用两个罐片形成交叉禪合节点结构时的半导体装置的操作速度的曲线图的线 (C)，请注意，半导体装置具有改进的性能。
[008引图10是被提供W说明根据再一个示例性实施例的半导体装置的透视图；图11是 在图10的线A5-A6上截取的横截面。图12是在图10的线B5-B6上截取的横截面。为了 方便说明，在下面将不再寶述与上面说明的半导体装置的元件相同或基本上相同的元件。
[0089] 图10至图12示出Fin阳T结构半导体装置4。半导体装置4包括基底300、场绝 缘层310、第一有源罐片F1、第二有源罐片F2、第一栅极结构至第Ξ栅极结构TR1~TR3、栅 极隔离区域CR2、第六栅极接触件450、第屯栅极接触件451、第八栅极接触件452、第六通孔 结构460、第屯通孔结构461、第八通孔结构462、第五金属线M12和第六金属线M22。
[0090] 基底300可W是刚性基底，例如，娃基底、绝缘体上娃（SOI)基底、神化嫁基底、娃 错基底、陶瓷基底、石英基底或用于显示器的玻璃基底，或者基底100可W是柔性基底，例 如，聚酷亚胺、聚醋、聚碳酸醋、聚酸讽、聚甲基丙締酸甲醋、聚糞二甲酸乙二醇醋或聚对苯 二甲酸乙二醇醋。
[0091] 场绝缘层310形成在基底300上并用于器件分离。场绝缘层310是绝缘层，并且 可W是皿P氧化层、S0G氧化层或CVD氧化层，但不限于此。
[0092] 第一有源罐片F1和第二有源罐片F2形成在基底300上。特别地，第一有源罐片 F1和第二有源罐片F2可从基底300突出。第一有源罐片F1和第二有源罐片F2可通过单 独的工艺形成在基底300上，或者可W是基底300的一部分。
[0093] 第一有源罐片F1和第二有源罐片F2可沿着第二方向Y延伸。场绝缘层310可覆 盖基底300的上表面W及第一有源罐片F1和第二有源罐片F2的侧表面的部分。
[0094] 第一栅极结构至第Ξ栅极结构TR1~TR3可沿与第一有源罐片F1和第二有源罐 片F2交叉的方向形成在第一有源罐片F1和第二有源罐片F2上。也就是说，第一栅极结构 至第Ξ栅极结构TR1~TR3可沿第一方向X延长。
[00巧]第一栅极结构至第Ξ栅极结构TR1~TR3包括基本上相同的配置。第一栅极结构 至第Ξ栅极结构TR1~TR3具有被栅极隔离区域CR2切割的结构。栅极隔离区域CR2被运 样形成，使得它延伸到第二方向Υ并切割第一栅极结构至第Ξ栅极结构TRl~TR3。
[0096] 参照图10,将说明第二栅极结构TR2。因为第一栅极结构TR1和第Ξ栅极结构TR3 具有与第二栅极结构TR2基本上相同的构造，所W运里将代表性地说明第二栅极结构TR2。
[0097] 第二栅极结构TR2可包括界面层320、栅极绝缘层330、功函数调节层340、栅极 金属350、栅极间隔件360等，它们被顺序地形成在第一有源罐片F1和第二有源罐片F2 上。上述结构可在第一有源罐片F1和第二有源罐片F2的两个侧表面和上表面中形成通道 (channel)。
[0098] 界面层320可形成在场绝缘层310上W及形成在第一有源罐片F1和第二有源罐 片F2上。界面层320可起到防止场绝缘层310和栅极绝缘层330之间的界面缺陷的作用。
[0099] 界面层320可包括具有9或W下的介电常数似的低k介电材料层，例如，W氧化 娃层（其中，k是约4)或者氮氧化娃层（根据氧原子和氮原子含量，k为约4~8)为例。 此外，界面层320可由娃酸盐形成，并且可由上面举例说明的层的 组合形成。
[0100] 栅极绝缘层330可形成在界面层320上。如果不存在界面层320,则栅极绝缘层 330可形成在场绝缘层310 W及第一有源罐片F1和第二有源罐片F2上。 阳101] 栅极绝缘层330可包含高k材料。具体地，例如，栅极绝缘层330可包含从由如下 构成的组中选择的任何一种：HfSiON、册〇2、Zr〇2、了曰2〇5、Ti〇2、SrTi〇3、BaTi〇3和 SrTiO 3。 阳102] 栅极绝缘层330可根据期望形成的装置的类型形成具有合适的厚度。例如，如果 栅极绝缘层330是Hf〇2,则栅极绝缘层330可形成有约50A W下的厚度（在约5義和50A 之间），但不限于此。栅极绝缘层330可沿着下面将说明的栅极间隔件360的侧壁向上延 伸。 阳103] 功函数调节层340可形成在栅极绝缘层330上。功函数调节层340可形成为与栅 极绝缘层330接触。功函数调节层340用于调节功函数。
[0104] 例如，功函数调节层340可包含金属氮化物。具体地，功函数调节层340可包含 Mo、Pd、Ru、Pt、TiN、WN、TaN、Ir、TaC、RuN、TiAl、TaAlC、TiAlN 和 MoN 中的至少一种。更具 体地，功函数调节层340可形成为由TiN构成的单层，或者由TiN下层和TaN上层构成的双 层，但不限于此。 阳1化]功函数调节层340也可沿着栅极间隔件360的侧壁延伸到向上的方向。 阳106] 栅极金属350可形成在功函数调节层340上。栅极金属350可被形成为与功函数 调节层340接触，如所示出的。也就是说，栅极金属350可被形成为填充由功函数调节层 340产生的空间。栅极金属350可包含诸如鹤（W)或侣（A1)的导电材料，但不限于此。
[0107] 栅极间隔件360可形成在第二栅极结构TR2的侧表面的至少一侧。栅极间隔件 360可包含氮化物层、氮氧化物层和低k材料中的至少一种。
[0108] 此外，虽然栅极间隔件360的一个侧表面被示出为曲线，但是示例性实施例并不 仅限于该示例。因此，栅极间隔件360的形状可变化。例如，不同于示图，栅极间隔件360 的形状可W是例如I形或L形。
[0109] 如附图中所示，栅极间隔件360也可由单层形成，但不限于此。因此，栅极间隔件 150可由多个层形成。
[0110] 源极或漏极370、380可形成在第二栅极结构TR2的两侧中的至少一侧，并且可形 成在第一有源罐片F1和第二有源罐片F2内。源极或漏极370、380 W及第二栅极结构TR2 可通过栅极间隔件360绝缘。 阳111] 第六金属线M22可通过第屯栅极接触件451电连接到驱动装置，例如，第二栅极结 构TR2。第屯栅极接触件451电连接切割的第二栅极结构TR2,第屯通孔结构461可形成在 第屯栅极接触件451上，使得第屯栅极接触件451和第六金属线M22通过第屯通孔结构461 电连接。第六栅极接触件450可W形成在第一有源罐片F1与第一栅极结构TR1之间的交 叉区域处的第一栅极结构TR1上。第八栅极接触件452可W形成在第二有源罐片F2与第 Ξ栅极结构TR3之间的交叉区域处的第Ξ栅极结构TR3上。
[0112] 切割的第一栅极结构和第Ξ栅极结构TR1、TR3可通过第五金属线M12电连接，并 且实现具有交叉禪合节点的半导体装置。第一栅极结构TR1的部分和第Ξ栅极结构TR3 的部分可用作虚拟栅极结构，运些虚拟栅极结构可被布置为关于栅极隔离区域CR2彼此相 对。
[0113] 根据示例性实施例，半导体装置4的第六栅极接触件450、第屯栅极接触件451和 第八栅极接触件452可分别包含铜（化）或鹤（W)。此外，第六栅极接触件450、第屯栅极接 触件451和第八栅极接触件452可布置在彼此相同的平面上。
[0114] 例如，第六通孔结构460、第屯通孔结构461和第八通孔结构462可由如下形成： 例如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（MoN)、氮化妮（NbN)、铁氮化娃（TiSiN)、氮化 铁侣（TiAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物 (WBN)、氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、 氮化粗侣（TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗 灯aON)、铁、鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。
[0115] 此外，第六通孔结构460、第屯通孔结构461和第八通孔结构462可被布置在彼此 相同的平面上。
[0116] 图13至图15是被提供W说明根据再一个示例性实施例的半导体装置的电路图和 布局。
[0117] 图15只示出来自图14的布局的多个罐片和多个栅极结构。虽然根据上面说明的 一个或更多个示例性实施例的半导体装置可被应用于由使用罐片型晶体管的普通逻辑装 置构成的所有的装置，但是图13至图15具体地举例说明了 SRAM。
[0118] 首先参照图13,根据再一个示例性实施例的半导体装置可包括在电源节点Vcc和 接地节点Vss之间并联连接的一对反相器INV1、INV2, W及与相应的反相器INV1、INV2的 输出节点连接的第一传输晶体管（pass transistor) PS1和第二传输晶体管PS2。
[0119] 第一传输晶体管PS1和第二传输晶体管PS2可分别连接到位线化和互补位线/ BL。第一传输晶体管PS1和第二传输晶体管PS2的栅极可连接到字线WL。
[0120] 第一反相器INV1包括彼此串联连接的第一上拉晶体管PU1和第一下拉晶体管 PD1，第二反相器INV2包括彼此串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2。
[0121] 第一上拉晶体管PU1和第二上拉晶体管PU2可W是PM0S晶体管，第一下拉晶体管 PD1和第二下拉晶体管PD2可W是NM0S晶体管。 阳122] 此外，在第一反相器INV1的输入节点与第二反相器INV2的输出节点连接，并且第 二反相器INV2的输入节点与第一反相器INV1的输出节点连接时，第一反相器INV1和第二 反相器INV2可构建成一个锁存电路。
[0123] 参照图13至15,彼此分隔开的第一有源罐片FI、第二有源罐片F2、第Ξ有源罐片 F3和第四有源罐片F4可在一个方向（例如，图12中的垂直方向）上延长。
[0124] 此外，第一栅极结构351、第二栅极结构352、第Ξ栅极结构353和第四栅极结构 354可在另一个方向（例如，图12中的水平方向）上和在与第一有源罐片至第四有源罐片 (F1~F4)交叉的方向上延长。
[01巧]具体地，第一栅极结构351可运样被构造为完全横跨第一有源罐片F1和第二有源 罐片F2,并且与第Ξ有源罐片F3的末端的一部分重叠。第Ξ栅极结构353可运样被构造为 完全横跨第四有源罐片F4和第Ξ有源罐片F3,并且与第二有源罐片F2的末端的一部分重 叠。第二栅极结构352和第四栅极结构354可均分别被形成为横跨第一有源罐片F1和第 四有源罐片F4。
[01%] 如图14的半导体装置302中所示，第一上拉晶体管PU1被限定在第一栅极结构 351和第二有源罐片F2之间的交叉区域的周边中，第一下拉晶体管PD1被限定在第一栅极 结构351和第一有源罐片F1之间的交叉区域的周边中，第一传输晶体管PS1被限定在第二 栅极结构352和第一有源罐片F1之间的交叉区域的周边中。
[0127] 第二上拉晶体管PU2被限定在第Ξ栅极结构353和第Ξ有源罐片F3之间的交叉 区域的周边中，第二下拉晶体管PD2被限定在第Ξ栅极结构353和第四有源罐片F4之间的 交叉区域的周边中，第二传输晶体管PS2被限定在第四栅极结构354和第四有源罐片F4之 间的交叉区域的周边中。
[0128] 虽然未具体地示出，但是可在第一栅极结构至第四栅极结构351~354与第一有 源罐片至第四有源罐片F1~F4之间的交叉区域的两侧上形成凹部，源极区域或漏极区域 可形成在凹部中，在所述凹部中形成有多个接触件361。
[0129] 而且，共享的接触件362同时连接第二有源罐片F2、第Ξ栅极结构353和线371。 共享的接触件363同时连接第Ξ有源罐片F3、第一栅极结构351和线372。
[0130] 例如，根据上面说明的示例性实施例的半导体装置可用作第一上拉晶体管PU1、第 一下拉晶体管PD1、第一传输晶体管PS1、第二上拉晶体管PU2、第二下拉晶体管PD2和第二 传输晶体管PS2。 阳131] 下面将说明包括根据一个或更多个示例性实施例的半导体装置的电子系统。
[0132]图16是被提供W说明包括根据一个或更多个示例性实施例的半导体装置的电子 系统的整体框图。 阳133] 参照图16,电子系统可包括控制器610、接口 620、输入/输出（I/O)装置630、存 储器装置640、电源650和总线660。
[0134] 控制器610、接口 620、I/O装置630、存储器装置640和电源650可通过总线660 相互连接。总线660对应于数据行进的路径。
[0135] 控制器610可包括能够执行与上面举例说明的功能类似的功能的微处理器、微控 制器或逻辑装置中的至少一个，W处理数据。
[0136] 接口 620可执行将数据发送到通信网络或者从通信网络接收数据的功能。接口 620可W是有线或无线的形式。例如，接口 620可包括天线或者有线/无线收发器。 阳137] I/O装置630可包括小型键盘和显示器，W输入和输出数据。
[0138] 存储器装置640可存储数据和/或命令。根据本公开的一个或更多个示例性实施 例，半导体装置可被提供为存储器装置640的组成元件的部分。
[0139] 电源650可转换外部提供的电力，并且将转换的电力提供给相应的组成元件 610 ~640。
[0140] 此外，包括根据本公开的一个或更多个示例性实施例的半导体装置的电子系统 可包括中央处理单元（CPU)、接口、外围装置、主存储器装置、辅助存储器装置（secondary memory device)和总线。 阳141] CPU 710、接口 720、外围装置730、主存储器装置740和辅助存储器装置750可通 过总线760相互连接。总线760对应于数据行进的路径。
[0142] CPU 710可包括控制器、算术逻辑单元（ALU)等，W执行程序和处理数据。
[0143] 接口 720可执行将数据发送到通信网络或者从通信网络接收数据的功能。接口 720可W是有线或无线的形式。例如，接口 720可包括天线或者有线/无线收发器。
[0144] 外围装置730可包括鼠标、键盘、显示器和打印机，W输入和输出数据。
[0145] 主存储器装置740可发送数据到CPU 710并从CPU 710接收数据，并且存储执行 程序所需的数据和/或命令。根据本公开的一个或更多个示例性实施例，半导体装置可被 提供为主存储器装置740的组成元件的部分。
[0146] 辅助存储器装置750可包括非易失性存储器，例如，磁带、磁盘、软盘、硬盘或光 盘，W存储数据和/或命令。即使当给电子系统的电力被切断时，辅助存储器装置750也可 保留数据。 阳147] 根据本公开的示例性实施例的半导体装置中的至少一个可适合用于平板PC、膝上 型计算机或智能电话。
[0148] 此外，对于本领域的技术人员来说将明显的是，根据本公开的一个或更多个示例 性实施例的半导体可适用于其他半导体系统，尽管运里没有举例说明运种系统。也就是 说，虽然运里例证了平板PC、膝上型计算机和智能电话来说明根据本公开的示例性实施例 的半导体系统，但是，本公开不限于根据运里提供的示例性实施例的半导体系统的某些示 例。在本公开的一个或更多个示例性实施例中，半导体系统可被实现为：计算机、超移动 PC0JMPC)、工作站、上网本、个人数字助理（PDA)、便携式计算机、无线手机、移动电话、电子 书、便携式多媒体播放器（PMP)、便携式游戏播放器、导航装置、黑盒子、数字照相机、Ξ维电 视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频录像机 或数字视频播放器。
[0149] 虽然参照本发明构思的示例性实施例已经具体地示出和描述了本发明构思，但是 本领域的普通技术人员将会理解，在不脱离由下述权利要求所限定的本发明构思的精神和 范围的情况下，可W在此进行形式和细节上的各种改变。因此希望运些示例性实施在所有 的方面被认为是示范性的而不是限制性的，参考权利要求而不是W上描述来指示发明构思 的范围。
【主权项】
1. 一种片上系统，所述片上系统包括： 第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第 二方向延伸； 第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且 电连接切割的第二栅极线； 第二栅极接触件，形成在第一栅极线上； 第三栅极接触件，形成在第三栅极线上； 第一金属线，电连接第二栅极接触件和第三栅极接触件；以及 第二金属线，电连接到第一栅极接触件。2. 根据权利要求1所述的片上系统，其中，第一栅极接触件被布置为沿第一方向延伸 并连接切割的第二栅极线。3. 根据权利要求1所述的片上系统，其中，第一栅极接触件的下表面被布置为高于切 割的第二栅极线的上表面。4. 根据权利要求1所述的片上系统，其中，切割的第一栅极线或者切割的第三栅极线 包括虚拟栅极线。5. 根据权利要求4所述的片上系统，其中，切割的第一栅极线包括第一虚拟栅极线，切 割的第三栅极线包括第二虚拟栅极线。6. 根据权利要求5所述的片上系统，其中，第一虚拟栅极线和第二虚拟栅极线被布置 为关于栅极隔离区域彼此相对。7. 根据权利要求1所述的片上系统，所述片上系统还包括：在第一栅极接触件上形成 的第一通孔结构、在第二栅极接触件上形成的第二通孔结构以及在第三栅极接触件上形成 的第三通孔结构。8. 根据权利要求7所述的片上系统，其中，第一金属线布置在第二通孔结构和第三通 孔结构上，第二金属线布置在第一通孔结构上，第一金属线通过连接第二通孔结构和第三 通孔结构来将第二栅极接触件和第三栅极接触件彼此电连接，第二金属线通过第一通孔结 构电连接到第一栅极接触件。9. 根据权利要求1所述的片上系统，其中，第一栅极接触件包含铜或钨。10. -种片上系统，所述片上系统包括： 第一有源鳍片和第二有源鳍片，沿第一方向延伸并且在横跨第一方向的第二方向上彼 此分隔开； 第一栅极线、第二栅极线和第三栅极线，在第一有源鳍片和第二有源鳍片上沿第二方 向延伸； 栅极隔离区域，在第一有源鳍片和第二有源鳍片之间沿第一方向延伸，栅极隔离区域 切割第一栅极线、第二栅极线和第三栅极线； 第一栅极接触件，在布置于第一栅极线和第三栅极线之间的第二栅极线上沿第二方向 延伸，并且电连接切割的第二栅极线； 第二栅极接触件，形成在第一有源鳍片与第一栅极线之间的交叉区域处的第一栅极线 上； 第三栅极接触件，形成在第二有源鳍片与第三栅极线之间的交叉区域处的第三栅极线 上； 第一金属线，电连接第二栅极接触件和第三栅极接触件；以及 第二金属线，电连接到第一栅极接触件。11. 根据权利要求10所述的片上系统，其中，第一栅极接触件的下表面被布置为高于 切割的第二栅极线的上表面。12. 根据权利要求10所述的片上系统，其中，切割的第一栅极线或者切割的第三栅极 线包括虚拟栅极线。13. 根据权利要求12所述的片上系统，其中，切割的第一栅极线包括第一虚拟栅极线， 切割的第三栅极线包括第二虚拟栅极线。14. 根据权利要求13所述的片上系统，其中，第一虚拟栅极线和第二虚拟栅极线被布 置为关于栅极隔离区域彼此相对。15. 根据权利要求10所述的片上系统，其中，第一栅极接触件至第三栅极接触件被布 置在同一平面上。16. 根据权利要求10所述的片上系统，所述片上系统还包括：在第一栅极接触件上形 成的第一通孔结构、在第二栅极接触件上形成的第二通孔结构以及在第三栅极接触件上形 成的第三通孔结构。17. 根据权利要求16所述的片上系统，其中，第一金属线布置在第二通孔结构和第三 通孔结构上，第二金属线布置在第一通孔结构上，第一金属线通过连接第二通孔结构和第 三通孔结构来将第二栅极接触件和第三栅极接触件彼此电连接，第二金属线通过第一通孔 结构电连接到第一栅极接触件。18. 根据权利要求17所述的片上系统，其中，第一通孔结构至第三通孔结构被布置在 同一平面上。19.一种片上系统，所述片上系统包括： 第一栅极线和第二栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线和第二栅极线，并且沿横跨第一方向的第二方向延 伸； 第一栅极接触件，形成在切割的第一栅极线上并电连接切割的第一栅极线； 第二栅极接触件，形成在第二栅极线上； 第一通孔结构，形成在第一栅极接触件上； 第二通孔结构，形成在第二栅极接触件上；以及 金属线，连接第一通孔结构和第二通孔结构，并且电连接第一栅极接触件和第二栅极 接触件。20. 根据权利要求19所述的片上系统，其中，第一栅极接触件沿第一方向延伸以电连 接切割的第一栅极线。21. 根据权利要求19所述的片上系统，其中，切割的第二栅极线包括虚拟栅极线。22. 根据权利要求19所述的片上系统，其中，第一栅极接触件包含铜或钨。23.-种片上系统，所述片上系统包括： 第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第 二方向延伸； 第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且 电连接切割的第二栅极线；以及 第二金属线，电连接到第一栅极接触件。24. 根据权利要求23所述的片上系统，其中，第一栅极接触件被布置为沿第一方向延 伸并连接切割的第二栅极线。25. 根据权利要求23所述的片上系统，其中，第一栅极接触件的下表面被布置为高于 切割的第二栅极线的上表面。
【专利摘要】提供了一种片上系统。所述片上系统(SoC)包括：第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接触件，形成在第一栅极线上；第三栅极接触件，形成在第三栅极线上；第一金属线，电连接第二栅极接触件和第三栅极接触件；以及第二金属线，电连接到第一栅极接触件。
【IPC分类】H01L29/423, H01L27/088
【公开号】CN105489643
【申请号】CN201510645551
【发明人】白尚训, 朴善暎, 吴祥奎, 金夏永, 都桢湖, 裴武奎, 李昇映
【申请人】三星电子株式会社
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】US20160099211
【专利说明】
[0001] 本申请要求于2014年10月1日提交的临时申请第62/058291号的权益并要求于 2015年4月22日在韩国知识产权局提交的韩国专利申请第10-2015-0056266号的优先权， 运两个申请的公开内容通过引用全部合并于此。
技术领域
[0002] 示例性实施例设及一种片上系统（SoC)，更具体地，设及包括栅极接触结构的 SoC。
【背景技术】
[0003] 作为缩放技术之一，已经提出了多栅极晶体管，W提高半导体装置的密度，其中， 在基底上形成W罐片或纳米线形式的多沟道有源图案（或娃体），然后，在多沟道有源图案 表面上形成栅极。
[0004] 因为多栅极晶体管使用Ξ维沟道，所W便于缩放。此外，可在不必增大多栅极晶体 管的栅极的长度的情况下增强电流控制能力。而且，能够有效地控制其中沟道区域中的电 势受漏极电压的影响的短沟道效应（SCE)。
【发明内容】
阳0化]一个或更多个示例性实施例提供一种使用栅极接触结构的具有3-接触多间距 (3CP巧交叉禪合节点的片上系统（SoC)。
[0006] 由示例性实施例所解决的目的可能不限于上述的那些，因此，基于下面提供的描 述，本领域的技术人员将会清楚地理解本文中未提及的其他目的。
[0007] 根据示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第一栅极 线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极 线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接 触件，形成在第一栅极线上；第Ξ栅极接触件，形成在第Ξ栅极线上；第一金属线，电连接 第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第一栅极接触件。
[0008] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一有源罐片（active fin)和第二有源罐片，沿第一方向延伸并且在横跨第一方向的第二方 向上彼此分隔开；第一栅极线、第二栅极线和第Ξ栅极线，在第一有源罐片和第二有源罐片 上沿第二方向延伸；栅极隔离区域，在第一有源罐片和第二有源罐片之间沿第一方向延伸， 栅极隔离区域切割第一栅极线、第二栅极线和第Ξ栅极线；第一栅极接触件，在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上沿第二方向延伸，并且电连接切割的第二栅极 线；第二栅极接触件，在第一有源罐片与第一栅极线之间的交叉区域处形成在第一栅极线 上；第Ξ栅极接触件，在第二有源罐片与第Ξ栅极线之间的交叉区域处形成在第Ξ栅极线 上；第一金属线，电连接第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第 一栅极接触件。
[0009] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线和第二栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线和第二栅极线， 并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在切割的第一栅极线上并电 连接切割的第一栅极线；第二栅极接触件，形成在第二栅极线上；第一通孔结构，形成在第 一栅极接触件上；第二通孔结构，形成在第二栅极接触件上；W及金属线，连接第一通孔结 构和第二通孔结构，并且电连接第一栅极接触件和第二栅极接触件。
[0010] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第 二栅极线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布 置于第一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；W及 第二金属线，电连接到第一栅极接触件。
【附图说明】
[0011] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置；
[0012] 图3是被提供W说明根据示例性实施例的半导体装置的布局；
[001引图4是在图3的线A1-A2上截取的横截面；
[0014] 图5是在图3的线B1-B2上截取的横截面；
[0015] 图6是被提供W说明根据另一个示例性实施例的半导体装置的横截面；
[0016] 图7是被提供W说明根据另一个示例性实施例的半导体装置的布局；
[0017] 图8是在图7的线A3-A4上截取的横截面；
[0018] 图9是被提供W说明根据一个或更多个示例性实施例的半导体装置的效果的曲 线图；
[0019] 图10是被提供W说明根据又一个示例性实施例的半导体装置的透视图；
[0020] 图11是在图10的线A5-A6上截取的横截面；
[0021] 图12是在图10的线B5-B6上截取的横截面；
[0022] 图13至15是被提供W说明根据再一个示例性实施例的半导体装置的电路图和布 局；化及
[0023] 图16是被提供W说明包括根据一个或更多个示例性实施例的半导体装置的电子 系统的整体框图。
【具体实施方式】
[0024] 现将在下文中参照附图更全面地描述示例性实施例。但是，示例性实施例可 不同的形式实施，并且不应当被解释为局限于本文中陈述的示例性实施例。确切地说，运些 示例性实施例被提供，使得本公开将是彻底的和完整的，并且将向本领域技术人员全面地 传达发明构思的范围。在整个说明书中相同的附图标记指相同的组件。在附图中，为了清 楚起见，层和区域的厚度被夸大了。
[00巧]还将理解，当层被提及在另一层或基底"上"时，它可W直接在该另一层或基底上， 或者也可w存在中间层。与此形成对照的是，当元件被提到"直接"在与另一个元件"上" 时，不存在中间元件。
[00%] 为了容易描述，在本文中可使用诸如"在……之下"、"在……下面"、"下部的"、 "在……上方"、"上部的"等空间相对术语来描述如附图中示出的一个元件或特征与另一个 (另一些）元件或特征的关系。将理解，除了图中绘出的取向W外，空间相对术语还意图涵 盖装置在使用或操作中的不同的方向。例如，如果图中的装置被翻转，那么被描述为在其它 元件或特征的"下面"或"之下"的元件将会被定向为在其它的元件或特征"上面"。因此， 示例性术语"在……下面"可涵盖"上面"和"下面"的两种方向。装置可W被另外定向（旋 转90度或者在其他方位），并且相应地，解释本文中使用的空间相对描述符。
[0027] 除非本文中另有说明或者与上下文明显矛盾，否则在描述示例性实施例的情况下 (尤其在权利要求的情况下）术语"一"、"一个"和"该"及类似指代的使用将被解释为涵盖 单数和复数。除非另有说明，否则术语"包括"、"具有"、"包含"和"含有"将被解释为开放 式术语（即，意思是"包括，但不限于"）。
[0028] 除非另有定义，否则本文中使用的所有的技术术语和科学术语具有与示例性实施 例所属的技术领域的普通技术人员所通常理解的含义相同的含义。请注意，除非另有规定， 否则使用本文中提供的任何和所有的示例或示例性术语仅仅是为了更好地说明示例性实 施例，并不限于示例性实施例的范围。此外，除非另有定义，否则在通常使用的词典中定义 的所有术语可W不被过度地解释。
[0029] 将参照透视图、横截面图和/或平面图来描述示例性实施例。因此，示例性视图的 轮廓可根据制造技术和/或允许公差（allowance)修改。也就是说，示例性实施例不意图 限制范围，而覆盖由于制造工艺的变化而可导致的所有的变化和修改。因此，附图中示出的 区域W示意性的形式示出，并且，区域的形状仅仅W示出而非限制的方式被呈示。
[0030] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置。为了方便说明，运里将举例说明16个存储器组，但是示例性实施例并不 限于此。此外，为了方便说明，在图2中，将主要示出与第一存储器块BLK0有关的区域。
[0031] 首先参照图1，包括根据示例性实施例的半导体装置的非易失性存储器装置包括 多个存储器组（1〇_1~1〇_16)、多个读出放大器和写入驱动器（20_1~20_8) W及外围电 路区域30。
[0032] 多个存储器组（10_1~10_16)可均包括多个存储器块度LK0~BLK7)，存储器块 中的每一个包括按矩阵布置的多个存储器单元。参照图1，举例说明了 W 8X8布置的存储 器块，不过，示例性实施例并不限于此。
[0033] 此外，行解码器和列解码器可被布置为分别指定用于与存储器组（10_1~10_16) 对应地写入/读取的非易失性存储器单元的行和列。 W34] 与两个存储器组（1〇_1~1〇_16)对应地布置的读出放大器和写入驱动器 (20_1~20_8)对对应的存储器组执行读取和写入操作。如图1中所示，读出放大器和写入 驱动器（20_1~20_8)可对应于两个存储器组（10_1~10_16)，但是，示例性实施例并不限 于此。也就是说，读出放大器和写入驱动器（20_1~20_8)也可被布置为与一个或四个存 储器组对应。
[0035] 多个逻辑电路和电压发生器被布置在外围电路区域30中，W操作行解码器、列解 码器、读出放大器或写入驱动器。
[0036] 参照图2,包括根据示例性实施例的半导体装置的非易失性存储器装置的存储器 块BLK0包括多个存储器单元Cp、 多条位线BL0~BL3和多条字线WL0、WL1。
[0037] 多个存储器单元Cp位于字线WL0、WL1和位线BL0~BL3的交叉区域处。存储器 单元Cp根据隧穿电流（tunneling current)在晶态和非晶态之间变化。存储器单元Cp包 括在相应状态中具有不同的电阻的可变电阻器装置化和通过下部电极BE连接到可变电阻 器装置化的垂直单元二极管化。垂直单元二极管化控制流过可变电阻器装置化的隧穿 电流。
[0038] 可变电阻器装置化被配置为相变装置，并且可包含各种材料，其包括诸如Ga訊、 InSb、InSe、訊2了63、GeTe 的两种元素的化合物，诸如 Ge訊Te、GaSeTe、InSbTe、Sn訊2了04、 In訊Ge的Ξ种元素的化合物，或者诸如Agin訊Te、（GeSn) SbTe、Ge訊（SeTe)、TesiGei5訊2S2的 四种元素的化合物，等等。
[0039] 例如，可变电阻器装置化可包含由错（Ge)、錬（Sb)和蹄灯e)构成的Ge訊Te。有 可能的是，可变电阻器装置化与位线BL0~BL3禪合，垂直单元二极管化与字线WL0、WL1 禪合，如图2中所示，反之亦然。也就是说，可变电阻器装置化可与字线WL0、WL1禪合，垂 直单元二极管化可与位线BL0~BL3禪合。
[0040] 在下文中，将参照图2说明非易失性存储器装置的操作。
[0041] 首先，对于非易失性存储器装置的写入操作，可变电阻器装置化可被加热到烙化 溫度Tm或W上并被快速地冷却，运将导致具有逻辑电平1的非晶态，或者，可变电阻器装置 化可被加热到等于或大于结晶溫度Τχ且等于或小于烙化溫度Tm的溫度，保持在该溫度持 续预定的时间段并冷却，运将导致具有逻辑电平0的晶态。
[0042] 对于可变电阻器装置化的相变，使相当高的电平的写入电流流过可变电阻器装 置化。例如，可提供约1mA的写入电流来重置，可提供约0. 6至0. 7mA的写入电流来设置。 从写入电路（未示出）提供的写入电流通过位线BL0~BL3并作为接地电压流出。
[0043] 对于非易失性存储器装置的读取操作，W不会导致可变电阻器装置化相变的运 样的电平的读取电流被提供给可变电阻器装置化，W便读取存储的数据。从读取电路提供 的读取电流通过位线BL0~BL3和垂直单元二极管化，并作为接地电压流出。 W44]图3是被提供W说明根据示例性实施例的半导体装置的布局；图4是在图3的线 A1-A2上截取的横截面。图5是在图3的线B1-B2上截取的横截面。
[0045] 为了使用交叉禪合节点，交叉禪合节点与两条栅极线连接。在运种情况下，不足量 的源极或漏极充当对应变的源极或漏极的应力效果的限制。
[0046] 在示例性实施例中，半导体装置的性能可通过在3CPP中形成交叉禪合节点来被 增强，而没有使用特殊的交叉禪合结构。根据示例性实施例，超过3CPP的栅极线可被切割， 并且可促进切割的栅极线的电连接。此外，根据示例性实施例，可降低交叉禪合节点结构的 复杂性并使用多个源极或漏极的晶体管可被实现。此外，根据示例性实施例，使用垂直栅极 接触件可简化用于后端线度E0L)连接的工艺和结构。
[0047] 参照图3至5,半导体装置1包括第一栅极线10、第二栅极线20、第Ξ栅极线30、 栅极隔离区域CR、第一栅极接触件50、第二栅极接触件51、第Ξ栅极接触件52、第一通孔结 构60、第二通孔结构61、第Ξ通孔结构62、第一金属线Ml和第二金属线M2。
[0048] 第一栅极线至第Ξ栅极线10、20、30在第一方向XI上延伸。第一栅极线至第Ξ栅 极线10、20、30可包括基本上相同的构造。第一栅极线至第Ξ栅极线10、20、30具有被栅极 隔离区域CR切割的结构。栅极隔离区域CR被形成为沿第二方向Υ1延伸并切割第一栅极 线至第Ξ栅极线10、20、30。
[0049] 也就是说，第一栅极线10包括第一子栅极线11、12,第二栅极线20包括第二子栅 极线21、22,第Ξ栅极线30包括第Ξ子栅极线31、32。
[0050] 首先，将参照图3说明第二栅极线20。因为第一栅极线10和第Ξ栅极线30具有 与第二栅极线20基本上相同的配置，所W运里将代表性地说明第二栅极线20。
[0051] 第二栅极线20形成在基底100上。
[0052] 基底100可W是刚性基底，例如，娃基底、绝缘体上娃（SOI)基底、神化嫁基底、娃 错基底、陶瓷基底、石英基底或用于显示器的玻璃基底，或者基底100可W是柔性基底，例 如，聚酷亚胺、聚醋、聚碳酸醋、聚酸讽、聚甲基丙締酸甲醋、聚糞二甲酸乙二醇醋或聚对苯 二甲酸乙二醇醋。
[0053] 第二栅极线20包括界面层110、高k层120、功函数调节层130、栅极金属140或栅 极间隔件150。
[0054] 界面层110可通过氧化基底100的上表面来形成。但是，示例性实施例并不限于 上述。界面层110可起到防止基底100和高k层120之间的界面缺陷的作用。界面层110 可包括具有9或者W下的介电常数化）的低k介电材料层，例如，氧化娃层（Si〇2，k是约4) 或者氮氧化娃层（根据氧原子和氮原子含量，k为约4~8)。可替换地，界面层110可由娃 酸盐形成，并且可由上面举例说明的层的组合形成。
[0055] 高k层120可由介电常数比界面层110高的高k材料形成。在一个或更多个示例 性实施例中，所述的高k层120可由诸如册〇2、Al2〇3、Zr〇2、化〇2的材料形成，但不限于此。 高k层120可被共形地形成为填充栅极间隔件150中的空间。高k层120可根据期望形成 的装置的类型被形成合适的厚度。
[0056] 功函数调节层130可形成在高k层120上。功函数调节层130可形成为与高k层 120接触。功函数调节层130用于调节功函数。例如，功函数调节层130可包含金属氮化物。 具体地，功函数调节层 130 可包含 Mo、Pd、Ru、Pt、TiN、WN、TaN、Ir、TaC、RuN、TiAl、TaAlC、 TiAlN和MoN中的至少一种。更具体地，功函数调节层130可被形成为由TiN构成的单层， 或者由TiN下层和TaN上层构成的双层，但不限于此。功函数调节层130也可沿着栅极间 隔件150的侧壁延伸到向上的方向。
[0057] 栅极金属140可被形成在功函数调节层130上。栅极金属140可被形成为与功函 数调节层130接触，如所示出的。也就是说，栅极金属140可被形成为填充由功函数调节层 130产生的空间。栅极金属140可包含诸如W或A1的导电材料，但不限于此。
[0058] 栅极间隔件150可形成在第二栅极线20的侧表面中的至少一个上。栅极间隔件 150可包含氮化物层、氮氧化物层和低k材料中的至少一种。虽然栅极间隔件150的一个侧 表面被示出为曲线，但是示例性实施例并不仅仅限于该示例。因此，栅极间隔件150的形状 可变化。例如，不同于示图，栅极间隔件150的形状可W是I形或L形。如图中所示，栅极 间隔件150可由单层形成，但不限于此。因此，栅极间隔件150可由多个层形成。
[0059] 源极区域160或漏极区域170可在基底100内被布置在第二栅极线20的两侧上。 源极区域160或漏极区域170可W是被渗有η型杂质的η型源极或漏极。源极区域160或 漏极区域170可W是低渗杂漏极（LDD)的形式，但并不限于此。源极区域160或漏极区域 170的形状可根据装置的类型变化。
[0060] 例如，基底100可包括定义多个存储器单元的单元阵列区域和其中布置有多个逻 辑电路块和电压发生器等的外围电路区域。半导体装置1可W是诸如布置在外围电路区域 中的逻辑电路块或电压发生器的组成元件的一部分。
[0061] 诸如驱动晶体管的驱动装置可被设置在外围电路区域中，W在由器件隔离层定义 的有源区上驱动存储器单元阵列区域。在示例性实施例中，该驱动晶体管可W是半导体装 置1。
[0062] 与位线化对应的第一金属线Ml和第二金属线M2可形成在外围电路区域中。第 二金属线M2可电连接到第二栅极线20。位线化W及第一金属线Ml和第二金属线M2可形 成为金属薄膜。例如，字线WL可被设置在基底100中或上，并且可W是渗杂有η型杂质的 半导体层。
[0063] 如果字线WL形成为半导体层，则用作字线的运种半导体层可通过如下来形成：在 基底100的预定区域上渗杂杂质；或者通过在基底100上形成外延半导体层，然后用杂质对 外延半导体层进行渗杂；或者通过形成具有同时渗杂的杂质的外延半导体层。另外，字线 WL可被形成为金属薄膜。 W64] 在外围电路区域中，第二金属线M2可通过第二栅极接触件51电连接到诸如第二 栅极线20的驱动装置。第二栅极接触件51电连接第二子栅极线21、22。第二通孔结构61 可被形成在第二栅极接触件51上，使得第二栅极接触件51和第二金属线M2通过第二通孔 结构61电连接。
[0065] 第二栅极线20可形成在第一层间绝缘层200内，第二栅极接触件51可形成在第 二层间绝缘层210内，第二通孔结构61可形成在第Ξ层间绝缘层220内，第一金属线Ml和 第二金属线M2可形成在第四层间绝缘层230内。
[0066] 第一层间绝缘层至第四层间绝缘层200、210、220、230可通过使用诸如棚娃酸盐 玻璃度SG)、憐娃酸盐玻璃（PSG)、棚憐娃玻璃度PSG)、未渗杂的娃酸盐玻璃扣SG)、娃酸乙 醋玻璃Ο?0巧或高密度等离子体-CVD的氧化娃来形成。
[0067] 此外，阻 挡金属层可另外形成在第二金属线M2和第二通孔结构61之间。
[0068] 第一子栅极线11和第Ξ子栅极线32可通过第一金属线Ml电连接，由此实现具有 交叉禪合节点的半导体装置。第一子栅极线12和第Ξ子栅极线31可用作虚拟栅极线，其 中，第一子栅极线12和第Ξ子栅极线31可W是被布置为关于栅极隔离区域CR彼此相对的 虚拟栅极线。
[0069] 也就是说，根据交叉禪合节点结构，虚拟栅极线可被布置为关于栅极隔离区域CR 彼此相对。
[0070] 根据示例性实施例，半导体装置1的第一栅极接触件50、第二栅极接触件51和第 Ξ栅极接触件52可分别包含铜（化）或鹤（W)。 阳071] 例如，第一通孔结构60、第二通孔结构61和第Ξ通孔结构62可由如下形成：例 如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（MoN)、氮化妮（佩脚、铁氮化娃（TiSiN)、氮化铁侣 灯iAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物（WBN)、 氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、氮化粗侣 (TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗（TaON)、铁、 鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。 阳0巧当位线化被形成在单元阵列区域中时，第一金属线Ml和第二金属线M2可被形成 在外围电路区域中。连接第二金属线M2和第二栅极线20的第二栅极接触件51可通过如下 来形成：对第二层间绝缘层210进行图案化W形成接触孔，然后用金属薄膜填充该接触孔。 第二通孔结构61可通过使第Ξ层间绝缘层22图案化W形成接触孔然后用金属薄膜填充该 接触孔来形成。
[0073] 根据情况，第二通孔结构61和第二金属线M2可通过一个单一工艺来形成。也就 是说，第二通孔结构61和第二金属线M2可通过如下同时被形成：使第Ξ层间绝缘层220和 第四层间绝缘层230图案化W形成接触孔，在接触孔上并且在第四层间绝缘层230上形成 金属薄膜，然后使该金属薄膜图案化。 阳074] 如所示出的，第一层间绝缘层至第四层间绝缘层200、210、220、230均可W是单 层，但是根据示例性实施例，每一个可W由若干层形成。同样地，第一金属线Ml和第二金属 线M2、第一通孔结构至第Ξ通孔结构60、61、62 W及第一栅极接触件至第Ξ栅极接触件50、 51、52均可W是单层，但是在可替换的示例中，每一个可W由若干层形成。此外，第一金属线 Ml和第二金属线M2可W是通过镶嵌工艺形成的镶嵌型线。
[0075] 在下文中，将说明根据另一个示例性实施例的半导体装置。
[0076] 图6是被提供W说明根据另一个示例性实施例的半导体装置的横截面。为了方便 说明，在下面将不再寶述与上面已经说明的半导体装置的元件相同或基本上相同的元件。
[0077] 参照图6,根据另一个示例性实施例的半导体装置2包括布置在第二子栅极线21、 22之间的第一层间绝缘层200。
[0078] 也就是说，第二栅极接触件50的下表面可被布置为高于第二子栅极线21、22的上 表面。第二栅极接触件50可通过如下在填充第二子栅极线21、22之间的第一层间绝缘层 200之后形成：在第一层间绝缘层200和第二子栅极线21、22上形成第二层间绝缘层210， 对第二层间绝缘层210进行蚀刻W形成接触孔，然后填充该接触孔。
[0079] 因此，第二栅极接触件51的下表面可被布置为高于第二子栅极线21、22的上表 面。
[0080] 图7是被提供m兑明根据另一个示例性实施例的半导体装置的布局。图8是在图 7的线A3-A4上截取的横截面。为了方便说明，在下面将不再寶述与上面已经说明的半导体 装置的元件相同或基本上相同的元件。
[0081] 参照图7和8,根据又一个示例性实施例，半导体装置3可被实现为具有交叉禪合 节点的半导体装置，在该半导体装置中，第一子栅极线11和第Ξ子栅极线32可通过第Ξ金 属线M3电连接。第一子栅极线12和第Ξ子栅极线31可用作虚拟栅极线，其中，第一子栅 极线12和第Ξ子栅极线31可W是被布置为关于栅极隔离区域CR彼此相对的虚拟栅极线。
[0082] 也就是说，半导体装置1和半导体装置3可被布置为使得第一金属线Ml和第二金 属线M2 W及第Ξ金属线和第四金属线M3、M4具有点对称结构。
[0083] 半导体装置3的第一栅极接触件50、第二栅极接触件51和第Ξ栅极接触件52可 分别包含铜（Cu)或鹤（W)。
[0084] 例如，第一通孔结构60、第二通孔结构61和第Ξ通孔结构62可由如下形成：例 如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（ΜοΝ)、氮化妮（佩脚、铁氮化娃（TiSiN)、氮化铁侣 灯iAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物（WBN)、 氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、氮化粗侣 (TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗（TaON)、铁、 鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。
[00化]参照图8,半导体装置3可包括形成在第二栅极接触件51上的第二通孔结构61， 第二通孔结构61可布置在第二子栅极线21上。也就是说，在半导体装置1中，第二通孔结 构61形成在第二栅极接触件51上并被布置在第二子栅极线22上，然而在半导体装置3中， 第二通孔结构61可根据工艺被布置在第二子栅极线21上。
[0086] 图9是被提供W说明根据一个或更多个示例性实施例的半导体装置的效果的曲 线图。
[0087] 参照图9,曲线图的线（a)表示在使用一个罐片形成交叉禪合节点结构时的半导 体装置的操作速度。与表示半导体装置的目标操作速度的线化）相比，性能下降明显。参 照表示在使用两个罐片形成交叉禪合节点结构时的半导体装置的操作速度的曲线图的线 (C)，请注意，半导体装置具有改进的性能。
[008引图10是被提供W说明根据再一个示例性实施例的半导体装置的透视图；图11是 在图10的线A5-A6上截取的横截面。图12是在图10的线B5-B6上截取的横截面。为了 方便说明，在下面将不再寶述与上面说明的半导体装置的元件相同或基本上相同的元件。
[0089] 图10至图12示出Fin阳T结构半导体装置4。半导体装置4包括基底300、场绝 缘层310、第一有源罐片F1、第二有源罐片F2、第一栅极结构至第Ξ栅极结构TR1~TR3、栅 极隔离区域CR2、第六栅极接触件450、第屯栅极接触件451、第八栅极接触件452、第六通孔 结构460、第屯通孔结构461、第八通孔结构462、第五金属线M12和第六金属线M22。
[0090] 基底300可W是刚性基底，例如，娃基底、绝缘体上娃（SOI)基底、神化嫁基底、娃 错基底、陶瓷基底、石英基底或用于显示器的玻璃基底，或者基底100可W是柔性基底，例 如，聚酷亚胺、聚醋、聚碳酸醋、聚酸讽、聚甲基丙締酸甲醋、聚糞二甲酸乙二醇醋或聚对苯 二甲酸乙二醇醋。
[0091] 场绝缘层310形成在基底300上并用于器件分离。场绝缘层310是绝缘层，并且 可W是皿P氧化层、S0G氧化层或CVD氧化层，但不限于此。
[0092] 第一有源罐片F1和第二有源罐片F2形成在基底300上。特别地，第一有源罐片 F1和第二有源罐片F2可从基底300突出。第一有源罐片F1和第二有源罐片F2可通过单 独的工艺形成在基底300上，或者可W是基底300的一部分。
[0093] 第一有源罐片F1和第二有源罐片F2可沿着第二方向Y延伸。场绝缘层310可覆 盖基底300的上表面W及第一有源罐片F1和第二有源罐片F2的侧表面的部分。
[0094] 第一栅极结构至第Ξ栅极结构TR1~TR3可沿与第一有源罐片F1和第二有源罐 片F2交叉的方向形成在第一有源罐片F1和第二有源罐片F2上。也就是说，第一栅极结构 至第Ξ栅极结构TR1~TR3可沿第一方向X延长。
[00巧]第一栅极结构至第Ξ栅极结构TR1~TR3包括基本上相同的配置。第一栅极结构 至第Ξ栅极结构TR1~TR3具有被栅极隔离区域CR2切割的结构。栅极隔离区域CR2被运 样形成，使得它延伸到第二方向Υ并切割第一栅极结构至第Ξ栅极结构TRl~TR3。
[0096] 参照图10,将说明第二栅极结构TR2。因为第一栅极结构TR1和第Ξ栅极结构TR3 具有与第二栅极结构TR2基本上相同的构造，所W运里将代表性地说明第二栅极结构TR2。
[0097] 第二栅极结构TR2可包括界面层320、栅极绝缘层330、功函数调节层340、栅极 金属350、栅极间隔件360等，它们被顺序地形成在第一有源罐片F1和第二有源罐片F2 上。上述结构可在第一有源罐片F1和第二有源罐片F2的两个侧表面和上表面中形成通道 (channel)。
[0098] 界面层320可形成在场绝缘层310上W及形成在第一有源罐片F1和第二有源罐 片F2上。界面层320可起到防止场绝缘层310和栅极绝缘层330之间的界面缺陷的作用。
[0099] 界面层320可包括具有9或W下的介电常数似的低k介电材料层，例如，W氧化 娃层（其中，k是约4)或者氮氧化娃层（根据氧原子和氮原子含量，k为约4~8)为例。 此外，界面层320可由娃酸盐形成，并且可由上面举例说明的层的 组合形成。
[0100] 栅极绝缘层330可形成在界面层320上。如果不存在界面层320,则栅极绝缘层 330可形成在场绝缘层310 W及第一有源罐片F1和第二有源罐片F2上。 阳101] 栅极绝缘层330可包含高k材料。具体地，例如，栅极绝缘层330可包含从由如下 构成的组中选择的任何一种：HfSiON、册〇2、Zr〇2、了曰2〇5、Ti〇2、SrTi〇3、BaTi〇3和 SrTiO 3。 阳102] 栅极绝缘层330可根据期望形成的装置的类型形成具有合适的厚度。例如，如果 栅极绝缘层330是Hf〇2,则栅极绝缘层330可形成有约50A W下的厚度（在约5義和50A 之间），但不限于此。栅极绝缘层330可沿着下面将说明的栅极间隔件360的侧壁向上延 伸。 阳103] 功函数调节层340可形成在栅极绝缘层330上。功函数调节层340可形成为与栅 极绝缘层330接触。功函数调节层340用于调节功函数。
[0104] 例如，功函数调节层340可包含金属氮化物。具体地，功函数调节层340可包含 Mo、Pd、Ru、Pt、TiN、WN、TaN、Ir、TaC、RuN、TiAl、TaAlC、TiAlN 和 MoN 中的至少一种。更具 体地，功函数调节层340可形成为由TiN构成的单层，或者由TiN下层和TaN上层构成的双 层，但不限于此。 阳1化]功函数调节层340也可沿着栅极间隔件360的侧壁延伸到向上的方向。 阳106] 栅极金属350可形成在功函数调节层340上。栅极金属350可被形成为与功函数 调节层340接触，如所示出的。也就是说，栅极金属350可被形成为填充由功函数调节层 340产生的空间。栅极金属350可包含诸如鹤（W)或侣（A1)的导电材料，但不限于此。
[0107] 栅极间隔件360可形成在第二栅极结构TR2的侧表面的至少一侧。栅极间隔件 360可包含氮化物层、氮氧化物层和低k材料中的至少一种。
[0108] 此外，虽然栅极间隔件360的一个侧表面被示出为曲线，但是示例性实施例并不 仅限于该示例。因此，栅极间隔件360的形状可变化。例如，不同于示图，栅极间隔件360 的形状可W是例如I形或L形。
[0109] 如附图中所示，栅极间隔件360也可由单层形成，但不限于此。因此，栅极间隔件 150可由多个层形成。
[0110] 源极或漏极370、380可形成在第二栅极结构TR2的两侧中的至少一侧，并且可形 成在第一有源罐片F1和第二有源罐片F2内。源极或漏极370、380 W及第二栅极结构TR2 可通过栅极间隔件360绝缘。 阳111] 第六金属线M22可通过第屯栅极接触件451电连接到驱动装置，例如，第二栅极结 构TR2。第屯栅极接触件451电连接切割的第二栅极结构TR2,第屯通孔结构461可形成在 第屯栅极接触件451上，使得第屯栅极接触件451和第六金属线M22通过第屯通孔结构461 电连接。第六栅极接触件450可W形成在第一有源罐片F1与第一栅极结构TR1之间的交 叉区域处的第一栅极结构TR1上。第八栅极接触件452可W形成在第二有源罐片F2与第 Ξ栅极结构TR3之间的交叉区域处的第Ξ栅极结构TR3上。
[0112] 切割的第一栅极结构和第Ξ栅极结构TR1、TR3可通过第五金属线M12电连接，并 且实现具有交叉禪合节点的半导体装置。第一栅极结构TR1的部分和第Ξ栅极结构TR3 的部分可用作虚拟栅极结构，运些虚拟栅极结构可被布置为关于栅极隔离区域CR2彼此相 对。
[0113] 根据示例性实施例，半导体装置4的第六栅极接触件450、第屯栅极接触件451和 第八栅极接触件452可分别包含铜（化）或鹤（W)。此外，第六栅极接触件450、第屯栅极接 触件451和第八栅极接触件452可布置在彼此相同的平面上。
[0114] 例如，第六通孔结构460、第屯通孔结构461和第八通孔结构462可由如下形成： 例如，氮化铁（TiN)、氮化粗（TaN)、氮化钢（MoN)、氮化妮（NbN)、铁氮化娃（TiSiN)、氮化 铁侣（TiAlN)、铁棚氮化物（TiBN)、错娃氮化物狂rSiN)、鹤娃氮化物（WSiN)、鹤棚氮化物 (WBN)、氮化错侣狂rAlN)、钢娃氮化物（MoSiN)、氮化钢侣（MoAlN)、粗娃氮化物灯aSiN)、 氮化粗侣（TaAlN)、氮氧化铁（TiON)、氮氧化铁侣（TiAlON)、氮氧化鹤（WON)、氮氧化粗 灯aON)、铁、鹤、钢、粗、铁、娃化铁、娃化粗、石墨或它们的组合。
[0115] 此外，第六通孔结构460、第屯通孔结构461和第八通孔结构462可被布置在彼此 相同的平面上。
[0116] 图13至图15是被提供W说明根据再一个示例性实施例的半导体装置的电路图和 布局。
[0117] 图15只示出来自图14的布局的多个罐片和多个栅极结构。虽然根据上面说明的 一个或更多个示例性实施例的半导体装置可被应用于由使用罐片型晶体管的普通逻辑装 置构成的所有的装置，但是图13至图15具体地举例说明了 SRAM。
[0118] 首先参照图13,根据再一个示例性实施例的半导体装置可包括在电源节点Vcc和 接地节点Vss之间并联连接的一对反相器INV1、INV2, W及与相应的反相器INV1、INV2的 输出节点连接的第一传输晶体管（pass transistor) PS1和第二传输晶体管PS2。
[0119] 第一传输晶体管PS1和第二传输晶体管PS2可分别连接到位线化和互补位线/ BL。第一传输晶体管PS1和第二传输晶体管PS2的栅极可连接到字线WL。
[0120] 第一反相器INV1包括彼此串联连接的第一上拉晶体管PU1和第一下拉晶体管 PD1，第二反相器INV2包括彼此串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2。
[0121] 第一上拉晶体管PU1和第二上拉晶体管PU2可W是PM0S晶体管，第一下拉晶体管 PD1和第二下拉晶体管PD2可W是NM0S晶体管。 阳122] 此外，在第一反相器INV1的输入节点与第二反相器INV2的输出节点连接，并且第 二反相器INV2的输入节点与第一反相器INV1的输出节点连接时，第一反相器INV1和第二 反相器INV2可构建成一个锁存电路。
[0123] 参照图13至15,彼此分隔开的第一有源罐片FI、第二有源罐片F2、第Ξ有源罐片 F3和第四有源罐片F4可在一个方向（例如，图12中的垂直方向）上延长。
[0124] 此外，第一栅极结构351、第二栅极结构352、第Ξ栅极结构353和第四栅极结构 354可在另一个方向（例如，图12中的水平方向）上和在与第一有源罐片至第四有源罐片 (F1~F4)交叉的方向上延长。
[01巧]具体地，第一栅极结构351可运样被构造为完全横跨第一有源罐片F1和第二有源 罐片F2,并且与第Ξ有源罐片F3的末端的一部分重叠。第Ξ栅极结构353可运样被构造为 完全横跨第四有源罐片F4和第Ξ有源罐片F3,并且与第二有源罐片F2的末端的一部分重 叠。第二栅极结构352和第四栅极结构354可均分别被形成为横跨第一有源罐片F1和第 四有源罐片F4。
[01%] 如图14的半导体装置302中所示，第一上拉晶体管PU1被限定在第一栅极结构 351和第二有源罐片F2之间的交叉区域的周边中，第一下拉晶体管PD1被限定在第一栅极 结构351和第一有源罐片F1之间的交叉区域的周边中，第一传输晶体管PS1被限定在第二 栅极结构352和第一有源罐片F1之间的交叉区域的周边中。
[0127] 第二上拉晶体管PU2被限定在第Ξ栅极结构353和第Ξ有源罐片F3之间的交叉 区域的周边中，第二下拉晶体管PD2被限定在第Ξ栅极结构353和第四有源罐片F4之间的 交叉区域的周边中，第二传输晶体管PS2被限定在第四栅极结构354和第四有源罐片F4之 间的交叉区域的周边中。
[0128] 虽然未具体地示出，但是可在第一栅极结构至第四栅极结构351~354与第一有 源罐片至第四有源罐片F1~F4之间的交叉区域的两侧上形成凹部，源极区域或漏极区域 可形成在凹部中，在所述凹部中形成有多个接触件361。
[0129] 而且，共享的接触件362同时连接第二有源罐片F2、第Ξ栅极结构353和线371。 共享的接触件363同时连接第Ξ有源罐片F3、第一栅极结构351和线372。
[0130] 例如，根据上面说明的示例性实施例的半导体装置可用作第一上拉晶体管PU1、第 一下拉晶体管PD1、第一传输晶体管PS1、第二上拉晶体管PU2、第二下拉晶体管PD2和第二 传输晶体管PS2。 阳131] 下面将说明包括根据一个或更多个示例性实施例的半导体装置的电子系统。
[0132]图16是被提供W说明包括根据一个或更多个示例性实施例的半导体装置的电子 系统的整体框图。 阳133] 参照图16,电子系统可包括控制器610、接口 620、输入/输出（I/O)装置630、存 储器装置640、电源650和总线660。
[0134] 控制器610、接口 620、I/O装置630、存储器装置640和电源650可通过总线660 相互连接。总线660对应于数据行进的路径。
[0135] 控制器610可包括能够执行与上面举例说明的功能类似的功能的微处理器、微控 制器或逻辑装置中的至少一个，W处理数据。
[0136] 接口 620可执行将数据发送到通信网络或者从通信网络接收数据的功能。接口 620可W是有线或无线的形式。例如，接口 620可包括天线或者有线/无线收发器。 阳137] I/O装置630可包括小型键盘和显示器，W输入和输出数据。
[0138] 存储器装置640可存储数据和/或命令。根据本公开的一个或更多个示例性实施 例，半导体装置可被提供为存储器装置640的组成元件的部分。
[0139] 电源650可转换外部提供的电力，并且将转换的电力提供给相应的组成元件 610 ~640。
[0140] 此外，包括根据本公开的一个或更多个示例性实施例的半导体装置的电子系统 可包括中央处理单元（CPU)、接口、外围装置、主存储器装置、辅助存储器装置（secondary memory device)和总线。 阳141] CPU 710、接口 720、外围装置730、主存储器装置740和辅助存储器装置750可通 过总线760相互连接。总线760对应于数据行进的路径。
[0142] CPU 710可包括控制器、算术逻辑单元（ALU)等，W执行程序和处理数据。
[0143] 接口 720可执行将数据发送到通信网络或者从通信网络接收数据的功能。接口 720可W是有线或无线的形式。例如，接口 720可包括天线或者有线/无线收发器。
[0144] 外围装置730可包括鼠标、键盘、显示器和打印机，W输入和输出数据。
[0145] 主存储器装置740可发送数据到CPU 710并从CPU 710接收数据，并且存储执行 程序所需的数据和/或命令。根据本公开的一个或更多个示例性实施例，半导体装置可被 提供为主存储器装置740的组成元件的部分。
[0146] 辅助存储器装置750可包括非易失性存储器，例如，磁带、磁盘、软盘、硬盘或光 盘，W存储数据和/或命令。即使当给电子系统的电力被切断时，辅助存储器装置750也可 保留数据。 阳147] 根据本公开的示例性实施例的半导体装置中的至少一个可适合用于平板PC、膝上 型计算机或智能电话。
[0148] 此外，对于本领域的技术人员来说将明显的是，根据本公开的一个或更多个示例 性实施例的半导体可适用于其他半导体系统，尽管运里没有举例说明运种系统。也就是 说，虽然运里例证了平板PC、膝上型计算机和智能电话来说明根据本公开的示例性实施例 的半导体系统，但是，本公开不限于根据运里提供的示例性实施例的半导体系统的某些示 例。在本公开的一个或更多个示例性实施例中，半导体系统可被实现为：计算机、超移动 PC0JMPC)、工作站、上网本、个人数字助理（PDA)、便携式计算机、无线手机、移动电话、电子 书、便携式多媒体播放器（PMP)、便携式游戏播放器、导航装置、黑盒子、数字照相机、Ξ维电 视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频录像机 或数字视频播放器。
[0149] 虽然参照本发明构思的示例性实施例已经具体地示出和描述了本发明构思，但是 本领域的普通技术人员将会理解，在不脱离由下述权利要求所限定的本发明构思的精神和 范围的情况下，可W在此进行形式和细节上的各种改变。因此希望运些示例性实施在所有 的方面被认为是示范性的而不是限制性的，参考权利要求而不是W上描述来指示发明构思 的范围。
【主权项】
1. 一种片上系统，所述片上系统包括： 第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第 二方向延伸； 第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且 电连接切割的第二栅极线； 第二栅极接触件，形成在第一栅极线上； 第三栅极接触件，形成在第三栅极线上； 第一金属线，电连接第二栅极接触件和第三栅极接触件；以及 第二金属线，电连接到第一栅极接触件。2. 根据权利要求1所述的片上系统，其中，第一栅极接触件被布置为沿第一方向延伸 并连接切割的第二栅极线。3. 根据权利要求1所述的片上系统，其中，第一栅极接触件的下表面被布置为高于切 割的第二栅极线的上表面。4. 根据权利要求1所述的片上系统，其中，切割的第一栅极线或者切割的第三栅极线 包括虚拟栅极线。5. 根据权利要求4所述的片上系统，其中，切割的第一栅极线包括第一虚拟栅极线，切 割的第三栅极线包括第二虚拟栅极线。6. 根据权利要求5所述的片上系统，其中，第一虚拟栅极线和第二虚拟栅极线被布置 为关于栅极隔离区域彼此相对。7. 根据权利要求1所述的片上系统，所述片上系统还包括：在第一栅极接触件上形成 的第一通孔结构、在第二栅极接触件上形成的第二通孔结构以及在第三栅极接触件上形成 的第三通孔结构。8. 根据权利要求7所述的片上系统，其中，第一金属线布置在第二通孔结构和第三通 孔结构上，第二金属线布置在第一通孔结构上，第一金属线通过连接第二通孔结构和第三 通孔结构来将第二栅极接触件和第三栅极接触件彼此电连接，第二金属线通过第一通孔结 构电连接到第一栅极接触件。9. 根据权利要求1所述的片上系统，其中，第一栅极接触件包含铜或钨。10. -种片上系统，所述片上系统包括： 第一有源鳍片和第二有源鳍片，沿第一方向延伸并且在横跨第一方向的第二方向上彼 此分隔开； 第一栅极线、第二栅极线和第三栅极线，在第一有源鳍片和第二有源鳍片上沿第二方 向延伸； 栅极隔离区域，在第一有源鳍片和第二有源鳍片之间沿第一方向延伸，栅极隔离区域 切割第一栅极线、第二栅极线和第三栅极线； 第一栅极接触件，在布置于第一栅极线和第三栅极线之间的第二栅极线上沿第二方向 延伸，并且电连接切割的第二栅极线； 第二栅极接触件，形成在第一有源鳍片与第一栅极线之间的交叉区域处的第一栅极线 上； 第三栅极接触件，形成在第二有源鳍片与第三栅极线之间的交叉区域处的第三栅极线 上； 第一金属线，电连接第二栅极接触件和第三栅极接触件；以及 第二金属线，电连接到第一栅极接触件。11. 根据权利要求10所述的片上系统，其中，第一栅极接触件的下表面被布置为高于 切割的第二栅极线的上表面。12. 根据权利要求10所述的片上系统，其中，切割的第一栅极线或者切割的第三栅极 线包括虚拟栅极线。13. 根据权利要求12所述的片上系统，其中，切割的第一栅极线包括第一虚拟栅极线， 切割的第三栅极线包括第二虚拟栅极线。14. 根据权利要求13所述的片上系统，其中，第一虚拟栅极线和第二虚拟栅极线被布 置为关于栅极隔离区域彼此相对。15. 根据权利要求10所述的片上系统，其中，第一栅极接触件至第三栅极接触件被布 置在同一平面上。16. 根据权利要求10所述的片上系统，所述片上系统还包括：在第一栅极接触件上形 成的第一通孔结构、在第二栅极接触件上形成的第二通孔结构以及在第三栅极接触件上形 成的第三通孔结构。17. 根据权利要求16所述的片上系统，其中，第一金属线布置在第二通孔结构和第三 通孔结构上，第二金属线布置在第一通孔结构上，第一金属线通过连接第二通孔结构和第 三通孔结构来将第二栅极接触件和第三栅极接触件彼此电连接，第二金属线通过第一通孔 结构电连接到第一栅极接触件。18. 根据权利要求17所述的片上系统，其中，第一通孔结构至第三通孔结构被布置在 同一平面上。19.一种片上系统，所述片上系统包括： 第一栅极线和第二栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线和第二栅极线，并且沿横跨第一方向的第二方向延 伸； 第一栅极接触件，形成在切割的第一栅极线上并电连接切割的第一栅极线； 第二栅极接触件，形成在第二栅极线上； 第一通孔结构，形成在第一栅极接触件上； 第二通孔结构，形成在第二栅极接触件上；以及 金属线，连接第一通孔结构和第二通孔结构，并且电连接第一栅极接触件和第二栅极 接触件。20. 根据权利要求19所述的片上系统，其中，第一栅极接触件沿第一方向延伸以电连 接切割的第一栅极线。21. 根据权利要求19所述的片上系统，其中，切割的第二栅极线包括虚拟栅极线。22. 根据权利要求19所述的片上系统，其中，第一栅极接触件包含铜或钨。23.-种片上系统，所述片上系统包括： 第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸； 栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第 二方向延伸； 第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且 电连接切割的第二栅极线；以及 第二金属线，电连接到第一栅极接触件。24. 根据权利要求23所述的片上系统，其中，第一栅极接触件被布置为沿第一方向延 伸并连接切割的第二栅极线。25. 根据权利要求23所述的片上系统，其中，第一栅极接触件的下表面被布置为高于 切割的第二栅极线的上表面。
【专利摘要】提供了一种片上系统。所述片上系统(SoC)包括：第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接触件，形成在第一栅极线上；第三栅极接触件，形成在第三栅极线上；第一金属线，电连接第二栅极接触件和第三栅极接触件；以及第二金属线，电连接到第一栅极接触件。
【IPC分类】H01L29/423, H01L27/088
【公开号】CN105489643
【申请号】CN201510645551
【发明人】白尚训, 朴善暎, 吴祥奎, 金夏永, 都桢湖, 裴武奎, 李昇映
【申请人】三星电子株式会社
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】US20160099211
最新回复(0)