Igbt电荷存储层形成的方法和电荷存储型igbt的制作方法
Igbt电荷存储层形成的方法和电荷存储型igbt的制作方法
【技术领域】
[0001] 本发明设及半导体集成电路制造领域，特别设及一种IGBT的电荷存储层的制备工 艺方法。本发明还设及一种电荷存储型IGBT。
【背景技术】
[0002] 绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT)是由双极型 Ξ极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器 件，其中BJT-般采用能工作在高电压和高电流下的巨型晶体管(Giant Transistor，GTR) 也即电力晶体管；IGTB兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。非常适 合应用于直流电压为600V及W上的变流系统如交流电机、变频器、开关电源、照明电路、牵 引传动等领域。
[0003] 对于IGBT器件来讲，提高导通态的电流密度非常重要。目前业界有很多提高电流 密度的工艺方法。比较常见的有背面FS优化、正面IEGT结构及正面电荷存储层设计等等。
[0004] 饱和压降即VcE(sat)与关断损耗即Eoff是IGBT器件的重要两个参数，VcE(sat)与Eoff之 间存在一个权衡（trade-of f)，如何优化运个trade-of f成为优化IGBT器件的重要目标。
[000引引入电荷存储层（carrier stored,CS)结构，打破了传统的VCE(sat)与Eoff的tradeoff 关系 ，使其trade-of f 更加 的优化 ，从而实现了 更好的 IGBT 器件性能。
[0006] 如图1所示，N型衬底1是现有的电荷存储型IGBT即CS IGBT结构示意图；W沟槽栅 结构为例，包括N型轻渗杂的N型衬底1，在N型衬底1的栅极2区域形成有沟槽，在沟槽内侧表 面形成有栅氧化层3并填充有多晶娃栅，在N型衬底1的表面形成有P阱4，P阱4的底部形成有 N型渗杂的电荷存储层12，N型重渗杂的发射区6形成于P阱4中，P型重渗杂的注入区5形成于 接触孔底部并穿过发射区6和P阱4接触，介质层8覆盖在器件正面，正面金属层7通过接触孔 和底部的发射区6接触引出源极，源极同时作为P阱的引出电极;正面金属层7通过接触孔和 多晶娃栅接触引出栅极。N型衬底1的背面形成有N型重渗杂的场终止层9W及P型重渗杂的 集电区10,背面金属层11引出集电极。N型衬底1作为漂移区，电荷存储层12是娃衬底1中额 外在渗入N型杂质形成的，电荷存储层5作为空穴的势垒能够对空穴形成良好的阻挡从而提 高整个漂移区的载流子整体浓度，对漂移区实现了电导调制，能使VCEbat)降低；同时，电荷 存储层12改善了漂移区的载流子分布，在一定的VCEbat)条件下，可获得更小的关断时间，所 W能降低关断损耗Ecff。
[0007] 现有电荷存储型IGBT的制造方法中，电荷存储层12是通过憐注入之后将高溫推阱 形成，之后形成栅极结构W及P阱，W及后续源区等正面工艺。现有的形成电荷存储层的工 艺步骤为：1)截止环注入，推阱；2)光刻定义电荷存储层窗口；3)电荷存储层注入;4)去胶； 5)电荷存储层推阱;6)硬掩膜化ardmask)定义;7)沟槽刻蚀5.5~6.5μηι，形成栅极(trench) 区；8)硬掩膜去除。现有形成电荷存储层的方法，电荷存储层12会延伸整个P阱4的范围，电 荷存储层12的渗杂会影响到P阱4的渗杂，而P阱4的渗杂浓度确定了器件的开启电压(Vth)， 所W为了维持开启电压的正常，电荷存储层12的渗杂浓度要远低于P阱4,运样电荷存储层 12的渗杂浓度受限于P阱4的渗杂浓度，而电荷存储层12的较低渗杂浓度对优化VCE(sat)与 Eoff的trade-off关系的作用较弱;现有形成电荷存储层的方法，需要长时间使用推阱，Phos 扩散范围广，电荷存储效应比较弱；同时，Phos的扩散会影响Vth，Isc等参数的调整;而且， 现有电荷存储层的形成方法需要使用高能注入设备，W便把化0S打入较深的位置。可见，现 有方法形成电荷存储层，不仅其成本高，而且器件的性能存在较大的改进空间。
[0008] 同时，采用了现有电荷存储层形成方法制造的电荷存储型IGBT也会因该电荷存储 层的不足而限制了该IGBT的电流密度等性能参数，使电荷存储型IGBT性能的有进一步提升 的空间。
[0009] 因此，如何W更低的成本形成性能更为优越的IGBT的电荷存储层，便成为本发明 要解决的第一个问题。如何进一步提高电荷存储型IGBT的性能，便成为本发明要解决的第 二个问题。
[0010] 定义:本发明所述的沟槽是指在N型衬底的栅极区域刻蚀处来的，在沟槽内侧表面 形成栅氧化层并填充多晶娃栅后成为该器件的栅极。
【发明内容】
[0011] 本发明提供了一种IGBT电荷存储层形成的方法，该方法减少了光刻的次数，不需 采用高能量的注入设备，所得的电荷存储层也较为集中。
[0012] 本发明还提供了一种电荷存储型IGBT，该电荷存储型IGBT的电荷存储层集中，密 度大，电荷存储强。
[0013] 本发明提供的一种IGBT电荷存储层形成的方法，其步骤包括：
[0014] 1)形成截止环区。
[0015] 2)形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后 的硬掩膜。
[0016] 3)依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为电荷存储层的目标 深度。
[0017] 4)自对准注入电荷存储层，将离子准确注入到第一次刻蚀的沟槽的底部的表层。
[0018] 5)电荷存储层推阱，使电荷存储层扩散至预定范围。
[0019] 6)依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀 后沟槽的深度达到栅极所需的深度。
[0020] 7)去除硬掩膜。
[0021] 优选地，步骤2)包括，沉淀如触A的TE0S作为硬掩膜。
[0022] 优选地，在步骤4)中，注入的离子为憐，注入能量为25~55Kev，注入剂量为 化12cnr2~lE14cm- 2;进一步优选地，注入的能量为40kev，注入剂量为祀12cm-2~化13cnr2。
[0023] 优选地，在步骤5)中，推阱溫度为115°C，推阱时间为60min。
[0024] 优选地，步骤4)中第一次刻蚀的深度为3.5~4.5μπι;步骤6)中第二次刻蚀的深度 为1.5~2.5μηι。进一步优选地，步骤4)中第一次刻蚀的深度为4μηι;步骤6)中第二次刻蚀的 深度为化m。
[0025] 优选地，步骤7)中，采用湿法腐蚀掉所有硬掩膜氧化层
[0026] 本发明提供的一种电荷存储型IGBT，包括N型衬底21、栅极22、栅氧化层23、P阱24、 注入区25、发射区26、正面金属层27、介质层28、场终止层29、集电区210、背面金属层211和 电荷存储层212。其中，该电荷存储层212是采用本发明的制备方法制备的。
[0027] 现有工艺在注入电荷存储层时，需要把憐打入深达4~扣m的深度，必须采用高能 注入设备，注入能量可高达3~5Mev，需要光刻定义电荷存储窗口；而本发明提供的制备方 法仅需将憐打入娃层表面，所需注入能量可低达25~55kev，不需采用高能注入设备，也避 免了光刻定义电荷存储窗口的操作，方法更为简单，成本更低。
[0028] 本发明提供的电荷存储形成的工艺，可W将大量的离子预先集中于第一次刻蚀的 沟槽的底部表层，然后采用较为溫和的推阱条件形成电荷存储层，由此形成的电荷存储层 比较集中，厚度比较小，且其离子密度比较大，电荷存储效应强，明显不同于现有技术形成 的电荷存储层。本发明提供的电荷存储型IGBT采用该电荷存储层，其与现有的电荷存储型 IGBT存在明显的差异，不仅其导通态的电流密度更大，其饱和压降也更低。
【附图说明】
[0029] 图1:现有的电荷存储型IGBT结构示意图；
[0030] 图2:本发明提供的电荷存储型IGBT结构示意图；
[0031] 图3:本发明提供的IGBT电荷存储层形成的方法的流程图。
[0032] 对在说明书附图中用到的符号解释如下：
[0033] 现有的电荷存储型IGBT
[0034] N型衬底1 栅极2
[003引栅氧化层3 P阱4
[0036] 注入区5 发射区6
[0037] 正面金属层7 介质层8
[003引场终止层9 集电区10
[0039] 背面金属层11 电荷存储层12
[0040] 本发明提供的电荷存储型IGBT
[0041] N型衬底21 栅极22
[004引栅氧化层23 P阱24
[0043] 注入区25 发射区26
[0044] 正 面金属层27 介质层28
[004引场终止层29 集电区210
[0046] 背面金属层211 电荷存储层212
【具体实施方式】
[0047] 为使审查员对本发明的原理、功能和效果有更为明确的认识，现结合【附图说明】对 本发明采用实施例的方式解释如下：
[004引 实施例一：
[0049] -种IGBT电荷存储层形成的方法，包括如下步骤：
[0050] 1)提供一轻渗杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区。
[0051] 2)形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后 的硬掩膜。
[0052] 优选地，该硬掩膜的材料为TE0S，沉积的厚度为孤腑A。
[0053] 优选地，在本发明的其他实施例中，硬掩膜的材料不仅限于TE0S，其可W采用其他 可W达成相同功效的光刻胶;硬掩膜的厚度也不限于5000A，W能够达成硬掩膜的功能为 准。
[0054] 3)依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为3.5~4.5WI1。
[0055] 4)自对准电荷存储层注入，将离子准确注入到第一次刻蚀的沟槽的底部的表层。
[0056] 5)电荷存储层推阱，将电荷存储层扩散至预定范围。
[0057] 由于电荷存储层在推阱过程中，注入离子会在扩散的过程中使该电荷存储层的厚 度、电荷密度、与P阱的重叠程度等发生变化，该变化将最终导致包含该电荷存储层的IGBT 的性能的变化。因此，为了实现电荷存储型IGBT的特定性能，可W选用特定的推阱条件使该 电荷存储层扩散至特定范围，该范围是经探索得到的，即为该预定范围。
[0058] 6)依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀 后沟槽的深度达到栅极所需的深度。
[0059] 7)采用湿法腐蚀掉所有的硬掩膜氧化层。
[0060] 实施例二：
[0061] 一种IGBT电荷存储层形成的方法，其中，
[0062] 在步骤3)中，刻蚀的深度为4μηι，如此则该电荷存储层的中屯、的深度为4WI1。
[0063] 在步骤4)中，注入的离子为憐，注入的能量40kev，注入量为祀12cm-2~lE13cnf 2。
[0064] 在步骤5)中，推阱的溫度为115°C，推阱时间为60min。
[0065] 在步骤6)中，对沟槽进一步刻蚀，使沟槽的总深度为6μπι。
[0066] 通过本发明在制备电荷存储层时，可W通过调高或降低注入剂量来得到电荷存储 密度不同的电荷存储层;可W通过调整第一次刻蚀时的刻蚀深度来调整该电荷存储层的深 度位置;可W调整对电荷存储层的推阱的时间和溫度来调整该电荷存储层的扩散范围。因 此，本发明的制备电荷存储层的工艺，可W根据不同的工艺参数来调节电荷存储层的电荷 存储密度、位置和范围，进而实现对器件的调整优化。
[0067] 现有工艺在注入电荷存储层时，需要把憐打入深达4~扣m的深度，必须采用高能 注入设备，注入能量可高达3~5Mev，需要光刻定义电荷存储窗口；而本发明提供的IGBT电 荷存储层形成的工艺方法仅需将憐打入娃层表面，所需注入能量可低达25~55kev，不需采 用高能注入设备，也避免了光刻定义电荷存储窗口的操作，方法更为简单，成本更低。同时， 本发明提供的IGBT电荷存储层形成的工艺方法形成的电荷存储层比较集中，有利于器件的 优化调整。
[006引实施例
[0069] 一种新型的电荷存储型IGBT，包括:N型衬底21、栅极23、栅氧化层23、P阱24、注入 区25、发射区26、正面金属层27、介质层28、场终止层29、集电区210、背面金属层211和电何 存储层212。其中，该电荷存储层212是采用本发明提供的工艺方法制备的。
[0070] 本发明提供的电荷存储形成的方法，可W将大量的离子预先集中于第一次刻蚀的 沟槽的底部表层，然后采用较为溫和的推阱条件形成电荷存储层，由此形成的电荷存储层 比较集中，厚度比较小，且其离子密度比较大，电荷存储效应强，明显不同于现有技术形成 的电荷存储层。本发明提供的电荷存储型IGBT采用该电荷存储层，其与现有的电荷存储型 IGBT在电荷存储层上（请参见图1和图2)存在明显的差异，而且其导通态的电流密度更大， 其饱和压降也更低。
[0071] 本发明提供的电荷存储型IGBT的电荷存储层集中，离子密度大，与P阱的重叠小， 因此其导通态的电流密度大，饱和压降低，使电荷存储层的作用发挥到最大，实现电荷存储 层对VCE(sat)与Enff的权衡关系的最大限度的优化。
[0072] W上是通过具体实施例对本发明进行的详细的说明，其意在解释本发明，其内容 不是对本发明的限制。在不脱离本发明的原理的情况下，本领域的技术人员可W做出很多 变形和改进，运些也应视为本发明的保护范围。
【主权项】
1. 一种IGBT电荷存储层形成的方法，其特征在于，包括步骤如下： 1) 形成截止环区； 2) 形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后的硬 掩膜； 3) 依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为电荷存储层的目标深 度； 4) 自对准注入电荷存储层，将离子准确注入到第一次刻蚀的沟槽的底部的表层； 5) 电荷存储层推阱，使电荷存储层扩散至预定范围； 6) 依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀后沟 槽的深度达到栅极所需的深度； 7) 去除硬掩膜。2. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤1)包括:提供一 轻掺杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区。3. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，在步骤2)中，所述硬 掩膜的材料为TEOS，厚度为5000A。4. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中，注入的离 子为磷，注入能量为25~55Kev;注入剂量为IEl 2cm-2~IEHcnf2。5. 如权利要求4所述的IGBT电荷存储层形成的方法，其特征在于，注入能量为40Kev;注 入剂量为 5E12cm-2 ~lE13cm-2〇6. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤5)中，电荷存储 层推讲的温度为115°C，时间为60min。7. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中第一次刻蚀 的深度为3.5~4.5μηι;步骤6)中第二次刻蚀的深度为1.5~3.5μηι。8. 如权利要求7所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中第一次刻蚀 的深度为4μηι;步骤6)中第二次刻蚀的深度为2μηι。9. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，在步骤7)包括如下步 骤:湿法腐蚀掉所有硬掩膜氧化层。10. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于， 步骤1)包括:提供一轻掺杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区； 步骤2)包括:沉积5000Α的TEOS作为硬掩膜； 步骤3)中，第一次刻蚀的深度为4μηι; 步骤4)中，注入的离子为磷，注入能量为40Kev;注入计量为5E12cm-2~lE13cnf2; 步骤5)中，电荷存储层推阱的温度为115°C，时间为60min; 步骤6)中，第二次刻蚀的深度为2μηι; 步骤7)包括:湿法腐蚀掉所有硬掩膜氧化层。11. 一种电荷存储型IGBT，包括N型衬底、栅极、栅氧化层、P阱、注入区、发射区、正面金 属层、介质层、场终止层、集电区、背面金属层和电荷存储层，其特征在于，该电荷存储层是 通过权利要求1或9的方法制备的。
【专利摘要】本发明提供了一种IGBT电荷存储层形成的工艺方法，其步骤包括：形成截止环区；形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗；进行第一次沟槽刻蚀，深度为电荷存储层的目标深度；将离子准确注入到沟槽的底部的表层；电荷存储层推阱；对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀后沟槽的深度达到栅极所需的深度；去除硬掩膜。本发明的制备方法不需要采用高能注入设备，减少了光刻次数，且所制备得到的电荷存储层比较集中，其电荷存储密度大，电荷存储效应强，有利于器件的调整优化。本发明还提供了一种电荷存储型IGBT，其采用本发明提供的工艺方法制备的电荷存储层，其导通态的电流密度大，性能更为优越。
【IPC分类】H01L21/331, H01L29/739
【公开号】CN105489646
【申请号】CN201510973307
【发明人】马彪
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年12月22日
【技术领域】
[0001] 本发明设及半导体集成电路制造领域，特别设及一种IGBT的电荷存储层的制备工 艺方法。本发明还设及一种电荷存储型IGBT。
【背景技术】
[0002] 绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT)是由双极型 Ξ极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器 件，其中BJT-般采用能工作在高电压和高电流下的巨型晶体管(Giant Transistor，GTR) 也即电力晶体管；IGTB兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。非常适 合应用于直流电压为600V及W上的变流系统如交流电机、变频器、开关电源、照明电路、牵 引传动等领域。
[0003] 对于IGBT器件来讲，提高导通态的电流密度非常重要。目前业界有很多提高电流 密度的工艺方法。比较常见的有背面FS优化、正面IEGT结构及正面电荷存储层设计等等。
[0004] 饱和压降即VcE(sat)与关断损耗即Eoff是IGBT器件的重要两个参数，VcE(sat)与Eoff之 间存在一个权衡（trade-of f)，如何优化运个trade-of f成为优化IGBT器件的重要目标。
[000引引入电荷存储层（carrier stored,CS)结构，打破了传统的VCE(sat)与Eoff的tradeoff 关系 ，使其trade-of f 更加 的优化 ，从而实现了 更好的 IGBT 器件性能。
[0006] 如图1所示，N型衬底1是现有的电荷存储型IGBT即CS IGBT结构示意图；W沟槽栅 结构为例，包括N型轻渗杂的N型衬底1，在N型衬底1的栅极2区域形成有沟槽，在沟槽内侧表 面形成有栅氧化层3并填充有多晶娃栅，在N型衬底1的表面形成有P阱4，P阱4的底部形成有 N型渗杂的电荷存储层12，N型重渗杂的发射区6形成于P阱4中，P型重渗杂的注入区5形成于 接触孔底部并穿过发射区6和P阱4接触，介质层8覆盖在器件正面，正面金属层7通过接触孔 和底部的发射区6接触引出源极，源极同时作为P阱的引出电极;正面金属层7通过接触孔和 多晶娃栅接触引出栅极。N型衬底1的背面形成有N型重渗杂的场终止层9W及P型重渗杂的 集电区10,背面金属层11引出集电极。N型衬底1作为漂移区，电荷存储层12是娃衬底1中额 外在渗入N型杂质形成的，电荷存储层5作为空穴的势垒能够对空穴形成良好的阻挡从而提 高整个漂移区的载流子整体浓度，对漂移区实现了电导调制，能使VCEbat)降低；同时，电荷 存储层12改善了漂移区的载流子分布，在一定的VCEbat)条件下，可获得更小的关断时间，所 W能降低关断损耗Ecff。
[0007] 现有电荷存储型IGBT的制造方法中，电荷存储层12是通过憐注入之后将高溫推阱 形成，之后形成栅极结构W及P阱，W及后续源区等正面工艺。现有的形成电荷存储层的工 艺步骤为：1)截止环注入，推阱；2)光刻定义电荷存储层窗口；3)电荷存储层注入;4)去胶； 5)电荷存储层推阱;6)硬掩膜化ardmask)定义;7)沟槽刻蚀5.5~6.5μηι，形成栅极(trench) 区；8)硬掩膜去除。现有形成电荷存储层的方法，电荷存储层12会延伸整个P阱4的范围，电 荷存储层12的渗杂会影响到P阱4的渗杂，而P阱4的渗杂浓度确定了器件的开启电压(Vth)， 所W为了维持开启电压的正常，电荷存储层12的渗杂浓度要远低于P阱4,运样电荷存储层 12的渗杂浓度受限于P阱4的渗杂浓度，而电荷存储层12的较低渗杂浓度对优化VCE(sat)与 Eoff的trade-off关系的作用较弱;现有形成电荷存储层的方法，需要长时间使用推阱，Phos 扩散范围广，电荷存储效应比较弱；同时，Phos的扩散会影响Vth，Isc等参数的调整;而且， 现有电荷存储层的形成方法需要使用高能注入设备，W便把化0S打入较深的位置。可见，现 有方法形成电荷存储层，不仅其成本高，而且器件的性能存在较大的改进空间。
[0008] 同时，采用了现有电荷存储层形成方法制造的电荷存储型IGBT也会因该电荷存储 层的不足而限制了该IGBT的电流密度等性能参数，使电荷存储型IGBT性能的有进一步提升 的空间。
[0009] 因此，如何W更低的成本形成性能更为优越的IGBT的电荷存储层，便成为本发明 要解决的第一个问题。如何进一步提高电荷存储型IGBT的性能，便成为本发明要解决的第 二个问题。
[0010] 定义:本发明所述的沟槽是指在N型衬底的栅极区域刻蚀处来的，在沟槽内侧表面 形成栅氧化层并填充多晶娃栅后成为该器件的栅极。
【发明内容】
[0011] 本发明提供了一种IGBT电荷存储层形成的方法，该方法减少了光刻的次数，不需 采用高能量的注入设备，所得的电荷存储层也较为集中。
[0012] 本发明还提供了一种电荷存储型IGBT，该电荷存储型IGBT的电荷存储层集中，密 度大，电荷存储强。
[0013] 本发明提供的一种IGBT电荷存储层形成的方法，其步骤包括：
[0014] 1)形成截止环区。
[0015] 2)形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后 的硬掩膜。
[0016] 3)依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为电荷存储层的目标 深度。
[0017] 4)自对准注入电荷存储层，将离子准确注入到第一次刻蚀的沟槽的底部的表层。
[0018] 5)电荷存储层推阱，使电荷存储层扩散至预定范围。
[0019] 6)依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀 后沟槽的深度达到栅极所需的深度。
[0020] 7)去除硬掩膜。
[0021] 优选地，步骤2)包括，沉淀如触A的TE0S作为硬掩膜。
[0022] 优选地，在步骤4)中，注入的离子为憐，注入能量为25~55Kev，注入剂量为 化12cnr2~lE14cm- 2;进一步优选地，注入的能量为40kev，注入剂量为祀12cm-2~化13cnr2。
[0023] 优选地，在步骤5)中，推阱溫度为115°C，推阱时间为60min。
[0024] 优选地，步骤4)中第一次刻蚀的深度为3.5~4.5μπι;步骤6)中第二次刻蚀的深度 为1.5~2.5μηι。进一步优选地，步骤4)中第一次刻蚀的深度为4μηι;步骤6)中第二次刻蚀的 深度为化m。
[0025] 优选地，步骤7)中，采用湿法腐蚀掉所有硬掩膜氧化层
[0026] 本发明提供的一种电荷存储型IGBT，包括N型衬底21、栅极22、栅氧化层23、P阱24、 注入区25、发射区26、正面金属层27、介质层28、场终止层29、集电区210、背面金属层211和 电荷存储层212。其中，该电荷存储层212是采用本发明的制备方法制备的。
[0027] 现有工艺在注入电荷存储层时，需要把憐打入深达4~扣m的深度，必须采用高能 注入设备，注入能量可高达3~5Mev，需要光刻定义电荷存储窗口；而本发明提供的制备方 法仅需将憐打入娃层表面，所需注入能量可低达25~55kev，不需采用高能注入设备，也避 免了光刻定义电荷存储窗口的操作，方法更为简单，成本更低。
[0028] 本发明提供的电荷存储形成的工艺，可W将大量的离子预先集中于第一次刻蚀的 沟槽的底部表层，然后采用较为溫和的推阱条件形成电荷存储层，由此形成的电荷存储层 比较集中，厚度比较小，且其离子密度比较大，电荷存储效应强，明显不同于现有技术形成 的电荷存储层。本发明提供的电荷存储型IGBT采用该电荷存储层，其与现有的电荷存储型 IGBT存在明显的差异，不仅其导通态的电流密度更大，其饱和压降也更低。
【附图说明】
[0029] 图1:现有的电荷存储型IGBT结构示意图；
[0030] 图2:本发明提供的电荷存储型IGBT结构示意图；
[0031] 图3:本发明提供的IGBT电荷存储层形成的方法的流程图。
[0032] 对在说明书附图中用到的符号解释如下：
[0033] 现有的电荷存储型IGBT
[0034] N型衬底1 栅极2
[003引栅氧化层3 P阱4
[0036] 注入区5 发射区6
[0037] 正面金属层7 介质层8
[003引场终止层9 集电区10
[0039] 背面金属层11 电荷存储层12
[0040] 本发明提供的电荷存储型IGBT
[0041] N型衬底21 栅极22
[004引栅氧化层23 P阱24
[0043] 注入区25 发射区26
[0044] 正 面金属层27 介质层28
[004引场终止层29 集电区210
[0046] 背面金属层211 电荷存储层212
【具体实施方式】
[0047] 为使审查员对本发明的原理、功能和效果有更为明确的认识，现结合【附图说明】对 本发明采用实施例的方式解释如下：
[004引 实施例一：
[0049] -种IGBT电荷存储层形成的方法，包括如下步骤：
[0050] 1)提供一轻渗杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区。
[0051] 2)形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后 的硬掩膜。
[0052] 优选地，该硬掩膜的材料为TE0S，沉积的厚度为孤腑A。
[0053] 优选地，在本发明的其他实施例中，硬掩膜的材料不仅限于TE0S，其可W采用其他 可W达成相同功效的光刻胶;硬掩膜的厚度也不限于5000A，W能够达成硬掩膜的功能为 准。
[0054] 3)依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为3.5~4.5WI1。
[0055] 4)自对准电荷存储层注入，将离子准确注入到第一次刻蚀的沟槽的底部的表层。
[0056] 5)电荷存储层推阱，将电荷存储层扩散至预定范围。
[0057] 由于电荷存储层在推阱过程中，注入离子会在扩散的过程中使该电荷存储层的厚 度、电荷密度、与P阱的重叠程度等发生变化，该变化将最终导致包含该电荷存储层的IGBT 的性能的变化。因此，为了实现电荷存储型IGBT的特定性能，可W选用特定的推阱条件使该 电荷存储层扩散至特定范围，该范围是经探索得到的，即为该预定范围。
[0058] 6)依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀 后沟槽的深度达到栅极所需的深度。
[0059] 7)采用湿法腐蚀掉所有的硬掩膜氧化层。
[0060] 实施例二：
[0061] 一种IGBT电荷存储层形成的方法，其中，
[0062] 在步骤3)中，刻蚀的深度为4μηι，如此则该电荷存储层的中屯、的深度为4WI1。
[0063] 在步骤4)中，注入的离子为憐，注入的能量40kev，注入量为祀12cm-2~lE13cnf 2。
[0064] 在步骤5)中，推阱的溫度为115°C，推阱时间为60min。
[0065] 在步骤6)中，对沟槽进一步刻蚀，使沟槽的总深度为6μπι。
[0066] 通过本发明在制备电荷存储层时，可W通过调高或降低注入剂量来得到电荷存储 密度不同的电荷存储层;可W通过调整第一次刻蚀时的刻蚀深度来调整该电荷存储层的深 度位置;可W调整对电荷存储层的推阱的时间和溫度来调整该电荷存储层的扩散范围。因 此，本发明的制备电荷存储层的工艺，可W根据不同的工艺参数来调节电荷存储层的电荷 存储密度、位置和范围，进而实现对器件的调整优化。
[0067] 现有工艺在注入电荷存储层时，需要把憐打入深达4~扣m的深度，必须采用高能 注入设备，注入能量可高达3~5Mev，需要光刻定义电荷存储窗口；而本发明提供的IGBT电 荷存储层形成的工艺方法仅需将憐打入娃层表面，所需注入能量可低达25~55kev，不需采 用高能注入设备，也避免了光刻定义电荷存储窗口的操作，方法更为简单，成本更低。同时， 本发明提供的IGBT电荷存储层形成的工艺方法形成的电荷存储层比较集中，有利于器件的 优化调整。
[006引实施例
[0069] 一种新型的电荷存储型IGBT，包括:N型衬底21、栅极23、栅氧化层23、P阱24、注入 区25、发射区26、正面金属层27、介质层28、场终止层29、集电区210、背面金属层211和电何 存储层212。其中，该电荷存储层212是采用本发明提供的工艺方法制备的。
[0070] 本发明提供的电荷存储形成的方法，可W将大量的离子预先集中于第一次刻蚀的 沟槽的底部表层，然后采用较为溫和的推阱条件形成电荷存储层，由此形成的电荷存储层 比较集中，厚度比较小，且其离子密度比较大，电荷存储效应强，明显不同于现有技术形成 的电荷存储层。本发明提供的电荷存储型IGBT采用该电荷存储层，其与现有的电荷存储型 IGBT在电荷存储层上（请参见图1和图2)存在明显的差异，而且其导通态的电流密度更大， 其饱和压降也更低。
[0071] 本发明提供的电荷存储型IGBT的电荷存储层集中，离子密度大，与P阱的重叠小， 因此其导通态的电流密度大，饱和压降低，使电荷存储层的作用发挥到最大，实现电荷存储 层对VCE(sat)与Enff的权衡关系的最大限度的优化。
[0072] W上是通过具体实施例对本发明进行的详细的说明，其意在解释本发明，其内容 不是对本发明的限制。在不脱离本发明的原理的情况下，本领域的技术人员可W做出很多 变形和改进，运些也应视为本发明的保护范围。
【主权项】
1. 一种IGBT电荷存储层形成的方法，其特征在于，包括步骤如下： 1) 形成截止环区； 2) 形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗，得到定义后的硬 掩膜； 3) 依照步骤2)所得硬掩膜进行第一次沟槽刻蚀，刻蚀的深度为电荷存储层的目标深 度； 4) 自对准注入电荷存储层，将离子准确注入到第一次刻蚀的沟槽的底部的表层； 5) 电荷存储层推阱，使电荷存储层扩散至预定范围； 6) 依照步骤2)所得硬掩膜，对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀后沟 槽的深度达到栅极所需的深度； 7) 去除硬掩膜。2. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤1)包括:提供一 轻掺杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区。3. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，在步骤2)中，所述硬 掩膜的材料为TEOS，厚度为5000A。4. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中，注入的离 子为磷，注入能量为25~55Kev;注入剂量为IEl 2cm-2~IEHcnf2。5. 如权利要求4所述的IGBT电荷存储层形成的方法，其特征在于，注入能量为40Kev;注 入剂量为 5E12cm-2 ~lE13cm-2〇6. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤5)中，电荷存储 层推讲的温度为115°C，时间为60min。7. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中第一次刻蚀 的深度为3.5~4.5μηι;步骤6)中第二次刻蚀的深度为1.5~3.5μηι。8. 如权利要求7所述的IGBT电荷存储层形成的方法，其特征在于，步骤4)中第一次刻蚀 的深度为4μηι;步骤6)中第二次刻蚀的深度为2μηι。9. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于，在步骤7)包括如下步 骤:湿法腐蚀掉所有硬掩膜氧化层。10. 如权利要求1所述的IGBT电荷存储层形成的方法，其特征在于， 步骤1)包括:提供一轻掺杂的N型半导体衬底，注入截止环，然后推阱，形成截止环区； 步骤2)包括:沉积5000Α的TEOS作为硬掩膜； 步骤3)中，第一次刻蚀的深度为4μηι; 步骤4)中，注入的离子为磷，注入能量为40Kev;注入计量为5E12cm-2~lE13cnf2; 步骤5)中，电荷存储层推阱的温度为115°C，时间为60min; 步骤6)中，第二次刻蚀的深度为2μηι; 步骤7)包括:湿法腐蚀掉所有硬掩膜氧化层。11. 一种电荷存储型IGBT，包括N型衬底、栅极、栅氧化层、P阱、注入区、发射区、正面金 属层、介质层、场终止层、集电区、背面金属层和电荷存储层，其特征在于，该电荷存储层是 通过权利要求1或9的方法制备的。
【专利摘要】本发明提供了一种IGBT电荷存储层形成的工艺方法，其步骤包括：形成截止环区；形成硬掩膜，光刻定义出栅极区，对栅极硬掩膜刻蚀，并去胶清洗；进行第一次沟槽刻蚀，深度为电荷存储层的目标深度；将离子准确注入到沟槽的底部的表层；电荷存储层推阱；对第一次沟槽刻蚀所得沟槽进行第二次刻蚀，使刻蚀后沟槽的深度达到栅极所需的深度；去除硬掩膜。本发明的制备方法不需要采用高能注入设备，减少了光刻次数，且所制备得到的电荷存储层比较集中，其电荷存储密度大，电荷存储效应强，有利于器件的调整优化。本发明还提供了一种电荷存储型IGBT，其采用本发明提供的工艺方法制备的电荷存储层，其导通态的电流密度大，性能更为优越。
【IPC分类】H01L21/331, H01L29/739
【公开号】CN105489646
【申请号】CN201510973307
【发明人】马彪
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月13日
【申请日】2015年12月22日
最新回复(0)