一种免绑线的cob生产工艺的制作方法
一种免绑线的cob生产工艺的制作方法
【技术领域】
[0001]本发明涉及LED封装技术，具体是一种免绑线的C0B生产工艺。
【背景技术】
[0002]C0B就是LED芯片直接贴在高反光率的镜面金属基板上的高光效集成面光源技术，此技术剔除了支架概念，无电镀、无回流焊、无贴片工序，因此工序减少近三分之一，成本也节约了三分之一。目前市场上的C0B—般采用正装芯片，正装芯片就是芯片电极位于芯片正面的芯片，生产方法为:首先使用固晶胶将芯片固定在基板上，然后烘烤2个小时，再使用金属键合线将芯片正面的电极与基板线路连通，最后通电检验芯片是否正常发光。这种生产方法存在生产效率低、稳定可靠性差、成本高、对辅材及生产设备要求高、散热处理难度大等缺陷。
【发明内容】
[0003]本发明的目的在于提供一种免绑线的C0B生产工艺，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本发明提供如下技术方案:
[0005]一种免绑线的C0B生产工艺，其步骤如下:
[0006]第一步:将锡膏印刷到基板的焊盘上；
[0007]第二步:检查锡膏是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步；
[0008]第三步:将芯片放置在基板上，且芯片电极位置与锡膏的位置相对应，多个芯片均匀排布形成发光区域；
[0009]第四步:检查芯片的位置与基板焊盘的位置是否对准，若芯片的位置与基板焊盘的位置没有对准，重复第三步，否则，进行下一步；
[0010]第五步:高温热熔锡膏，使芯片与基板熔接固定；
[0011]第六步:通电检验芯片是否正常发光，若芯片正常发光，进行下一步，若芯片无法正常发光，重复第二步和第四步，进过处理后，若芯片正常发光，进行下一步，若芯片仍然不能正常发光，则废弃；
[0012]第七步:在发光区域外围围设坝边，并放入烤箱烘烤；
[0013]第八步:在坝边所围的发光区域内灌装封装液，并放入烤箱烘烤。
[0014]作为本发明进一步的方案:所述芯片为倒装芯片。
[0015]作为本发明再进一步的方案:所述封装液为荧光粉和硅胶的调和物。
[0016]与现有技术相比，本发明的有益效果是:1、减少了使用金属键合线将芯片正面的电极与基板线路连通这一绑线工序，大大提高了生产效率，有效缩短生产周期；2、传统的C0B，其芯片电极与基板电路通过金属键合线连接，稳定可靠性差，该免绑线的C0B生产工艺中芯片电极与基板电路通过锡膏热熔连接，抗机械力及热胀冷缩力性能大大提高，对应恶劣环境(高温、高湿、振动大等)的适应能力大大提升，稳定可靠性强；3、省去了金属键合线这一昂贵的材料，大大的降低了物料成本；4、此工艺类似于SMT的加工方式，灵活方便，不需要对辅材有过多的苛刻要求；5、锡膏导热性能远优于固晶胶水，有效的降低了产品热阻。
【附图说明】
[0017]图1为免绑线的C0B的结构示意图。
[0018]图中:1_锡霄、2_芯片、3_基板、4_现边、5_封装液。
【具体实施方式】
[0019]下面结合【具体实施方式】对本专利的技术方案作进一步详细地说明。
[0020]图1为免绑线的C0B的结构示意图，所述免绑线的C0B，包括锡膏1、芯片2、基板3和坝边4 ;所述坝边4设在基板3上，且坝边4在基板3上所围成的区域为发光区域，所述芯片2为倒装芯片，倒转芯片即芯片电极位于芯片底部的芯片，多个芯片2均匀设在发光区域内，且芯片2通过锡膏1电连接基板3，坝边4所围成的发光区域内灌装有封装液5，所述封装液5为荧光粉和硅胶的调和物。
[0021]所述免绑线的C0B生产工艺如下:
[0022]第一步:将锡膏1印刷到基板3的焊盘上；
[0023]第二步:检查锡膏1是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步；
[0024]第三步:将芯片2放置在基板3上，多个芯片2均匀排布形成发光区域，且芯片2电极位置与锡膏1的位置相对应；
[0025]第四步:检查芯片2的位置与基板3焊盘的位置是否对准，若芯片2的位置与基板3焊盘的位置没有对准，重复第三步，否则，进行下一步；
[0026]第五步:高温热熔锡膏1，使芯片2与基板3熔接固定；
[0027]第六步:通电检验芯片2是否正常发光，若芯片2正常发光，进行下一步，若芯片2无法正常发光，重复第二步和第四步，进过处理后，若芯片2正常发光，进行下一步，若芯片2仍然不能正常发光，则废弃；
[0028]第七步:在发光区域外围围设坝边4，并放入烤箱烘烤；
[0029]第八步:在坝边4所围的发光区域内灌装封装液5，并放入烤箱烘烤，封装液5为荧光粉和硅胶的调和物。
[0030]所述免绑线的C0B生产工艺具有以下优势:1、减少了使用金属键合线将芯片正面的电极与基板线路连通这一绑线工序，大大提高了生产效率，有效缩短生产周期；2、传统的C0B，其芯片电极与基板电路通过金属键合线连接，稳定可靠性差，该免绑线的C0B生产工艺中芯片2电极与基板3电路通过锡膏1热熔连接，抗机械力及热胀冷缩力性能大大提高，对应恶劣环境(高温、高湿、振动大等)的适应能力大大提升，稳定可靠性强；3、省去了金属键合线这一昂贵的材料，大大的降低了物料成本；4、此工艺类似于SMT的加工方式，灵活方便，不需要对辅材有过多的苛刻要求；5、锡膏导热性能远优于固晶胶水，有效的降低了产品热阻。
[0031]上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。
【主权项】
1.一种免绑线的COB生产工艺，其特征在于: 第一步:将锡膏(1)印刷到基板(3)的焊盘上； 第二步:检查锡膏(1)是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步； 第三步:将芯片(2)放置在基板(3)上，且芯片(2)电极位置与锡膏(1)的位置相对应，多个芯片(2)均匀排布形成发光区域； 第四步:检查芯片(2)的位置与基板(3)焊盘的位置是否对准，若芯片(2)的位置与基板(3)焊盘的位置没有对准，重复第三步，否则，进行下一步； 第五步:高温热熔锡膏(1)，使芯片(2)与基板(3)熔接固定； 第六步:通电检验芯片(2)是否正常发光，若芯片(2)正常发光，进行下一步，若芯片(2)无法正常发光，重复第二步和第四步，进过处理后，若芯片(2)正常发光，进行下一步，若芯片(2)仍然不能正常发光，则废弃； 第七步:在发光区域外围围设坝边(4)，并放入烤箱烘烤； 第八步:在坝边4所围的发光区域内灌装封装液5，并放入烤箱烘烤。2.根据权利要求1所述的免绑线的COB生产工艺，其特征在于:所述芯片(2)为倒装芯片。3.根据权利要求1或2所述的免绑线的COB生产工艺，其特征在于:所述封装液(5)为荧光粉和硅胶的调和物。
【专利摘要】本发明公开了一种免绑线的COB生产工艺，其步骤为：第一步：将锡膏印刷到基板的焊盘上；第二步：检查锡膏是否有漏固或少锡缺锡；第三步：将芯片放置在基板上，且芯片电极位置与锡膏的位置相对应，多个芯片均匀排布形成发光区域；第四步：检查芯片的位置与基板焊盘的位置是否对准；第五步：高温热熔锡膏，使芯片与基板熔接固定；第六步：通电检验芯片是否正常发光；第七步：在发光区域外围围设坝边，并放入烤箱烘烤；第八步：在坝边所围的发光区域内灌装封装液，并放入烤箱烘烤；该工艺减少了绑线工序，大大提高了生产效率，有效缩短生产周期，且芯片电极与基板电路通过锡膏热熔连接，稳定可靠性强。
【IPC分类】H01L33/48, H01L21/60, H01L33/62
【公开号】CN105489734
【申请号】CN201510166843
【发明人】郭垣成
【申请人】郭垣成
【公开日】2016年4月13日
【申请日】2015年4月10日
【技术领域】
[0001]本发明涉及LED封装技术，具体是一种免绑线的C0B生产工艺。
【背景技术】
[0002]C0B就是LED芯片直接贴在高反光率的镜面金属基板上的高光效集成面光源技术，此技术剔除了支架概念，无电镀、无回流焊、无贴片工序，因此工序减少近三分之一，成本也节约了三分之一。目前市场上的C0B—般采用正装芯片，正装芯片就是芯片电极位于芯片正面的芯片，生产方法为:首先使用固晶胶将芯片固定在基板上，然后烘烤2个小时，再使用金属键合线将芯片正面的电极与基板线路连通，最后通电检验芯片是否正常发光。这种生产方法存在生产效率低、稳定可靠性差、成本高、对辅材及生产设备要求高、散热处理难度大等缺陷。
【发明内容】
[0003]本发明的目的在于提供一种免绑线的C0B生产工艺，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本发明提供如下技术方案:
[0005]一种免绑线的C0B生产工艺，其步骤如下:
[0006]第一步:将锡膏印刷到基板的焊盘上；
[0007]第二步:检查锡膏是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步；
[0008]第三步:将芯片放置在基板上，且芯片电极位置与锡膏的位置相对应，多个芯片均匀排布形成发光区域；
[0009]第四步:检查芯片的位置与基板焊盘的位置是否对准，若芯片的位置与基板焊盘的位置没有对准，重复第三步，否则，进行下一步；
[0010]第五步:高温热熔锡膏，使芯片与基板熔接固定；
[0011]第六步:通电检验芯片是否正常发光，若芯片正常发光，进行下一步，若芯片无法正常发光，重复第二步和第四步，进过处理后，若芯片正常发光，进行下一步，若芯片仍然不能正常发光，则废弃；
[0012]第七步:在发光区域外围围设坝边，并放入烤箱烘烤；
[0013]第八步:在坝边所围的发光区域内灌装封装液，并放入烤箱烘烤。
[0014]作为本发明进一步的方案:所述芯片为倒装芯片。
[0015]作为本发明再进一步的方案:所述封装液为荧光粉和硅胶的调和物。
[0016]与现有技术相比，本发明的有益效果是:1、减少了使用金属键合线将芯片正面的电极与基板线路连通这一绑线工序，大大提高了生产效率，有效缩短生产周期；2、传统的C0B，其芯片电极与基板电路通过金属键合线连接，稳定可靠性差，该免绑线的C0B生产工艺中芯片电极与基板电路通过锡膏热熔连接，抗机械力及热胀冷缩力性能大大提高，对应恶劣环境(高温、高湿、振动大等)的适应能力大大提升，稳定可靠性强；3、省去了金属键合线这一昂贵的材料，大大的降低了物料成本；4、此工艺类似于SMT的加工方式，灵活方便，不需要对辅材有过多的苛刻要求；5、锡膏导热性能远优于固晶胶水，有效的降低了产品热阻。
【附图说明】
[0017]图1为免绑线的C0B的结构示意图。
[0018]图中:1_锡霄、2_芯片、3_基板、4_现边、5_封装液。
【具体实施方式】
[0019]下面结合【具体实施方式】对本专利的技术方案作进一步详细地说明。
[0020]图1为免绑线的C0B的结构示意图，所述免绑线的C0B，包括锡膏1、芯片2、基板3和坝边4 ;所述坝边4设在基板3上，且坝边4在基板3上所围成的区域为发光区域，所述芯片2为倒装芯片，倒转芯片即芯片电极位于芯片底部的芯片，多个芯片2均匀设在发光区域内，且芯片2通过锡膏1电连接基板3，坝边4所围成的发光区域内灌装有封装液5，所述封装液5为荧光粉和硅胶的调和物。
[0021]所述免绑线的C0B生产工艺如下:
[0022]第一步:将锡膏1印刷到基板3的焊盘上；
[0023]第二步:检查锡膏1是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步；
[0024]第三步:将芯片2放置在基板3上，多个芯片2均匀排布形成发光区域，且芯片2电极位置与锡膏1的位置相对应；
[0025]第四步:检查芯片2的位置与基板3焊盘的位置是否对准，若芯片2的位置与基板3焊盘的位置没有对准，重复第三步，否则，进行下一步；
[0026]第五步:高温热熔锡膏1，使芯片2与基板3熔接固定；
[0027]第六步:通电检验芯片2是否正常发光，若芯片2正常发光，进行下一步，若芯片2无法正常发光，重复第二步和第四步，进过处理后，若芯片2正常发光，进行下一步，若芯片2仍然不能正常发光，则废弃；
[0028]第七步:在发光区域外围围设坝边4，并放入烤箱烘烤；
[0029]第八步:在坝边4所围的发光区域内灌装封装液5，并放入烤箱烘烤，封装液5为荧光粉和硅胶的调和物。
[0030]所述免绑线的C0B生产工艺具有以下优势:1、减少了使用金属键合线将芯片正面的电极与基板线路连通这一绑线工序，大大提高了生产效率，有效缩短生产周期；2、传统的C0B，其芯片电极与基板电路通过金属键合线连接，稳定可靠性差，该免绑线的C0B生产工艺中芯片2电极与基板3电路通过锡膏1热熔连接，抗机械力及热胀冷缩力性能大大提高，对应恶劣环境(高温、高湿、振动大等)的适应能力大大提升，稳定可靠性强；3、省去了金属键合线这一昂贵的材料，大大的降低了物料成本；4、此工艺类似于SMT的加工方式，灵活方便，不需要对辅材有过多的苛刻要求；5、锡膏导热性能远优于固晶胶水，有效的降低了产品热阻。
[0031]上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。
【主权项】
1.一种免绑线的COB生产工艺，其特征在于: 第一步:将锡膏(1)印刷到基板(3)的焊盘上； 第二步:检查锡膏(1)是否有漏固或少锡缺锡，若有漏固或少锡缺锡现象，重复第一步，否则，进行下一步； 第三步:将芯片(2)放置在基板(3)上，且芯片(2)电极位置与锡膏(1)的位置相对应，多个芯片(2)均匀排布形成发光区域； 第四步:检查芯片(2)的位置与基板(3)焊盘的位置是否对准，若芯片(2)的位置与基板(3)焊盘的位置没有对准，重复第三步，否则，进行下一步； 第五步:高温热熔锡膏(1)，使芯片(2)与基板(3)熔接固定； 第六步:通电检验芯片(2)是否正常发光，若芯片(2)正常发光，进行下一步，若芯片(2)无法正常发光，重复第二步和第四步，进过处理后，若芯片(2)正常发光，进行下一步，若芯片(2)仍然不能正常发光，则废弃； 第七步:在发光区域外围围设坝边(4)，并放入烤箱烘烤； 第八步:在坝边4所围的发光区域内灌装封装液5，并放入烤箱烘烤。2.根据权利要求1所述的免绑线的COB生产工艺，其特征在于:所述芯片(2)为倒装芯片。3.根据权利要求1或2所述的免绑线的COB生产工艺，其特征在于:所述封装液(5)为荧光粉和硅胶的调和物。
【专利摘要】本发明公开了一种免绑线的COB生产工艺，其步骤为：第一步：将锡膏印刷到基板的焊盘上；第二步：检查锡膏是否有漏固或少锡缺锡；第三步：将芯片放置在基板上，且芯片电极位置与锡膏的位置相对应，多个芯片均匀排布形成发光区域；第四步：检查芯片的位置与基板焊盘的位置是否对准；第五步：高温热熔锡膏，使芯片与基板熔接固定；第六步：通电检验芯片是否正常发光；第七步：在发光区域外围围设坝边，并放入烤箱烘烤；第八步：在坝边所围的发光区域内灌装封装液，并放入烤箱烘烤；该工艺减少了绑线工序，大大提高了生产效率，有效缩短生产周期，且芯片电极与基板电路通过锡膏热熔连接，稳定可靠性强。
【IPC分类】H01L33/48, H01L21/60, H01L33/62
【公开号】CN105489734
【申请号】CN201510166843
【发明人】郭垣成
【申请人】郭垣成
【公开日】2016年4月13日
【申请日】2015年4月10日
最新回复(0)