相变化记忆体及其制造方法
相变化记忆体及其制造方法
【技术领域】
[0001 ]本发明是有关于一种相变化记忆体及其制造方法。
【背景技术】
[0002]计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包括加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提供更高的写入速度及更好的可靠度一直是记忆体制造商努力的目标。
【发明内容】
[0003]本发明的一方面是提供一种相变化记忆体的制造方法，此方法能够形成更小宽度的加热元件，并让相变化元件更快速地发生晶相变化，而且能够有效的提高生产制程的良率。此方法包括以下的操作:(i)形成一第一导电接触结构贯穿一第一介电层；(ii)形成一图案化加热材料层覆盖第一导电接触结构的一顶面及一部分的第一介电层；(iii)形成一第二介电层覆盖图案化加热材料层；(iv)形成一第一凹口贯穿第二介电层及图案化加热材料层，其中第一凹口将图案化加热材料层断开而形成一第一加热元件以及一第二加热元件，且第一加热元件的一底面接触第一导电接触结构的顶面；以及(V)形成一相变化元件于第一凹口中且相变化元件接触第一加热元件的一边缘及第二加热元件的一边缘。
[0004]在某些实施方式中，上述方法可进一步包括以下操作:(vi)形成一第三介电层覆盖相变化元件及第二介电层；(vii)形成一第二凹口贯穿第三介电层及第二介电层以暴露出第二加热元件的一部分；以及(viii)形成一第二导电接触结构于第二凹口中以及第三介电层上，其中第二导电接触结构的一底面接触第二加热元件的所述部分。
[0005]在某些实施方式中，上述第一凹口进一步延伸至第一介电层中。
[0006]在某些实施方式中，在形成第一凹口之后，还包括:蚀刻第一凹口内的第一介电层的一侧壁以及第二介电层的一侧壁，使第一加热元件的边缘凸出第一介电层的侧壁以及第二介电层的侧壁。
[0007]在某些实施方式中，第一加热元件的边缘凸出第一介电层的侧壁或第二介电层的侧壁的长度约为第一加热元件的厚度的1/5至1/20、1/5至1/15、1/8至1/15、或1/10至1/12。
[0008]在某些实施方式中，上述操作(ii)形成图案化加热材料层的操作包括以下步骤:(a)形成一加热材料层于第一导电接触结构及第一介电层上；(b)形成一图案化遮罩于加热材料层上；(c)蚀刻加热材料层，而将图案化遮罩的一图案移转至加热材料层，以形成一图案化加热材料层；以及(d)移除图案化遮罩。
[0009]在某些实施方式中，于形成该图案化加热材料层的操作中，上述图案化加热材料层具有一矩形的上视图案。在某些实施方式中，于形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部以及一颈部桥接第一宽部与第二宽部，且第一宽部的宽度及第二宽部的宽度大于窄部的宽度;且其中形成第一凹口的操作包含移除颈部的一部分，而断开图案化加热材料层。在某些实施方式中，于形成该图案化加热材料层的操作中，图案化加热材料层包括一第一宽部、一第二宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部桥接第一宽部与第二宽部，第一宽部的宽度及第二宽部的宽度大于第一窄部的宽度以及第二窄部的宽度;且其中形成第一凹口的操作包含移除第一窄部的一部分及第二窄部的一部分，而断开该图案化加热材料层。
[0010]在某些实施方式中，上述图案化加热材料层包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。上述电阻率差值可为3倍至80倍、3倍至70倍、3倍至60倍、3倍至50倍、3倍至40倍、3倍至30倍、3倍至20倍、或3倍至10倍。
[0011]本发明的另一方面是提供一种相变化记忆体，此相变化记忆体包括一第一导电接触结构、一第一加热元件、一第二加热元件、一相变化元件以及一第二导电接触结构。第一加热元件位于第一导电接触结构的一顶面上，且从顶面横向延伸至超越顶面的一位置。第二加热元件在与位置实质上相同的一高度上横向延伸，且第二加热元件与第一加热元件间隔一间距。相变化元件配置于第一加热元件与第二加热元件之间的间距。相变化元件包含一第一侧壁以及一第二侧壁，分别接触第一加热元件的一边缘及第二加热元件的一边缘。第二导电接触结构接触且配置于第二加热元件上。
[0012]在某些实施方式中，第一加热元件及第二加热元件各自具有一矩形的上视图案。
[0013]在某些实施方式中，第一加热元件包含一宽部以及一窄部，宽部及窄部在上述高度上横向延伸，且宽部的一宽度大于窄部的一宽度，其中宽部位于第一导电接触结构的顶面上，窄部从宽部延伸到相变化元件的第一侧壁。
[0014]在某些实施方式中，第一加热元件包含一宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部从宽部延伸到相变化元件的第一侧壁。
[0015]在某些实施方式中，第一加热元件的一厚度为2至40nm。
[0016]在某些实施方式中，第一加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0017]在某些实施方式中，上述电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0018]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁。
[0019]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁的一长度为第一加热元件的一厚度的1/5至1/20。
[0020]根据本发明的另外某些实施方式，一种相变化记忆体包括一第一导电接触结构、一加热元件、一相变化元件以及一第二导电接触结构。加热元件包含一宽部以及一第一窄部，其中宽部位于第一导电接触结构的一顶面上，第一窄部从宽部横向延伸出顶面，且宽部的一宽度大于第一窄部的一宽度。相变化元件包含一侧壁，此侧壁实体接触加热元件的第一窄部。第二导电接触结构配置于相变化元件上，且接触相变化元件的一顶面。
[0021]在某些实施方式中，加热元件还包含一第二窄部，第二窄部由宽部横向延伸至相变化元件的侧壁，其中第二窄部的一宽度实质上等于第一窄部的宽度。
[0022]在某些实施方式中，第二窄部实质上平行第一窄部，且第二窄部的一长度实质上等于第一窄部的一长度。
[0023]在某些实施方式中，加热元件的一厚度为2至40nm。
[0024]在某些实施方式中，加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0025]在某些实施方式中，电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0026]在某些实施方式中，加热元件的第一窄部的一端嵌入相变化元件的侧壁。
[0027]在某些实施方式中，第一窄部的端嵌入相变化元件的侧壁的一长度为加热元件的一厚度的1/5至1/20。
【附图说明】
[0028]图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法的流程图；
[0029]图1B绘示本发明某些实施方式的制造相变化记忆体的方法的其他操作的流程图；
[0030]图1C绘示实现图1A中操作20的步骤流程图；
[0031]图2厶、3八、4厶、5厶、6厶、78、8厶、9厶、1(^、108、12、13、16厶及17八绘示本发明各种实施方式在不同制程阶段的上视图；
[0032]图28、38、48、58、68、7厶、88、98、10(:、11厶、118、14厶、15厶及168绘示本发明各种实施方式在不同制程阶段中沿线段A-A’的剖面示意图；
[0033]图14B、15B及17B绘示本发明各种实施方式在不同制程阶段中沿线段B-B’的剖面示意图；
[0034]图14C绘示图14B中的区域C的局部放大图。
【具体实施方式】
[0035]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
[0036]在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
[0037]在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包括其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
[0038]本发明的各种实施方式是提供一种制造相变化记忆体的方法。图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法1的流程图。方法1包括操作10、操作20、操作
30、操作40以及操作50。
[0039]虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是 这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包括数个子步骤或动作。
[0040]实施方式1
[0041]在图1A的操作10中，形成第一导电接触结构贯穿第一介电层。图2A绘示本发明某些实施方式在执行操作10的上视示意图，图2B绘示图2A中沿线段A-A’的剖面示意图。如图2A及图2B所示，在第一介电层111中形成第一导电接触结构120，第一导电接触结构120贯穿第一介电层111。
[0042]在某些实施方式中，第一介电层111可形成于一半导体基材(未绘示)上，半导体基材可包括掺杂或未掺杂的硅晶圆、或半导体上绝缘体(SOI)基材、或类似的半导体材料。在某些实施中，主动元件包括N型金属氧化物半导体(NM0S)元件、P型金属氧化物半导体(PM0S)元件或互补式金属氧化物半导体(CMOS)元件或类似的元件。在某些实施方式中，主动元件包括栅极、源极区域和漏极区域。在某些实施例中，半导体基材还包括至少一个浅沟渠隔离结构，用以隔离两个主动元件之间的漏极区域。
[0043]在某些实施例中，第一介电层111可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第一介电层111也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0044]在某些实施例中，第一导电接触结构120可例如为包括钨(W)材料的金属通孔结构，第一导电接触结构120也可是其他的金属材料。
[0045]在操作20中，形成图案化加热材料层覆盖第一导电接触结构的顶面及部分的第一介电层。本发明提供多种具体的实施方式来实现操作20，图1C绘示本发明某些实施方式的进行操作20的详细步骤流程图，操作20包括步骤21、步骤22、步骤23及步骤24，图3A、3B、4A及4B绘示本实施方式的操作20在不同步骤阶段的上视及剖面示意图，其中图3A及图4A为上视示意图，图3B及图4B为沿线段A-A’的剖面示意图。虽然下文中利用一系列的步骤来说明在此揭露的方法或操作，但是这些步骤所示的顺序不应被解释为本发明的限制。例如，某些步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个步骤可以包括数个子步骤或动作。有多种方式可实现操作20，本发明的操作20不限于图1C绘示的步骤21、步骤22、步骤23及步骤24。
[0046]在图1C的步骤21中，形成加热材料层130’于第一导电接触结构120及第一介电层111上，如图3A及图3B所示。在某些实施方式中，使用毯覆式沉积技术在第一介电层111上形成加热材料层130’，例如物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等。在某些实施方式中，加热材料层130 ’可包括氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铱(Ir)、β-钛(β-Ta)、氮化钨(WN)、钨(W)、铂(Pt)、或类似的材料或上述材料的组合。
[0047]在图1C的步骤22中，形成图案化遮罩141于加热材料层130’上，如图4A及图4B所示。图案化遮罩141是至少部分对应至第一导电接触结构120。
[0048]在图1C的步骤23中，如第4A及4B图所示，对加热材料层130’进行蚀刻，而将图案化遮罩141的图案移转至加热材料层130’，以形成图案化加热材料层130。图案化加热材料层130接触第一导电接触结构120的顶面120a。详细的说，图案化遮罩141可例如为正型光阻、非晶硅硬遮罩或其他适当的材料。图案化硬遮罩141和图案化加热材料层130具有实质上相同的上视图案。在本实施方式中，图案化加热材料层130的上视轮廓为四边形，如图4A所示。在某些实施方式中，图案化加热材料层130的厚度可为约2nm至约40nm，较佳约3nm至约20nm，更佳约5nm至约1 Onm。若图案化加热材料层130的厚度太厚，可能不利于最终产品的性能，但是当图案化加热材料层130的厚度太薄，可能导致后续制程的量率下降，下文将更详细叙述。
[0049]在图1C的步骤24中，移除图案化遮罩141。例如，当图案化遮罩141是光阻材料时，可使用去光阻液(striper)移除图案化遮罩141;当图案化遮罩141是非晶硅硬遮罩时，可利用适当的蚀刻制程来移除图案化遮罩141。在执行步骤21-24后，便完成图1A的操作20，SP-形成图案化加热材料层130覆盖第一导电接触结构120的顶面120a及部分的第一介电层111。
[0050]请回到图1A，在操作30中，形成第二介电层112覆盖图案化加热材料层130，如图5A及图5B所示。在某些实施方式中，第二介电层112还覆盖第一介电层111未被图案化加热材料层130覆盖的部分。在某些实施方式中，第二介电层112材料可例如为氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第二介电层112也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0051 ]在图1A的操作40中，形成第一凹口 151贯穿第二介电层112及图案化加热材料层130，如图6A及图6B所示。第一凹口 151将图案化加热材料层130断开而形成第一加热元件131以及第二加热元件132，第一加热元件131位于第一导电接触结构120的顶面120a上。在某些实施方式中，先形成图案化遮罩142于第二介电层112上，图案化遮罩142具有一开口，此开口的至少一部分对应于图案化加热材料层130。然后，进行蚀刻制程，移除位于开口内的第二介电层112的部分以及图案化加热材料层130的部分，而形成第一凹口 151。在某些实施例中，蚀刻制程还移除一部分的第一介电层111，让第一凹口 151延伸至第一介电层111中。在多个实施方式中，形成第一凹口 151之后，移除图案化遮罩142。
[0052] 在图1A的操作50中，形成相变化元件160于第一凹口 151中，如图7A所示。举例而言，可先沉积一层相变化材料层在第二介电层112上，并且填满第一凹口 151;然后进行化学机械研磨，移除相变化材料层位在第二介电层112上方的部分，而得到填充在第一凹口 151中的相变化元件160。相变化元件160接触第一加热元件131的一边缘13 lb及第二加热元件132的一边缘132b。第一加热元件131从顶面120a横向延伸至超越顶面120的位置P。在某些实施方式中，第一加热元件131与第二加热元件132在与位置P实质上相同的一高度Η上横向延伸，且第二加热元件132与第一加热元件131间隔一间距S。图7Β绘示相变化元件160、第一加热元件131及第二加热元件132的相对关系的上视示意图。具体而言，相变化元件160配置于第一加热元件131与第二加热元件132之间的间距S中，相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元131件的边缘131b及第二加热元件132的边缘132b。在本实施方式中，第一加热元件131以及第二加热元件132的上视图案为矩形。
[0053]在某些实施方式中，相变化元件包括锗-锑-碲(GST)材料，例如Ge2Sb2Te5、GeiSbde^GeiSbde?或上述的组合或类似的材料。其他相变化材料可例如为GeTe、Sb2Te3、GaSb、InSb、Al-Te、Te-Sn-Se、Ge-Sb_Te、In-Sb-Te、Ge-Se-Ga、B1-Se_Sb、Ga_Se_Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-B1-Se、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-T1-Co、Ge-Sb-Te-Pd、Ag-1n-Sb-Te、Ge-Te-Sn-Pt、Ge-Te-Sn-N1、Ge-Te-Sn-Pd&Ge-Sb-Se-TeD
[0054]相变化元件160的厚度没有特别限制，仅需大于第一加热元件131及第二加热元件132的厚度即可，使相变化元件160与第一加热元件131的边缘131b及第二加热元件132的边缘132b有充分接触。相变化元件160会因为受热而发生相变化。在相变化记忆体运作中，电流从第一导电接触结构通过第一加热元件131及相变化元件160传导到第二加热元件132，第一加热元件131可将一部分电能转变成热量，所产生的热量促使相变化元件160发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)或晶相(crystalline)，或者从多晶相或晶相转变成非晶相。相变化元件160在不同的晶相具有不同的电阻值，经由侦测或读取相变化元件160的电阻值，便得以判断记忆体单元的数据型态。
[0055]在操作50之后，方法1可选择性地包含其他操作，例如图1B绘示的操作60、操作70以及操作80。
[0056]于操作60中，形成第三介电层113覆盖相变化元件160及第二介电层112，如图7A所示。第三介电层113可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第三介电层113也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0057]在操作60之后，执行操作70，请参考图8A及图8B，形成第二凹口152贯穿第三介电层113及第二介电层112，以暴露出第二加热元件132的一部分。举例而言，在操作70中，先形成图案化遮罩143于第二介电层112上，图案化遮罩143具有一开口对应于第二加热元件132。然后，进行蚀刻 制程，移除位在图案化遮罩143的开口范围中的第二介电层112的部分以及第三介电层113的部分，让第二加热元件132从第二凹口 152暴露出来。
[0058]如前文所述，根据本发明某些实施例，图案化加热材料层130(标示在图3B、图4B及图5B中)的厚度为约2nm至约40nm。图案化加热材料层130的厚度实质上决定了第一加热元件131及第二加热元件132的厚度。如果图案化加热材料层130的厚度太薄，例如小于约2nm，在形成第二凹口 152的蚀刻过程中，第二加热元件132可能被贯穿，而不足以成为蚀刻停止层。反之，如果图案化加热材料层的厚度太厚，例如大于约40nm，则第一加热元件131与相变化元件160的接触面积变大。当电流通过第一加热元件131时，将导致第一加热元件131的电流密度降低，从而降低第一加热元件131对相变化元件160的加热效果，因此不利于最终产品的性能。所以，根据本发明某些实施例，图案化加热材料层130(或第一加热元件131及第二加热元件132)的厚度为约2nm至约40nmo
[0059]接着执行操作80，形成第二导电接触结构170于第二凹口152中以及第三介电层113上，如图9A及图9B所示。第二导电接触结构170的底面170a接触第二加热元件132的顶面132a。在某些实施例中，第二导电接触结构170可例如为包括钨(W)的金属材料或其他适合的金属材料。
[0060]本发明上述揭露的内容同时提供了一种相变化记忆体100。请参照图9B，相变化记忆体100包括第一导电接触结构120、第一加热元件131、第二加热元件132、相变化元件160以及第二导电接触结构170。第一加热元件131位于第一导电接触结构120的顶面120a上，并且从顶面120a横向延伸至超越顶面120a的一位置P。第二加热元件132在与位置P实质上相同的高度Η上横向延伸，而且第二加热元件132与第一加热元件131间隔一间距S。相变化元件160配置于第一加热元件131与第二加热元件132之间的间距S中。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件131的边缘131b及第二加热元件132的边缘132b。第二导电接触结构170接触且配置于第二加热元件132上。在本实施方式1中，第一加热元件131与第二加热元件132于一平面图(或上视图)中呈现矩形。
[0061 ]根据上述揭露的相变化记忆体100的结构，电流可经由第一导电接触结构120及第一加热元件131对相变化元件160的第一侧壁160b进行加热，让第一侧壁160b发生相变化而达到储存数据的目的。另一方面，根据本发明的其他实施方式中，电流也可以经由第二导电接触结构170及第二加热元件132对相变化元件160的第二侧壁160b’进行加热，让第二侧壁160b’发生相变化。所以，在本实施方式1揭露的相变化记忆体100具有更佳的设计弹性。此夕卜，由于相变化元件160与第一加热元件131及/或第二加热元件132的接触面积是由第一加热元件131及/或第二加热元件132的厚度所决定，因此可通过形成厚度较薄的第一加热元件131及/或第二加热元件132而轻易的形成较小的接触面积。此较小的接触面积能够让第一加热元件131或第二加热元件132提供较大电流密度(电流密度定义为电流量除以电流通过的截面积)，因此有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0062]实施方式2
[0063]实施方式2包含实施方式1所述的操作10-50，相较于实施方式1，实施方式2的其中一个不同之处是，实施方式2在操作20所形成的图案化加热材料层具有不同的上视轮廓。图10A绘示实施方式2的图案化加热材料层230的上视图。在图10A中，相同或相似于实施方式1的元件用相同的元件符号表示。实施方式2的图案化加热材料层230包括第一宽部230x、第二宽部230y以及颈部230z。颈部2302桥接第一宽部230x与第二宽部230y。第一宽部230x的宽度D1及第二宽部230y的宽度D2大于颈部230z的宽度D3。具体而言，图案化加热材料层230具有类似哑铃形的上视图案。形成图案化加热材料层230的方法可参考前文关于图1C的步骤21-步骤24的叙述，于此不在赘述。
[0064]相较于实施方式1，实施方式2的另一个不同之处是，实施方式2的操作40包含移除颈部230z的一部分。图10B绘示本实施方式2在执行操作40(8卩-形成第一凹口)及操作50(即-形成相变化元件)之后的上视示意图。操作40所形成的第一凹口 151与颈部230z的一部分重叠，因此操作40包含移除颈部230z的一部分。第一凹口 151在颈部230z的位置将图案化加热材料层230断开，而形成第一加热元件231以及第二加热元件232。第一加热元件231包含宽部231x以及窄部231z，宽部231x的宽度D1大于窄部231z的宽度D3。换言之，本实施方式2的第一加热元件231的上视图案为类似于“凸”字形状，而第二加热元件232的上视图案为矩形。相变化元件160填充在第一凹口 151内。实施方式2的其他细节可与实施方式1相同。在执行操作50之后，实施方式2可选择性地包含图1B绘示的操作60、操作70及操作80。
[0065]图10C绘示本实施方式2所制得的相变化记忆体200的剖面示意图，图10C的剖面线为图10B中线段A-A’的位置。请同时参照图10B及图10C，相变化记忆体200包括第一导电接触结构120、第一加热元件231、第二加热元件232、相变化元件160以及第二导电接触结构170。第一加热元件231的宽部231x及窄部231z在同一高度上横向延伸，宽部231x位于第一导电接触结构120的顶面120a上，窄部231z从宽部231x延伸到相变化元件160的第一侧壁160b。第二加热元件232在与位置P实质上相同的一高度Η上横向延伸，并且第二加热元件232与第一加热元件231间隔一间距S。相变化元件160配置于第一加热元件231与第二加热元件232之间的间距S。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件231的边缘231b及第二加热元件232的边缘232b。第二导电接触结构170接触且配置于第二加热元件232上。
[0066]因为第一加热元件231的窄部231z的宽度小于宽部231x的宽度，当电流由宽部231x传递至窄部231z时，电流密度得以提高，所以窄部231z的边缘231b具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0067]实施方式3
[0068]实施方式3包含实施方式1所述的操作10-50，相较于实施方式1，实施方式3的其中一个不同之处是，实施方式3在操作20所形成的图案化加热材料层包含相互堆叠的多个子结构层。图11A绘示本发明的实施方式3执行操作20后的剖面示意图，在图11A中相同或相似于实施方式1的元件用相同的元件符号表示。具体而言，实施方式3的图案化加热材料层330’包含相互堆叠的多个子结构层3301、3302、3303。子结构层3301、3302、3303中至少两相邻子结构层的材料彼此相异，以使两相邻子结构层之间具有一电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约20倍、或约3倍至约10倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率，所以当电流通过此界面处时，能够产生更高的温度，而有利于促使相变化元件160发生晶相改变。本实施方式3的图案化加热材料层330 ’的上视图案可与实施方式1或实施方式2相同或相似。
[0069]于本实施方式3的某些实施例中，图案化加热材料层330’的子结构层3301、3302、3303的材料可各自独立地包括氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铱(Ir)、β-钛(β-Ta)、氮化钨(WN)、钨(W)、铂(Pt)、或上述材料的组合或类似的材料。举例而言，子结构层3301/3302/3303 的材料可为 TaN/TiN/TaN、TiN/TaN/TiN、TiN/Ir/TiN、Ir/TiN/Irj-Ta/TiN/β-Ta、TiN/0_Ta/TiN、WN/TiN/WN、TiN/WN/TiN、TiN/W/TiN、W/TaN/W、Pt/Ir/Pt或Ir/Pt/Ir。
[0070]在某些实施方式中，图案化加热材料层330’的总厚度可为2至40nm，较佳3至20nm，更佳5至10nm。各子结构层3301、3302、3303的厚度可相同或不同。
[0071]图11B绘示根据实施方式3所制得的相变化记忆体300的剖面示意图。图案化加热材料层330’在操作40中形成第一加热元件331及第二加热元件332。相变化记忆体300包括第一导电接触结构120、第一加热元件331、第二加热元件332以及一相变化元件160。第一导电接触结构120位于第一导电接触结构120的顶面120a上，且从顶面120a横向延伸至超越顶面120a的位置P。第二加热元件332在与位置P实质上相同的一高度Η上横向延伸，且第二加热元件332与第一加热元件331间隔一间距S。相变化元件160配置于第一加热元件331与第二加热元件332之间的间距S。相变化元件160包含一第一侧壁160b以及一第二侧壁160b’，分别接触第一加热元件331的边缘331b及第二加热元件332的边缘332b。第二导电接触结构170配置于第二加热元件332上且接触第二加热元件332。于本实施方式3中，第一加热元件331及第二加热元件332分别包含相互堆叠的多个子结构层3311/3312/3313、3321/3322/3323，其中至少两相邻的子结构层的材料彼此相异，让两相邻的子结构层的材料之间存在一电阻率差值。
[0072 ]实施方式4
[0073]实施方式4包含实施方式1所述的操作10-50，相较于实施方式1，实施方式4的其中一个不同之处是，实施方式4在操作20所形成的图案化加热材料层具有不同的上视轮廓。图12至图14C绘示实施方式4的图案化加热材料层430于不同制造阶段中的示意图，其中图12及图13为上视示意图，图14A-图14C为剖面示意图。在图12至图14C中，相同或相似于实施方式1的元件用相同的元件符号表示。如图12所示，实施方式4的图案化加热材料层430包括第一宽部430x、第二宽部430y、第一窄部430z以及第二窄部430z ’，第一窄部430z及第二窄部430z’桥接第一宽部430x与第二宽部430y，且第一宽部430x的宽度D4及第二宽部230y的宽度D5大于第一窄部430z的宽度D6及/或第二窄部430z ’的宽度D7。具体而言，图案化加热材料层430的上视图案为具有一开口的矩形。
[0074]图13绘示本实施方式4于执行操作40及操作50之后的上视示意图。相较于实施方式1，实施方式4的另一个不同之处是，实施方式4的操作40包含移除第一窄部430z的一部分及第二窄部430z ’的一部分而形成第一凹口 151。此外，第一凹口 151将图案化加热材料层430断开，而形成第一加热元件431以及第二加热元件432。第一加热元件431包含一宽部431x、第一窄部431z以及第二窄部431z’，第一窄部431z及第二窄部431z’从宽部431x延伸到相变化元件160的第一侧壁160b。宽部431x的宽度D4(标示在图12)大于第一窄部431z的宽度D6及第二窄部431z ’的宽度D7。在形成第一凹口 151后，在第一凹口 151内形成相变化元件160(即-执行操作50)。执行操作50之后，实施方式4可选择性地包含图1B绘示的操作60、操作70及操作80。
[0075]图14A及图14B分别绘示本实施方式4所制得的相变化记忆体400沿图13中AA’线段位置及BB’线段位置的剖面图。实施方式4的相变化记忆体400包括第一导电接触结构120、第一加热元件431、第二加热元件432、相变化元件160以及第二导电接触结构170。第一加热元件431的宽部431x位于第一导电接触结构120的顶面120a上。第一加热元件431的宽部431x、第一窄部431z以及第二窄部431z’在同一高度上横向延伸，第一窄部431z及第二窄部431z’从宽部431x横向延伸至超越顶面120a的位置P。第二加热元件432在与位置P实质上相同的一高度Η上横向延伸，并且第二加热元件432与第一加热元件431间隔一间距S。相变化元件160配置于第一加热元件431与第二加热元件432之间的间距S。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件431的一边缘431b及第二加热元件432的边缘432b。第二导电接触结构170配置于第二加热元件432上，并且接触第二加热元件432。
[0076]图14C绘示图14B中的区域C的局部放大图，于本实施方式4的某些实施例中，操作40可更进一步包含蚀刻第一凹口 151内的第一介电层111的侧壁及第二介电层112的侧壁，使得第一加热元件431的边缘431b、431b’凸出第一凹口 151的侧壁。如此一来，在执行操作50所述的形成相变化元件之后，第一加热元件431的边缘431b、431b’便得以嵌入相变化元件160的第一侧壁160b。第一加热元件431嵌入相变化元件160的长度DL可约为第一加热元件431的厚度DT的约1/5至约1/20，例如为约1/6、约1/7、约1/8、约1/10、约1/12、约1/15、或约1 /18。加热元件的边缘嵌入相变化元件的侧壁可改善相变化记忆体运作时，因为高温而使相变化元件160产生形变所导致的接触不良的问题，进一步确保相变化记忆的可靠度。
[0077]请回到图12及图13，因为第一加热元件431的宽部431x的宽度D4大于第一窄部431z的宽度D6及第二窄部431z’的宽度D7的总和，当电流由宽部431x传递至第一窄部431z及第二窄部431z ’时，第一窄部431z及第二窄部431z ’的电流密度得以提高，所以第一窄部431z的边缘431b及第二窄部431z’的边缘431b’具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。再者，由于第一加热元件431与相变化元件160之间具有两个接触点(S卩-边缘431b、431b’)，因此当其中一个接点接触不良时，电流能够从另一个接点传递到相变化元件160，使相变化记忆体维持正常的运作。
[0078]实施方式5
[0079]实施方式5与实施方式4相似，两者不同之处在于，实施方式5的第一加热元件及第二加热元件各自包含相互堆叠的多个子结构层，这些子结构层与前文实施方式3所述的内容相同。本实施方式5的相变化记忆体的上视图类似于实施方式4绘示的第13图。
[0080]图15A及图15B绘示本发明实施方式5的相变化记忆体500的剖面示意图，其中图15A绘示沿第13图中AA’线段位置的剖面示意图，图15B绘示沿第13图中BB’线段位置的剖面示意图。在图15A及图15B中，相同或相似于实施方式4的元件用相同的元件符号表示。简言的，实施方式5的相变化记忆体500包括第一导电接触结构120、第一加热元件531、第二加热元件532、相变化元件160以及第二导电接触结构170。第一加热元件531包含上下堆叠的多个子结构层5311、5312、5313。类似地，第二加热元件532包含上下堆叠的多个子结构层5321、5322、5323。在这些子结构层中，至少两个相邻的子结构层的材料彼此相异，让两相邻的子结构层的材料之间存在一电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率，所以当电流通过此界面处时，能够产生更高的温度，而有利于促使相变化元件160发生晶相改变。根据本发明的多个实施方式，上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。[0081 ]实施方式6
[0082]实施方式6类似于前文的实施方式2，相较于实施方式2，本实施方式6的其中一个不同之处在于，实施方式6在操作20所形成的图案化加热材料层的上视轮廓不同。图16A绘示本实施方式6的相变化记忆体600的上视示意图，图16B绘示图16A中沿AA’线段的剖面示意图。为附图清楚的目的，图16A省略相变化元件160上方的其他元件。在图16A及图16B中，相同或相似于实施方式2的元件用相同的元件符号表示。实施方式6的图案化加热材料层的包含宽部631x以及窄部631z。换言之，相较于实施方式2的图10A，本实施方式6的图案化加热材料层不包含第10A图绘示的第二宽部230y。在实施方式6的一实施方式中，第一凹口 151与窄部631z的一部分重叠，因此形成第一凹口 151的操作中会移除窄部631z的一部分，让窄部631z的侧壁631b从第一凹口 151露出。然后，在第一凹口 151中形成相变化元件160，因此让相变化元件160能够接触窄部631z露出的侧壁631b。之后，在相变化元件160上方形成第二导电接触结构670。
[0083]相较于实施方式2，本实施方式6的另一个不同之处在于，所形成的加热元件631包含上下堆叠的多个子结构层6311、6312、6313。上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。
[0084]因此，实施方式6提供一种相变化记忆体600，其包含第一导电接触结构120、加热元件631、相变化元件160以及第二导电接触结构670。加热元件631包含宽部631x以及窄部631z，宽部631x位于第一导电接触结构120的顶面120a上，窄部631z从宽部631x横向延伸出顶面120a，并且宽部631x的宽度D1大于窄部631z的宽度D3。相变化元件160包含侧壁160b，侧壁160b实体接触加热元件631的窄部631z。第二导电接触结构670配置于相变化元件160上，且接触相变化元件160的顶面160a。于本实施方式6中，加热元件631于一上视图中呈现“凸，，字形。
[0085]因为加热元件631的窄部631z的宽度小于宽部631x的宽度，当电流由宽部631x传递至窄部631z时，电流密度得以提高，所以窄部631z的边缘631b具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0086]此外，在本实施方式6的另一实施方式中，上述加热元件631的窄部631z的边缘631b可以嵌入相变化元件160的侧壁160b中，窄部631z的边缘631b嵌入侧壁160b的长度及其他的细节或特征，可与前文关于图14C所述的内容相同。
[0087]实施方式7
[0088]实施方式7与实施方式6相似，两者不同之处在于，实施方式7的加热元件的上视轮廓不同。图17A绘示本实施方式7的相变化记忆体700的上视示意图，图17B绘示图17A中沿BB’线段的剖面示意图。为附图清楚的目的，图17A省略相变化元件160上方的其他元件。在图17A及图17B中，相同或相似于实施方式6的元件用相同的元件符号表示。
[0089]参见图17A及图17B，相变化记忆体700包括第一导电接触结构120、加热元件731、相变化元件160以及第二导电接触结构770。加热元件731包含宽部731x、第一窄部731z及第二窄部731z’。宽部731x位于第一导电接触结构120的顶面120a上，第一窄部731z及第二窄部731z’从宽部731x横向延伸出顶面120a，并且宽部731x的宽度D4大于第一窄部731z的宽度D6及第二窄部731z’的宽度D7。相变化元件160包含侧壁160b，第一窄部731z的边缘73 1b及第二窄部731z’的边缘731b’接触相变化元件160的侧壁160b。第二导电接触结构770配置于相变化元件160上，而且接触相变化元件160的顶面160a。在一实施方式中，第二窄部731z’实质上平行第一窄部731z，而且第二窄部731z’的长度L2实质上等于第一窄部731z的长度L1。
[0090]如前文所述，本实施方式7的加热元件731包含宽部731x、第一窄部731z及第二窄部731z’，因为宽部731x的宽度D4大于第一窄部731z的宽度D6与第二窄部731z’的宽度D7的总和，当电流由宽部731x传递至第一窄部731z及第二窄部731z’时，第一窄部731z的边缘731b及第二窄部731z’的边缘731b’能够提供更大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。此外，由于加热元件731与相变化元件160之间具有两个接触点(S卩-边缘7 3 lb、731b’)，因此当其中一个接触点接触不良时，电流仍有另一个接触点可做为通路，使相变化记忆体可维持正常的运作。
[0091]类似于实施方式6，在实施方式7的一实施方式中，加热元件731包含相互堆叠的多个子结构层7311/7312/7313，上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。
[0092]类似于实施方式6，在实施方式7的另一实施方式中，上述加热元件731的第一窄部731z及第二窄部731z’可以嵌入相变化元件160的侧壁160b，第一窄部731z及第二窄部731z嵌入侧壁160b的长度及其他的细节或特征，可与前文关于图14C所述的内容相同。
[0093]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种制造相变化记忆体的方法，其特征在于包含以下操作: 形成一第一导电接触结构贯穿一第一介电层； 形成一图案化加热材料层覆盖该第一导电接触结构的一顶面及一部分的该第一介电层； 形成一第二介电层覆盖该图案化加热材料层； 形成一第一凹口贯穿该第二介电层及该图案化加热材料层，其中该第一凹口将该图案化加热材料层断开而形成一第一加热元件以及一第二加热元件，该第一加热元件的一底面接触该第一导电接触结构的该顶面;以及 形成一相变化元件于该第一凹口中，且该相变化元件接触该第一加热元件的一边缘及该第二加热元件的一边缘。2.如权利要求1所述的制造相变化记忆体的方法，其特征在于，还包括以下操作: 形成一第三介电层覆盖该相变化元件及该第二介电层； 形成一第二凹口贯穿该第三介电层及该第二介电层以暴露出该第二加热元件的一部分；以及 形成一第二导电接触结构于该第二凹口中以及该第三介电层上，其中该第二导电接触结构的一底面接触该第二加热元件的该部分。3.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第一凹口进一步延伸至该第一介电层中。4.如权利要求3所述的制造相变化记忆体的方法，其特征在于，在形成该第一凹口之后，还包括:蚀刻该第一凹口内的该第一介电层的一侧壁以及该第二介电层的一侧壁，使该第一加热元件的该边缘凸出该第一介电层的该侧壁以及该第二介电层的该侧壁。5.如权利要求4所述的制造相变化记忆体的方法，其特征在于，该第一加热元件的该边缘凸出该第一介电层的该侧壁或该第二介电层的该侧壁的一长度为该第一加热元件的一厚度的1/5至1/20。6.如权利要求1所述的制造相变化记忆体的方法，其特征在于，形成该图案化加热材料层的操作包括以下步骤: 形成一加热材料层于该第一导电接触结构及该第一介电层上； 形成一图案化遮罩于该加热材料层上； 蚀刻该加热材料层，而将该图案化遮罩的一图案移转至该加热材料层，以形成该图案化加热材料层；以及 移除该图案化遮罩。7.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层具有一矩形的上视图案。8.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部以及一颈部，该颈部桥接该第一宽部与第二宽部，且该第一宽部的一宽度及该第二宽部的一宽度大于该颈部的一宽度;且其中形成该第一凹口的操作包含移除该颈部的一部分，而断开该图案化加热材料层。9.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部、一第一窄部以及一第二窄部，该第一窄部及该第二窄部桥接该第一宽部与第二宽部，该第一宽部的一宽度及该第二宽部的一宽度大于该第一窄部的一宽度以及该第二窄部的一宽度;且其中形成该第一凹口的操作包含移除该第一窄部的一部分及该第二窄部的一部分，而断开该图案化加热材料层。10.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第一加热元件的一厚度为2至40nmo11.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该图案化加热材料层包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。12.如权利要求11所述的制造相变化记忆体的方法，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。13.一种相变化记忆体，其特征在于包括: 一第一导电接触结构； 一第一加热元件，位于该第一导电接触结构的一顶面上，且从该顶面横向延伸至超越该顶面的一位置； 一第二加热元件，在与该位置相同的一高度上横向延伸，且该第二加热元件与该第一加热元件间隔一间距； 一相变化元件，配置于该第一加热元件与该第二加热元件之间的该间距，其中该相变化元件包含一第一侧壁以及一第二侧壁，分别接触该第一加热元件的一边缘及该第二加热元件的一边缘；以及 一第二导电接触结构，接触且配置于该第二加热元件上。14.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件及该第二加热元件各自具有一矩形的上视图案。15.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含一宽部以及一窄部，该宽部及该窄部在该高度上横向延伸，且该宽部的一宽度大于该窄部的一宽度，其中该宽部位于该第一导电接触结构的该顶面上，该窄部从该宽部延伸到该相变化元件的该第一侧壁。16.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含一宽部、一第一窄部以及一第二窄部，该第一窄部及该第二窄部从该宽部延伸到该相变化元件的该第一侧壁。17.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件的一厚度为2至40nmo18.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。19.如权利要求18所述的相变化记忆体，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。20.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件的该边缘嵌入该相变化元件的该第一侧壁。21.如权利要求20所述的相变化记忆体，其特征在于，该第一加热元件的该边缘嵌入该相变化元件的该第一侧壁的一长度为该第一加热元件的一厚度的1/5至1/20。22.一种相变化记忆体，其特征在于包括: 一第一导电接触结构； 一加热元件，包含一宽部以及一第一窄部，其中该宽部位于该第一导电接触结构的一顶面上，该第一窄部从该宽部横向延伸出该顶面，且该宽部的一宽度大于该第一窄部的一宽度； 一相变化元件，包含一侧壁，该侧壁实体接触该加热元件的该第一窄部；以及 一第二导电接触结构，配置于该相变化元件上，且接触该相变化元件的一顶面。23.如权利要求22所述的相变化记忆体，其特征在于，该加热元件还包含一第二窄部，该第二窄部由该宽部横向延伸至该相变化元件的该侧壁，其中该第二窄部的一宽度等于该第一窄部的该宽度。24.如权利要求22所述的相变化记忆体，其特征在于，该第二窄部平行该第一窄部，且该第二窄部的一长度等于该第一窄部的一长度。25.如权利要求22所述的相变化记忆体，其特征在于，该加热元件的一厚度为2至40nm。26.如权利要求22所述的相变化记忆体，其特征在于，该加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。27.如权利要求26所述的相变化记忆体，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。28.如权利要求22所述的相变化记忆体，其特征在于，该加热元件的该第一窄部的一端嵌入该相变化元件的该侧壁。29.如权利要求22所述的相变化记忆体，其特征在于，该第一窄部的该端嵌入该相变化元件的该侧壁的一长度为该加热元件的一厚度的1/5至1/20。
【专利摘要】本发明揭露一种相变化记忆体及其制造方法。制造相变化记忆体的方法包括以下操作：(i)形成第一导电接触结构贯穿第一介电层；(ii)形成图案化加热材料层覆盖第一导电接触结构的顶面及部分的第一介电层；(iii)形成第二介电层覆盖图案化加热材料层；(iv)形成第一凹口贯穿第二介电层及图案化加热材料层，而将图案化加热材料层断开而形成第一加热元件以及第二加热元件；以及(v)形成相变化元件于第一凹口中，且相变化元件接触第一加热元件的边缘及第二加热元件的边缘。在此亦揭露一种相变化记忆体。在此揭露的相变化记忆体具有更高的写入数据速度及可靠度。
【IPC分类】H01L27/24, H01L45/00
【公开号】CN105489759
【申请号】CN201610034388
【发明人】吴孝哲, 陶义方, 王博文
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月19日
【技术领域】
[0001 ]本发明是有关于一种相变化记忆体及其制造方法。
【背景技术】
[0002]计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体(RAM)、只读记忆体(ROM)、动态随机存取记忆体(DRAM)、同步动态随机存取记忆体(SDRAM)、相变化随机存取记忆体(PCRAM)或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包括加热元件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热元件时，加热元件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)。相变化单元在不同的相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提供更高的写入速度及更好的可靠度一直是记忆体制造商努力的目标。
【发明内容】
[0003]本发明的一方面是提供一种相变化记忆体的制造方法，此方法能够形成更小宽度的加热元件，并让相变化元件更快速地发生晶相变化，而且能够有效的提高生产制程的良率。此方法包括以下的操作:(i)形成一第一导电接触结构贯穿一第一介电层；(ii)形成一图案化加热材料层覆盖第一导电接触结构的一顶面及一部分的第一介电层；(iii)形成一第二介电层覆盖图案化加热材料层；(iv)形成一第一凹口贯穿第二介电层及图案化加热材料层，其中第一凹口将图案化加热材料层断开而形成一第一加热元件以及一第二加热元件，且第一加热元件的一底面接触第一导电接触结构的顶面；以及(V)形成一相变化元件于第一凹口中且相变化元件接触第一加热元件的一边缘及第二加热元件的一边缘。
[0004]在某些实施方式中，上述方法可进一步包括以下操作:(vi)形成一第三介电层覆盖相变化元件及第二介电层；(vii)形成一第二凹口贯穿第三介电层及第二介电层以暴露出第二加热元件的一部分；以及(viii)形成一第二导电接触结构于第二凹口中以及第三介电层上，其中第二导电接触结构的一底面接触第二加热元件的所述部分。
[0005]在某些实施方式中，上述第一凹口进一步延伸至第一介电层中。
[0006]在某些实施方式中，在形成第一凹口之后，还包括:蚀刻第一凹口内的第一介电层的一侧壁以及第二介电层的一侧壁，使第一加热元件的边缘凸出第一介电层的侧壁以及第二介电层的侧壁。
[0007]在某些实施方式中，第一加热元件的边缘凸出第一介电层的侧壁或第二介电层的侧壁的长度约为第一加热元件的厚度的1/5至1/20、1/5至1/15、1/8至1/15、或1/10至1/12。
[0008]在某些实施方式中，上述操作(ii)形成图案化加热材料层的操作包括以下步骤:(a)形成一加热材料层于第一导电接触结构及第一介电层上；(b)形成一图案化遮罩于加热材料层上；(c)蚀刻加热材料层，而将图案化遮罩的一图案移转至加热材料层，以形成一图案化加热材料层；以及(d)移除图案化遮罩。
[0009]在某些实施方式中，于形成该图案化加热材料层的操作中，上述图案化加热材料层具有一矩形的上视图案。在某些实施方式中，于形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部以及一颈部桥接第一宽部与第二宽部，且第一宽部的宽度及第二宽部的宽度大于窄部的宽度;且其中形成第一凹口的操作包含移除颈部的一部分，而断开图案化加热材料层。在某些实施方式中，于形成该图案化加热材料层的操作中，图案化加热材料层包括一第一宽部、一第二宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部桥接第一宽部与第二宽部，第一宽部的宽度及第二宽部的宽度大于第一窄部的宽度以及第二窄部的宽度;且其中形成第一凹口的操作包含移除第一窄部的一部分及第二窄部的一部分，而断开该图案化加热材料层。
[0010]在某些实施方式中，上述图案化加热材料层包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。上述电阻率差值可为3倍至80倍、3倍至70倍、3倍至60倍、3倍至50倍、3倍至40倍、3倍至30倍、3倍至20倍、或3倍至10倍。
[0011]本发明的另一方面是提供一种相变化记忆体，此相变化记忆体包括一第一导电接触结构、一第一加热元件、一第二加热元件、一相变化元件以及一第二导电接触结构。第一加热元件位于第一导电接触结构的一顶面上，且从顶面横向延伸至超越顶面的一位置。第二加热元件在与位置实质上相同的一高度上横向延伸，且第二加热元件与第一加热元件间隔一间距。相变化元件配置于第一加热元件与第二加热元件之间的间距。相变化元件包含一第一侧壁以及一第二侧壁，分别接触第一加热元件的一边缘及第二加热元件的一边缘。第二导电接触结构接触且配置于第二加热元件上。
[0012]在某些实施方式中，第一加热元件及第二加热元件各自具有一矩形的上视图案。
[0013]在某些实施方式中，第一加热元件包含一宽部以及一窄部，宽部及窄部在上述高度上横向延伸，且宽部的一宽度大于窄部的一宽度，其中宽部位于第一导电接触结构的顶面上，窄部从宽部延伸到相变化元件的第一侧壁。
[0014]在某些实施方式中，第一加热元件包含一宽部、一第一窄部以及一第二窄部，第一窄部及第二窄部从宽部延伸到相变化元件的第一侧壁。
[0015]在某些实施方式中，第一加热元件的一厚度为2至40nm。
[0016]在某些实施方式中，第一加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0017]在某些实施方式中，上述电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0018]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁。
[0019]在某些实施方式中，第一加热元件的边缘嵌入相变化元件的第一侧壁的一长度为第一加热元件的一厚度的1/5至1/20。
[0020]根据本发明的另外某些实施方式，一种相变化记忆体包括一第一导电接触结构、一加热元件、一相变化元件以及一第二导电接触结构。加热元件包含一宽部以及一第一窄部，其中宽部位于第一导电接触结构的一顶面上，第一窄部从宽部横向延伸出顶面，且宽部的一宽度大于第一窄部的一宽度。相变化元件包含一侧壁，此侧壁实体接触加热元件的第一窄部。第二导电接触结构配置于相变化元件上，且接触相变化元件的一顶面。
[0021]在某些实施方式中，加热元件还包含一第二窄部，第二窄部由宽部横向延伸至相变化元件的侧壁，其中第二窄部的一宽度实质上等于第一窄部的宽度。
[0022]在某些实施方式中，第二窄部实质上平行第一窄部，且第二窄部的一长度实质上等于第一窄部的一长度。
[0023]在某些实施方式中，加热元件的一厚度为2至40nm。
[0024]在某些实施方式中，加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。
[0025]在某些实施方式中，电阻率差值为这些子结构层中具有最小电阻率的材料的3倍至80倍。
[0026]在某些实施方式中，加热元件的第一窄部的一端嵌入相变化元件的侧壁。
[0027]在某些实施方式中，第一窄部的端嵌入相变化元件的侧壁的一长度为加热元件的一厚度的1/5至1/20。
【附图说明】
[0028]图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法的流程图；
[0029]图1B绘示本发明某些实施方式的制造相变化记忆体的方法的其他操作的流程图；
[0030]图1C绘示实现图1A中操作20的步骤流程图；
[0031]图2厶、3八、4厶、5厶、6厶、78、8厶、9厶、1(^、108、12、13、16厶及17八绘示本发明各种实施方式在不同制程阶段的上视图；
[0032]图28、38、48、58、68、7厶、88、98、10(:、11厶、118、14厶、15厶及168绘示本发明各种实施方式在不同制程阶段中沿线段A-A’的剖面示意图；
[0033]图14B、15B及17B绘示本发明各种实施方式在不同制程阶段中沿线段B-B’的剖面示意图；
[0034]图14C绘示图14B中的区域C的局部放大图。
【具体实施方式】
[0035]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
[0036]在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
[0037]在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一元件或特征与另一元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包括其他的方位。例如，当图示上下翻转180度时，一元件与另一元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
[0038]本发明的各种实施方式是提供一种制造相变化记忆体的方法。图1A绘示根据本发明各种实施方式的制造相变化记忆体的方法1的流程图。方法1包括操作10、操作20、操作
30、操作40以及操作50。
[0039]虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是 这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包括数个子步骤或动作。
[0040]实施方式1
[0041]在图1A的操作10中，形成第一导电接触结构贯穿第一介电层。图2A绘示本发明某些实施方式在执行操作10的上视示意图，图2B绘示图2A中沿线段A-A’的剖面示意图。如图2A及图2B所示，在第一介电层111中形成第一导电接触结构120，第一导电接触结构120贯穿第一介电层111。
[0042]在某些实施方式中，第一介电层111可形成于一半导体基材(未绘示)上，半导体基材可包括掺杂或未掺杂的硅晶圆、或半导体上绝缘体(SOI)基材、或类似的半导体材料。在某些实施中，主动元件包括N型金属氧化物半导体(NM0S)元件、P型金属氧化物半导体(PM0S)元件或互补式金属氧化物半导体(CMOS)元件或类似的元件。在某些实施方式中，主动元件包括栅极、源极区域和漏极区域。在某些实施例中，半导体基材还包括至少一个浅沟渠隔离结构，用以隔离两个主动元件之间的漏极区域。
[0043]在某些实施例中，第一介电层111可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第一介电层111也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0044]在某些实施例中，第一导电接触结构120可例如为包括钨(W)材料的金属通孔结构，第一导电接触结构120也可是其他的金属材料。
[0045]在操作20中，形成图案化加热材料层覆盖第一导电接触结构的顶面及部分的第一介电层。本发明提供多种具体的实施方式来实现操作20，图1C绘示本发明某些实施方式的进行操作20的详细步骤流程图，操作20包括步骤21、步骤22、步骤23及步骤24，图3A、3B、4A及4B绘示本实施方式的操作20在不同步骤阶段的上视及剖面示意图，其中图3A及图4A为上视示意图，图3B及图4B为沿线段A-A’的剖面示意图。虽然下文中利用一系列的步骤来说明在此揭露的方法或操作，但是这些步骤所示的顺序不应被解释为本发明的限制。例如，某些步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施方式。此外，在此所述的每一个步骤可以包括数个子步骤或动作。有多种方式可实现操作20，本发明的操作20不限于图1C绘示的步骤21、步骤22、步骤23及步骤24。
[0046]在图1C的步骤21中，形成加热材料层130’于第一导电接触结构120及第一介电层111上，如图3A及图3B所示。在某些实施方式中，使用毯覆式沉积技术在第一介电层111上形成加热材料层130’，例如物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等。在某些实施方式中，加热材料层130 ’可包括氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铱(Ir)、β-钛(β-Ta)、氮化钨(WN)、钨(W)、铂(Pt)、或类似的材料或上述材料的组合。
[0047]在图1C的步骤22中，形成图案化遮罩141于加热材料层130’上，如图4A及图4B所示。图案化遮罩141是至少部分对应至第一导电接触结构120。
[0048]在图1C的步骤23中，如第4A及4B图所示，对加热材料层130’进行蚀刻，而将图案化遮罩141的图案移转至加热材料层130’，以形成图案化加热材料层130。图案化加热材料层130接触第一导电接触结构120的顶面120a。详细的说，图案化遮罩141可例如为正型光阻、非晶硅硬遮罩或其他适当的材料。图案化硬遮罩141和图案化加热材料层130具有实质上相同的上视图案。在本实施方式中，图案化加热材料层130的上视轮廓为四边形，如图4A所示。在某些实施方式中，图案化加热材料层130的厚度可为约2nm至约40nm，较佳约3nm至约20nm，更佳约5nm至约1 Onm。若图案化加热材料层130的厚度太厚，可能不利于最终产品的性能，但是当图案化加热材料层130的厚度太薄，可能导致后续制程的量率下降，下文将更详细叙述。
[0049]在图1C的步骤24中，移除图案化遮罩141。例如，当图案化遮罩141是光阻材料时，可使用去光阻液(striper)移除图案化遮罩141;当图案化遮罩141是非晶硅硬遮罩时，可利用适当的蚀刻制程来移除图案化遮罩141。在执行步骤21-24后，便完成图1A的操作20，SP-形成图案化加热材料层130覆盖第一导电接触结构120的顶面120a及部分的第一介电层111。
[0050]请回到图1A，在操作30中，形成第二介电层112覆盖图案化加热材料层130，如图5A及图5B所示。在某些实施方式中，第二介电层112还覆盖第一介电层111未被图案化加热材料层130覆盖的部分。在某些实施方式中，第二介电层112材料可例如为氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第二介电层112也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0051 ]在图1A的操作40中，形成第一凹口 151贯穿第二介电层112及图案化加热材料层130，如图6A及图6B所示。第一凹口 151将图案化加热材料层130断开而形成第一加热元件131以及第二加热元件132，第一加热元件131位于第一导电接触结构120的顶面120a上。在某些实施方式中，先形成图案化遮罩142于第二介电层112上，图案化遮罩142具有一开口，此开口的至少一部分对应于图案化加热材料层130。然后，进行蚀刻制程，移除位于开口内的第二介电层112的部分以及图案化加热材料层130的部分，而形成第一凹口 151。在某些实施例中，蚀刻制程还移除一部分的第一介电层111，让第一凹口 151延伸至第一介电层111中。在多个实施方式中，形成第一凹口 151之后，移除图案化遮罩142。
[0052] 在图1A的操作50中，形成相变化元件160于第一凹口 151中，如图7A所示。举例而言，可先沉积一层相变化材料层在第二介电层112上，并且填满第一凹口 151;然后进行化学机械研磨，移除相变化材料层位在第二介电层112上方的部分，而得到填充在第一凹口 151中的相变化元件160。相变化元件160接触第一加热元件131的一边缘13 lb及第二加热元件132的一边缘132b。第一加热元件131从顶面120a横向延伸至超越顶面120的位置P。在某些实施方式中，第一加热元件131与第二加热元件132在与位置P实质上相同的一高度Η上横向延伸，且第二加热元件132与第一加热元件131间隔一间距S。图7Β绘示相变化元件160、第一加热元件131及第二加热元件132的相对关系的上视示意图。具体而言，相变化元件160配置于第一加热元件131与第二加热元件132之间的间距S中，相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元131件的边缘131b及第二加热元件132的边缘132b。在本实施方式中，第一加热元件131以及第二加热元件132的上视图案为矩形。
[0053]在某些实施方式中，相变化元件包括锗-锑-碲(GST)材料，例如Ge2Sb2Te5、GeiSbde^GeiSbde?或上述的组合或类似的材料。其他相变化材料可例如为GeTe、Sb2Te3、GaSb、InSb、Al-Te、Te-Sn-Se、Ge-Sb_Te、In-Sb-Te、Ge-Se-Ga、B1-Se_Sb、Ga_Se_Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-B1-Se、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-T1-Co、Ge-Sb-Te-Pd、Ag-1n-Sb-Te、Ge-Te-Sn-Pt、Ge-Te-Sn-N1、Ge-Te-Sn-Pd&Ge-Sb-Se-TeD
[0054]相变化元件160的厚度没有特别限制，仅需大于第一加热元件131及第二加热元件132的厚度即可，使相变化元件160与第一加热元件131的边缘131b及第二加热元件132的边缘132b有充分接触。相变化元件160会因为受热而发生相变化。在相变化记忆体运作中，电流从第一导电接触结构通过第一加热元件131及相变化元件160传导到第二加热元件132，第一加热元件131可将一部分电能转变成热量，所产生的热量促使相变化元件160发生相的改变，例如从非晶相(amorphous)转变成多晶相(polycrystalline)或晶相(crystalline)，或者从多晶相或晶相转变成非晶相。相变化元件160在不同的晶相具有不同的电阻值，经由侦测或读取相变化元件160的电阻值，便得以判断记忆体单元的数据型态。
[0055]在操作50之后，方法1可选择性地包含其他操作，例如图1B绘示的操作60、操作70以及操作80。
[0056]于操作60中，形成第三介电层113覆盖相变化元件160及第二介电层112，如图7A所示。第三介电层113可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第三介电层113也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料、或上述的组合或类似材料。
[0057]在操作60之后，执行操作70，请参考图8A及图8B，形成第二凹口152贯穿第三介电层113及第二介电层112，以暴露出第二加热元件132的一部分。举例而言，在操作70中，先形成图案化遮罩143于第二介电层112上，图案化遮罩143具有一开口对应于第二加热元件132。然后，进行蚀刻 制程，移除位在图案化遮罩143的开口范围中的第二介电层112的部分以及第三介电层113的部分，让第二加热元件132从第二凹口 152暴露出来。
[0058]如前文所述，根据本发明某些实施例，图案化加热材料层130(标示在图3B、图4B及图5B中)的厚度为约2nm至约40nm。图案化加热材料层130的厚度实质上决定了第一加热元件131及第二加热元件132的厚度。如果图案化加热材料层130的厚度太薄，例如小于约2nm，在形成第二凹口 152的蚀刻过程中，第二加热元件132可能被贯穿，而不足以成为蚀刻停止层。反之，如果图案化加热材料层的厚度太厚，例如大于约40nm，则第一加热元件131与相变化元件160的接触面积变大。当电流通过第一加热元件131时，将导致第一加热元件131的电流密度降低，从而降低第一加热元件131对相变化元件160的加热效果，因此不利于最终产品的性能。所以，根据本发明某些实施例，图案化加热材料层130(或第一加热元件131及第二加热元件132)的厚度为约2nm至约40nmo
[0059]接着执行操作80，形成第二导电接触结构170于第二凹口152中以及第三介电层113上，如图9A及图9B所示。第二导电接触结构170的底面170a接触第二加热元件132的顶面132a。在某些实施例中，第二导电接触结构170可例如为包括钨(W)的金属材料或其他适合的金属材料。
[0060]本发明上述揭露的内容同时提供了一种相变化记忆体100。请参照图9B，相变化记忆体100包括第一导电接触结构120、第一加热元件131、第二加热元件132、相变化元件160以及第二导电接触结构170。第一加热元件131位于第一导电接触结构120的顶面120a上，并且从顶面120a横向延伸至超越顶面120a的一位置P。第二加热元件132在与位置P实质上相同的高度Η上横向延伸，而且第二加热元件132与第一加热元件131间隔一间距S。相变化元件160配置于第一加热元件131与第二加热元件132之间的间距S中。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件131的边缘131b及第二加热元件132的边缘132b。第二导电接触结构170接触且配置于第二加热元件132上。在本实施方式1中，第一加热元件131与第二加热元件132于一平面图(或上视图)中呈现矩形。
[0061 ]根据上述揭露的相变化记忆体100的结构，电流可经由第一导电接触结构120及第一加热元件131对相变化元件160的第一侧壁160b进行加热，让第一侧壁160b发生相变化而达到储存数据的目的。另一方面，根据本发明的其他实施方式中，电流也可以经由第二导电接触结构170及第二加热元件132对相变化元件160的第二侧壁160b’进行加热，让第二侧壁160b’发生相变化。所以，在本实施方式1揭露的相变化记忆体100具有更佳的设计弹性。此夕卜，由于相变化元件160与第一加热元件131及/或第二加热元件132的接触面积是由第一加热元件131及/或第二加热元件132的厚度所决定，因此可通过形成厚度较薄的第一加热元件131及/或第二加热元件132而轻易的形成较小的接触面积。此较小的接触面积能够让第一加热元件131或第二加热元件132提供较大电流密度(电流密度定义为电流量除以电流通过的截面积)，因此有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0062]实施方式2
[0063]实施方式2包含实施方式1所述的操作10-50，相较于实施方式1，实施方式2的其中一个不同之处是，实施方式2在操作20所形成的图案化加热材料层具有不同的上视轮廓。图10A绘示实施方式2的图案化加热材料层230的上视图。在图10A中，相同或相似于实施方式1的元件用相同的元件符号表示。实施方式2的图案化加热材料层230包括第一宽部230x、第二宽部230y以及颈部230z。颈部2302桥接第一宽部230x与第二宽部230y。第一宽部230x的宽度D1及第二宽部230y的宽度D2大于颈部230z的宽度D3。具体而言，图案化加热材料层230具有类似哑铃形的上视图案。形成图案化加热材料层230的方法可参考前文关于图1C的步骤21-步骤24的叙述，于此不在赘述。
[0064]相较于实施方式1，实施方式2的另一个不同之处是，实施方式2的操作40包含移除颈部230z的一部分。图10B绘示本实施方式2在执行操作40(8卩-形成第一凹口)及操作50(即-形成相变化元件)之后的上视示意图。操作40所形成的第一凹口 151与颈部230z的一部分重叠，因此操作40包含移除颈部230z的一部分。第一凹口 151在颈部230z的位置将图案化加热材料层230断开，而形成第一加热元件231以及第二加热元件232。第一加热元件231包含宽部231x以及窄部231z，宽部231x的宽度D1大于窄部231z的宽度D3。换言之，本实施方式2的第一加热元件231的上视图案为类似于“凸”字形状，而第二加热元件232的上视图案为矩形。相变化元件160填充在第一凹口 151内。实施方式2的其他细节可与实施方式1相同。在执行操作50之后，实施方式2可选择性地包含图1B绘示的操作60、操作70及操作80。
[0065]图10C绘示本实施方式2所制得的相变化记忆体200的剖面示意图，图10C的剖面线为图10B中线段A-A’的位置。请同时参照图10B及图10C，相变化记忆体200包括第一导电接触结构120、第一加热元件231、第二加热元件232、相变化元件160以及第二导电接触结构170。第一加热元件231的宽部231x及窄部231z在同一高度上横向延伸，宽部231x位于第一导电接触结构120的顶面120a上，窄部231z从宽部231x延伸到相变化元件160的第一侧壁160b。第二加热元件232在与位置P实质上相同的一高度Η上横向延伸，并且第二加热元件232与第一加热元件231间隔一间距S。相变化元件160配置于第一加热元件231与第二加热元件232之间的间距S。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件231的边缘231b及第二加热元件232的边缘232b。第二导电接触结构170接触且配置于第二加热元件232上。
[0066]因为第一加热元件231的窄部231z的宽度小于宽部231x的宽度，当电流由宽部231x传递至窄部231z时，电流密度得以提高，所以窄部231z的边缘231b具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0067]实施方式3
[0068]实施方式3包含实施方式1所述的操作10-50，相较于实施方式1，实施方式3的其中一个不同之处是，实施方式3在操作20所形成的图案化加热材料层包含相互堆叠的多个子结构层。图11A绘示本发明的实施方式3执行操作20后的剖面示意图，在图11A中相同或相似于实施方式1的元件用相同的元件符号表示。具体而言，实施方式3的图案化加热材料层330’包含相互堆叠的多个子结构层3301、3302、3303。子结构层3301、3302、3303中至少两相邻子结构层的材料彼此相异，以使两相邻子结构层之间具有一电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约20倍、或约3倍至约10倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率，所以当电流通过此界面处时，能够产生更高的温度，而有利于促使相变化元件160发生晶相改变。本实施方式3的图案化加热材料层330 ’的上视图案可与实施方式1或实施方式2相同或相似。
[0069]于本实施方式3的某些实施例中，图案化加热材料层330’的子结构层3301、3302、3303的材料可各自独立地包括氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铱(Ir)、β-钛(β-Ta)、氮化钨(WN)、钨(W)、铂(Pt)、或上述材料的组合或类似的材料。举例而言，子结构层3301/3302/3303 的材料可为 TaN/TiN/TaN、TiN/TaN/TiN、TiN/Ir/TiN、Ir/TiN/Irj-Ta/TiN/β-Ta、TiN/0_Ta/TiN、WN/TiN/WN、TiN/WN/TiN、TiN/W/TiN、W/TaN/W、Pt/Ir/Pt或Ir/Pt/Ir。
[0070]在某些实施方式中，图案化加热材料层330’的总厚度可为2至40nm，较佳3至20nm，更佳5至10nm。各子结构层3301、3302、3303的厚度可相同或不同。
[0071]图11B绘示根据实施方式3所制得的相变化记忆体300的剖面示意图。图案化加热材料层330’在操作40中形成第一加热元件331及第二加热元件332。相变化记忆体300包括第一导电接触结构120、第一加热元件331、第二加热元件332以及一相变化元件160。第一导电接触结构120位于第一导电接触结构120的顶面120a上，且从顶面120a横向延伸至超越顶面120a的位置P。第二加热元件332在与位置P实质上相同的一高度Η上横向延伸，且第二加热元件332与第一加热元件331间隔一间距S。相变化元件160配置于第一加热元件331与第二加热元件332之间的间距S。相变化元件160包含一第一侧壁160b以及一第二侧壁160b’，分别接触第一加热元件331的边缘331b及第二加热元件332的边缘332b。第二导电接触结构170配置于第二加热元件332上且接触第二加热元件332。于本实施方式3中，第一加热元件331及第二加热元件332分别包含相互堆叠的多个子结构层3311/3312/3313、3321/3322/3323，其中至少两相邻的子结构层的材料彼此相异，让两相邻的子结构层的材料之间存在一电阻率差值。
[0072 ]实施方式4
[0073]实施方式4包含实施方式1所述的操作10-50，相较于实施方式1，实施方式4的其中一个不同之处是，实施方式4在操作20所形成的图案化加热材料层具有不同的上视轮廓。图12至图14C绘示实施方式4的图案化加热材料层430于不同制造阶段中的示意图，其中图12及图13为上视示意图，图14A-图14C为剖面示意图。在图12至图14C中，相同或相似于实施方式1的元件用相同的元件符号表示。如图12所示，实施方式4的图案化加热材料层430包括第一宽部430x、第二宽部430y、第一窄部430z以及第二窄部430z ’，第一窄部430z及第二窄部430z’桥接第一宽部430x与第二宽部430y，且第一宽部430x的宽度D4及第二宽部230y的宽度D5大于第一窄部430z的宽度D6及/或第二窄部430z ’的宽度D7。具体而言，图案化加热材料层430的上视图案为具有一开口的矩形。
[0074]图13绘示本实施方式4于执行操作40及操作50之后的上视示意图。相较于实施方式1，实施方式4的另一个不同之处是，实施方式4的操作40包含移除第一窄部430z的一部分及第二窄部430z ’的一部分而形成第一凹口 151。此外，第一凹口 151将图案化加热材料层430断开，而形成第一加热元件431以及第二加热元件432。第一加热元件431包含一宽部431x、第一窄部431z以及第二窄部431z’，第一窄部431z及第二窄部431z’从宽部431x延伸到相变化元件160的第一侧壁160b。宽部431x的宽度D4(标示在图12)大于第一窄部431z的宽度D6及第二窄部431z ’的宽度D7。在形成第一凹口 151后，在第一凹口 151内形成相变化元件160(即-执行操作50)。执行操作50之后，实施方式4可选择性地包含图1B绘示的操作60、操作70及操作80。
[0075]图14A及图14B分别绘示本实施方式4所制得的相变化记忆体400沿图13中AA’线段位置及BB’线段位置的剖面图。实施方式4的相变化记忆体400包括第一导电接触结构120、第一加热元件431、第二加热元件432、相变化元件160以及第二导电接触结构170。第一加热元件431的宽部431x位于第一导电接触结构120的顶面120a上。第一加热元件431的宽部431x、第一窄部431z以及第二窄部431z’在同一高度上横向延伸，第一窄部431z及第二窄部431z’从宽部431x横向延伸至超越顶面120a的位置P。第二加热元件432在与位置P实质上相同的一高度Η上横向延伸，并且第二加热元件432与第一加热元件431间隔一间距S。相变化元件160配置于第一加热元件431与第二加热元件432之间的间距S。相变化元件160包含第一侧壁160b以及第二侧壁160b’，分别接触第一加热元件431的一边缘431b及第二加热元件432的边缘432b。第二导电接触结构170配置于第二加热元件432上，并且接触第二加热元件432。
[0076]图14C绘示图14B中的区域C的局部放大图，于本实施方式4的某些实施例中，操作40可更进一步包含蚀刻第一凹口 151内的第一介电层111的侧壁及第二介电层112的侧壁，使得第一加热元件431的边缘431b、431b’凸出第一凹口 151的侧壁。如此一来，在执行操作50所述的形成相变化元件之后，第一加热元件431的边缘431b、431b’便得以嵌入相变化元件160的第一侧壁160b。第一加热元件431嵌入相变化元件160的长度DL可约为第一加热元件431的厚度DT的约1/5至约1/20，例如为约1/6、约1/7、约1/8、约1/10、约1/12、约1/15、或约1 /18。加热元件的边缘嵌入相变化元件的侧壁可改善相变化记忆体运作时，因为高温而使相变化元件160产生形变所导致的接触不良的问题，进一步确保相变化记忆的可靠度。
[0077]请回到图12及图13，因为第一加热元件431的宽部431x的宽度D4大于第一窄部431z的宽度D6及第二窄部431z’的宽度D7的总和，当电流由宽部431x传递至第一窄部431z及第二窄部431z ’时，第一窄部431z及第二窄部431z ’的电流密度得以提高，所以第一窄部431z的边缘431b及第二窄部431z’的边缘431b’具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。再者，由于第一加热元件431与相变化元件160之间具有两个接触点(S卩-边缘431b、431b’)，因此当其中一个接点接触不良时，电流能够从另一个接点传递到相变化元件160，使相变化记忆体维持正常的运作。
[0078]实施方式5
[0079]实施方式5与实施方式4相似，两者不同之处在于，实施方式5的第一加热元件及第二加热元件各自包含相互堆叠的多个子结构层，这些子结构层与前文实施方式3所述的内容相同。本实施方式5的相变化记忆体的上视图类似于实施方式4绘示的第13图。
[0080]图15A及图15B绘示本发明实施方式5的相变化记忆体500的剖面示意图，其中图15A绘示沿第13图中AA’线段位置的剖面示意图，图15B绘示沿第13图中BB’线段位置的剖面示意图。在图15A及图15B中，相同或相似于实施方式4的元件用相同的元件符号表示。简言的，实施方式5的相变化记忆体500包括第一导电接触结构120、第一加热元件531、第二加热元件532、相变化元件160以及第二导电接触结构170。第一加热元件531包含上下堆叠的多个子结构层5311、5312、5313。类似地，第二加热元件532包含上下堆叠的多个子结构层5321、5322、5323。在这些子结构层中，至少两个相邻的子结构层的材料彼此相异，让两相邻的子结构层的材料之间存在一电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率，所以当电流通过此界面处时，能够产生更高的温度，而有利于促使相变化元件160发生晶相改变。根据本发明的多个实施方式，上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。[0081 ]实施方式6
[0082]实施方式6类似于前文的实施方式2，相较于实施方式2，本实施方式6的其中一个不同之处在于，实施方式6在操作20所形成的图案化加热材料层的上视轮廓不同。图16A绘示本实施方式6的相变化记忆体600的上视示意图，图16B绘示图16A中沿AA’线段的剖面示意图。为附图清楚的目的，图16A省略相变化元件160上方的其他元件。在图16A及图16B中，相同或相似于实施方式2的元件用相同的元件符号表示。实施方式6的图案化加热材料层的包含宽部631x以及窄部631z。换言之，相较于实施方式2的图10A，本实施方式6的图案化加热材料层不包含第10A图绘示的第二宽部230y。在实施方式6的一实施方式中，第一凹口 151与窄部631z的一部分重叠，因此形成第一凹口 151的操作中会移除窄部631z的一部分，让窄部631z的侧壁631b从第一凹口 151露出。然后，在第一凹口 151中形成相变化元件160，因此让相变化元件160能够接触窄部631z露出的侧壁631b。之后，在相变化元件160上方形成第二导电接触结构670。
[0083]相较于实施方式2，本实施方式6的另一个不同之处在于，所形成的加热元件631包含上下堆叠的多个子结构层6311、6312、6313。上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。
[0084]因此，实施方式6提供一种相变化记忆体600，其包含第一导电接触结构120、加热元件631、相变化元件160以及第二导电接触结构670。加热元件631包含宽部631x以及窄部631z，宽部631x位于第一导电接触结构120的顶面120a上，窄部631z从宽部631x横向延伸出顶面120a，并且宽部631x的宽度D1大于窄部631z的宽度D3。相变化元件160包含侧壁160b，侧壁160b实体接触加热元件631的窄部631z。第二导电接触结构670配置于相变化元件160上，且接触相变化元件160的顶面160a。于本实施方式6中，加热元件631于一上视图中呈现“凸，，字形。
[0085]因为加热元件631的窄部631z的宽度小于宽部631x的宽度，当电流由宽部631x传递至窄部631z时，电流密度得以提高，所以窄部631z的边缘631b具有很大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。
[0086]此外，在本实施方式6的另一实施方式中，上述加热元件631的窄部631z的边缘631b可以嵌入相变化元件160的侧壁160b中，窄部631z的边缘631b嵌入侧壁160b的长度及其他的细节或特征，可与前文关于图14C所述的内容相同。
[0087]实施方式7
[0088]实施方式7与实施方式6相似，两者不同之处在于，实施方式7的加热元件的上视轮廓不同。图17A绘示本实施方式7的相变化记忆体700的上视示意图，图17B绘示图17A中沿BB’线段的剖面示意图。为附图清楚的目的，图17A省略相变化元件160上方的其他元件。在图17A及图17B中，相同或相似于实施方式6的元件用相同的元件符号表示。
[0089]参见图17A及图17B，相变化记忆体700包括第一导电接触结构120、加热元件731、相变化元件160以及第二导电接触结构770。加热元件731包含宽部731x、第一窄部731z及第二窄部731z’。宽部731x位于第一导电接触结构120的顶面120a上，第一窄部731z及第二窄部731z’从宽部731x横向延伸出顶面120a，并且宽部731x的宽度D4大于第一窄部731z的宽度D6及第二窄部731z’的宽度D7。相变化元件160包含侧壁160b，第一窄部731z的边缘73 1b及第二窄部731z’的边缘731b’接触相变化元件160的侧壁160b。第二导电接触结构770配置于相变化元件160上，而且接触相变化元件160的顶面160a。在一实施方式中，第二窄部731z’实质上平行第一窄部731z，而且第二窄部731z’的长度L2实质上等于第一窄部731z的长度L1。
[0090]如前文所述，本实施方式7的加热元件731包含宽部731x、第一窄部731z及第二窄部731z’，因为宽部731x的宽度D4大于第一窄部731z的宽度D6与第二窄部731z’的宽度D7的总和，当电流由宽部731x传递至第一窄部731z及第二窄部731z’时，第一窄部731z的边缘731b及第二窄部731z’的边缘731b’能够提供更大的电流密度，有助于让相变化元件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。此外，由于加热元件731与相变化元件160之间具有两个接触点(S卩-边缘7 3 lb、731b’)，因此当其中一个接触点接触不良时，电流仍有另一个接触点可做为通路，使相变化记忆体可维持正常的运作。
[0091]类似于实施方式6，在实施方式7的一实施方式中，加热元件731包含相互堆叠的多个子结构层7311/7312/7313，上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施方式3所述的内容相同。
[0092]类似于实施方式6，在实施方式7的另一实施方式中，上述加热元件731的第一窄部731z及第二窄部731z’可以嵌入相变化元件160的侧壁160b，第一窄部731z及第二窄部731z嵌入侧壁160b的长度及其他的细节或特征，可与前文关于图14C所述的内容相同。
[0093]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种制造相变化记忆体的方法，其特征在于包含以下操作: 形成一第一导电接触结构贯穿一第一介电层； 形成一图案化加热材料层覆盖该第一导电接触结构的一顶面及一部分的该第一介电层； 形成一第二介电层覆盖该图案化加热材料层； 形成一第一凹口贯穿该第二介电层及该图案化加热材料层，其中该第一凹口将该图案化加热材料层断开而形成一第一加热元件以及一第二加热元件，该第一加热元件的一底面接触该第一导电接触结构的该顶面;以及 形成一相变化元件于该第一凹口中，且该相变化元件接触该第一加热元件的一边缘及该第二加热元件的一边缘。2.如权利要求1所述的制造相变化记忆体的方法，其特征在于，还包括以下操作: 形成一第三介电层覆盖该相变化元件及该第二介电层； 形成一第二凹口贯穿该第三介电层及该第二介电层以暴露出该第二加热元件的一部分；以及 形成一第二导电接触结构于该第二凹口中以及该第三介电层上，其中该第二导电接触结构的一底面接触该第二加热元件的该部分。3.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第一凹口进一步延伸至该第一介电层中。4.如权利要求3所述的制造相变化记忆体的方法，其特征在于，在形成该第一凹口之后，还包括:蚀刻该第一凹口内的该第一介电层的一侧壁以及该第二介电层的一侧壁，使该第一加热元件的该边缘凸出该第一介电层的该侧壁以及该第二介电层的该侧壁。5.如权利要求4所述的制造相变化记忆体的方法，其特征在于，该第一加热元件的该边缘凸出该第一介电层的该侧壁或该第二介电层的该侧壁的一长度为该第一加热元件的一厚度的1/5至1/20。6.如权利要求1所述的制造相变化记忆体的方法，其特征在于，形成该图案化加热材料层的操作包括以下步骤: 形成一加热材料层于该第一导电接触结构及该第一介电层上； 形成一图案化遮罩于该加热材料层上； 蚀刻该加热材料层，而将该图案化遮罩的一图案移转至该加热材料层，以形成该图案化加热材料层；以及 移除该图案化遮罩。7.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层具有一矩形的上视图案。8.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部以及一颈部，该颈部桥接该第一宽部与第二宽部，且该第一宽部的一宽度及该第二宽部的一宽度大于该颈部的一宽度;且其中形成该第一凹口的操作包含移除该颈部的一部分，而断开该图案化加热材料层。9.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该图案化加热材料层的操作中，该图案化加热材料层包括一第一宽部、一第二宽部、一第一窄部以及一第二窄部，该第一窄部及该第二窄部桥接该第一宽部与第二宽部，该第一宽部的一宽度及该第二宽部的一宽度大于该第一窄部的一宽度以及该第二窄部的一宽度;且其中形成该第一凹口的操作包含移除该第一窄部的一部分及该第二窄部的一部分，而断开该图案化加热材料层。10.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第一加热元件的一厚度为2至40nmo11.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该图案化加热材料层包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。12.如权利要求11所述的制造相变化记忆体的方法，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。13.一种相变化记忆体，其特征在于包括: 一第一导电接触结构； 一第一加热元件，位于该第一导电接触结构的一顶面上，且从该顶面横向延伸至超越该顶面的一位置； 一第二加热元件，在与该位置相同的一高度上横向延伸，且该第二加热元件与该第一加热元件间隔一间距； 一相变化元件，配置于该第一加热元件与该第二加热元件之间的该间距，其中该相变化元件包含一第一侧壁以及一第二侧壁，分别接触该第一加热元件的一边缘及该第二加热元件的一边缘；以及 一第二导电接触结构，接触且配置于该第二加热元件上。14.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件及该第二加热元件各自具有一矩形的上视图案。15.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含一宽部以及一窄部，该宽部及该窄部在该高度上横向延伸，且该宽部的一宽度大于该窄部的一宽度，其中该宽部位于该第一导电接触结构的该顶面上，该窄部从该宽部延伸到该相变化元件的该第一侧壁。16.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含一宽部、一第一窄部以及一第二窄部，该第一窄部及该第二窄部从该宽部延伸到该相变化元件的该第一侧壁。17.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件的一厚度为2至40nmo18.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。19.如权利要求18所述的相变化记忆体，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。20.如权利要求13所述的相变化记忆体，其特征在于，该第一加热元件的该边缘嵌入该相变化元件的该第一侧壁。21.如权利要求20所述的相变化记忆体，其特征在于，该第一加热元件的该边缘嵌入该相变化元件的该第一侧壁的一长度为该第一加热元件的一厚度的1/5至1/20。22.一种相变化记忆体，其特征在于包括: 一第一导电接触结构； 一加热元件，包含一宽部以及一第一窄部，其中该宽部位于该第一导电接触结构的一顶面上，该第一窄部从该宽部横向延伸出该顶面，且该宽部的一宽度大于该第一窄部的一宽度； 一相变化元件，包含一侧壁，该侧壁实体接触该加热元件的该第一窄部；以及 一第二导电接触结构，配置于该相变化元件上，且接触该相变化元件的一顶面。23.如权利要求22所述的相变化记忆体，其特征在于，该加热元件还包含一第二窄部，该第二窄部由该宽部横向延伸至该相变化元件的该侧壁，其中该第二窄部的一宽度等于该第一窄部的该宽度。24.如权利要求22所述的相变化记忆体，其特征在于，该第二窄部平行该第一窄部，且该第二窄部的一长度等于该第一窄部的一长度。25.如权利要求22所述的相变化记忆体，其特征在于，该加热元件的一厚度为2至40nm。26.如权利要求22所述的相变化记忆体，其特征在于，该加热元件包含相互堆叠的多个子结构层，其中至少两相邻的子结构层的材料彼此相异，所述至少两相邻的子结构层的材料之间存在一电阻率差值。27.如权利要求26所述的相变化记忆体，其特征在于，该电阻率差值为所述子结构层中具有最小电阻率的材料的3倍至80倍。28.如权利要求22所述的相变化记忆体，其特征在于，该加热元件的该第一窄部的一端嵌入该相变化元件的该侧壁。29.如权利要求22所述的相变化记忆体，其特征在于，该第一窄部的该端嵌入该相变化元件的该侧壁的一长度为该加热元件的一厚度的1/5至1/20。
【专利摘要】本发明揭露一种相变化记忆体及其制造方法。制造相变化记忆体的方法包括以下操作：(i)形成第一导电接触结构贯穿第一介电层；(ii)形成图案化加热材料层覆盖第一导电接触结构的顶面及部分的第一介电层；(iii)形成第二介电层覆盖图案化加热材料层；(iv)形成第一凹口贯穿第二介电层及图案化加热材料层，而将图案化加热材料层断开而形成第一加热元件以及第二加热元件；以及(v)形成相变化元件于第一凹口中，且相变化元件接触第一加热元件的边缘及第二加热元件的边缘。在此亦揭露一种相变化记忆体。在此揭露的相变化记忆体具有更高的写入数据速度及可靠度。
【IPC分类】H01L27/24, H01L45/00
【公开号】CN105489759
【申请号】CN201610034388
【发明人】吴孝哲, 陶义方, 王博文
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月19日
最新回复(0)