宽范围互阻抗放大器的制造方法
【专利说明】
[0001] 相关申请的交叉引用 阳00引本申请根据美国法典35USC§ 119(e)要求根据提交于2014年10月7日的美国临 时申请号62/060, 963的利益,其全部内容在此通过引用合并。
技术领域
[0003] 所描述的技术通常设及电子设备,更具体地,设及互阻抗放大器和相关的开关网 络。
【背景技术】
[0004] 在高阻抗电流产生传感器接口,互阻抗放大器(TIA)可W用于将相对较小的电流 信号转换为相对大的输出电压信号。例如,输入电流信号,诸如光电二极管电流信号,可W 具有从约小于1纳安(nA)到高达大于约10毫安(mA)宽的动态范围,运取决于在激励的特 定频率上入射光的强度。使用固定增益的TIA,可能期望具有高分辨率超低噪声信号链W 进一步处理信号。具有串联的各自开关或继电器的并联电阻触排的网络可W用于动态改变 TIA增益W在正确的信号范围解析输出信号。运种开关网络,但是,可能受到各种误差源的 影响,因为与增益电阻串联的开关电阻随着电源、溫度和工艺变化会导致TIA的增益的变 化。此外,使用串联继电器的典型实现可能会体积庞大和/或难W与TIA集成。
【发明内容】
阳0化]所描述的技术的方法和设备各自具有几个方面,其中没有单个方面单独为其期望 的属性负责。没有限制权利要求的范围,一些突出特征现在将简要地描述。
[0006] 在一个实施例,装置包括管忍,并且管忍包括互阻抗放大器、开关网络和配置W提 供到管忍外部的中间节点的电连接的触点。开关网络包括输入开关、中间节点和输出开关, 输入开关电在中间节点连接到输出开关,其中输入开关在互阻抗放大器的输出和中间结点 间电连接。
[0007] 在另一个实施例中,装置包括互阻抗放大器和电连接到互阻抗放大器的输出的多 个开尔文感应开关,其中至少一个开尔文感应开关包括T结开关网络。
[0008] 在另一个实施例中,制造电子设备的方法包括在互阻抗放大器的输入和各个中间 节点间和开尔文感应开关的各对间电连接电阻,其中,每对开尔文感应开关包括与输入开 关串联的输入开关和输出开关,输入开关在互阻抗放大器的输出和各个中间节点间禪合。
【附图说明】
[0009] 运些附图和本文的相关描述提供W示出所描述技术的具体实施例并且不意在限 制。
[0010] 图1是根据实施例,示出具有示例性开尔文感应开关网络的互阻抗放大器的示意 图。 W11] 图2是根据实施例,示出基于开关网络的示例性Τ结的示意图。
[0012] 图3是根据实施例,示出示例性集成互阻抗放大器的示意图。
[0013] 图4Α是示出图3的示例性集成互阻抗放大器的示例性应用的示意图。
[0014] 图4Β是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。
[0015] 图4C是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。
[0016] 图4D是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。
[0017] 图4Ε是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。
[001引图4F是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。
【具体实施方式】
[0019] 新颖的系统、装置和方法的各种方面参考附图在下文中进行更充分地描述。本公 开的各方面可W,但是,W不同的形式进行体现并且不应该被解释为限于本公开中呈现的 任何特定结构或功能。而是,提供运些方面W使得本公开将是彻底的和完整的,并且将向本 领域技术人员充分地传达本公开的范围。根据本文的教导,本领域的技术人员应当理解,本 公开的范围旨在涵盖在本公开的新颖的系统、装置和方法的任何方面,无论是独立实现的 还是结合任何其它方面。例如,使用本文所阐述的任何数目的方面,可W实现装置或使用方 法。此外,范围旨在包括使用其它结构、功能性,或者除了或不同于本文所阐述的结构和功 能性实现的运样的装置或方法。应当理解,本文公开的任何方面可W由权利要求的一个或 多个要素来体现。
[0020] 尽管在本文中描述了特定的方面,运些方面的许多变化和置换落入本公开的范围 之内。虽然提及了优选方面的一些益处和优点,本公开的范围并不旨在限于特定的益处、用 途或目标。相反,本公开的方面旨在广泛适用于不同的有线和无线技术、系统配置、网络,包 括光纤网络,硬盘和传输协议,其中的一些W优选的方面的附图和W下描述的示例的方式 示出。详细的描述和附图仅仅是本公开内容的说明性的,而不是限制性的,本公开的范围由 所附权利要求及其等同物进行限定。
[0021] 一个实施例是包括互阻抗放大器和配置W实现多个反馈回路的开关的装置。每个 反馈回路包括在开关的输入开关设备和开关的输出开关设备之间的中间节点。输入开关设 备可W在互阻抗放大器的输出和中间节点间电连接。输出开关设备可W配置W将中间节点 电连接到输出放大器。互阻抗放大器和开关可W在单个管忍上。
[0022] 每个输入开关设备和输出开关设备可W包括连接到第一结、第一开关和第二开关 间的上拉设备和连接到第二结、第Ξ开关和第四开关间的下拉设备。上拉设备、第Ξ开关和 第四开关可W配置W接通响应于第一信号。下拉设备、第一开关和第二开关可W配置W接 通响应于第二信号。第一信号可W是第二信号的逆(或逻辑补)。
[0023] 开关网络可W配置W具有Ξ个或多个反馈回路。装置还可W包括输出放大器。互 阻抗放大器、开关网络和输出放大器可W在单个管忍上。
[0024] 装置可W在每个反馈回路中包括具有不同的电阻值的的电阻。每个电阻可W在各 自的中间节点与互阻抗放大器的反相输入间电禪合。每个反馈回路中的电阻可W在单个管 忍之外。具有外部电阻可W允许互阻抗放大器的增益在特定应用可W配置,同时还能够实 现与互阻抗放大器和开关在单个管忍上相关的优点。
[00巧]另一个实施例是包括互阻抗放大器和电连接到互阻抗放大器的输出的开尔文感 应开关的装置。至少一个开尔文感应开关是由T结开关网络实现。当开尔文感应开关断开 时,T结开关网络可W减少或消除通过电容式馈通。运可W通过阻止电容式馈通降低互阻 抗放大器的带宽。当存在多组在互阻抗放大器的输出和输入之间到输出放大器布置的开尔 文感应开关时,通过使用T结开关网络减少电容式馈通可W是特别有利的。
[0026] 在此描述中,参考了附图,其中类似的附图标记可W指示相同或功能相似的元件。 应该理解的是,图中所示的元件不一定按比例绘制。此外,应该理解的是,实施例可W包括 比特定附图和/或特定附图中示出的元件的子集更多的元件。本文所使用的术语"互阻抗 放大器"或"TIA"通常指没有反馈元件的互阻抗放大器的放大器。
[0027] 图1是示出具有示例性开尔文感应开关网络的互阻抗放大器的示意图。示出的装 置100包括互阻抗放大器102、开尔文感应开关网络104和输出放大器118。开尔文感应开 关网络104包括输入开关110、114,输出开关114、116和中间或反馈节点106和108。输入 开关110和输出开关112可W被称为第一对开尔文感应开关并且输入开关114和输出开 关116可W被称为第二对开尔文感应开关。中间节点106在从互阻抗放大器102的输出到 互阻抗放大器102的反相输入的第一反馈路径中。如图所示,第一反馈路
径包括输入开关 110、第一反馈节点106 W及第一阻抗元件117。中间节点108在从互阻抗放大器102的输 出到互阻抗放大器102的反相输入的第二反馈路径中。如图所示,第二反馈路径包括输入 开关114、第二中间节点108和第二阻抗元件115。输出放大器118可W通过开尔文感应开 关网络104接收互阻抗放大器102的输出并且产生示出的装置100的输出。
[002引如图1中所示,互阻抗放大器102可W在其反相输出接收相对小的输入电流。如 图1中所示,A和表示要么表示具有开关110和112中间节点106的第一通道要么表示具 有开关114和116和中间节点108的第二通道,当装置100 (和交替地开尔文感应开关网络 104)接收信号A和/或Z时被激活。如图所示,A和I是逻辑补信号。根据A和/或.:?信 号,装置100接收或产生,要么开关110和112将接通要么开关114和116将接通,它们各 自通道中的一个给互阻抗放大器102提供不同的增益值。例如,第一阻抗元件117的阻抗 值可W对应于化Ω电阻和0.1 pF电容,而第二阻抗元件115的阻抗值可W对应于1ΜΩ电 阻和0.1 nF电容,取决于例如期望的输出信号范围进行选择提供不同的增益值。当开尔文 感应开关网络104包括Ξ个或更多个通道时,运些通道可W使用任何合适的控制信号进行 激活使得一个或多个通道可W在一个时间内激活。 阳029] 当开尔文感应开关网络104不依赖驱动执行感应时,开尔文检感应开关网络104 除去或校正将与典型基于触排的并联电阻可变增益互阻抗放大器串联呈现的开关电阻。在 一个实施例中,开关11〇、112、114和116 W及图2中示出的开关可W使用场效应晶体管,例 如金属氧化物半导体(M0巧器件,包括NM0S器件和/或PM0S器件来实现。而术语"金属" 和"氧化"可W呈现在,例如,M0SFET、M0S晶体管可W具有由金属而不是,例如多晶娃制造 的栅极,并且具有由电介质而不是二氧化娃,例如高k电介质的电介质氧化区。在另一个实 施例中,开关11〇、112、114和116 W及图2所示的开关可W使用在娃、混合物或其他合适的 半导体上的器件来实现。在另一个实施例中,开尔文感应开关网络104可W包括更多开关 元件W减轻来自由于单个关闭M0S器件的有限电容隔离而关闭的路径的电容式馈通。互阻 抗放大器应用中的电容式馈通可能会限制不同互阻抗设置间的带宽。而低互阻抗值通常在 反馈电阻上具有相对大的电容,高互阻抗值可w具有相对小的电容值。当路径关闭时来自 低互阻抗设置的馈通可W限制当它接通时高互阻抗设置的带宽。具有降低的电容式馈通的 开尔文感应开关网络104的示例性实现的进一步细节结合下面图2予W示出和描述。
[0030] 在某些实施例中,互阻抗放大器102和开尔文感应开关网络104可W在一个管忍 上实现。在一些运些实施例中,互阻抗放大器102、开尔文感应开关网络104和输出放大器 118可W在一个管忍上实现。在实施例中,输出、中间和输出节点电连接到多个触点的第二 开尔文感应开关网络可W在同一个管忍上实现。根据某些实施例,可W实现具有Ξ个反馈 回路的开尔文感应开关网络104。例如,图3-4F中所示的实施例至少包括Ξ个反馈路径。 作为一个示例,单管忍实现的优点包括能够包括更大数目的开关元件W减少误差否则运在 具有多个独立模块的印刷电路板(PCB)将是不切实际的。例如,当开关被包括在单个管忍 而不是互阻抗放大器时,图2中所示的实施例中开尔文感应开关网络在PCB上实现可能是 不切实际的。作为另一个示例,将互阻抗放大器102和开尔文感应开关网络104集成为一 个单元的优点包括为用户根据用户具体需求提供实现具有不同反馈元件的互阻抗放大器 电路可定制性,例如电阻和/或电容。关于本文所讨论的原则和优点的可定制单元应用的 进一步细节结合图3-4F予W示出并且描述如下。作为又一示例,在单个管忍上提供开尔文 感应开关网络和互阻抗放大器可W导致整个系统的尺寸减小,运在上下文中可能是特别有 用的,例如移动设备,其中存在对于电子元件的小型化的显著愿望。
[0031] 根据某些实施例,图1的开尔文感应开关网络可W包括一个或多个T结开关网络。 图2是示出实现图1或3-4F中的任何一个的开尔文感应开关网络104的一部分的示例性 T结开关网络的示意图。示出的开关网络200可W具有连接到互阻抗放大器102的输出的 输入(例如,如图1和图3-4F所示)并且它的输入连接到输出放大器118的输出(图1、 3-4巧。示出的网络200可W对应于包括输入开关110、中间节点106和图1的输出开关112 的路径或者包括输入开关114、中间节点108和图1的输出开关116的路径。一个或多个T 结开关网络可W提供用于互阻抗放大器102的输出(例如,如图1或3-4F所示)和输出放 大器118的输入(例如,如图1或3-4F中所示)间的每个路径。示出的网络200包第一开 关模块202和第二开关模块204。第一开关模块202可W实现图1的输入开关110或输入 开关114 (具有互补控制信号),并且第二开关模块204可W实现图1的输出开关112或输 出开关116(具有互补控制信号)。示出的网络还具有反馈或中间节点218,它们可W对应 于图1的中间节点106或中间节点108。
[0032] 根据某些实施例,图1的开尔文感应开关网络可W-个或多个T结开关网络。图2 是示出实现图1或3-4F中任何一个的开尔文感应开关网络的一部分的示例性T结开关网 络的示意图。示出的开关网络200可W具有连接到互阻抗放大器102(例如,如图1和3-4F 中所示)的输出的它的输入和连接到输出放大器118(图1、3-4巧的它的输出。示出的网 络200可W对应于包括输入开关110、中间节点106和图1的输出开关112的路径,或者包 括输入开关114、中间节点108和图1的输出开关116的路径。一个或多个T结开关网络可 W提供用于互阻抗放大器102 (例如,如图1或3-4F中所示)和输出放大器118 (例如,如 图1或3-4F中所示)间的每个路径。示出的网络200包括第一开关模块202和第二开关 模块204。第一开关模块202可W实现图1的输入开关110或输出开关114(具有互补控制 信号),并且第二开关模块204可W实现图1的输出开关112或输出开关116。示出的网络 还具有反馈或中间节点218,它们可W对应于图1的中间节点106或中间节点108。
[0033] 每个开关模块202、204包括两个各自具有T结节点的T结,形成Ξ个开关。第一 开关模块202包括在T结节点206连接的Ξ个开关220、221、224,形成第一 T结,和在T结 208连接的Ξ个开关222、223、225,形成第二T结。类似地,第二开关模块204包括连接到 T结节点210的Ξ个开关230、231、234,形成第一 T结,和在T结节点212连接的Ξ个开关 232、233、235,形成第二 T 结。
[0034] 通过形成串联开关(例如,串联220、221,串联222、223)其中中间T结节点(例 如,206、208)通过上拉器件(例如,开关224)或者下拉器件(例如,开关225)电连接到参 考或干线电压V+或V-,开关模块202、204可W使得它们的关闭交流电(AC)泄漏显著减少。 例如,如图2中所示,T结节点206、210分别通过上拉器件224、234电连接到参考电平V+, 并且T结节点208和212分别通过下拉器件225、235电连接到参考节点V-。
[
0035] 在图2所示的实现中,开关模块202、204配置W接通响应于第一控制信号(例如, J ),并且断开响应于第二控制信号(例如,A),并且开关模块202、204的每个分别实现开 关110、112的每个的功能,在图1中。开关模块202、204配置W使得T结节点206、208、210 和212从参考电平V+、V-断开并且通过开关220-223、230-233连接输入节点到输出节点 的,响应于正在被断言的第一控制信号(例如,I正处於逻辑1值)。为响应于正在被断言 的第二控制信号(例如,A处於逻辑1值),开关模块202、204配置W使得T结节点206、210 连接到第一干线V+并且使得T结节点208、212连接到第二干线V-并且输入节点和输出节 点被断开当开关220-223, 230-233断开时。在运个例子中,T结节点206、210、208、212将 通过各自上拉或下拉器件上拉或下拉,并且开关220-223的泄漏可W被旁路并且短路到参 考电平V+或V-之一而不是作为信号误差通过开关。任何来自互阻抗放大器102 (例如,如 图1,3-4F任何一个中所示)到参考电平V+和V-的交流泄漏可W是显示为高阻抗的误差 信号。在本示例中,两个控制信号A,是逆或彼此互补的。
[0036] 当实现图U3-4F中示出的开尔文感应开关网络104的多个并联开尔文感应通 道时,多个T结开关网络可W使用多组开关模块202、204来实现,每组响应于不同的互补 信号。例如,具有Ξ个开尔文感应通道(例如,图3-4F中的104a)的实施例可W具有Ξ 组T结开关模块(例如,202、204),并且每组开关模块(例如,202、204)中的开关(例如, 220-225, 230-235)可W响应于互补控制信号对A/ I、B/夏或C/ C。
[0037] 在每个开关模块202和204中,一组开关214或216分别可W减少泄漏,包括断开 状态的直流值C)泄漏。在一些实施例中,每组开关214和216可W具有共享源极和/或漏 极的两个条带设备的布局。共享的源极和/或漏极可W是连接到中间节点218、具有最小扩 散区的单个条带,例如,充分地使与扩散面积成比例的DC泄漏减到最小。在其他实施例中, 多于两个条带可W用于每组开关214和216的布局,具有共享的源极和/或漏极,具有最小 数目的扩散连接到反馈节点218。开关网络200和互阻抗放大器102 (图1、3-4巧可W在一 个管忍上实现。在一些情况下,互阻抗放大器102 (图1、图3-4F)、开关网络200和输出放 大器118 (图1、图3-4巧可W在一个管忍来实现。
[0038] 使用示出网络200的一个优点是用于高阻抗电流输出传感器可变增益互阻抗放 大器的改进的性能。示出的网络200的另一个优点是互阻抗放大器带宽的增加。在一些实 施例中,如果W本文所公开来实现的话,信号带宽可W约15M监而不是lOkHZ,运是典型的 范围。另一个优点包括可w供选择的阻抗值的宽范围,并且选择的范围是取决于所期望的 频率范围的4个数量级。例如,化Ω电阻可W选择用于在约lOMHz操作的反馈回路而10ΜΩ 电阻可W选择用于在约lOOkHZ操作另一个反馈回路。
[0039] 图3是示出示例性集成互阻抗放大器300的示意图。集成互阻抗放大器300可W 包括互阻抗放大器102、一个或多个开尔文感应开关网络104a、104b和输出放大器118。集 成互阻抗放大器300可W在单个管忍上实现,如图所示。如图3中所示,开尔文感应开关网 络的中间节点可W电连接到它们各自的触点FB0、FBI、FB2、FB3、FB4、FB5,它们可W是集成 电路(1C)忍片的引脚。输入放大器102可W对相对低的输入偏置电流进行优化。在图3中 禪合到输入放大器102的输出的开关可W实现参考图1和/或2所讨论的开尔文感应网络 的特征的任意组合。然而运些开关示出W显示它们在图3中的逻辑功能,应该理解,在某些 实施例中每个开关可W通过多个多个电路元件来实现。例如,图3中示出的一些或全部开 关可W由图2的6晶体管T结开关网络来实现。两个开关部分(从SWA-IN至SWA-0UT和 从SWB-IN至SWB-0UT)可W为低漏电流进行优化,如本文所公开。集成互阻抗放大器300可 W包括控制电路W提供用于选择性接通和断开开尔文感应开关的控制信号。两部分输出放 大器(多个)(V0UTUV0UT2)可W用作差分放大器。通过禁用V0UT2,输出部的放大器(多 个)可W用作单端输出放大器。输出放大器(多个)可W驱动模拟一数字转换器(ADC),例 如。
[0040] 在一个实施例中,示例性集成互阻抗放大器还可W包括配置W接收多个控制信 号,例如启用、模式、时钟等的串行/并行控制端口(未示出)。如图3中所示,图3示出的 所有元件可W在一个管忍上实现。在另一个实施例中,图3中示出的元件的子集可W在一 个管忍上实现和/或附加的元件例如控制电路也可W包括在管忍上。在一个示例性应用 中,图3的集成互阻抗放大器可W包括TIA-ADC驱动器滤波器连接(SWA/B-0UT至VIN)。图 3的其它示例性应用结合图4A-4F进行讨论。在运些示例性应用中,在集成互阻抗放大器 300之外的电连接和/或附加的电路元件与集成互阻抗放大器结合实现各种功能。 阳041] 图4A是示出图3的示例性集成互阻抗放大器300的示例性应用的示意图。图4A 示出了本公开的示例性应用,用于相对较低的阻抗(Ron)的并联开关。输入开关可W具有 与电阻(Ron)等效,例如,约150 Ω。输出开关具有Ron,例如约300 Ω。输入Ron可W限制 反馈电阻Ru?可W用于实现期望的性能的最低的合适的值。通过并联连接开关部FB0、FB1、 FB2,可W降低输入开关的有效电阻。在图4A中所示的例子中,有效Ron除W3。因此,当 Ron是150 Ω,Ξ个并联开关的有效Ron是50 Ω。
[0042] 图4B是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。图 4B示出用于串联网络连接的本公开的示例性应用。通过串联连接反馈,互阻抗放大器TIA 的增益可W通过增加或移除增益部进行选择W获取所期望的增益。如图4B所示,每个增益 部包括分别与电容C0、C1或C2并联的电阻R0、R1或R2。
[0043] 图4C是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。图 4C示出用于T型网络连接的本公开的示例性应用。通过将电连接到不同开关的电阻连接成 T型网络,使用咕的电阻式分割可W调节增益W实现所期望的增益。图4C中示出的布置可 W减少或消除特定应用中来自负输入(IN-N)求和结上的多个增益路径的漏电流效应。在 一些实施例中,电阻咕值可W是相对高的电阻。
[0044] 图4D是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。图 4D示出了用于TIA和ADC驱动增益变化的本公开的示例性应用。如图4D-E示出和本文所 描述的,具有第二开尔文感应开关网络104b可W是有利的,因为至少部分第二开尔文感应 开关网络104b可W与输出放大器118的输出一起使用W改变接收输出放大器118的输出 作为输入的ADC的ADC驱动增益,例如。
[0045] 图4E是示出图3的示例性集成互阻抗放大器的另一个示例性应用的示意图。图 4E示出用于混合放大器、辅助开关和ADC增益变化的本公开的示例性应用。在运个示例性 应用中,第二开尔文感应开关网络104b部分地与互阻抗放大器102 -起使用并且部分地与 输出放大器1
18-起使用。
[0046] 图4F是示出了示例性集成互阻抗放大器的另一个示例性应用的示意图。图4F示 出了用于数字控制差分放大器的本公开的示例性应用。
[0047] 系统、装置和/或本文所讨论的方法可W在各种电子设备中实现。电子设备的示 例可W包括,但不限于消费电子产品、消费者电子产品的部分、电子测试设备、无线通信基 础设施例如基站、汽车电子、其它车载电子,工业电子等。电子设备的示例还可W包括存储 器忍片、存储器模块、光网络或其它通信网络的电路和磁盘驱动器电路。消费电子产品可W 包括,但不限于,测量仪器、医疗设备、无线设备、移动电话(例如,智能电话)、蜂窝基站、电 话、电视机、计算机监视器、计算机、手持式计算机、平板计算机、个人数字助理(PDA)、微波 炉、冰箱、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、数字视频录像机 (DVR)器、VCR、MP3播放器、收音机、摄像机、照相机、数码相机、便携式存储器忍片、洗衣机、 烘干机、洗衣机/干衣机、手表、时钟等。此外,电子设备可W包括未完成的产品。
[0048] 除非上下文明确要求,否则,在整个说明书和条款,词语"包括"、"包括"、"包括"、 "包括"等被解释为包含的意义,而不是排他或穷举的含义;也就是说,从"包括,但不限于" 的意义上说。词语"禪合"或"连接",如通常在此使用,指的是两种或多种元件可W直接连 接或者通过一个或多个中间元件的方式连接。另外,词语"本文中"、上"、下"和类似 含义词语,在本申请中使用时,应该指本申请作为整体而不是此申请的任何特定部分。如果 上下文允许,详细说明中使用单数或复数的词语还可W分别包括复数或单数。词语"或"提 到两个或更多个项目的列表,意在涵盖词语的所有的W下解释:列表中的任何项目,列表中 的所有项目和列表中的项目的任何组合。本文所提供的所有数值也意图包括在测量误差内 的相似的值。
[0049] 本文提供的教导可W应用于其他装置,不一定是上述装置。上述的各种实施例的 元件和动作可W进行组合W提供进一步的实施例。
[0050] 虽然某些实施例进行了说明,运些实施例仅W举例的方式呈现,并且不旨在限制 本公开的范围。的确,本文中所描述的新颖的方法、装置和系统可W体现在各种其它形式。 此外,可W进行W本文中所描述的方法和系统的形式的各种省略、替代和改变,而不脱离本 公开的精神。
【主权项】
1. 一种装置,包括管芯,所述管芯包括: 互阻抗放大器; 开关网络,包括输入开关、中间节点和输出开关,所述输入开关在所述中间节点电连接 至IJ所述输出开关,其中所述输入开关在所述互阻抗放大器的输出和所述中间节点之间电连 接;和 配置以提供到所述中间节点电连接的、在所述管芯之外的触点。2. 如权利要求1所述的装置,其中所述触点是引脚。3. 如权利要求1所述的装置,其中所述管芯还包括电连接到所述互阻抗放大器的输入 的另一个触点。4. 如权利要求1所述的装置,其中每个所述输入开关和所述输出开关包括: 第一开关; 第二开关; 连接到第一结、在所述第一开关和所述第二开关之间的上拉器件; 第三开关; 第四开关;和 连接到第二结、在所述第三开关和所述第四开关之间的下拉器件, 其中所述上拉器件和所述下拉器件配置以接通响应于第一信号,其中第一、第二、第 三、第四开关配置以接通响应于第二信号,并且其中所述第一信号是所述第二信号的逆。5. 如权利要求4所述的装置,其中所述第一开关在所述互阻抗放大器的所述输出和所 述第一结之间电连接,并且其中所述第二开关在所述第一结和所述中间节点之间电连接。6. 如权利要求5所述的装置,其中所述第二开关和所述第四开关具有使得直流泄漏减 少的物理布局。7. 如权利要求1所述的装置,其中所述管芯还至少包括一个输出放大器。8. 如权利要求1所述的装置,其中: 所述管芯还包括第二开关网络和第二触点; 所述第二开关网络包括第二输入开关、电连接到所述第二触点的第二中间节点和第二 输出开关;和 所述第二输入开关在所述第二中间节点电连接到所述第二输出开关。9. 如权利要求1所述的装置,所述管芯还包括: 多个附加触点, 其中所述开关网络包括多个附加输入开关和多个附加中间节点, 其中每个所述多个附加输入开关在所述互阻抗放大器的所述输出和所述多个附加中 间节点的各自附加中间节点之间电连接, 其中每个所述多个附加中间节点电连接到所述多个附加触点的各自附加触点。10. 如权利要求9所述的装置,其中所述多个触点是引脚。11. 如权利要求9所述的装置,其中所述开关网络配置以接通或断开多个反馈回路到 所述互阻抗放大器的反相输入。12. 如权利要求9所述的装置,还包括: 在所述管芯之外的多个电阻, 其中每个所述多个电阻在所述互阻抗放大器的输入和所述多个附加触点之间电连接。13. 如权利要求11所述的装置,其中所述装置的带宽在10MHz数量级上。14. 一种装置,包括: 互阻抗放大器;和 多个开尔文感应开关,电连接到所述互阻抗放大器的输出,其中至少一个所述开尔文 感应开关包括T结开关网络。15. 如权利要求14所述的装置还包括: 电阻, 其中所述开尔文感应开关的两个彼此串联布置, 其中所述电阻在中间节点、在串联布置的所述两个开尔文感应开关和所述互阻抗放大 器的输入之间电親合。16. 如权利要求14所述的装置,其中所述T结开关网络包括: 第一开关; 第二开关; 第三开关,所述第一、第二和第三开关电连接以形成第一T结; 第四开关; 第五开关;和 第六开关,所述第四、第五和第六开关电连接以形成第二T结, 其中第三开关在第一干线和所述第一T结之间电连接,并且所述第六开关在第二干线 和所述第二T结之间电连接, 其中所述第一T结至少部分根据第一信号的状态配置以在所述第一干线电压接通并 且所述第二T结至少部分地根据所述第一信号的状态配置以在所述第二干线电压接通。17. 如权利要求16所述的装置,其中所述第二开关和所述第五开关电连接到所述互阻 抗放大器,并且其中所述第三开关和所述第六开关配置以使得直流泄漏减少。18. -种制造电子设备的方法,所述方法包括: 在互阻抗放大器的输入和各自开尔文感应开关对的各自中间节点之间电连接电阻, 其中每个所述开尔文感应开关对包括输入开关和与所述输入开关串联布置的输出开 关,所述输入开关在所述互阻抗放大器的输出和各自中间节点之间耦合。19. 如权利要求18所述的方法,其中电连接包括在管芯的各个引脚和所述互阻抗放大 器的所述输入之间连接所述每个所述电阻。20. 如权利要求18所述的方法,其中每个所述输入开关和所述输出开关包括T结开关 网络。
【专利摘要】本公开涉及宽范围互阻抗放大器。本公开的一个方面是具有多电阻式反馈回路的互阻抗放大器电路,它可以使用多个开尔文感应通道实现。互阻抗放大器和多个开尔文感应通道可以在具有多个触点的单个管芯上实现,例如引脚,用于连接多个电阻到开尔文感应通道。在某些实施例中,开尔文感应通道可以使用T结开关网络予以实现。
【IPC分类】H03F3/08
【公开号】CN105490647
【申请号】CN201510645245
【发明人】N·R·卡特, Y·J·沙玛
【申请人】美国亚德诺半导体公司
【公开日】2016年4月13日
【申请日】2015年10月8日
【公告号】DE102015116900A1, US20160099694