仪表放大器的制造方法
仪表放大器的制造方法
【技术领域】
[0001]本发明涉及高精度测量技术领域，更具体地说，涉及仪表放大器。
【背景技术】
[0002]仪表放大器作为一种用来放大微弱差值信号的高精度放大器，被广泛应用在电子秤、压力测量、血液分析、血压计、气体分析和测量、电能分析和计量等高精度测量领域。
[0003]图1示出了一种现有的仪表放大器，它借助两个单端输出的运算放大器Avl?Av2以及三个电阻R0?R2实现设定的闭环增益放大功能，具有放大增益可编程、低温漂、高输入阻抗、高共模抑制能力等特性，但是存在以下不足:
[0004]其一，采用两个运算放大器的电路设计，使得所述仪表放大器在成本和功耗上都比较高。其二，仪表放大器的放大增益是由三个电阻R0?R2决定的，电阻自身具有热噪声，阻值越大热噪声值就越大；要实现仪表放大器的低噪声设计，就要采用低阻值的电阻，但是电阻阻值越低对两个运算放大器Avl?Av2的驱动能力要求就越高，仪表放大器的功耗也就越大。
【发明内容】
[0005]有鉴于此，本发明提供一种仪表放大器，以在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计。
[0006]一种仪表放大器，包括电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块以及逻辑控制器，其中:
[0007]所述电容反馈结构的闭环放大器包括:全差分运算放大器、设置在所述全差分运算放大器的正输入端的第一输入电容、设置在所述全差分运算放大器的负输入端的第二输入电容、连接所述全差分运算放大器的负输出端与其正输入端的第一反馈电容，以及连接所述全差分运算放大器的正输出端与其负输入端的第二反馈电容；
[0008]所述输入电容充电模块与所述第一输入电容和所述第二输入电容相连，用于周期性地对所述第一输入电容和所述第二输入电容进行充电；
[0009]所述反馈电容放电模块与所述第一反馈电容和所述第二反馈电容相连，用于周期性地对所述第一反馈电容和所述第二反馈电容进行放电；
[0010]所述噪声分离模块设置在所述电容反馈结构的闭环放大器的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离；
[0011]所述逻辑控制器分别与所述输入电容充电模块、所述反馈电容放电模块和所述噪声分离模块相连接，用于控制各个模块工作。
[0012]其中，所述输入电容充电模块包括:
[0013]连接所述第一输入电容的第一极板与第一直流源的第一开关，其中，所述第一直流源的输出电压等于仪表放大器的信号共模电压；
[0014]连接所述第一输入电容的第二极板与第二直流源的第二开关，其中，所述第二直流源的输出电压等于所述全差分运算放大器的共模输入电压；
[0015]连接所述第二输入电容的第一极板与所述第一直流源的第三开关；
[0016]连接所述第二输入电容的第二极板与所述第二直流源的第四开关；
[0017]一端连接所述第一开关与所述第一输入电容的连接点，另一端连接所述仪表放大器的正输入端的第五开关；
[0018]以及一端连接所述第三开关与所述第二输入电容的连接点，另一端连接所述仪表放大器的负输入端的第六开关。
[0019]其中，所述反馈电容放电模块包括:
[0020]并联在所述第一反馈电容两端的第七开关；
[0021]并联在所述第二反馈电容两端的第八开关；
[0022]一端连接所述第二开关与所述第一输入电容的连接点，另一端连接所述全差分运算放大器的正输入端的第九开关；
[0023]以及一端连接所述第四开关与所述第二输入电容的连接点，另一端连接所述全差分运算放大器的负输入端的第十开关。
[0024]其中，所述噪声分离模块包括:
[0025]连接所述仪表放大器的正输入端与所述第五开关的第十一开关；
[0026]连接所述仪表放大器的正输入端与所述第六开关的第十二开关；
[0027]连接所述仪表放大器的负输入端与所述第五开关的第十三开关；
[0028]连接所述仪表放大器的负输入端与所述第六开关的第十四开关；
[0029]连接所述仪表放大器的负输出端与所述全差分运算放大器的负输出端的第十五开关;
[0030]连接所述仪表放大器的负输出端与所述全差分运算放大器的正输出端的第十六开关;
[0031]连接所述仪表放大器的正输出端与所述全差分运算放大器的负输出端的第十七开关;
[0032]以及连接所述仪表放大器的正输出端与所述全差分运算放大器的正输出端的第十八开关。
[0033]其中，所述逻辑控制器包括第一时钟、第二时钟、第三时钟和第四时钟，其中:
[0034]所述第一时钟和所述第二时钟为一对反相不交叠时钟；
[0035]所述第三时钟和所述第四时钟为一对反相不交叠时钟；
[0036]所述第一时钟用于同时控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第七开关和所述第八开关的通断；
[0037]所述第二时钟用于同时控制所述第五开关、所述第六开关、所述第九开关和所述第十开关的通断；
[0038]所述第三时钟用于同时控制所述第十一开关、所述第十四开关、所述第十五开关和所述第十八开关的通断；
[0039]所述第四时钟用于同时控制所述第十二开关、所述第十三开关、所述第十六开关和所述第十七开关的通断。
[0040]其中，所述第一输入电容和所述第二输入电容均为可调电容。
[0041]其中，所述噪声包括KT/C噪声。
[0042]从上述的技术方案可以看出，本发明借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块和反馈电容放电模块克服引入电容后可能出现的全差分运算放大器输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块实现信号与噪声的分离；相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本发明在降低仪表放大器功耗的同时，实现了仪表放大器的低噪声、低成本设计，提高了仪表放大器的性能。
【附图说明】
[0043]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的同时，还可以根据提供的附图获得其他的附图。
[0044]图1为现有技术公开的一种仪表放大器结构意图；
[0045]图2为本发明实施例公开的一种仪表放大器结构意图；
[0046]图3为本发明实施例公开的一种电容反馈结构的闭环放大器结构示意图；
[0047]图4为本发明实施例公开的第一时钟PH1、第二时钟PH2、第三时钟CK1和第四时钟CK2的波形图。
【具体实施方式】
[0048]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动同时所获得的所有其他实施例，都属于本发明保护的范围。
[0049]参见图2,本发明实施例公开了一种仪表放大器，以在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计，包括:电容反馈结构的闭环放大器100、输入电容充电模块200、反馈电容放电模块300、噪声分离模块400以及逻辑控制器。其中:
[0050]电容反馈结构的闭环放大器100包括:全差分运算放大器Αν、设置在全差分运算放大器Αν的正输入端的第一输入电容CO、设置在全差分运算放大器Αν的负输入端的第二输入电容C1、连接全差分运算放大器Αν的负输出端与其正输入端的第一反馈电容C2，以及连接全差分运算放大器Αν的正输出端与其负输入端的第二反馈电容C3 ；
[0051]输入电容充电模块200与第一输入电容C0和第二输入电容C1相连，用于周期性地对第一输入电容C0和第二输入电容C1进行充电；
[0052]反馈电容放电模块300与第一反馈电容C2和第二反馈电容C3相连，用于周期性地对第一反馈电容C2和第二反馈电容C3进行放电；
[0053]噪声分离模块400设置在电容反馈结构的闭环放大器100的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离；
[0054]所述逻辑控制器分别与输入电容充电模块200、反馈电容放电模块300和噪声分离模块400相连接，用于控制各个模块工作。
[0055]本实施例借助1个全差分运算放大器和4个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块200和反馈电容放电模块300克服弓I入电容后可能出现的全差分 运算放大器Αν输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块400实现信号与噪声的分离(用于实现电容充放电的输入电容充电模块200和反馈电容放电模块300中必然存在开关器件，但一旦使用开关，开关电容结构所具有的KT/C噪声将不可避免，这有悖于仪表放大器的低噪声设计，因此需要设计噪声分离模块400);相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本实施例不仅降低了仪表放大器的功耗，还实现了仪表放大器的低噪声设计，而且成本更低。
[0056]为了更清楚的描述本实施例所示的技术方案，接下来从以下四个方面进行详述。
[0057]1)关于电容反馈结构的闭环放大器100
[0058]为克服现有仪表放大器的不足，本实施例借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，从而构建得到了一种电容反馈结构的闭环放大器100。其拓扑结构如图3所不，包括全差分运算放大器Αν、第一输入电容C0、第二输入电容C1、第一反馈电容C2和第二反馈电容C3，其中:
[0059]第一输入电容C0设置在全差分运算放大器Αν的正输入端,具体的,第一输入电容C0的第一极板与仪表放大器的正输入端VIP相连，其第二极板与全差分运算放大器Αν的正输入端相连；
[0060]第二输入电容C1设置在全差分运算放大器Αν的负输入端，具体的，第二输入电容C1的第一极板与仪表放大器的负输入端VIN相连，其第二极板与全差分运算放大器Αν的负输入端相连；
[0061]第一反馈电容C2连接于全差分运算放大器Αν的负输出端与全差分运算放大器Αν的正输入端之间，具体的，全差分运算放大器Αν的负输出端与仪表放大器的负输出端0UTN相连；
[0062]第二反馈电容C3连接于全差分运算放大器Αν的正输出端与全差分运算放大器Αν的负输入端之间，具体的，全差分运算放大器Αν的正输出端与仪表放大器的正输出端0UTP相连。
[0063]上述电容反馈结构的闭环放大器100的放大增益A = C0/C2 = C1/C3。其中，为实现仪表放大器的放大增益可编程，本实施例设定第一输入电容C0和第二输入电容C1为可调电容，其容值可设置为任意值，例如1C2、4C2、16C2或64C2等，以实现1倍、4倍、16倍或64倍等不同的闭环放大倍数。当然，为实现仪表放大器的放大增益可编程，也可同时设定第一反馈电容C2和第二反馈电容C3为可调电容，或者同时设定第一输入电容C0、第二输入电容C1、第一反馈电容C2和第二反馈电容C3均为可调电容等，并不局限。
[0064]相较于现有的仪表放大器，电容反馈结构的闭环放大器100利用电容代替电阻实现闭环增益放大，由于电容没有热噪声的困扰，因此在降低仪表放大器功耗的同时，实现了仪表放大器较低的热噪声设计；此外，由于电容反馈结构的闭环放大器100仅需要用到一个运算放大器，因此占用面积更少，且功耗更小。
[0065]但是，电容反馈结构的闭环放大器100存在以下不足:
[0066]由于电容C0?C3均为无源器件，因此电容C0?C3上的电荷会逐渐泄露，使得全差分运算放大器Αν的输入共模电压无法稳定，同时使得全差分运算放大器Αν的输出进入饱和状态。
[0067]2)关于输入电容充电模块200和反馈电容放电模块300
[0068]为克服电容反馈结构的闭环放大器100的不足，本实施例在图3所示拓扑结构的基础上，设计了周期性地对第一输入电容C0和第二输入电容C1进行充电的输入电容充电模块200，以及周期性地对第一反馈电容C2和第二反馈电容C3进行放电的反馈电容放电模块 300。
[0069]仍参见图2,输入电容充电模块200包括:
[0070]连接第一输入电容C0的第一极板与第一直流源的第一开关S1，其中，所述第一直流源的输出电压VCM等于仪表放大器的信号共模电压；
[0071]连接第一输入电容C0的第二极板与第二直流源的第二开关S2，其中，所述第二直流源的输出电压VCMI等于全差分运算放大器Αν的共模输入电压；
[0072]连接第二输入电容C1的第一极板与所述第一直流源的第三开关S3 ；
[0073]连接所述第二输入电容C1的第二极板与所述第二直流源的第四开关S4 ；
[0074]—端连接第一开关S1与第一输入电容C0的连接点，另一端连接仪表放大器的正输入端VIP的第五开关S5 ；
[0075]以及一端连接第三开关S3与第二输入电容C1的连接点，另一端连接仪表放大器的负输入端VIN的第六开关S6。
[0076]在输入电容充电模块200中，第一开关S1、第二开关S2、第三开关S3和第四开关S4周期性的闭合，此时，所述第一直流源和所述第二直流源周期性地对第一输入电容C0和第二输入电容C1进行充电，以稳定全差分运算放大器Αν的共模输入电压到VCMI,同时稳定第一输入电容C0和第二输入电容C1的第一极板上的共模电压到VCM。
[0077]此外，在第一输入电容C0和第二输入电容C1充电期间，由于第一开关S1和第三开关S3均闭合，为避免所述第一直流源与仪表放大器的正输入端VIP、负输入端VIN短接，本实施例设计第五开关S5和第六开关S6相应断开。
[0078]具体的，第一开关S1、第二开关S2、第三开关S3和第四开关S4由仪表放大器的逻辑控制器中的第一时钟ΡΗ1控制；第五开关S5和第六开关S6由所述逻辑控制器中的第二时钟ΡΗ2控制，且第一时钟ΡΗ1和第二时钟ΡΗ2为一对反相不交叠时钟，所谓反相不交叠，是指ΡΗ1不是简单的由ΡΗ2取反得到，必须ΡΗ2由高电平变为低电平一段时间后，ΡΗ1才变为高电平，同样ΡΗ1由高变低一段时间后，ΡΗ2才变为高电平。
[0079]仍参见图2，反馈电容放电模块300包括:
[0080]并联在第一反馈电容C2两端的第七开关S7 ；
[0081]并联在第二反馈电容C3两端的第八开关S8 ；
[0082]一端连接第二开关S2与第一输入电容C0的连接点，另一端连接全差分运算放大器Αν的正输入端的第九开关S9 ；
[0083]以及一端连接第四开关S4与第二输入电容C1的连接点，另一端连接全差分运算放大器Αν的负输入端的第十开关S10。
[0084]由于第一反馈电容C2和第二反馈电容C3的容值较小容易注入电荷(注入电荷的来源包括所述第一直流源和所述第二直流源等)，电荷经长时间累积可能使得第一反馈电容C2和第二反馈电容C3上的电压过大，导致全差分运算放大器Αν的输出饱和。为解决该问题，本实施例设计第七开关S7和第八开关S8周期性地闭合，此时，第七开关S7和第一反馈电容C2构成续流回路，对第一反馈电容C2进行放电，同时，第八开关S8和第二反馈电容C3构成另一续流回路，对第二反馈电容C3进行放电。其中，两个反馈电容(即第一反馈电容C2和第二反馈电容C3)的放电时间点与两个输入电容(即第一输入电容C0和第二输入电容C1)的充电时间点同步。
[0085]此外，考虑到在第一输入电容C0和第二输入电容C1充电、第一反馈电容C2和第二反馈电容C3放电期间，第二开关S2、第四开关S4、第七开关S7和第八开关S8均闭合，相当于全差分运算放大器Αν的正负输出端和正负输入端都短路到了 VCMI电压下，此时由于全差分运算放大器Αν自身失调电压的存在，会导致全差分运算放大器Αν输出相当大的电流。为解决该问题，本实施例设计第九开关S9和第十开关S10相应断开。具体的，第七开关S7和第八开关S8由所述逻辑控制器中的第一时钟ΡΗ1控制，第九开关S9和第十开关S10由所述逻辑控制器中的第二时钟ΡΗ2控制。
[0086]3)关于噪声分离模块400
[0087]由于S1?S10的存在,不可避免的往第一输入电容C0、第二输入电容C1、第一反馈电容C2、第二反馈电容C3上注入了 KT/C噪声，为实现仪表放大器的低噪声设计，本实施例设计了噪声分离模块400。
[0088]仍参见图2，噪声分离模块400包括:
[0089]连接仪表放大器的正输入端VIP与第五开关S5的第十一开关S11 ；
[0090]连接仪表放大器的正输入端VIP与第六开关S6的第十二开关S12 ；
[0091]连接仪表放大器的负输入端VIN与第五开关S5的第十三开关S13 ；
[0092]连接仪表放大器的负输入端VIN与第六开关S6的第十四开关S14 ；
[0093]连接仪表放大器的负输出端0UTN与全差分运算放大器Αν的负输出端的第十五开关 S15 ；
[0094]连接仪表放大器的负输出端0UTN与全差分运算放大器Αν的正输出端的第十六开关 S16 ；
[0095]连接仪表放大器的正输出端0UTP与全差分运算放大器Αν的负输出端的第十七开关 S17 ；
[0096 ]以及连接仪表放大器的正输出端0UTP与全差分运算放大器Αν的正输出端的第十八开关S18。
[0097]噪声分离模块400利用KT/C噪声是窄带噪声的特性，采用斩波调制技术，将ΚΤ/C噪声调制到更高频段，使其与信号分离，方便后续电路滤除该κτ/c噪声。斩波调制技术通过噪声分离模块400中的各个开关实现，其中:第十一开关S11、第十四开关S14、第十五开关S15和第十八开关S18由所述逻辑控制器中的第三时钟CK1控制；第十二开关S12、第十三开关S13、第十六开关S16和第十七开关S17由所述逻辑控制器中的第四时钟CK2控制；第三时钟CK1和第四时钟CK2也是一对反相不交叠时钟。
[0098]具体的，斩波调制技术利用第i^一开关S11、十二开关S12、第十三开关S13和第十四开关S14将信号调制到高频，以避开窄带ΚΤ/C噪声；调制信号经全差分运算放大器Αν放大后，再利用第十五开关S15、第十六开关S16、第十七开关S17和第十八开关S18调制回低频，同时ΚΤ/C噪声被调制到更高高频，从而实现了信号的放大以及噪声的分离。此外，全差分运算放大器Αν自身的失调电压和闪烁噪声也可同步被调制到高频，其原理与ΚΤ/C噪声一致。
[0099]4)总结所述逻辑控制器的组成及工作原理
[0100]所述逻辑控制器包括第一时钟ΡΗ1、第二时钟ΡΗ2、第三时钟CK1和第四时钟CK2，
其中:
[0101]第一时钟ΡΗ1和第二时钟ΡΗ2为一对反相不交叠时钟；
[0102]第三时钟CK1和第四时钟CK2为一对反相不交叠时钟；
[0103]第一时钟ΡΗ1用于同时控制第一开关S1、第二开关S2、第三开关S3、第四开关S4、第七开关S7和第八开关S8的通断；
[0104]第二时钟ΡΗ2用于同时控制第五开关S5、第六开关S6、第九开关S9和第十开关S10的通断；
[0105]第三时钟CK1用于同时控制第十一开关S11、第十四开关S14、第十五开关S15和第十八开关S18的通断；
[0106]第四时钟CK2用于同时控制第十二开关S12、第十三开关S13、第十六开关S16和第十七开关S17的通断。
[0107]在实际应用时，可对PH1、PH2、CK1和CK2这四个时钟以及S1?S17这十七个受控开关进行如下设定:
[0108]由PH1、PH2、CK1和CK2控制的17个受控开关均为高电平导通、低电平关断；PH1/PH2的频率为CK1/CK2的1/N(N为大于2的整数)；PH1的占空比很小，其高电平持续时间等于CK1高电平持续时间的1/2 ；CK1/CK2的占空比略小于50%;第一时钟PH1的上升沿与第三时钟CK1的上升沿基本对齐。
[0109]在该设定下，假设N = 8，则第一时钟PH1、第二时钟PH2、第三时钟CK1和第四时钟CK2的波形如图4所示。
[0110]综上所述，本发明借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块和反馈电容放电模块克服引入电容后可能出现的全差分运算放大器输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块实现信号与噪声的分离；相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本发明在降低仪表放大器功耗的同时，实现了仪表放大器的低噪声、低成本设计，提高了仪表放大器的性能。
[0111]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种仪表放大器,其特征在于，包括电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块以及逻辑控制器，其中: 所述电容反馈结构的闭环放大器包括:全差分运算放大器、设置在所述全差分运算放大器的正输入端的第一输入电容、设置在所述全差分运算放大器的负输入端的第二输入电容、连接所述全差分运算放大器的负输出端与其正输入端的第一反馈电容，以及连接所述全差分运算放大器的正输出端与其负输入端的第二反馈电容； 所述输入电容充电模块与所述第一输入电容和所述第二输入电容相连，用于周期性地对所述第一输入电容和所述第二输入电容进行充电； 所述反馈电容放电模块与所述第一反馈电容和所述第二反馈电容相连，用于周期性地对所述第一反馈电容和所述第二反馈电容进行放电； 所述噪声分离模块设置在所述电容反馈结构的闭环放大器的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离； 所述逻辑控制器分别与所述输入电容充电模块、所述反馈电容放电模块和所述噪声分离模块相连接，用于控制各个模块工作。2.根据权利要求1所述的仪表放大器，其特征在于，所述输入电容充电模块包括: 连接所述第一输入电容的第一极板与第一直流源的第一开关，其中，所述第一直流源的输出电压等于仪表放大器的信号共模电压； 连接所述第一输入电容的第二极板与第二直流源的第二开关，其中，所述第二直流源的输出电压等于所述全差分运算放大器的共模输入电压； 连接所述第二输入电容的第一极板与所述第一直流源的第三开关； 连接所述第二输入电容的第二极板与所述第二直流源的第四开关； 一端连接所述第一开关与所述第一输入电容的连接点，另一端连接所述仪表放大器的正输入端的第五开关； 以及一端连接所述第三开关与所述第二输入电容的连接点，另一端连接所述仪表放大器的负输入端的第六开关。3.根据权利要求2所述的仪表放大器，其特征在于，所述反馈电容放电模块包括: 并联在所述第一反馈电容两端的第七开关； 并联在所述第二反馈电容两端的第八开关； 一端连接所述第二开关与所述第一输入电容的连接点，另一端连接所述全差分运算放大器的正输入端的第九开关； 以及一端连接所述第四开关与所述第二输入电容的连接点，另一端连接所述全差分运算放大器的负输入端的第十开关。4.根据权利要求3所述的仪表放大器，其特征在于，所述噪声分离模块包括: 连接所述仪表放大器的正输入端与所述第五开关的第十一开关； 连接所述仪表放大器的正输入端与所述第六开关的第十二开关； 连接所述仪表放大器的负输入端与所述第五开关的第十三开关； 连接所述仪表放大器的负输入端与所述第六开关的第十四开关； 连接所述仪表放大器的负输出端与所述全差分运算放大器的负输出端的第十五开关; 连接所述仪表放大器的负输出端与所述全差分运算放大器的正输出端的第十六开关; 连接所述仪表放大器的正输出端与所述全差分运算放大器的负输出端的第十七开关; 以及连接所述仪表放大器的正输出端与所述全差分运算放大器的正输出端的第十八开关。5.根据权利要求4所述的仪表放大器，其特征在于，所述逻辑控制器包括第一时钟、第二时钟、第三时钟和第四时钟，其中: 所述第一时钟和所述第二时钟为一对反相不交叠时钟； 所述第三时钟和所述第四时钟为一对反相不交叠时钟； 所述第一时钟用于同时控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第七开关和所述第八开关的通断； 所述第二时钟用于同时控制所述第五开关、所述第六开关、所述第九开关和所述第十开关的通断； 所述第三时钟用于同时控制所述第十一开关、所述第十四开关、所述第十五开关和所述第十八开关的通断； 所述第四时钟用于同时控制所述第十二开关、所述第十三开关、所述第十六开关和所述第十七开关的通断。6.根据权利要求1所述的仪表放大器，其特征在于，所述第一输入电容和所述第二输入电容均为可调电容。7.根据权利要求1所述的仪表放大器，其特征在于，所述噪声包括KT/C噪声。
【专利摘要】本申请公开了一种仪表放大器，包括：电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块和逻辑控制器，其中：电容反馈结构的闭环放大器包括：全差分运算放大器、第一输入电容、第二输入电容、第一反馈电容和第二反馈电容；输入电容充电模块用于周期性地对第一输入电容和第二输入电容进行充电；反馈电容放电模块用于周期性地对第一反馈电容和第二反馈电容进行放电；噪声分离模块用于利用斩波调制技术实现信号与噪声的分离；逻辑控制器分别与输入电容充电模块、反馈电容放电模块和噪声分离模块相连，用于控制各个模块工作，从而在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计。
【IPC分类】H03F3/45, H03F1/26
【公开号】CN105490649
【申请号】CN201410469046
【发明人】钟书鹏
【申请人】万高(杭州)科技有限公司
【公开日】2016年4月13日
【申请日】2014年9月15日
【公告号】US20160079941
【技术领域】
[0001]本发明涉及高精度测量技术领域，更具体地说，涉及仪表放大器。
【背景技术】
[0002]仪表放大器作为一种用来放大微弱差值信号的高精度放大器，被广泛应用在电子秤、压力测量、血液分析、血压计、气体分析和测量、电能分析和计量等高精度测量领域。
[0003]图1示出了一种现有的仪表放大器，它借助两个单端输出的运算放大器Avl?Av2以及三个电阻R0?R2实现设定的闭环增益放大功能，具有放大增益可编程、低温漂、高输入阻抗、高共模抑制能力等特性，但是存在以下不足:
[0004]其一，采用两个运算放大器的电路设计，使得所述仪表放大器在成本和功耗上都比较高。其二，仪表放大器的放大增益是由三个电阻R0?R2决定的，电阻自身具有热噪声，阻值越大热噪声值就越大；要实现仪表放大器的低噪声设计，就要采用低阻值的电阻，但是电阻阻值越低对两个运算放大器Avl?Av2的驱动能力要求就越高，仪表放大器的功耗也就越大。
【发明内容】
[0005]有鉴于此，本发明提供一种仪表放大器，以在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计。
[0006]一种仪表放大器，包括电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块以及逻辑控制器，其中:
[0007]所述电容反馈结构的闭环放大器包括:全差分运算放大器、设置在所述全差分运算放大器的正输入端的第一输入电容、设置在所述全差分运算放大器的负输入端的第二输入电容、连接所述全差分运算放大器的负输出端与其正输入端的第一反馈电容，以及连接所述全差分运算放大器的正输出端与其负输入端的第二反馈电容；
[0008]所述输入电容充电模块与所述第一输入电容和所述第二输入电容相连，用于周期性地对所述第一输入电容和所述第二输入电容进行充电；
[0009]所述反馈电容放电模块与所述第一反馈电容和所述第二反馈电容相连，用于周期性地对所述第一反馈电容和所述第二反馈电容进行放电；
[0010]所述噪声分离模块设置在所述电容反馈结构的闭环放大器的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离；
[0011]所述逻辑控制器分别与所述输入电容充电模块、所述反馈电容放电模块和所述噪声分离模块相连接，用于控制各个模块工作。
[0012]其中，所述输入电容充电模块包括:
[0013]连接所述第一输入电容的第一极板与第一直流源的第一开关，其中，所述第一直流源的输出电压等于仪表放大器的信号共模电压；
[0014]连接所述第一输入电容的第二极板与第二直流源的第二开关，其中，所述第二直流源的输出电压等于所述全差分运算放大器的共模输入电压；
[0015]连接所述第二输入电容的第一极板与所述第一直流源的第三开关；
[0016]连接所述第二输入电容的第二极板与所述第二直流源的第四开关；
[0017]一端连接所述第一开关与所述第一输入电容的连接点，另一端连接所述仪表放大器的正输入端的第五开关；
[0018]以及一端连接所述第三开关与所述第二输入电容的连接点，另一端连接所述仪表放大器的负输入端的第六开关。
[0019]其中，所述反馈电容放电模块包括:
[0020]并联在所述第一反馈电容两端的第七开关；
[0021]并联在所述第二反馈电容两端的第八开关；
[0022]一端连接所述第二开关与所述第一输入电容的连接点，另一端连接所述全差分运算放大器的正输入端的第九开关；
[0023]以及一端连接所述第四开关与所述第二输入电容的连接点，另一端连接所述全差分运算放大器的负输入端的第十开关。
[0024]其中，所述噪声分离模块包括:
[0025]连接所述仪表放大器的正输入端与所述第五开关的第十一开关；
[0026]连接所述仪表放大器的正输入端与所述第六开关的第十二开关；
[0027]连接所述仪表放大器的负输入端与所述第五开关的第十三开关；
[0028]连接所述仪表放大器的负输入端与所述第六开关的第十四开关；
[0029]连接所述仪表放大器的负输出端与所述全差分运算放大器的负输出端的第十五开关;
[0030]连接所述仪表放大器的负输出端与所述全差分运算放大器的正输出端的第十六开关;
[0031]连接所述仪表放大器的正输出端与所述全差分运算放大器的负输出端的第十七开关;
[0032]以及连接所述仪表放大器的正输出端与所述全差分运算放大器的正输出端的第十八开关。
[0033]其中，所述逻辑控制器包括第一时钟、第二时钟、第三时钟和第四时钟，其中:
[0034]所述第一时钟和所述第二时钟为一对反相不交叠时钟；
[0035]所述第三时钟和所述第四时钟为一对反相不交叠时钟；
[0036]所述第一时钟用于同时控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第七开关和所述第八开关的通断；
[0037]所述第二时钟用于同时控制所述第五开关、所述第六开关、所述第九开关和所述第十开关的通断；
[0038]所述第三时钟用于同时控制所述第十一开关、所述第十四开关、所述第十五开关和所述第十八开关的通断；
[0039]所述第四时钟用于同时控制所述第十二开关、所述第十三开关、所述第十六开关和所述第十七开关的通断。
[0040]其中，所述第一输入电容和所述第二输入电容均为可调电容。
[0041]其中，所述噪声包括KT/C噪声。
[0042]从上述的技术方案可以看出，本发明借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块和反馈电容放电模块克服引入电容后可能出现的全差分运算放大器输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块实现信号与噪声的分离；相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本发明在降低仪表放大器功耗的同时，实现了仪表放大器的低噪声、低成本设计，提高了仪表放大器的性能。
【附图说明】
[0043]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的同时，还可以根据提供的附图获得其他的附图。
[0044]图1为现有技术公开的一种仪表放大器结构意图；
[0045]图2为本发明实施例公开的一种仪表放大器结构意图；
[0046]图3为本发明实施例公开的一种电容反馈结构的闭环放大器结构示意图；
[0047]图4为本发明实施例公开的第一时钟PH1、第二时钟PH2、第三时钟CK1和第四时钟CK2的波形图。
【具体实施方式】
[0048]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动同时所获得的所有其他实施例，都属于本发明保护的范围。
[0049]参见图2,本发明实施例公开了一种仪表放大器，以在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计，包括:电容反馈结构的闭环放大器100、输入电容充电模块200、反馈电容放电模块300、噪声分离模块400以及逻辑控制器。其中:
[0050]电容反馈结构的闭环放大器100包括:全差分运算放大器Αν、设置在全差分运算放大器Αν的正输入端的第一输入电容CO、设置在全差分运算放大器Αν的负输入端的第二输入电容C1、连接全差分运算放大器Αν的负输出端与其正输入端的第一反馈电容C2，以及连接全差分运算放大器Αν的正输出端与其负输入端的第二反馈电容C3 ；
[0051]输入电容充电模块200与第一输入电容C0和第二输入电容C1相连，用于周期性地对第一输入电容C0和第二输入电容C1进行充电；
[0052]反馈电容放电模块300与第一反馈电容C2和第二反馈电容C3相连，用于周期性地对第一反馈电容C2和第二反馈电容C3进行放电；
[0053]噪声分离模块400设置在电容反馈结构的闭环放大器100的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离；
[0054]所述逻辑控制器分别与输入电容充电模块200、反馈电容放电模块300和噪声分离模块400相连接，用于控制各个模块工作。
[0055]本实施例借助1个全差分运算放大器和4个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块200和反馈电容放电模块300克服弓I入电容后可能出现的全差分 运算放大器Αν输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块400实现信号与噪声的分离(用于实现电容充放电的输入电容充电模块200和反馈电容放电模块300中必然存在开关器件，但一旦使用开关，开关电容结构所具有的KT/C噪声将不可避免，这有悖于仪表放大器的低噪声设计，因此需要设计噪声分离模块400);相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本实施例不仅降低了仪表放大器的功耗，还实现了仪表放大器的低噪声设计，而且成本更低。
[0056]为了更清楚的描述本实施例所示的技术方案，接下来从以下四个方面进行详述。
[0057]1)关于电容反馈结构的闭环放大器100
[0058]为克服现有仪表放大器的不足，本实施例借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，从而构建得到了一种电容反馈结构的闭环放大器100。其拓扑结构如图3所不，包括全差分运算放大器Αν、第一输入电容C0、第二输入电容C1、第一反馈电容C2和第二反馈电容C3，其中:
[0059]第一输入电容C0设置在全差分运算放大器Αν的正输入端,具体的,第一输入电容C0的第一极板与仪表放大器的正输入端VIP相连，其第二极板与全差分运算放大器Αν的正输入端相连；
[0060]第二输入电容C1设置在全差分运算放大器Αν的负输入端，具体的，第二输入电容C1的第一极板与仪表放大器的负输入端VIN相连，其第二极板与全差分运算放大器Αν的负输入端相连；
[0061]第一反馈电容C2连接于全差分运算放大器Αν的负输出端与全差分运算放大器Αν的正输入端之间，具体的，全差分运算放大器Αν的负输出端与仪表放大器的负输出端0UTN相连；
[0062]第二反馈电容C3连接于全差分运算放大器Αν的正输出端与全差分运算放大器Αν的负输入端之间，具体的，全差分运算放大器Αν的正输出端与仪表放大器的正输出端0UTP相连。
[0063]上述电容反馈结构的闭环放大器100的放大增益A = C0/C2 = C1/C3。其中，为实现仪表放大器的放大增益可编程，本实施例设定第一输入电容C0和第二输入电容C1为可调电容，其容值可设置为任意值，例如1C2、4C2、16C2或64C2等，以实现1倍、4倍、16倍或64倍等不同的闭环放大倍数。当然，为实现仪表放大器的放大增益可编程，也可同时设定第一反馈电容C2和第二反馈电容C3为可调电容，或者同时设定第一输入电容C0、第二输入电容C1、第一反馈电容C2和第二反馈电容C3均为可调电容等，并不局限。
[0064]相较于现有的仪表放大器，电容反馈结构的闭环放大器100利用电容代替电阻实现闭环增益放大，由于电容没有热噪声的困扰，因此在降低仪表放大器功耗的同时，实现了仪表放大器较低的热噪声设计；此外，由于电容反馈结构的闭环放大器100仅需要用到一个运算放大器，因此占用面积更少，且功耗更小。
[0065]但是，电容反馈结构的闭环放大器100存在以下不足:
[0066]由于电容C0?C3均为无源器件，因此电容C0?C3上的电荷会逐渐泄露，使得全差分运算放大器Αν的输入共模电压无法稳定，同时使得全差分运算放大器Αν的输出进入饱和状态。
[0067]2)关于输入电容充电模块200和反馈电容放电模块300
[0068]为克服电容反馈结构的闭环放大器100的不足，本实施例在图3所示拓扑结构的基础上，设计了周期性地对第一输入电容C0和第二输入电容C1进行充电的输入电容充电模块200，以及周期性地对第一反馈电容C2和第二反馈电容C3进行放电的反馈电容放电模块 300。
[0069]仍参见图2,输入电容充电模块200包括:
[0070]连接第一输入电容C0的第一极板与第一直流源的第一开关S1，其中，所述第一直流源的输出电压VCM等于仪表放大器的信号共模电压；
[0071]连接第一输入电容C0的第二极板与第二直流源的第二开关S2，其中，所述第二直流源的输出电压VCMI等于全差分运算放大器Αν的共模输入电压；
[0072]连接第二输入电容C1的第一极板与所述第一直流源的第三开关S3 ；
[0073]连接所述第二输入电容C1的第二极板与所述第二直流源的第四开关S4 ；
[0074]—端连接第一开关S1与第一输入电容C0的连接点，另一端连接仪表放大器的正输入端VIP的第五开关S5 ；
[0075]以及一端连接第三开关S3与第二输入电容C1的连接点，另一端连接仪表放大器的负输入端VIN的第六开关S6。
[0076]在输入电容充电模块200中，第一开关S1、第二开关S2、第三开关S3和第四开关S4周期性的闭合，此时，所述第一直流源和所述第二直流源周期性地对第一输入电容C0和第二输入电容C1进行充电，以稳定全差分运算放大器Αν的共模输入电压到VCMI,同时稳定第一输入电容C0和第二输入电容C1的第一极板上的共模电压到VCM。
[0077]此外，在第一输入电容C0和第二输入电容C1充电期间，由于第一开关S1和第三开关S3均闭合，为避免所述第一直流源与仪表放大器的正输入端VIP、负输入端VIN短接，本实施例设计第五开关S5和第六开关S6相应断开。
[0078]具体的，第一开关S1、第二开关S2、第三开关S3和第四开关S4由仪表放大器的逻辑控制器中的第一时钟ΡΗ1控制；第五开关S5和第六开关S6由所述逻辑控制器中的第二时钟ΡΗ2控制，且第一时钟ΡΗ1和第二时钟ΡΗ2为一对反相不交叠时钟，所谓反相不交叠，是指ΡΗ1不是简单的由ΡΗ2取反得到，必须ΡΗ2由高电平变为低电平一段时间后，ΡΗ1才变为高电平，同样ΡΗ1由高变低一段时间后，ΡΗ2才变为高电平。
[0079]仍参见图2，反馈电容放电模块300包括:
[0080]并联在第一反馈电容C2两端的第七开关S7 ；
[0081]并联在第二反馈电容C3两端的第八开关S8 ；
[0082]一端连接第二开关S2与第一输入电容C0的连接点，另一端连接全差分运算放大器Αν的正输入端的第九开关S9 ；
[0083]以及一端连接第四开关S4与第二输入电容C1的连接点，另一端连接全差分运算放大器Αν的负输入端的第十开关S10。
[0084]由于第一反馈电容C2和第二反馈电容C3的容值较小容易注入电荷(注入电荷的来源包括所述第一直流源和所述第二直流源等)，电荷经长时间累积可能使得第一反馈电容C2和第二反馈电容C3上的电压过大，导致全差分运算放大器Αν的输出饱和。为解决该问题，本实施例设计第七开关S7和第八开关S8周期性地闭合，此时，第七开关S7和第一反馈电容C2构成续流回路，对第一反馈电容C2进行放电，同时，第八开关S8和第二反馈电容C3构成另一续流回路，对第二反馈电容C3进行放电。其中，两个反馈电容(即第一反馈电容C2和第二反馈电容C3)的放电时间点与两个输入电容(即第一输入电容C0和第二输入电容C1)的充电时间点同步。
[0085]此外，考虑到在第一输入电容C0和第二输入电容C1充电、第一反馈电容C2和第二反馈电容C3放电期间，第二开关S2、第四开关S4、第七开关S7和第八开关S8均闭合，相当于全差分运算放大器Αν的正负输出端和正负输入端都短路到了 VCMI电压下，此时由于全差分运算放大器Αν自身失调电压的存在，会导致全差分运算放大器Αν输出相当大的电流。为解决该问题，本实施例设计第九开关S9和第十开关S10相应断开。具体的，第七开关S7和第八开关S8由所述逻辑控制器中的第一时钟ΡΗ1控制，第九开关S9和第十开关S10由所述逻辑控制器中的第二时钟ΡΗ2控制。
[0086]3)关于噪声分离模块400
[0087]由于S1?S10的存在,不可避免的往第一输入电容C0、第二输入电容C1、第一反馈电容C2、第二反馈电容C3上注入了 KT/C噪声，为实现仪表放大器的低噪声设计，本实施例设计了噪声分离模块400。
[0088]仍参见图2，噪声分离模块400包括:
[0089]连接仪表放大器的正输入端VIP与第五开关S5的第十一开关S11 ；
[0090]连接仪表放大器的正输入端VIP与第六开关S6的第十二开关S12 ；
[0091]连接仪表放大器的负输入端VIN与第五开关S5的第十三开关S13 ；
[0092]连接仪表放大器的负输入端VIN与第六开关S6的第十四开关S14 ；
[0093]连接仪表放大器的负输出端0UTN与全差分运算放大器Αν的负输出端的第十五开关 S15 ；
[0094]连接仪表放大器的负输出端0UTN与全差分运算放大器Αν的正输出端的第十六开关 S16 ；
[0095]连接仪表放大器的正输出端0UTP与全差分运算放大器Αν的负输出端的第十七开关 S17 ；
[0096 ]以及连接仪表放大器的正输出端0UTP与全差分运算放大器Αν的正输出端的第十八开关S18。
[0097]噪声分离模块400利用KT/C噪声是窄带噪声的特性，采用斩波调制技术，将ΚΤ/C噪声调制到更高频段，使其与信号分离，方便后续电路滤除该κτ/c噪声。斩波调制技术通过噪声分离模块400中的各个开关实现，其中:第十一开关S11、第十四开关S14、第十五开关S15和第十八开关S18由所述逻辑控制器中的第三时钟CK1控制；第十二开关S12、第十三开关S13、第十六开关S16和第十七开关S17由所述逻辑控制器中的第四时钟CK2控制；第三时钟CK1和第四时钟CK2也是一对反相不交叠时钟。
[0098]具体的，斩波调制技术利用第i^一开关S11、十二开关S12、第十三开关S13和第十四开关S14将信号调制到高频，以避开窄带ΚΤ/C噪声；调制信号经全差分运算放大器Αν放大后，再利用第十五开关S15、第十六开关S16、第十七开关S17和第十八开关S18调制回低频，同时ΚΤ/C噪声被调制到更高高频，从而实现了信号的放大以及噪声的分离。此外，全差分运算放大器Αν自身的失调电压和闪烁噪声也可同步被调制到高频，其原理与ΚΤ/C噪声一致。
[0099]4)总结所述逻辑控制器的组成及工作原理
[0100]所述逻辑控制器包括第一时钟ΡΗ1、第二时钟ΡΗ2、第三时钟CK1和第四时钟CK2，
其中:
[0101]第一时钟ΡΗ1和第二时钟ΡΗ2为一对反相不交叠时钟；
[0102]第三时钟CK1和第四时钟CK2为一对反相不交叠时钟；
[0103]第一时钟ΡΗ1用于同时控制第一开关S1、第二开关S2、第三开关S3、第四开关S4、第七开关S7和第八开关S8的通断；
[0104]第二时钟ΡΗ2用于同时控制第五开关S5、第六开关S6、第九开关S9和第十开关S10的通断；
[0105]第三时钟CK1用于同时控制第十一开关S11、第十四开关S14、第十五开关S15和第十八开关S18的通断；
[0106]第四时钟CK2用于同时控制第十二开关S12、第十三开关S13、第十六开关S16和第十七开关S17的通断。
[0107]在实际应用时，可对PH1、PH2、CK1和CK2这四个时钟以及S1?S17这十七个受控开关进行如下设定:
[0108]由PH1、PH2、CK1和CK2控制的17个受控开关均为高电平导通、低电平关断；PH1/PH2的频率为CK1/CK2的1/N(N为大于2的整数)；PH1的占空比很小，其高电平持续时间等于CK1高电平持续时间的1/2 ；CK1/CK2的占空比略小于50%;第一时钟PH1的上升沿与第三时钟CK1的上升沿基本对齐。
[0109]在该设定下，假设N = 8，则第一时钟PH1、第二时钟PH2、第三时钟CK1和第四时钟CK2的波形如图4所示。
[0110]综上所述，本发明借助一个全差分运算放大器和四个电容实现设定的闭环增益放大功能，同时，利用输入电容充电模块和反馈电容放电模块克服引入电容后可能出现的全差分运算放大器输入共模电压不稳定以及输出饱和问题，并借助噪声分离模块实现信号与噪声的分离；相较于现有技术，电容没有热噪声的困扰，且运算放大器的使用数量更少，因此本发明在降低仪表放大器功耗的同时，实现了仪表放大器的低噪声、低成本设计，提高了仪表放大器的性能。
[0111]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种仪表放大器,其特征在于，包括电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块以及逻辑控制器，其中: 所述电容反馈结构的闭环放大器包括:全差分运算放大器、设置在所述全差分运算放大器的正输入端的第一输入电容、设置在所述全差分运算放大器的负输入端的第二输入电容、连接所述全差分运算放大器的负输出端与其正输入端的第一反馈电容，以及连接所述全差分运算放大器的正输出端与其负输入端的第二反馈电容； 所述输入电容充电模块与所述第一输入电容和所述第二输入电容相连，用于周期性地对所述第一输入电容和所述第二输入电容进行充电； 所述反馈电容放电模块与所述第一反馈电容和所述第二反馈电容相连，用于周期性地对所述第一反馈电容和所述第二反馈电容进行放电； 所述噪声分离模块设置在所述电容反馈结构的闭环放大器的输入输出侧，用于利用斩波调制技术实现信号与噪声的分离； 所述逻辑控制器分别与所述输入电容充电模块、所述反馈电容放电模块和所述噪声分离模块相连接，用于控制各个模块工作。2.根据权利要求1所述的仪表放大器，其特征在于，所述输入电容充电模块包括: 连接所述第一输入电容的第一极板与第一直流源的第一开关，其中，所述第一直流源的输出电压等于仪表放大器的信号共模电压； 连接所述第一输入电容的第二极板与第二直流源的第二开关，其中，所述第二直流源的输出电压等于所述全差分运算放大器的共模输入电压； 连接所述第二输入电容的第一极板与所述第一直流源的第三开关； 连接所述第二输入电容的第二极板与所述第二直流源的第四开关； 一端连接所述第一开关与所述第一输入电容的连接点，另一端连接所述仪表放大器的正输入端的第五开关； 以及一端连接所述第三开关与所述第二输入电容的连接点，另一端连接所述仪表放大器的负输入端的第六开关。3.根据权利要求2所述的仪表放大器，其特征在于，所述反馈电容放电模块包括: 并联在所述第一反馈电容两端的第七开关； 并联在所述第二反馈电容两端的第八开关； 一端连接所述第二开关与所述第一输入电容的连接点，另一端连接所述全差分运算放大器的正输入端的第九开关； 以及一端连接所述第四开关与所述第二输入电容的连接点，另一端连接所述全差分运算放大器的负输入端的第十开关。4.根据权利要求3所述的仪表放大器，其特征在于，所述噪声分离模块包括: 连接所述仪表放大器的正输入端与所述第五开关的第十一开关； 连接所述仪表放大器的正输入端与所述第六开关的第十二开关； 连接所述仪表放大器的负输入端与所述第五开关的第十三开关； 连接所述仪表放大器的负输入端与所述第六开关的第十四开关； 连接所述仪表放大器的负输出端与所述全差分运算放大器的负输出端的第十五开关; 连接所述仪表放大器的负输出端与所述全差分运算放大器的正输出端的第十六开关; 连接所述仪表放大器的正输出端与所述全差分运算放大器的负输出端的第十七开关; 以及连接所述仪表放大器的正输出端与所述全差分运算放大器的正输出端的第十八开关。5.根据权利要求4所述的仪表放大器，其特征在于，所述逻辑控制器包括第一时钟、第二时钟、第三时钟和第四时钟，其中: 所述第一时钟和所述第二时钟为一对反相不交叠时钟； 所述第三时钟和所述第四时钟为一对反相不交叠时钟； 所述第一时钟用于同时控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第七开关和所述第八开关的通断； 所述第二时钟用于同时控制所述第五开关、所述第六开关、所述第九开关和所述第十开关的通断； 所述第三时钟用于同时控制所述第十一开关、所述第十四开关、所述第十五开关和所述第十八开关的通断； 所述第四时钟用于同时控制所述第十二开关、所述第十三开关、所述第十六开关和所述第十七开关的通断。6.根据权利要求1所述的仪表放大器，其特征在于，所述第一输入电容和所述第二输入电容均为可调电容。7.根据权利要求1所述的仪表放大器，其特征在于，所述噪声包括KT/C噪声。
【专利摘要】本申请公开了一种仪表放大器，包括：电容反馈结构的闭环放大器、输入电容充电模块、反馈电容放电模块、噪声分离模块和逻辑控制器，其中：电容反馈结构的闭环放大器包括：全差分运算放大器、第一输入电容、第二输入电容、第一反馈电容和第二反馈电容；输入电容充电模块用于周期性地对第一输入电容和第二输入电容进行充电；反馈电容放电模块用于周期性地对第一反馈电容和第二反馈电容进行放电；噪声分离模块用于利用斩波调制技术实现信号与噪声的分离；逻辑控制器分别与输入电容充电模块、反馈电容放电模块和噪声分离模块相连，用于控制各个模块工作，从而在降低仪表放大器功耗的同时，实现仪表放大器的低噪声、低成本设计。
【IPC分类】H03F3/45, H03F1/26
【公开号】CN105490649
【申请号】CN201410469046
【发明人】钟书鹏
【申请人】万高(杭州)科技有限公司
【公开日】2016年4月13日
【申请日】2014年9月15日
【公告号】US20160079941
最新回复(0)