时钟动态切换方法及装置的制造方法
时钟动态切换方法及装置的制造方法
【技术领域】
[0001]本发明涉及数字电路技术，尤其涉及一种时钟动态切换方法及装置。
【背景技术】
[0002]目前数字系统的功能越来越复杂，对功耗设计要求越来越高，根据功能及功耗需求，数字系统通常需要在多个不同的工作时钟之间进行动态切换。
[0003]目前的时钟动态切换技术存在以下一些缺陷:1)对待切换的时钟个数有限制，一般只支持两路时钟切换；2)对待切换的时钟的频率有限制，比如待切换时钟的频率相差不能太大或者需要满足一定的倍数关系；3)操作比较复杂，在进行时钟切换时需要多次操作相关寄存器。上述缺陷都会影响数字系统的性能和灵活性。因此，需要提出一种新的方案，以解决现有时钟动态切换技术对待切换时钟的个数、频率有限制以及操作繁琐的问题，保证数字系统具有良好性能和较高的灵活性。
【发明内容】
[0004]有鉴于此，本发明的主要目的在于提供一种时钟动态切换方法及装置，以解决时钟动态切换时对待切换时钟的个数、频率有限制以及操作繁琐的问题。
[0005]为达到上述目的，本发明的技术方案是这样实现的:
[0006]一种时钟动态切换装置，所述装置包括:时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元；
[0007]所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0008]所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元；
[0009]同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元；
[0010]门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。
[0011]优选的，所述同步单元，还用于对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；
[0012]所述时钟使能信号产生单元，用于基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。
[0013]优选的，所述时钟使能信号产生单元，具体用于对所述同步单元返回的反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0014]优选的，所述延迟处理是指延迟一个时钟周期。
[0015]优选的，所述时钟选择信号产生单元，具体用于基于配置时钟域产生所述时钟选择信号。
[0016]一种时钟动态切换方法，所述方法包括:
[0017]时钟选择信号产生单兀产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0018]时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元；
[0019]同步单元对所述时钟使能信号进行同步处理并传输给门控单元；
[0020]门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。
[0021]优选的，所述方法还包括:同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时亥|J，只有一个所述时钟使能信号是使能的。
[0022]优选的，所述基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号，包括:
[0023]时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0024]优选的，所述延迟处理为延迟一个时钟周期。
[0025]优选的，所述时钟选择信号产生单元基于配置时钟域产生所述时钟选择信号。
[0026]本发明实施例中，时钟选择信号产生单元产生的时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，有且只有两个时钟选择信号向相反的方向翻转，对时钟个数和时钟频率均无要求，在时钟切换前后不需要做额外的处理，可以实现多个时钟信号之间无毛刺的快速切换，解决了时钟动态切换时的对待切换时钟的个数、频率有限制以及操作繁琐的问题，提高了数字系统的易用性和灵活性。
【附图说明】
[0027]图1为根据本发明实施例一的多选一时钟动态切换装置的组成结构示意图；
[0028]图2为根据本发明实施例二的4选1时钟动态切换中时钟选择信号的编码方式示意图；
[0029]图3为根据本发明实施例二的4选1的时钟动态切换装置的组成结构示意图及信号逻辑图；
[0030]图4为根据本发明实施例二的经过时钟选择信号产生单元处理后的时钟选择信号的波形图；
[0031]图5为根据本发明实施例二的基于延时时钟使能信号反馈控制的输出时钟波形图；
[0032]图6为根据本发明实施例三的多选一时钟动态切换方法的流程示意图。
【具体实施方式】
[0033]为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
[0034]实施例一
[0035]本发明提供的时钟动态切换装置结构如图1所示，是一种多时钟动态切换电路，包括时钟选择信号产生单元11、时钟使能信号产生单元12、同步单元13和门控单元14，其中，时钟选择信号产生单元11产生多个时钟选择信号，时钟使能信号产生单元12基于所述多个时钟选择信号产生时钟使能信号并传递给同步单元13同步后，门控单元14根据同步后的时钟使能信号打开或关闭时钟输出。
[0036]其中，时钟选择信号产生单元11用于产生时钟选择信号，该时钟选择信号具有如下特征:1)时钟选择信号的个数与需要切换的时钟个数相等；2)在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，其余的时钟选择信号是无效的低电平或高电平；3)在任意时刻，有且只有两个时钟选择信号向相反的方向翻转，比如，一个从低电平向高电平翻转，另一个从高电平向低电平翻转。
[0037]本发明实施例中，时钟选择信号产生单元11产生的时钟选择信号来自配置时钟域，对于“时钟域”来说，如果一个信号由时钟clk_inl驱动(或触发)，就说该信号属于clk_inl时钟域。该时钟选择信号可以通过软件配置产生或硬件解码产生。也就是说，时钟选择信号产生单元既可以通过硬件的方式实现，也可以通过软件的方式来实现，但是这两种方式产生的时钟选择信号必须都具备上述3个特征。
[0038]本发明实施例中，上述的时钟选择信号产生单元11可以是具有如下功能的电路:用配置时钟(如图1中的cfg_clk)对输入的m(m为不小于2的整数)个初始选择信号(如图1中的sel[m:0]，表示二进制码)编码产生并输出独热码(如图1中的clk_in_
sel [0]、clk_in_sel [1]、......、clk_in_sel [n_2]、clk_in_sel [n_l], n 为不小于 2 的整数)。
这样的话，该独热码就是上述的时钟选择信号。也就是说，图1所示clk_in_sel [0]、clk_
in_sel[l]、......、clk_in_sel [n_2]、clk_in_sel [n_l]即为时钟选择信号产生单兀 11 产生的时钟选择信号，本发明实施例中的时钟选择信号产生单元11可以产生多个(至少两个或者两个以上)时钟选择信号。图1中的Clk_in[n-1:0]表示待切换的n_l个时钟信号。
[0039]时 钟使能信号产生单元12用于基于多个所述时钟选择信号产生多个时钟使能信号。本发明实施例中，时钟使能信号产生单元12产生的时钟使能信号具有如下特征:每一个时钟都有单独的时钟使能信号，任意时刻，只有一个时钟使能信号是使能的；时钟使能信号是由上述时钟选择信号和同步单元返回的反馈控制信号产生的。也就是说，本发明实施例中，时钟使能信号产生单元12具体是基于时钟选择信号产生单元11产生的多个时钟选择信号和同步单元13返回的反馈控制信号一起产生的时钟使能信号，具体的，反馈控制信号为经由同步单元13同步处理后的时钟使能信号，时钟使能信号产生单元12对同步单元13返回的该反馈控制信号延迟处理(延迟一个时钟周期)后再结合每个时钟选择信号来产生每个时钟使能信号。如图1所示，时钟使能信号产生单元12基于η个时钟选择信号clk_in_sel [0]、clk_in_sel [1]、......、clk_in_sel [n_2]、clk_in_sel [n_l]和经同步单兀处理之后并返回给时钟使能信号产生单元的η (η为不小于2的整数)个时钟使能信号clk_in_
en_sync [n_l:0]，产生 η 个新的时钟使能信号 clk_in_en[0]、clk_in_en [1]、......、clk_in_
en[n-2]、clk_in_en[n_l]。
[0040]本发明实施例中，同步单元13用于对时钟使能信号产生单元12传递过来的时钟使能信号进行同步处理，以消除亚稳态的影响。同步单元13将同步后的时钟使能信号返回给时钟使能信号产生单元12用以产生新的时钟使能信号，并传递给门控单元14，以使得门控单元14能够控制信号输出。如图1所示，clk_in_en_sync[0]?clk_in_en_sync[n_l]是经过同步单元13同步处理的η个时钟使能信号，一方面返回给时钟使能信号产生单元12，一方面传递给门控单元14。
[0041]本发明实施例中，门控单元14根据同步单元13同步后的时钟使能信号，打开或关闭时钟信号的输出，门控后的时钟信号经过或门逻辑后输出。如图1所示，门控单元14根据同步单元13同步后的时钟使能信号clk_in_en_sync[0]?clk_in_en_sync [n_l]打开或关闭时钟。图1中的clk_out为门控后的时钟相或产生的输出信号。
[0042]采用本发明实施例的上述装置，可以使时钟动态切换对时钟频率不敏感，具有更广泛的适用范围及更强的通用性。
[0043]实施例二
[0044]下面以4选1的时钟动态切换为例来说明本发明的具体实施过程。
[0045]本实施例中，对多个时钟进行选择时需要多位时钟选择信号，以4选1为例，需要两位时钟选择信号，采用如图2所示的编码方式。如图3所示，4选1的时钟动态切换装置可以包括时钟选择信号产生单元31、时钟使能信号产生单元、同步单元33和门控单元34。其中，时钟使能信号产生单元包含两个部分:第一部分321和第二部分322，第一部分321在时钟选择信号产生单元31与同步单元33之间传输信号，第二部分322在同步单元33和第一部分321之间传输信号。
[0046]如图3所示，本实施例中时钟选择信号产生单元31用配置时钟cfg_clk对输入的η (η为不小于2的整数)个初始选择信号sel[n:0]编码产生并输出独热码，该独热码即为时钟选择信号。若时钟使能信号产生单元31直接用输入的初始选择信号产生时钟选择信号，则由于多比特数据跨时钟域传输而导致输出时钟产生毛刺。图3中的clk_in[i]表示待切换的时钟信号。本实施例中，时钟选择信号产生单元31采用如图2所示的编码方式，图2中，二进制码初始选择信号的四种状态00、01、10、11分别对应待选择的时钟信号clk_in[0]、clk_in[l]、clk_in[2]、clk_in[3]，若从 clk_in[0]切换到 clk_in[3]，初始选择信号需由00改变为11，在不做编码处理的前提下，可能导致输出时钟产生毛刺。本发明实施例中，时钟使能信号产生单元31产生的时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平(或低电平)，其余的时钟选择信号是无效的低电平(或高电平)；在任意时刻，有且只有两个选择信号向相反的方向翻转，比如，一个从低电平向高电平翻转，一个从高电平向低电平翻转；时钟选择信号来自配置时钟域，可通过软件配置产生或硬件解码产生。采用符合上述特征的时钟选择信号，如图2所示，编码后的时钟选择信号的4种状态0001、0010、0100和1000分别对应选择时钟clk_in[0]、clk_in[l]、clk_in[2]和clk_in [3]，此时，从时钟信号clk_in[0]切换到clk_in[3]时,clk_in[0]的选择信号由有效变为无效,clk_in[3]的选择信号由无效变为有效，clk_in[l]和clk_in[2]的选择信号依然保持无效，时钟选择信号由状态0001变为状态1000，不会出现同时选择clk_in[l]和clk_in[3]的情况，避免输出时钟产生毛刺，该多位二进制编码的多比特时钟选择信号的跨时钟域传输如图4所示，其中，clk_in_sel [i]cfg cik (0 ^ i彡n_l)表示所产生的时钟选择信号,sel [1表示初始选择信号。
[0047]从时钟信号clk_in[0]切换到clk_in[3]时，根据时钟选择信号，时钟使能信号产生单元需要产生时钟使能信号，一方面需要禁能原时钟(如上所述的clk_in[0])，另外还需要使能新的时钟(如上所述的clk_in[3])。为了使输出时钟无毛刺，需要遵循先禁能原时钟，再使能新时钟的顺序。本发明实施例中，时钟使能信号产生单元基于同步单元33返回的反馈控制信号和时钟选择信号产生单元31当前产生的时钟选择信号产生当前需要的时钟使能信号。具体的，如图3所示，时钟选择信号产生单元31当前产生的时钟选择信号clk_in_sel[i]rfg—。115(0 ( i ( n_l)输出，经过一定延时后输入时钟使能信号产生单元的第一部分321,图3中标记为clk_in_sel [i]elk—in[i]表不时钟选择信号产生单兀31输出的时钟选择信号clk_in_sel[i]rfg—。115延时后输入到时钟使能信号产生单元的信号，从同步单元33返回的反馈控制信号clk_in_en_sync[j] (0彡j彡n_l且j古i)输入时钟使能信号产生单元的第二部分322，时钟使能信号产生单元的第二部分322对输入的反馈控制信号clk_in_en_sync[j]进行延迟处理后(即延迟一个时钟周期)输出给第一部分321,图3中clk_in_en_sync_dly [j]是时钟使能信号产生单元的第二部分322对clk_in_en_sync [ j]延时一个时钟周期产生的信号，第一部分321基于延迟处理后的反馈控制信号clk_in_en_sync_dly[j]和当前输入的时钟选择信号clk_in_sel [;[]&—_进行组合逻辑处理后，产生当前需要的时钟使能信号clk_in_en[i]并输出给同步单元33。其中，反馈控制信号clk_in_en_sync[j]是由同步单元33对之前输入的时钟使能信号clk_in_en[j]进行同步处理后输出的信号。
[0048]本发明实施例采用将经过同步后的时钟使能信号作为时钟使能信号产生单元的输入，即作为产生新时钟使能信号的反馈控制信号，在时钟使能信号产生单元判断其它所有的时钟使能信号都为低电平时才使能新的时钟使能信号。为保证输出的时钟周期是完整的，需要对输入时钟使能信号产生单元的反馈控制信号延迟一个时钟周期再使用，如图3所示，该延迟的动作由时钟使能信号产生单元的第二部分322执行。如图5中的圈1所示，若采用延时前的时钟使能信号clk_in_en_sync[i]作为反馈控制信号，则输出时有可能原时钟信号最后一个周期没有完全输出就切换到了新的时钟信号；如图3所示，采用延时处理后的时钟使能信号clk_in_en_sync_dly [i]产生新的时钟使能信号的话，如图5中的圈2所示，输出时原时钟信号最后一个周期可以完整的输出后再切换到新的时钟信号。其中，图5中，clk_out_*是指采用clk_in_en_sync[i]信号而不是延迟后的信号clk_in_ en_sync_dly[i]作为反馈控制信号产生的输出信号；clk_out是采用clk_in_en_sync_dly [i]作为反馈控制信号产生的输出信号。其中，输出信号clk_out_*由经过门控单元34之后的输出控制信号 clk_in_gate[0]和 clk_in_gate [3]_* 相或产生,clk_in_gate [3]_* 采用信号clk_in_en_sync[i]作为反馈控制信号产生的门控后时钟信号；输出信号clk_out由经过门控单兀34之后的输出控制信号clk_in_gate [0]和clk_in_gate [3]相或产生，clk_in_gate[3]是采用延迟后的clk_in_en_sync_dly [i]作为反馈控制信号产生的门控后时钟信号。
[0049]同步单元33用于同步时钟使能信号。如图3所示，同步单元33对时钟使能信号clk_in_en[i]同步后产生信号clk_in_en_sync [i],分别输出给门控单元34和时钟使能信号产生单元的第二部分322。
[0050]门控单元34用于基于同步单元33同步后的时钟使能信号，关断或开启时钟。如图3所示，同步后的时钟使能信号clk_in_en_sync[i]经过门控单元34后产生门控后的时钟信号 clk_in_gate [0]?clk_in_gate [3]。在时钟从 clk_in [0]切换到 clk_in[3]时，门控后的时钟相或产生输出信号clk_out。
[0051]实施例三
[0052]本发明实施例提供一种时钟动态切换方法，该方法通过上述实施例一的时钟动态切换装置执行，如图6所示，主要可以包括如下步骤:
[0053]步骤601:时钟选择信号产生单元产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0054]这里，所述时钟选择信号产生单元基于配置时钟域产生所述时钟选择信号。
[0055]步骤602:时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元；
[0056]其中，同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。
[0057]具体的，时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。这里的延迟处理为延迟一个时钟周期。
[0058]步骤603:同步单元对所述时钟使能信号进行同步处理并传输给门控单元；
[0059]步骤604:门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。
[0060]本实施例提供的方法的实现细节可以通过实施例一或实施例二的描述直接获得，不再赘述。并且，本实施例的方法同样适用于实施例二的4选1时钟动态切换装置，实现过程与上述流程相同，不再赘述。
[0061]显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
[0062]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【主权项】
1.一种时钟动态切换装置，其特征在于，所述装置包括:时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元； 所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转； 所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元； 同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元； 门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。2.根据权利要求1所述的装置，其特征在于， 所述同步单元，还用于对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元； 所述时钟使能信号产生单元，用于基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。3.根据权利要求2所述的装置，其特征在于，所述时钟使能信号产生单元，具体用于对所述同步单元返回的反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。4.根据权利要求3所述的装置，其特征在于，所述延迟处理是指延迟一个时钟周期。5.根据权利要求1?4任一项所述的装置，其特征在于，所述时钟选择信号 产生单元，具体用于基于配置时钟域产生所述时钟选择信号。6.—种时钟动态切换方法，其特征在于，所述方法包括: 时钟选择信号产生单元产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转； 时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元； 同步单元对所述时钟使能信号进行同步处理并传输给门控单元； 门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。7.根据权利要求6所述的方法，其特征在于，所述方法还包括: 同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元； 时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。8.根据权利要求7所述的方法，其特征在于，所述基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号，包括: 时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。9.根据权利要求8所述的方法，其特征在于，所述延迟处理为延迟一个时钟周期。10.根据权利要求6?9任一项所述的方法,其特征在于,所述时钟选择信号产生单兀基于配置时钟域产生所述时钟选择信号。
【专利摘要】本发明公开了一种时钟动态切换装置及方法，所述装置包括：时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元；所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元；所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元；同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元；门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。
【IPC分类】H03K19/00
【公开号】CN105490675
【申请号】CN201410472907
【发明人】夏茂盛, 张庆
【申请人】深圳市中兴微电子技术有限公司
【公开日】2016年4月13日
【申请日】2014年9月16日
【公告号】WO2016041278A1
【技术领域】
[0001]本发明涉及数字电路技术，尤其涉及一种时钟动态切换方法及装置。
【背景技术】
[0002]目前数字系统的功能越来越复杂，对功耗设计要求越来越高，根据功能及功耗需求，数字系统通常需要在多个不同的工作时钟之间进行动态切换。
[0003]目前的时钟动态切换技术存在以下一些缺陷:1)对待切换的时钟个数有限制，一般只支持两路时钟切换；2)对待切换的时钟的频率有限制，比如待切换时钟的频率相差不能太大或者需要满足一定的倍数关系；3)操作比较复杂，在进行时钟切换时需要多次操作相关寄存器。上述缺陷都会影响数字系统的性能和灵活性。因此，需要提出一种新的方案，以解决现有时钟动态切换技术对待切换时钟的个数、频率有限制以及操作繁琐的问题，保证数字系统具有良好性能和较高的灵活性。
【发明内容】
[0004]有鉴于此，本发明的主要目的在于提供一种时钟动态切换方法及装置，以解决时钟动态切换时对待切换时钟的个数、频率有限制以及操作繁琐的问题。
[0005]为达到上述目的，本发明的技术方案是这样实现的:
[0006]一种时钟动态切换装置，所述装置包括:时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元；
[0007]所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0008]所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元；
[0009]同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元；
[0010]门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。
[0011]优选的，所述同步单元，还用于对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；
[0012]所述时钟使能信号产生单元，用于基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。
[0013]优选的，所述时钟使能信号产生单元，具体用于对所述同步单元返回的反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0014]优选的，所述延迟处理是指延迟一个时钟周期。
[0015]优选的，所述时钟选择信号产生单元，具体用于基于配置时钟域产生所述时钟选择信号。
[0016]一种时钟动态切换方法，所述方法包括:
[0017]时钟选择信号产生单兀产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0018]时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元；
[0019]同步单元对所述时钟使能信号进行同步处理并传输给门控单元；
[0020]门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。
[0021]优选的，所述方法还包括:同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时亥|J，只有一个所述时钟使能信号是使能的。
[0022]优选的，所述基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号，包括:
[0023]时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。
[0024]优选的，所述延迟处理为延迟一个时钟周期。
[0025]优选的，所述时钟选择信号产生单元基于配置时钟域产生所述时钟选择信号。
[0026]本发明实施例中，时钟选择信号产生单元产生的时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，有且只有两个时钟选择信号向相反的方向翻转，对时钟个数和时钟频率均无要求，在时钟切换前后不需要做额外的处理，可以实现多个时钟信号之间无毛刺的快速切换，解决了时钟动态切换时的对待切换时钟的个数、频率有限制以及操作繁琐的问题，提高了数字系统的易用性和灵活性。
【附图说明】
[0027]图1为根据本发明实施例一的多选一时钟动态切换装置的组成结构示意图；
[0028]图2为根据本发明实施例二的4选1时钟动态切换中时钟选择信号的编码方式示意图；
[0029]图3为根据本发明实施例二的4选1的时钟动态切换装置的组成结构示意图及信号逻辑图；
[0030]图4为根据本发明实施例二的经过时钟选择信号产生单元处理后的时钟选择信号的波形图；
[0031]图5为根据本发明实施例二的基于延时时钟使能信号反馈控制的输出时钟波形图；
[0032]图6为根据本发明实施例三的多选一时钟动态切换方法的流程示意图。
【具体实施方式】
[0033]为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
[0034]实施例一
[0035]本发明提供的时钟动态切换装置结构如图1所示，是一种多时钟动态切换电路，包括时钟选择信号产生单元11、时钟使能信号产生单元12、同步单元13和门控单元14，其中，时钟选择信号产生单元11产生多个时钟选择信号，时钟使能信号产生单元12基于所述多个时钟选择信号产生时钟使能信号并传递给同步单元13同步后，门控单元14根据同步后的时钟使能信号打开或关闭时钟输出。
[0036]其中，时钟选择信号产生单元11用于产生时钟选择信号，该时钟选择信号具有如下特征:1)时钟选择信号的个数与需要切换的时钟个数相等；2)在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平，其余的时钟选择信号是无效的低电平或高电平；3)在任意时刻，有且只有两个时钟选择信号向相反的方向翻转，比如，一个从低电平向高电平翻转，另一个从高电平向低电平翻转。
[0037]本发明实施例中，时钟选择信号产生单元11产生的时钟选择信号来自配置时钟域，对于“时钟域”来说，如果一个信号由时钟clk_inl驱动(或触发)，就说该信号属于clk_inl时钟域。该时钟选择信号可以通过软件配置产生或硬件解码产生。也就是说，时钟选择信号产生单元既可以通过硬件的方式实现，也可以通过软件的方式来实现，但是这两种方式产生的时钟选择信号必须都具备上述3个特征。
[0038]本发明实施例中，上述的时钟选择信号产生单元11可以是具有如下功能的电路:用配置时钟(如图1中的cfg_clk)对输入的m(m为不小于2的整数)个初始选择信号(如图1中的sel[m:0]，表示二进制码)编码产生并输出独热码(如图1中的clk_in_
sel [0]、clk_in_sel [1]、......、clk_in_sel [n_2]、clk_in_sel [n_l], n 为不小于 2 的整数)。
这样的话，该独热码就是上述的时钟选择信号。也就是说，图1所示clk_in_sel [0]、clk_
in_sel[l]、......、clk_in_sel [n_2]、clk_in_sel [n_l]即为时钟选择信号产生单兀 11 产生的时钟选择信号，本发明实施例中的时钟选择信号产生单元11可以产生多个(至少两个或者两个以上)时钟选择信号。图1中的Clk_in[n-1:0]表示待切换的n_l个时钟信号。
[0039]时 钟使能信号产生单元12用于基于多个所述时钟选择信号产生多个时钟使能信号。本发明实施例中，时钟使能信号产生单元12产生的时钟使能信号具有如下特征:每一个时钟都有单独的时钟使能信号，任意时刻，只有一个时钟使能信号是使能的；时钟使能信号是由上述时钟选择信号和同步单元返回的反馈控制信号产生的。也就是说，本发明实施例中，时钟使能信号产生单元12具体是基于时钟选择信号产生单元11产生的多个时钟选择信号和同步单元13返回的反馈控制信号一起产生的时钟使能信号，具体的，反馈控制信号为经由同步单元13同步处理后的时钟使能信号，时钟使能信号产生单元12对同步单元13返回的该反馈控制信号延迟处理(延迟一个时钟周期)后再结合每个时钟选择信号来产生每个时钟使能信号。如图1所示，时钟使能信号产生单元12基于η个时钟选择信号clk_in_sel [0]、clk_in_sel [1]、......、clk_in_sel [n_2]、clk_in_sel [n_l]和经同步单兀处理之后并返回给时钟使能信号产生单元的η (η为不小于2的整数)个时钟使能信号clk_in_
en_sync [n_l:0]，产生 η 个新的时钟使能信号 clk_in_en[0]、clk_in_en [1]、......、clk_in_
en[n-2]、clk_in_en[n_l]。
[0040]本发明实施例中，同步单元13用于对时钟使能信号产生单元12传递过来的时钟使能信号进行同步处理，以消除亚稳态的影响。同步单元13将同步后的时钟使能信号返回给时钟使能信号产生单元12用以产生新的时钟使能信号，并传递给门控单元14，以使得门控单元14能够控制信号输出。如图1所示，clk_in_en_sync[0]?clk_in_en_sync[n_l]是经过同步单元13同步处理的η个时钟使能信号，一方面返回给时钟使能信号产生单元12，一方面传递给门控单元14。
[0041]本发明实施例中，门控单元14根据同步单元13同步后的时钟使能信号，打开或关闭时钟信号的输出，门控后的时钟信号经过或门逻辑后输出。如图1所示，门控单元14根据同步单元13同步后的时钟使能信号clk_in_en_sync[0]?clk_in_en_sync [n_l]打开或关闭时钟。图1中的clk_out为门控后的时钟相或产生的输出信号。
[0042]采用本发明实施例的上述装置，可以使时钟动态切换对时钟频率不敏感，具有更广泛的适用范围及更强的通用性。
[0043]实施例二
[0044]下面以4选1的时钟动态切换为例来说明本发明的具体实施过程。
[0045]本实施例中，对多个时钟进行选择时需要多位时钟选择信号，以4选1为例，需要两位时钟选择信号，采用如图2所示的编码方式。如图3所示，4选1的时钟动态切换装置可以包括时钟选择信号产生单元31、时钟使能信号产生单元、同步单元33和门控单元34。其中，时钟使能信号产生单元包含两个部分:第一部分321和第二部分322，第一部分321在时钟选择信号产生单元31与同步单元33之间传输信号，第二部分322在同步单元33和第一部分321之间传输信号。
[0046]如图3所示，本实施例中时钟选择信号产生单元31用配置时钟cfg_clk对输入的η (η为不小于2的整数)个初始选择信号sel[n:0]编码产生并输出独热码，该独热码即为时钟选择信号。若时钟使能信号产生单元31直接用输入的初始选择信号产生时钟选择信号，则由于多比特数据跨时钟域传输而导致输出时钟产生毛刺。图3中的clk_in[i]表示待切换的时钟信号。本实施例中，时钟选择信号产生单元31采用如图2所示的编码方式，图2中，二进制码初始选择信号的四种状态00、01、10、11分别对应待选择的时钟信号clk_in[0]、clk_in[l]、clk_in[2]、clk_in[3]，若从 clk_in[0]切换到 clk_in[3]，初始选择信号需由00改变为11，在不做编码处理的前提下，可能导致输出时钟产生毛刺。本发明实施例中，时钟使能信号产生单元31产生的时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平(或低电平)，其余的时钟选择信号是无效的低电平(或高电平)；在任意时刻，有且只有两个选择信号向相反的方向翻转，比如，一个从低电平向高电平翻转，一个从高电平向低电平翻转；时钟选择信号来自配置时钟域，可通过软件配置产生或硬件解码产生。采用符合上述特征的时钟选择信号，如图2所示，编码后的时钟选择信号的4种状态0001、0010、0100和1000分别对应选择时钟clk_in[0]、clk_in[l]、clk_in[2]和clk_in [3]，此时，从时钟信号clk_in[0]切换到clk_in[3]时,clk_in[0]的选择信号由有效变为无效,clk_in[3]的选择信号由无效变为有效，clk_in[l]和clk_in[2]的选择信号依然保持无效，时钟选择信号由状态0001变为状态1000，不会出现同时选择clk_in[l]和clk_in[3]的情况，避免输出时钟产生毛刺，该多位二进制编码的多比特时钟选择信号的跨时钟域传输如图4所示，其中，clk_in_sel [i]cfg cik (0 ^ i彡n_l)表示所产生的时钟选择信号,sel [1表示初始选择信号。
[0047]从时钟信号clk_in[0]切换到clk_in[3]时，根据时钟选择信号，时钟使能信号产生单元需要产生时钟使能信号，一方面需要禁能原时钟(如上所述的clk_in[0])，另外还需要使能新的时钟(如上所述的clk_in[3])。为了使输出时钟无毛刺，需要遵循先禁能原时钟，再使能新时钟的顺序。本发明实施例中，时钟使能信号产生单元基于同步单元33返回的反馈控制信号和时钟选择信号产生单元31当前产生的时钟选择信号产生当前需要的时钟使能信号。具体的，如图3所示，时钟选择信号产生单元31当前产生的时钟选择信号clk_in_sel[i]rfg—。115(0 ( i ( n_l)输出，经过一定延时后输入时钟使能信号产生单元的第一部分321,图3中标记为clk_in_sel [i]elk—in[i]表不时钟选择信号产生单兀31输出的时钟选择信号clk_in_sel[i]rfg—。115延时后输入到时钟使能信号产生单元的信号，从同步单元33返回的反馈控制信号clk_in_en_sync[j] (0彡j彡n_l且j古i)输入时钟使能信号产生单元的第二部分322，时钟使能信号产生单元的第二部分322对输入的反馈控制信号clk_in_en_sync[j]进行延迟处理后(即延迟一个时钟周期)输出给第一部分321,图3中clk_in_en_sync_dly [j]是时钟使能信号产生单元的第二部分322对clk_in_en_sync [ j]延时一个时钟周期产生的信号，第一部分321基于延迟处理后的反馈控制信号clk_in_en_sync_dly[j]和当前输入的时钟选择信号clk_in_sel [;[]&—_进行组合逻辑处理后，产生当前需要的时钟使能信号clk_in_en[i]并输出给同步单元33。其中，反馈控制信号clk_in_en_sync[j]是由同步单元33对之前输入的时钟使能信号clk_in_en[j]进行同步处理后输出的信号。
[0048]本发明实施例采用将经过同步后的时钟使能信号作为时钟使能信号产生单元的输入，即作为产生新时钟使能信号的反馈控制信号，在时钟使能信号产生单元判断其它所有的时钟使能信号都为低电平时才使能新的时钟使能信号。为保证输出的时钟周期是完整的，需要对输入时钟使能信号产生单元的反馈控制信号延迟一个时钟周期再使用，如图3所示，该延迟的动作由时钟使能信号产生单元的第二部分322执行。如图5中的圈1所示，若采用延时前的时钟使能信号clk_in_en_sync[i]作为反馈控制信号，则输出时有可能原时钟信号最后一个周期没有完全输出就切换到了新的时钟信号；如图3所示，采用延时处理后的时钟使能信号clk_in_en_sync_dly [i]产生新的时钟使能信号的话，如图5中的圈2所示，输出时原时钟信号最后一个周期可以完整的输出后再切换到新的时钟信号。其中，图5中，clk_out_*是指采用clk_in_en_sync[i]信号而不是延迟后的信号clk_in_ en_sync_dly[i]作为反馈控制信号产生的输出信号；clk_out是采用clk_in_en_sync_dly [i]作为反馈控制信号产生的输出信号。其中，输出信号clk_out_*由经过门控单元34之后的输出控制信号 clk_in_gate[0]和 clk_in_gate [3]_* 相或产生,clk_in_gate [3]_* 采用信号clk_in_en_sync[i]作为反馈控制信号产生的门控后时钟信号；输出信号clk_out由经过门控单兀34之后的输出控制信号clk_in_gate [0]和clk_in_gate [3]相或产生，clk_in_gate[3]是采用延迟后的clk_in_en_sync_dly [i]作为反馈控制信号产生的门控后时钟信号。
[0049]同步单元33用于同步时钟使能信号。如图3所示，同步单元33对时钟使能信号clk_in_en[i]同步后产生信号clk_in_en_sync [i],分别输出给门控单元34和时钟使能信号产生单元的第二部分322。
[0050]门控单元34用于基于同步单元33同步后的时钟使能信号，关断或开启时钟。如图3所示，同步后的时钟使能信号clk_in_en_sync[i]经过门控单元34后产生门控后的时钟信号 clk_in_gate [0]?clk_in_gate [3]。在时钟从 clk_in [0]切换到 clk_in[3]时，门控后的时钟相或产生输出信号clk_out。
[0051]实施例三
[0052]本发明实施例提供一种时钟动态切换方法，该方法通过上述实施例一的时钟动态切换装置执行，如图6所示，主要可以包括如下步骤:
[0053]步骤601:时钟选择信号产生单元产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转；
[0054]这里，所述时钟选择信号产生单元基于配置时钟域产生所述时钟选择信号。
[0055]步骤602:时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元；
[0056]其中，同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元；时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。
[0057]具体的，时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。这里的延迟处理为延迟一个时钟周期。
[0058]步骤603:同步单元对所述时钟使能信号进行同步处理并传输给门控单元；
[0059]步骤604:门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。
[0060]本实施例提供的方法的实现细节可以通过实施例一或实施例二的描述直接获得，不再赘述。并且，本实施例的方法同样适用于实施例二的4选1时钟动态切换装置，实现过程与上述流程相同，不再赘述。
[0061]显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
[0062]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【主权项】
1.一种时钟动态切换装置，其特征在于，所述装置包括:时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元； 所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转； 所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元； 同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元； 门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。2.根据权利要求1所述的装置，其特征在于， 所述同步单元，还用于对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元； 所述时钟使能信号产生单元，用于基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。3.根据权利要求2所述的装置，其特征在于，所述时钟使能信号产生单元，具体用于对所述同步单元返回的反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。4.根据权利要求3所述的装置，其特征在于，所述延迟处理是指延迟一个时钟周期。5.根据权利要求1?4任一项所述的装置，其特征在于，所述时钟选择信号 产生单元，具体用于基于配置时钟域产生所述时钟选择信号。6.—种时钟动态切换方法，其特征在于，所述方法包括: 时钟选择信号产生单元产生两个或两个以上时钟选择信号并传输给时钟使能信号产生单元，所述时钟选择信号具有如下特征:时钟选择信号的个数与需要切换的时钟个数相等；在任意时刻，有且只有一个时钟选择信号是有效的高电平或低电平；在任意时刻，有且只有两个时钟选择信号向相反的方向翻转； 时钟使能信号产生单元基于所述两个或两个以上时钟选择信号产生两个或两个以上时钟使能信号，并将所述时钟使能信号传输给同步单元； 同步单元对所述时钟使能信号进行同步处理并传输给门控单元； 门控单元基于同步后的所述时钟使能信号，打开或关闭时钟信号的输出。7.根据权利要求6所述的方法，其特征在于，所述方法还包括: 同步单元对所述时钟使能信号进行同步处理后作为所述反馈控制信号返回给所述时钟使能信号产生单元； 时钟使能信号产生单元基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号；其中，任意时刻，只有一个所述时钟使能信号是使能的。8.根据权利要求7所述的方法，其特征在于，所述基于所述时钟选择信号、以及所述同步单元返回的反馈控制信号产生所述时钟使能信号，包括: 时钟使能信号产生单元对所述反馈控制信号延迟处理，再基于延迟处理后的反馈控制信号和当前输入的时钟选择信号产生所述时钟使能信号。9.根据权利要求8所述的方法，其特征在于，所述延迟处理为延迟一个时钟周期。10.根据权利要求6?9任一项所述的方法,其特征在于,所述时钟选择信号产生单兀基于配置时钟域产生所述时钟选择信号。
【专利摘要】本发明公开了一种时钟动态切换装置及方法，所述装置包括：时钟选择信号产生单元、时钟使能信号产生单元、同步单元和门控单元；所述时钟选择信号产生单元，用于产生两个或两个以上时钟选择信号并传输给所述时钟使能信号产生单元；所述时钟使能信号产生单元，用于基于所述时钟选择信号产生单元传过来的多个时钟选择信号产生时钟使能信号，并将所述时钟使能信号传输给所述同步单元；同步单元，用于对所述时钟使能信号进行同步处理并传输给所述门控单元；门控单元，用于基于所述同步单元同步后的时钟使能信号，打开或关闭时钟信号的输出。
【IPC分类】H03K19/00
【公开号】CN105490675
【申请号】CN201410472907
【发明人】夏茂盛, 张庆
【申请人】深圳市中兴微电子技术有限公司
【公开日】2016年4月13日
【申请日】2014年9月16日
【公告号】WO2016041278A1
最新回复(0)