连续渐近式模拟数字转换器及其比较器误差的校正方法
连续渐近式模拟数字转换器及其比较器误差的校正方法
【技术领域】
[0001]本发明是关于连续渐近式模拟数字转换器(successive-approximat1n-register analog-to-digital converter ；SAR ADC)的比较器误差的校正技术。
【背景技术】
[0002]本领域技术人员应了解于说明书中所使用的与微电子相关的各种术语与基本概念，例如:信号、采样、电路节点、开关(switch)、比较器(comparator)、有限状态机(finite-state machine ;FSM)、模拟数字转换器(analog-to-digital converter ；ADC)及数字模拟转换器(digital-to-analog converter ；DAC)等。这些术语与基本概念为本领域技术人员所显而易见，故于此不再详细解释。
[0003]图1A为连续渐近式(SAR)模拟数字转换器(ADC) 100的功能方块图。参照图1A，连续渐近式模拟数字转换器100包括一采样电路110、一数字模拟转换器120、一加总电路130、一比较器140以及一 SAR控制器150。采样电路110采样一输入电压VIN并依据一采样信号SAMP输出一第一电压V"数字模拟转换器120将一输出数据D。转换成一第二电压V2o加总电路130接收第一电压Vi与第二电压V2并输出一加总电压Vx。比较器140接收加总电压^并输出一二元决策信号D x，并且此二元决策信号队代表加总电压V夂的极性。SAR控制器150接收二元决策信号0:(并输出采样信号SAMP与一输出数据D。。连续渐近式模拟数字转换器100以二阶段运作:一采样阶段与一转换阶段。在采样阶段下，采样信号SAMP为有效(即，为有效电位)，并且输入电压VIN被采样为第一电压V1<3在转换阶段下，采样信号SAMP为失效(即，无效电位)，并且SAR控制器150进行连续渐近以依据二元决策信号Dx调整输出数据D。以使第二电压乂2约等于第一电压V 1<3当二元决策信号队为1 (其代表加总电压^过高且需要调低)时，SAR控制器150增加输出数据D。的值以增加第二电压V 2因而降低加总电压Vx。反之，SAR控制器150减少输出数据D。的值以降低第二电压V2因而增加加总电压\。于连续渐近终止时，加总电压Vx约为0、第二电压V 2约等于第一电压V ρ且输出数据D。的最终值为输入电压V IN的数字化表示(其作为连续渐近的结果)。
[0004]图1B为比较器140的理想转换特性的示意图。参照图1B，当加总电压Vx大于0时，二元决策信号队为1。反之，当加总电压Vx小于0时，二元决策信号Dx*0。然而，实际的比较器会有误差。图1C为具有10mV误差的比较器140的示范性转换特性的示意图。参照图1C，当加总电压Vx大于10mV时，二元决策信号DXS 1。反之，当加总电压Vx小于10mV时，二元决策信号队为0。在比较器140的误差(如，10mV)的存在下，于连续渐近终止时，加总电压^约为误差电压(如，10mV)，而非0。如此一来，第二电压V2则不会准确地逼近于第一电压I，且输出数据D。的最终值不会为输入电压VIN的精准数字化表示。因此会引入一误差至模拟数字转换并降低连续渐近式模拟数字转换器100的性能。
[0005]于此，比较器误差能通过使用自动归零(auto-zero)架构而校正。然而，自动归零架构会增加比较器的复杂度。
[0006]因此，不增加比较器的复杂度的连续渐近式模拟数字转换器的比较器误差的校正方法是令人期望的。
【发明内容】
[0007]本发明示范性实施例的目的之一在于校正连续渐近式模拟数字转换器的比较器的电压误差。
[0008]本发明示范性实施例的目的之一在于使用响应利用连续渐近所获得的误差修正码的误差修正数字模拟转换器来删除连续渐近式模拟数字转换器的比较器的电压误差。
[0009]在一示范性实施例中，一种连续渐近式模拟数字转换器包括一多路采样电路、一第一数字模拟转换器(digital-to-analog converter ；DAC)、一第二数字模拟转换器、一加总电路、一比较器以及一连续渐近式有限状态机(finite-state machine ;FSM)。多路采样电路依据一采样信号并基于一前景校正指示信号的状态采样一输入电压或一共模电压成一采样电压。第一数字模拟转换器响应一转换码输出一转换电压。第二数字模拟转换器响应一误差修正码输出一误差修正电压。加总电路接收转换电压、误差修正电压与米样电压并输出一误差电压。比较器接收误差电压并输出一二元决策信号。连续渐近式有限状态机接收二元决策信号并输出一输出数据、采样信号、前景校正指示信号、转换码与误差修正码。其中，连续渐近式有限状态机包括一前景校正状态以及一正常运作状态。当连续渐近式有限状态机为前景校正状态时，共模电压被采样、转换码被设定为一共模码，并且误差修正码的一校正值以连续渐近建立。相对地，当连续渐近式有限状态机为正常运作状态时，输入电压被采样、误差修正码被设定为于前景校正状态下所获得的校正值，并且转换码以连续渐近建立。在一示范性实施例中，第二数字模拟转换器的解析度高于第一数字模拟转换器的解析度。
[0010]在一示范性实施例中，一种连续渐近式模拟数字转换器的比较器误差的校正方法包括使用一第一数字模拟转换器响应一转换码输出一转换电压、使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压、使用一加总电路产生表现一采样电压、转换电压与误差修正电压的加总的一误差电压、使用一比较器产生指示误差电压的极性的一二元决策信号、执行一第一连续渐近、执行一第二连续渐近、以及利用转换码的最终值输出一输出数据。其中，执行一第一连续渐近的步骤包括设定转换码为一共模码、设定误差修正码为一中值码、采样一共模电压成采样电压、使用连续渐近依据二元决策信号反复调整误差修正码、以及保存误差修正码的最终值以作为一校正值。执行一第二连续渐近的步骤包括设定误差修正码为中值码、设定转换码为共模码、采样一输入电压成采样电压、设定误差修正码为校正值、以及使用连续渐近依据二元决策信号反复调整转换码。
【附图说明】
[0011]图1A为连续渐近式模拟数字转换器(SARADC)的功能方块图。
[0012]图1B为图1A中的连续渐近式模拟数字转换器的比较器的理想转换特性的示意图。
[0013]图1C为具有10mV误差的图1A中的连续渐近式模拟数字转换器的比较器的示范性转换特性的示意图。
[0014]图2为依照本发明一实施例的连续渐近式模拟数字转换器的功能方块图。
[0015]图3A及3B为图2中的连续渐近式模拟数字转换器的连续渐近式有限状态机的运作流程图。
[0016]图4为图2中的连续渐近式模拟数字转换器的一电路实施例的示意图。
[0017]其中，附图标记说明如下:
[0018]100连续渐近式模拟数字转换器
[0019]110采样电路
[0020]120数字模拟转换器
[0021]130加总电路
[0022]140比较器
[0023]150 SAR 控制器
[0024]VIN输入电压
[0025]SAMP采样信号
[0026]Vi第一电压
[0027]D0输出数据
[0028]V2第二电压
[0029]Vx加总电压
[0030]Dx 二元决策信号
[0031]200连续渐近式模拟数字转换器
[0032]220多路采样电路
[0033]230第一数字模拟转换器
[0034]240第二数字模拟转换器
[0035]250加总电路
[0036]260比较器
[0037]270连续渐近式有限状态机
[0038]VCM共模电压
[0039]FGC前景校正指示信号
[0040]SMP采样信号
[0041]Vs采样电压
[0042]Dc转换码
[0043]Vc转换电压
[0044]Doc误差修正码
[0045]Voc误差修正电压
[0046]VE误差电压
[0047]De 二元决策信号
[0048]D0UT输出数据
[0049]300流程图
[0050]305 启动
[0051]310使前景校正指示信号FGC有效
[0052]315设定转换码队为共模码D εΜ并且设定误差修正码D。。为中值码D oco
[0053]320使采样信号SMP有效
[0054]325使采样信号SMP失效
[0055]330依据二元决策信号DE反复调整误差修正码D
[0056]335保存误差修正码DQC的最终值以作为一校正值Docc
[0057]340使前景校正指示信号FGC失效
[0058]342设定转换码队为共模码D ?并且设定误差修正码D。￡为中值码D oco
[0059]345使采样信号SMP有效
[0060]350使采样信号SMP失效
[0061]352设定误差修正码0。〔为校正值D occ
[0062]355依据二元决策信号DES复调整转换码D c
[0063]360使用转换码队的最终值更新输出数据D.
[0064]400组合电路
[0065]410子电路
[0066]411开关 [0067]412开关
[0068]413与门
[0069]414与门
[0070]415反相器
[0071]430开关
[0072]431开关
[0073]432开关
[0074]433开关
[0075]434开关
[0076]435开关
[0077]436开关
[0078]437开关
[0079]438开关
[0080]440开关
[0081]441开关
[0082]442开关
[0083]443开关
[0084]444开关
[0085]470子电路
[0086]480子电路
[0087]Nx共用节点
[0088]C。电容
[0089]C:电容
[0090]C2 电容
[0091]C3 电容
[0092]C4 电容
[0093]C5 电容
[0094]C6 电容
[0095]C7 电容
[0096]C8 电容
[0097]Dc[8:0] 9 比特
[0098]VR1第一参考电压
[0099]VR0第二参考电压
[0100]C’。电容
[0101]C’ 1 电容
[0102]C’ 2 电容
[0103]C’ 3 电容
[0104]C’ 4 电容
[0105]Doc[4:0] 5 比特
【具体实施方式】
[0106]本发明是关于连续渐近式模拟数字转换器(successive-approximat1n-register analog-to-digital converter ;SAR ADC)的比较器误差的校正。以下的详细描述公开本发明各种可实行的实施例，但应了解的是本发明可以多种方法实现，并不限于下述的特定范例或实现此些范例的任意特征的特定方法。在其他实例中，并未显示或描述公众所知悉的细节，以避免混淆本发明的技术特征。
[0107]于此是以「工程意识(engineering sense)」揭示公开本发明各种可实行的实施例，其中，若第一数量与第二数量的差小于一公差值，第一数量可视为「等于」第二数量。适当的公差值为公众所知悉的。举例来说，若公差值为0.5mV，100.2mV即可视为等于100mV。同样地，若物理数量是以工程意义所建立以致使在工程意识下等于一预定值，此物理数量可视为预定的。举例来说，若以一装置产生一电压以致使此电压等于一预定值(如，100mV)，则此电压可视为预定的。若在装置的给定输入的响应下其输出是以工程意义所预定，则此装置的转换特性即可视为已知的。
[0108]图2为依照本发明一实施例的连续渐近式模拟数字转换器200的功能方块图。参照图2，连续渐近式模拟数字转换器200包括一多路采样电路220、一第一数字模拟转换器(digital-to-analog converter ;DAC)230、一第二数字模拟转换器 240、一加总电路 250、一比较器260以及一连续渐近式有限状态机(finite-state machine ;FSM)270。多路采样电路220接收一输入电压VIN与一共模电压VeM并基于一前景校正指示信号FGC的状态且依据一采样信号SMP输出一采样电压Vs。第一数字模拟转换器230接收一转换码队并输出一转换电压\。第二数字模拟转换器240接收一误差修正码0?；并输出一误差修正电压V %。加总电路250接收转换电压Ve、误差修正电压V。。与米样电压V s并输出一误差电压V Eo比较器260接收误差电压￥￡并输出一二元决策信号D EO连续渐近式有限状态机270接收二元决策信号DE并输出一输出数据D.、采样信号SMP、前景校正指示信号FGC、转换码De与误差修正码加总电路250的功能能以下列公式表示:
[0109]VE= V s— V c— V oc (1)
[0110]连续渐近式模拟数字转换器200具有二种状态:前景校正状态与正常运作状态。当前景校正指示信号FGC为有效(S卩，被驱使为有效电位)时，连续渐近式模拟数字转换器200为前景校正状态；反之，当前景校正指示信号FGC为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200为正常运作状态。无论状态为何，连续渐近式模拟数字转换器200以二阶段执行模拟数字转换:一采样阶段与一转换阶段。当采样信号SMP为有效(即，被驱使为有效电位)时，连续渐近式模拟数字转换器200在采样阶段。反之，当采样信号SMP为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200在转换阶段。在采样阶段，输入电压VIN或共模电压V εΜ被采样成采样电压V So在转换阶段，转换码队与误差修正码Dm由连续渐近式有限状态机270依据二元决策信号D E反复调整。于转换阶段的终止时，若比较器260无误差(如，见图1B，分别以误差电压^与二元决策信号0￡取代加总电压^与二元决策信号D x)，误差电压^会约等于0。不然，比较器260具有一非零误差电压(如，见图1C，分别以误差电压^与二元决策信号0￡取代加总电压Vx与二元决策信号队)，并且误差电压^会约等于比较器260的误差电压。于此，令比较器260的误差电压为「H前景校正则用以估算误差电压VQS。
[0111]共模电压VeM为一预设电压，其作为在前景校正状态下校正连续渐近式模拟数字转换器200的参考。第一数字模拟转换器230的转换特性为预设的，以致使当转换码队被设为既定的共模码DeM时，转换电压V ^是等于共模电压V cm ο第二数字模拟转换器240的转换特性亦为预设的，以致使当误差修正码0%被设为一中值码D ■时，误差修正电压V %是等于0V。在前景校正状态下，于采样阶段期间，转换码D。被设为共模码D εΜ、误差修正码0。。被设为中值码D.、且共模电压VeM被采样成采样电压V So在前景校正状态下，于转换阶段期间，误差修正码Dm由连续渐近式有限状态机270依据二元决策信号D E反复调整，如下述。当二元决策信号队为1时，连续渐近式有限状态机270增加误差修正码Dm以上升误差修正电压V。。因而减少误差电压V EO反之，当二元决策信号队为0时，连续渐近式有限状态机270减少误差修正码以下降误差修正电压V M因而上升误差电压V E。在连续渐近后的转换阶段的终止时，误差电压VE约等于比较器260的误差电压Vm(因执行连续渐近)，且因此误差修正电压I约等于负的误差电压-Vm，其按照公式⑴于％= VeM(因执行采样)且νΕ=νΜ(因执行连续渐近)的情况下可得之。令在前景校正状态的转换阶段的终止时误差修正码Dm的最终值为「D 0CCJ,其为使误差修正电压等于负的误差电压-V。5的误差修正码D。。的校正值。在校正值D获得后，连续渐近式模拟数字转换器200能进入正常运作状态，此时前景校正指示信号FGC为失效。在正常运作状态下，于采样阶段期间，误差修正码队^被设定为中值码D M。、转换码De被设为共模码D εΜ、且输入电压VIN被采样成采样电压Vs。在正常运作状态下，于转换阶段期间，误差修正码D。。被设定为校正值D μ，且连续渐近由连续渐近式有限状态机270进行以依据二元决策信号队反复调整转换码D c,如下述。当二元决策信号DeS 1时，连续渐近式有限状态机270增加转换码D ^以上升转换电压^因而减少误差电压VE。反之，当二元决策信号DeS 0时，连续渐近式有限状态机270减少转换码队以下降转换电压V c因而上升误差电压V EO在转换阶段的终止时，误差电压VE约等于比较器260的误差电压Vm(其作为连续渐近的结果)，因而转换电压％约等于输入电压VIN，其按照公式⑴于％=￥^ (因执行采样)且1=4^因误差修正码0。。被设定为校正值Dm)的情况下可得之。因此，转换码队能准确地表现输入电压VIN。
[0112]在一示范性实施例中，连续渐近式有限状态机270依据由流程图300 (如图3A及3B所示)说明的演算法运作。一旦启动(步骤305)，连续渐近式有限状态机270进入前景校正状态，并且前景校正状态包括下列步骤:使前景校正指示信号FGC有效(S卩，驱使前景校正指示信号FGC成有效电位)(步骤310)、设定转换码D。为共模码D ?并且设定误差修正码0%为中值码D %。(步骤315)、使采样信号SMP有效(S卩，驱使采样信号SMP成有效电位)(步骤320)、使采样信号SMP失效(即，驱使采样信号SMP成无效电位)(步骤325)、依据二元决策信号DE反复调整误差修正码D % (步骤330)、保存误差修正码Dm的最终值以作为一校正值Dm (步骤335)、以及使前景校正指示信号FGC失效(即，驱使前景校正指示信号FGC成无效电位)(步骤340)。然后，连续渐近式有限状态机270进入正常运作状态，并且正常运作状态包括下列步骤:设定转换码D。为共模码D εΜ并且设定误差修正码D。。为中值码D_ (步骤342)、使采样信号SMP有效(步骤345)、使采样信号SMP失效(步骤350)、设定误差修正码D。。为校正值D -(步骤352)、依据二元决策信号队反复调整转换码D。(步骤355)、使用转换码队的最终值更新输出数据D ■(步骤360)、以及回圈返回至步骤342以继续执行。在步骤330中，执行多个次反复，其中在每次反复中，当二元决策信号队为1时，增加误差修正码反之，当二元决策信号D 0时，减少误差修正码D『同样地，在步骤355中，执行多个次反复，其中在每次反复中，当二元决策信号队为1时，增加转换码Dc;反之，当二元决策信号DeS 0时，减少转换码D Co
[0113] 图2中的比较器260在电路设计者的考量下能以公知的比较器电路实现。
[0114]应注意的是，图2所示的功能方块图是描述了实现依据本发明一实施例的连续渐近式模拟数字转换器的功能。在电路设计者的考量下，此些功能可使用各种电路实施例以各种方法实现。图4为组合电路400的示意图。此组合电路400能实现图2中的多路采样电路220、第一数字模拟转换器230、第二数字模拟转换器240与加总电路250的功能的组合。图2中的多路采样电路220的功能可由图4中的子电路410实现。图2中的第一数字模拟转换器230的功能可由图4中的子电路470实现。图2中的第二数字模拟转换器240的功能可由图4中的子电路480实现。并且，图2中的加总电路250的功能可由图4中的子电路410、470、480的共用节点Nx隐含并实现。子电路410包括二开关411、412，并且二开关411、412分别采样共模电压VeM与输入电压VIN给共用节点Nx。通过使用与门(ANDgate)413，于前景校正指示信号FGC与采样信号SMP均为有效时，开关411开启(0N)以采样共模电压V?给共用节点Nx;反之，则开关411关闭(OFF)。通过使用与门414与反相器415，于前景校正指示信号FGC的逻辑反相与采样信号SMP均为有效时，开关412开启以采样输入电压VIN给共用节点Nx;反之，则开关412关闭。因此，图2中的多路采样电路220的功能是由子电路410实现，并且在采样阶段的终止时，图2的采样电压Vjlj隐含并储存在共用节点Nx。举例来说，但不限于此，转换码队为9比特(其标示为De [8:0])，而误差修正码0%为5比特(其标示为[4:0])。此时，子电路470包括九个电容(:。、(:1、(:2、、、(:7、(:8以及九个开关430、431、432、、、437、438，并且此些开关430?438分别受控于转换码队的9比特Dc[8:0]o九个电容C。?(:8中的每一者经由受控于转换码D冲对应比特的各自对应的开关将共用节点队耦接至一第一参考电压VR1或一第二参考电压VR。。举例来说，若比特％[0]为1，电容C。经由开关430将共用节点N x耦接至第一参考电压V R1;若比特D c[0]为0，电容C。经由开关430将共用节点Nx耦接至第二参考电压V R。。因此，转换电压Vc依据转换码D ^的9比特Dc[8:0]按照第一参考电压VR1与第二参考电SVR。的线性组合的电压而产生，并且迭加在共用节点队上。因此，子电路470实现了第一数字模拟转换器230的功能。同样地，子电路480包括五个电容C’ 0、C，pC’ 2、C’ 3、C’ 4以及五个开关440、441、442、443、444，并且此些开关440?444分别受控于误差修正码0。。的5比特D。。[4:0]。五个电容C’。?C’ 4中的每一者经由受控于误差修正码D。冲对应比特的各自对应的开关将共用节点Nx^接至第一参考电压VR1或第二参考电压VR。。举例来说，若比特D^O]为1，电容C’。经由开关440将共用节点Nx耦接至第一参考电压VR1;若比特DJ0]为0，电容C’。经由开关440将共用节点Nx耦接至第二参考电压V R0O因此，误差修正电压据误差修正码D %的5比特Doc[4:0]按照第一参考电压VR1与第二参考电SVR。的线性组合的电压而产生，并且迭加在共用节点队上。因此，子电路480实现了第二数字模拟转换器240的功能。举例来说，但不限于此，C0= 4fF、C i= 8fF、C 2= 16fF、C 3= 32fF、C 4= 64fF、C 5= 128fF、C 6= 256fF、C 7= 512fF、Cs= 1024fF;C，。= 2fF、C，！= 4fF、C，2= 8fF、C，3= 16fF、C，4= 32fF ；D oco=5’ bl，0000 ；Dcm= 9’ bl, 0000, 0000 ；VCM= 0 ；VR1= -0.5V ;以及 VR0= 0.5V。应注意的是，在此示范性实施例中，第二数字模拟转换器240因使用较小的电容(电容C’。小于电容C。;电容C’ /j、于电容C1;电容C’ 2小于电容C2;以此类推的)而其解析度高于第一数字模拟转换器230的解析度。使用此电路配置，比较器260的误差电压Vm能被校正成小于第一数字模拟转换器230的最低有效比特(least-significant bit ;LSB)。
[0115]参照图2，在正常运作状态下，在转换阶段期间，误差修正码队^被设定为校正值D0CCo若比较器260的误差电压^保持不变，那么比较器260的误差电压V。#』能有效地被第二数字模拟转换器240修正。然而，若比较器260的误差电压％5随时改变，那么比较器260的误差电压V。#』无法有效地被第二数字模拟转换器240修正。在此例子中，则须要背景校正。背景校正是基于输出数据D.的统计数据。在一实施例中，共模电压VeM等于输入电压VIN的统计平均值。若比较器260的误差电压￥。5有效地被第二数字模拟转换器240修正，那么输出数据D.的统计平均值会等于共模码D eM。若输出数据D.的统计平均值大于共模码DCM，即表示校正值Dm太低且须被增加。反之，若输出数据D ■的统计平均值小于共模码DeM，即表示校正值太高且须被减少。
[0116]虽然本发明以前述的实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视所附的权利要求书所界定者为准。
【主权项】
1.一种连续渐近式模拟数字转换器，其特征在于，包括: 一多路采样电路，依据一采样信号与一前景校正指示信号的状态采样一输入电压或一共模电压成一米样电压； 一第一数字模拟转换器，响应一转换码输出一转换电压； 一第二数字模拟转换器，响应一误差修正码输出一误差修正电压； 一加总电路，接收该采样电压、该转换电压与该误差修正电压并输出一误差电压； 一比较器，接收该误差电压并输出一二元决策信号；以及 一连续渐近式有限状态机，接收该二元决策信号并输出一输出数据、该采样信号、该前景校正指示信号、该转换码与该误差修正码； 其中，该连续渐近式有限状态机包括一前景校正状态以及一正常运作状态； 其中，当该连续渐近式有限状态机为前景校正状态时，该共模电压被采样、该转换码被设定为一共模码，并且该误差修正码的一校正值以连续渐近建立；以及 其中，当该连续渐近式有限状态机为正常运作状态时，该输入电压被采样、该误差修正码被设定为该校正值，并且该转换码以连续渐近建立。2.如权利要求1所述的连续渐近式模拟数字转换器，其中该共模电压等于该输入电压的统计平均值。3.如权利要求1所述的连续渐近式模拟数字转换器，其中响应该共模码的该转换电压的值约等于该共模电压。4.如权利要求3所述的连续渐近式模拟数字转换器，其中响应该误差修正码的该校正值的该误差修正电压的值约等于该比较器的一误差电压。5.如权利要求1所述的连续渐近式模拟数字转换器，其中在该正常运作状态的该连续渐近的终止时，该输出数据包括该转换码的最终值。6.如权利要求5所述的连续渐近式模拟数字转换器，其中在该正常运作状态下，该误差修正码的该校正值是基于该输出数据的统计平均值调整。7.如权利要求1所述的连续渐近式模拟数字转换器，其中该第一数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端親接至一共用节点，以及各该电容的该第二端依据该转换码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。8.如权利要求1所述的连续渐近式模拟数字转换器，其中该第二数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端親接至一共用节点，以及各该电容的该第二端依据该误差修正码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。9.如权利要求1所述的连续渐近式模拟数字转换器，其中该第二数字模拟转换器的解析度高于该第一数字模拟转换器的解析度。10.一种连续渐近式模拟数字转换器的比较器误差的校正方法，其特征在于，包括: 使用一第一数字模拟转换器响应一转换码输出一转换电压； 使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压； 使用一加总电路产生表现一米样电压、该转换电压与该误差修正电压的加总的一误差电压；使用一比较器产生指示该误差电压的极性的一二元决策信号；执行一第一连续渐近，包括:设定该转换码为一共模码；设定该误差修正码为一中值码；采样一共模电压成该采样电压；使用连续渐近依据该二元决策信号反复调整该误差修正码；以及保存该误差修正码的最终值以作为一校正值；执行一第二连续渐近，包括:设定该误差修正码为该中值码；设定该转换码为该共模码；米样一输入电压成该米样电压；设定该误差修正码为该校正值；以及使用连续渐近依据该二元决策信号反复调整该转换码；以及利用该转换码的最终值输出一输出数据。
【专利摘要】一种连续渐近式(SAR)模拟数字转换器(ADC)及其比较器误差的校正方法。在连续渐近式模拟数字转换器中，多路采样电路采样一输入电压或一共模电压成一采样电压。采样电压加上转换电压与误差修正电压，然后输入至比较器。比较器决定采样电压、转换电压与误差修正电压的加总的误差的极性。基于此极性，转换电压与误差修正电压反复地进行连续渐近处理以补偿来自采样后的输入电压或采样后的共模电压的加总的误差。
【IPC分类】H03M1/10
【公开号】CN105490679
【申请号】CN201510606651
【发明人】林嘉亮
【申请人】瑞昱半导体股份有限公司
【公开日】2016年4月13日
【申请日】2015年9月22日
【公告号】US20160099722
【技术领域】
[0001]本发明是关于连续渐近式模拟数字转换器(successive-approximat1n-register analog-to-digital converter ；SAR ADC)的比较器误差的校正技术。
【背景技术】
[0002]本领域技术人员应了解于说明书中所使用的与微电子相关的各种术语与基本概念，例如:信号、采样、电路节点、开关(switch)、比较器(comparator)、有限状态机(finite-state machine ;FSM)、模拟数字转换器(analog-to-digital converter ；ADC)及数字模拟转换器(digital-to-analog converter ；DAC)等。这些术语与基本概念为本领域技术人员所显而易见，故于此不再详细解释。
[0003]图1A为连续渐近式(SAR)模拟数字转换器(ADC) 100的功能方块图。参照图1A，连续渐近式模拟数字转换器100包括一采样电路110、一数字模拟转换器120、一加总电路130、一比较器140以及一 SAR控制器150。采样电路110采样一输入电压VIN并依据一采样信号SAMP输出一第一电压V"数字模拟转换器120将一输出数据D。转换成一第二电压V2o加总电路130接收第一电压Vi与第二电压V2并输出一加总电压Vx。比较器140接收加总电压^并输出一二元决策信号D x，并且此二元决策信号队代表加总电压V夂的极性。SAR控制器150接收二元决策信号0:(并输出采样信号SAMP与一输出数据D。。连续渐近式模拟数字转换器100以二阶段运作:一采样阶段与一转换阶段。在采样阶段下，采样信号SAMP为有效(即，为有效电位)，并且输入电压VIN被采样为第一电压V1<3在转换阶段下，采样信号SAMP为失效(即，无效电位)，并且SAR控制器150进行连续渐近以依据二元决策信号Dx调整输出数据D。以使第二电压乂2约等于第一电压V 1<3当二元决策信号队为1 (其代表加总电压^过高且需要调低)时，SAR控制器150增加输出数据D。的值以增加第二电压V 2因而降低加总电压Vx。反之，SAR控制器150减少输出数据D。的值以降低第二电压V2因而增加加总电压\。于连续渐近终止时，加总电压Vx约为0、第二电压V 2约等于第一电压V ρ且输出数据D。的最终值为输入电压V IN的数字化表示(其作为连续渐近的结果)。
[0004]图1B为比较器140的理想转换特性的示意图。参照图1B，当加总电压Vx大于0时，二元决策信号队为1。反之，当加总电压Vx小于0时，二元决策信号Dx*0。然而，实际的比较器会有误差。图1C为具有10mV误差的比较器140的示范性转换特性的示意图。参照图1C，当加总电压Vx大于10mV时，二元决策信号DXS 1。反之，当加总电压Vx小于10mV时，二元决策信号队为0。在比较器140的误差(如，10mV)的存在下，于连续渐近终止时，加总电压^约为误差电压(如，10mV)，而非0。如此一来，第二电压V2则不会准确地逼近于第一电压I，且输出数据D。的最终值不会为输入电压VIN的精准数字化表示。因此会引入一误差至模拟数字转换并降低连续渐近式模拟数字转换器100的性能。
[0005]于此，比较器误差能通过使用自动归零(auto-zero)架构而校正。然而，自动归零架构会增加比较器的复杂度。
[0006]因此，不增加比较器的复杂度的连续渐近式模拟数字转换器的比较器误差的校正方法是令人期望的。
【发明内容】
[0007]本发明示范性实施例的目的之一在于校正连续渐近式模拟数字转换器的比较器的电压误差。
[0008]本发明示范性实施例的目的之一在于使用响应利用连续渐近所获得的误差修正码的误差修正数字模拟转换器来删除连续渐近式模拟数字转换器的比较器的电压误差。
[0009]在一示范性实施例中，一种连续渐近式模拟数字转换器包括一多路采样电路、一第一数字模拟转换器(digital-to-analog converter ；DAC)、一第二数字模拟转换器、一加总电路、一比较器以及一连续渐近式有限状态机(finite-state machine ;FSM)。多路采样电路依据一采样信号并基于一前景校正指示信号的状态采样一输入电压或一共模电压成一采样电压。第一数字模拟转换器响应一转换码输出一转换电压。第二数字模拟转换器响应一误差修正码输出一误差修正电压。加总电路接收转换电压、误差修正电压与米样电压并输出一误差电压。比较器接收误差电压并输出一二元决策信号。连续渐近式有限状态机接收二元决策信号并输出一输出数据、采样信号、前景校正指示信号、转换码与误差修正码。其中，连续渐近式有限状态机包括一前景校正状态以及一正常运作状态。当连续渐近式有限状态机为前景校正状态时，共模电压被采样、转换码被设定为一共模码，并且误差修正码的一校正值以连续渐近建立。相对地，当连续渐近式有限状态机为正常运作状态时，输入电压被采样、误差修正码被设定为于前景校正状态下所获得的校正值，并且转换码以连续渐近建立。在一示范性实施例中，第二数字模拟转换器的解析度高于第一数字模拟转换器的解析度。
[0010]在一示范性实施例中，一种连续渐近式模拟数字转换器的比较器误差的校正方法包括使用一第一数字模拟转换器响应一转换码输出一转换电压、使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压、使用一加总电路产生表现一采样电压、转换电压与误差修正电压的加总的一误差电压、使用一比较器产生指示误差电压的极性的一二元决策信号、执行一第一连续渐近、执行一第二连续渐近、以及利用转换码的最终值输出一输出数据。其中，执行一第一连续渐近的步骤包括设定转换码为一共模码、设定误差修正码为一中值码、采样一共模电压成采样电压、使用连续渐近依据二元决策信号反复调整误差修正码、以及保存误差修正码的最终值以作为一校正值。执行一第二连续渐近的步骤包括设定误差修正码为中值码、设定转换码为共模码、采样一输入电压成采样电压、设定误差修正码为校正值、以及使用连续渐近依据二元决策信号反复调整转换码。
【附图说明】
[0011]图1A为连续渐近式模拟数字转换器(SARADC)的功能方块图。
[0012]图1B为图1A中的连续渐近式模拟数字转换器的比较器的理想转换特性的示意图。
[0013]图1C为具有10mV误差的图1A中的连续渐近式模拟数字转换器的比较器的示范性转换特性的示意图。
[0014]图2为依照本发明一实施例的连续渐近式模拟数字转换器的功能方块图。
[0015]图3A及3B为图2中的连续渐近式模拟数字转换器的连续渐近式有限状态机的运作流程图。
[0016]图4为图2中的连续渐近式模拟数字转换器的一电路实施例的示意图。
[0017]其中，附图标记说明如下:
[0018]100连续渐近式模拟数字转换器
[0019]110采样电路
[0020]120数字模拟转换器
[0021]130加总电路
[0022]140比较器
[0023]150 SAR 控制器
[0024]VIN输入电压
[0025]SAMP采样信号
[0026]Vi第一电压
[0027]D0输出数据
[0028]V2第二电压
[0029]Vx加总电压
[0030]Dx 二元决策信号
[0031]200连续渐近式模拟数字转换器
[0032]220多路采样电路
[0033]230第一数字模拟转换器
[0034]240第二数字模拟转换器
[0035]250加总电路
[0036]260比较器
[0037]270连续渐近式有限状态机
[0038]VCM共模电压
[0039]FGC前景校正指示信号
[0040]SMP采样信号
[0041]Vs采样电压
[0042]Dc转换码
[0043]Vc转换电压
[0044]Doc误差修正码
[0045]Voc误差修正电压
[0046]VE误差电压
[0047]De 二元决策信号
[0048]D0UT输出数据
[0049]300流程图
[0050]305 启动
[0051]310使前景校正指示信号FGC有效
[0052]315设定转换码队为共模码D εΜ并且设定误差修正码D。。为中值码D oco
[0053]320使采样信号SMP有效
[0054]325使采样信号SMP失效
[0055]330依据二元决策信号DE反复调整误差修正码D
[0056]335保存误差修正码DQC的最终值以作为一校正值Docc
[0057]340使前景校正指示信号FGC失效
[0058]342设定转换码队为共模码D ?并且设定误差修正码D。￡为中值码D oco
[0059]345使采样信号SMP有效
[0060]350使采样信号SMP失效
[0061]352设定误差修正码0。〔为校正值D occ
[0062]355依据二元决策信号DES复调整转换码D c
[0063]360使用转换码队的最终值更新输出数据D.
[0064]400组合电路
[0065]410子电路
[0066]411开关 [0067]412开关
[0068]413与门
[0069]414与门
[0070]415反相器
[0071]430开关
[0072]431开关
[0073]432开关
[0074]433开关
[0075]434开关
[0076]435开关
[0077]436开关
[0078]437开关
[0079]438开关
[0080]440开关
[0081]441开关
[0082]442开关
[0083]443开关
[0084]444开关
[0085]470子电路
[0086]480子电路
[0087]Nx共用节点
[0088]C。电容
[0089]C:电容
[0090]C2 电容
[0091]C3 电容
[0092]C4 电容
[0093]C5 电容
[0094]C6 电容
[0095]C7 电容
[0096]C8 电容
[0097]Dc[8:0] 9 比特
[0098]VR1第一参考电压
[0099]VR0第二参考电压
[0100]C’。电容
[0101]C’ 1 电容
[0102]C’ 2 电容
[0103]C’ 3 电容
[0104]C’ 4 电容
[0105]Doc[4:0] 5 比特
【具体实施方式】
[0106]本发明是关于连续渐近式模拟数字转换器(successive-approximat1n-register analog-to-digital converter ;SAR ADC)的比较器误差的校正。以下的详细描述公开本发明各种可实行的实施例，但应了解的是本发明可以多种方法实现，并不限于下述的特定范例或实现此些范例的任意特征的特定方法。在其他实例中，并未显示或描述公众所知悉的细节，以避免混淆本发明的技术特征。
[0107]于此是以「工程意识(engineering sense)」揭示公开本发明各种可实行的实施例，其中，若第一数量与第二数量的差小于一公差值，第一数量可视为「等于」第二数量。适当的公差值为公众所知悉的。举例来说，若公差值为0.5mV，100.2mV即可视为等于100mV。同样地，若物理数量是以工程意义所建立以致使在工程意识下等于一预定值，此物理数量可视为预定的。举例来说，若以一装置产生一电压以致使此电压等于一预定值(如，100mV)，则此电压可视为预定的。若在装置的给定输入的响应下其输出是以工程意义所预定，则此装置的转换特性即可视为已知的。
[0108]图2为依照本发明一实施例的连续渐近式模拟数字转换器200的功能方块图。参照图2，连续渐近式模拟数字转换器200包括一多路采样电路220、一第一数字模拟转换器(digital-to-analog converter ;DAC)230、一第二数字模拟转换器 240、一加总电路 250、一比较器260以及一连续渐近式有限状态机(finite-state machine ;FSM)270。多路采样电路220接收一输入电压VIN与一共模电压VeM并基于一前景校正指示信号FGC的状态且依据一采样信号SMP输出一采样电压Vs。第一数字模拟转换器230接收一转换码队并输出一转换电压\。第二数字模拟转换器240接收一误差修正码0?；并输出一误差修正电压V %。加总电路250接收转换电压Ve、误差修正电压V。。与米样电压V s并输出一误差电压V Eo比较器260接收误差电压￥￡并输出一二元决策信号D EO连续渐近式有限状态机270接收二元决策信号DE并输出一输出数据D.、采样信号SMP、前景校正指示信号FGC、转换码De与误差修正码加总电路250的功能能以下列公式表示:
[0109]VE= V s— V c— V oc (1)
[0110]连续渐近式模拟数字转换器200具有二种状态:前景校正状态与正常运作状态。当前景校正指示信号FGC为有效(S卩，被驱使为有效电位)时，连续渐近式模拟数字转换器200为前景校正状态；反之，当前景校正指示信号FGC为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200为正常运作状态。无论状态为何，连续渐近式模拟数字转换器200以二阶段执行模拟数字转换:一采样阶段与一转换阶段。当采样信号SMP为有效(即，被驱使为有效电位)时，连续渐近式模拟数字转换器200在采样阶段。反之，当采样信号SMP为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200在转换阶段。在采样阶段，输入电压VIN或共模电压V εΜ被采样成采样电压V So在转换阶段，转换码队与误差修正码Dm由连续渐近式有限状态机270依据二元决策信号D E反复调整。于转换阶段的终止时，若比较器260无误差(如，见图1B，分别以误差电压^与二元决策信号0￡取代加总电压^与二元决策信号D x)，误差电压^会约等于0。不然，比较器260具有一非零误差电压(如，见图1C，分别以误差电压^与二元决策信号0￡取代加总电压Vx与二元决策信号队)，并且误差电压^会约等于比较器260的误差电压。于此，令比较器260的误差电压为「H前景校正则用以估算误差电压VQS。
[0111]共模电压VeM为一预设电压，其作为在前景校正状态下校正连续渐近式模拟数字转换器200的参考。第一数字模拟转换器230的转换特性为预设的，以致使当转换码队被设为既定的共模码DeM时，转换电压V ^是等于共模电压V cm ο第二数字模拟转换器240的转换特性亦为预设的，以致使当误差修正码0%被设为一中值码D ■时，误差修正电压V %是等于0V。在前景校正状态下，于采样阶段期间，转换码D。被设为共模码D εΜ、误差修正码0。。被设为中值码D.、且共模电压VeM被采样成采样电压V So在前景校正状态下，于转换阶段期间，误差修正码Dm由连续渐近式有限状态机270依据二元决策信号D E反复调整，如下述。当二元决策信号队为1时，连续渐近式有限状态机270增加误差修正码Dm以上升误差修正电压V。。因而减少误差电压V EO反之，当二元决策信号队为0时，连续渐近式有限状态机270减少误差修正码以下降误差修正电压V M因而上升误差电压V E。在连续渐近后的转换阶段的终止时，误差电压VE约等于比较器260的误差电压Vm(因执行连续渐近)，且因此误差修正电压I约等于负的误差电压-Vm，其按照公式⑴于％= VeM(因执行采样)且νΕ=νΜ(因执行连续渐近)的情况下可得之。令在前景校正状态的转换阶段的终止时误差修正码Dm的最终值为「D 0CCJ,其为使误差修正电压等于负的误差电压-V。5的误差修正码D。。的校正值。在校正值D获得后，连续渐近式模拟数字转换器200能进入正常运作状态，此时前景校正指示信号FGC为失效。在正常运作状态下，于采样阶段期间，误差修正码队^被设定为中值码D M。、转换码De被设为共模码D εΜ、且输入电压VIN被采样成采样电压Vs。在正常运作状态下，于转换阶段期间，误差修正码D。。被设定为校正值D μ，且连续渐近由连续渐近式有限状态机270进行以依据二元决策信号队反复调整转换码D c,如下述。当二元决策信号DeS 1时，连续渐近式有限状态机270增加转换码D ^以上升转换电压^因而减少误差电压VE。反之，当二元决策信号DeS 0时，连续渐近式有限状态机270减少转换码队以下降转换电压V c因而上升误差电压V EO在转换阶段的终止时，误差电压VE约等于比较器260的误差电压Vm(其作为连续渐近的结果)，因而转换电压％约等于输入电压VIN，其按照公式⑴于％=￥^ (因执行采样)且1=4^因误差修正码0。。被设定为校正值Dm)的情况下可得之。因此，转换码队能准确地表现输入电压VIN。
[0112]在一示范性实施例中，连续渐近式有限状态机270依据由流程图300 (如图3A及3B所示)说明的演算法运作。一旦启动(步骤305)，连续渐近式有限状态机270进入前景校正状态，并且前景校正状态包括下列步骤:使前景校正指示信号FGC有效(S卩，驱使前景校正指示信号FGC成有效电位)(步骤310)、设定转换码D。为共模码D ?并且设定误差修正码0%为中值码D %。(步骤315)、使采样信号SMP有效(S卩，驱使采样信号SMP成有效电位)(步骤320)、使采样信号SMP失效(即，驱使采样信号SMP成无效电位)(步骤325)、依据二元决策信号DE反复调整误差修正码D % (步骤330)、保存误差修正码Dm的最终值以作为一校正值Dm (步骤335)、以及使前景校正指示信号FGC失效(即，驱使前景校正指示信号FGC成无效电位)(步骤340)。然后，连续渐近式有限状态机270进入正常运作状态，并且正常运作状态包括下列步骤:设定转换码D。为共模码D εΜ并且设定误差修正码D。。为中值码D_ (步骤342)、使采样信号SMP有效(步骤345)、使采样信号SMP失效(步骤350)、设定误差修正码D。。为校正值D -(步骤352)、依据二元决策信号队反复调整转换码D。(步骤355)、使用转换码队的最终值更新输出数据D ■(步骤360)、以及回圈返回至步骤342以继续执行。在步骤330中，执行多个次反复，其中在每次反复中，当二元决策信号队为1时，增加误差修正码反之，当二元决策信号D 0时，减少误差修正码D『同样地，在步骤355中，执行多个次反复，其中在每次反复中，当二元决策信号队为1时，增加转换码Dc;反之，当二元决策信号DeS 0时，减少转换码D Co
[0113] 图2中的比较器260在电路设计者的考量下能以公知的比较器电路实现。
[0114]应注意的是，图2所示的功能方块图是描述了实现依据本发明一实施例的连续渐近式模拟数字转换器的功能。在电路设计者的考量下，此些功能可使用各种电路实施例以各种方法实现。图4为组合电路400的示意图。此组合电路400能实现图2中的多路采样电路220、第一数字模拟转换器230、第二数字模拟转换器240与加总电路250的功能的组合。图2中的多路采样电路220的功能可由图4中的子电路410实现。图2中的第一数字模拟转换器230的功能可由图4中的子电路470实现。图2中的第二数字模拟转换器240的功能可由图4中的子电路480实现。并且，图2中的加总电路250的功能可由图4中的子电路410、470、480的共用节点Nx隐含并实现。子电路410包括二开关411、412，并且二开关411、412分别采样共模电压VeM与输入电压VIN给共用节点Nx。通过使用与门(ANDgate)413，于前景校正指示信号FGC与采样信号SMP均为有效时，开关411开启(0N)以采样共模电压V?给共用节点Nx;反之，则开关411关闭(OFF)。通过使用与门414与反相器415，于前景校正指示信号FGC的逻辑反相与采样信号SMP均为有效时，开关412开启以采样输入电压VIN给共用节点Nx;反之，则开关412关闭。因此，图2中的多路采样电路220的功能是由子电路410实现，并且在采样阶段的终止时，图2的采样电压Vjlj隐含并储存在共用节点Nx。举例来说，但不限于此，转换码队为9比特(其标示为De [8:0])，而误差修正码0%为5比特(其标示为[4:0])。此时，子电路470包括九个电容(:。、(:1、(:2、、、(:7、(:8以及九个开关430、431、432、、、437、438，并且此些开关430?438分别受控于转换码队的9比特Dc[8:0]o九个电容C。?(:8中的每一者经由受控于转换码D冲对应比特的各自对应的开关将共用节点队耦接至一第一参考电压VR1或一第二参考电压VR。。举例来说，若比特％[0]为1，电容C。经由开关430将共用节点N x耦接至第一参考电压V R1;若比特D c[0]为0，电容C。经由开关430将共用节点Nx耦接至第二参考电压V R。。因此，转换电压Vc依据转换码D ^的9比特Dc[8:0]按照第一参考电压VR1与第二参考电SVR。的线性组合的电压而产生，并且迭加在共用节点队上。因此，子电路470实现了第一数字模拟转换器230的功能。同样地，子电路480包括五个电容C’ 0、C，pC’ 2、C’ 3、C’ 4以及五个开关440、441、442、443、444，并且此些开关440?444分别受控于误差修正码0。。的5比特D。。[4:0]。五个电容C’。?C’ 4中的每一者经由受控于误差修正码D。冲对应比特的各自对应的开关将共用节点Nx^接至第一参考电压VR1或第二参考电压VR。。举例来说，若比特D^O]为1，电容C’。经由开关440将共用节点Nx耦接至第一参考电压VR1;若比特DJ0]为0，电容C’。经由开关440将共用节点Nx耦接至第二参考电压V R0O因此，误差修正电压据误差修正码D %的5比特Doc[4:0]按照第一参考电压VR1与第二参考电SVR。的线性组合的电压而产生，并且迭加在共用节点队上。因此，子电路480实现了第二数字模拟转换器240的功能。举例来说，但不限于此，C0= 4fF、C i= 8fF、C 2= 16fF、C 3= 32fF、C 4= 64fF、C 5= 128fF、C 6= 256fF、C 7= 512fF、Cs= 1024fF;C，。= 2fF、C，！= 4fF、C，2= 8fF、C，3= 16fF、C，4= 32fF ；D oco=5’ bl，0000 ；Dcm= 9’ bl, 0000, 0000 ；VCM= 0 ；VR1= -0.5V ;以及 VR0= 0.5V。应注意的是，在此示范性实施例中，第二数字模拟转换器240因使用较小的电容(电容C’。小于电容C。;电容C’ /j、于电容C1;电容C’ 2小于电容C2;以此类推的)而其解析度高于第一数字模拟转换器230的解析度。使用此电路配置，比较器260的误差电压Vm能被校正成小于第一数字模拟转换器230的最低有效比特(least-significant bit ;LSB)。
[0115]参照图2，在正常运作状态下，在转换阶段期间，误差修正码队^被设定为校正值D0CCo若比较器260的误差电压^保持不变，那么比较器260的误差电压V。#』能有效地被第二数字模拟转换器240修正。然而，若比较器260的误差电压％5随时改变，那么比较器260的误差电压V。#』无法有效地被第二数字模拟转换器240修正。在此例子中，则须要背景校正。背景校正是基于输出数据D.的统计数据。在一实施例中，共模电压VeM等于输入电压VIN的统计平均值。若比较器260的误差电压￥。5有效地被第二数字模拟转换器240修正，那么输出数据D.的统计平均值会等于共模码D eM。若输出数据D.的统计平均值大于共模码DCM，即表示校正值Dm太低且须被增加。反之，若输出数据D ■的统计平均值小于共模码DeM，即表示校正值太高且须被减少。
[0116]虽然本发明以前述的实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视所附的权利要求书所界定者为准。
【主权项】
1.一种连续渐近式模拟数字转换器，其特征在于，包括: 一多路采样电路，依据一采样信号与一前景校正指示信号的状态采样一输入电压或一共模电压成一米样电压； 一第一数字模拟转换器，响应一转换码输出一转换电压； 一第二数字模拟转换器，响应一误差修正码输出一误差修正电压； 一加总电路，接收该采样电压、该转换电压与该误差修正电压并输出一误差电压； 一比较器，接收该误差电压并输出一二元决策信号；以及 一连续渐近式有限状态机，接收该二元决策信号并输出一输出数据、该采样信号、该前景校正指示信号、该转换码与该误差修正码； 其中，该连续渐近式有限状态机包括一前景校正状态以及一正常运作状态； 其中，当该连续渐近式有限状态机为前景校正状态时，该共模电压被采样、该转换码被设定为一共模码，并且该误差修正码的一校正值以连续渐近建立；以及 其中，当该连续渐近式有限状态机为正常运作状态时，该输入电压被采样、该误差修正码被设定为该校正值，并且该转换码以连续渐近建立。2.如权利要求1所述的连续渐近式模拟数字转换器，其中该共模电压等于该输入电压的统计平均值。3.如权利要求1所述的连续渐近式模拟数字转换器，其中响应该共模码的该转换电压的值约等于该共模电压。4.如权利要求3所述的连续渐近式模拟数字转换器，其中响应该误差修正码的该校正值的该误差修正电压的值约等于该比较器的一误差电压。5.如权利要求1所述的连续渐近式模拟数字转换器，其中在该正常运作状态的该连续渐近的终止时，该输出数据包括该转换码的最终值。6.如权利要求5所述的连续渐近式模拟数字转换器，其中在该正常运作状态下，该误差修正码的该校正值是基于该输出数据的统计平均值调整。7.如权利要求1所述的连续渐近式模拟数字转换器，其中该第一数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端親接至一共用节点，以及各该电容的该第二端依据该转换码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。8.如权利要求1所述的连续渐近式模拟数字转换器，其中该第二数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端親接至一共用节点，以及各该电容的该第二端依据该误差修正码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。9.如权利要求1所述的连续渐近式模拟数字转换器，其中该第二数字模拟转换器的解析度高于该第一数字模拟转换器的解析度。10.一种连续渐近式模拟数字转换器的比较器误差的校正方法，其特征在于，包括: 使用一第一数字模拟转换器响应一转换码输出一转换电压； 使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压； 使用一加总电路产生表现一米样电压、该转换电压与该误差修正电压的加总的一误差电压；使用一比较器产生指示该误差电压的极性的一二元决策信号；执行一第一连续渐近，包括:设定该转换码为一共模码；设定该误差修正码为一中值码；采样一共模电压成该采样电压；使用连续渐近依据该二元决策信号反复调整该误差修正码；以及保存该误差修正码的最终值以作为一校正值；执行一第二连续渐近，包括:设定该误差修正码为该中值码；设定该转换码为该共模码；米样一输入电压成该米样电压；设定该误差修正码为该校正值；以及使用连续渐近依据该二元决策信号反复调整该转换码；以及利用该转换码的最终值输出一输出数据。
【专利摘要】一种连续渐近式(SAR)模拟数字转换器(ADC)及其比较器误差的校正方法。在连续渐近式模拟数字转换器中，多路采样电路采样一输入电压或一共模电压成一采样电压。采样电压加上转换电压与误差修正电压，然后输入至比较器。比较器决定采样电压、转换电压与误差修正电压的加总的误差的极性。基于此极性，转换电压与误差修正电压反复地进行连续渐近处理以补偿来自采样后的输入电压或采样后的共模电压的加总的误差。
【IPC分类】H03M1/10
【公开号】CN105490679
【申请号】CN201510606651
【发明人】林嘉亮
【申请人】瑞昱半导体股份有限公司
【公开日】2016年4月13日
【申请日】2015年9月22日
【公告号】US20160099722
最新回复(0)