使用改良式键熵汇流排保护的电子装置以及方法
使用改良式键熵汇流排保护的电子装置以及方法
【技术领域】
[0001]本发明是有关于数据安全，尤其是通过汇流排所传递的数据的保护方法与系统。
【背景技术】
[0002]在各种计算系统中，处理器与一个或多个周边设备的模块是通过汇流排进行通讯。通过系统汇流排进行信息的安全通信的方法为已知的技术。以美国专利公开文件2008/0155273为例(此文件揭露的内容通过引用方式合并于本说明书)，该专利公开文件描述一自动硬件汇流排加密/解密的系统、方法与逻辑。上述逻辑接收一包含实体位置的存储器存取要求，而该实体地址源自处理器的存储器地址。上述逻辑转换该实体地址，并使用转换后的实体地址与拟随机数产生器(pseudo random number generator)的一种子值(seed value)以产生一输出值。上述逻辑进一步使用该输出值从多个加密键(encrypt1nkey)中非确定地(non-deterministically)选择一加密键。
[0003]美国专利文件7，248，696 (此文件揭露的内容通过引用方式合并于本说明书)描述采用过渡性编码(transit1nal coding)的差动汇流排的数据加密。本发明将输入数据进行对映(map)、编码与加密，以作为一给定汇流排传输周期的一逻辑状态。输入数据的对映、编码与加密是从汇流排传输周期至汇流排传输周期做变换。上述的对映、编码与加密为拟随机数的一种功能。一逻辑状态以差动方式从汇流排发送器发送至汇流排接收器，并进行对映、解密与解码成对应的输出数据。
[0004]美国专利文件8，781，111 (此文件揭露的内容通过引用方式合并于本说明书)描述以软件与硬件为基础以避免侧频道攻击(side channel attacks)的系统与方法。侧频道攻击是利用从密码系统(cryptosystem)的实体实现方式(physical implementat1n)中获得的信息以进行。加密硬件(Cryptographic hardware)可通过虚拟操作(dummyoperat1n)，以补偿在特定功能中的条件式数学运算，例如模幂。加密硬件也可通过数据路径的随机停顿(stall)以产生电源配置(power profile)中的变动以进行操作。上述变动被设计用以随机改变所要求的功能的时序与电源配置。
【发明内容】
[0005]本发明的一实施例提供一装置，包括一处理器与一汇流排加密单元。该处理器通过一安全数据汇流排进行一信息的沟通，以及经由一地址汇流排执行各地址的通信。该汇流排加密单元依据在该地址汇流排中的多个地址以产生一加密键，并且以该加密键对该处理器与该安全数据汇流排之间沟通的该信息进行加密。
[0006]在一些实施例中，该处理器随机停止(halt)指令的一执行，藉此产生该多个地址汇流排中的地址的随机性。在其他实施例中，该装置包括一乱数产生器(Random NumberGenerator)，该乱数产生器用以产生多个随机数，而该处理器基于该乱数产生器所产生的该等随机数，随机地停止执行动作。
[0007]在一实施例中，该汇流排加密单元包括一线性回馈移位暂存器(Linear FeedbackShift Register)，该线性回馈移位暂存器用以处理该多个地址以便产生该加密键。在另一实施例中，该汇流排加密单元通过一随机值初始化该线性回馈移位暂存器。在又一实施例中，该汇流排加密单元通过一预定初始值初始化该线性回馈移位暂存器，并只在该线性回馈移位暂存器移动一预定数量的地址后，再开始运用该加密键对该信息进行加密。
[0008]在一些实施例中，装置包括一周边设备模块，连接使用其他汇流排加密单元的该安全数据汇流排，该其他汇流排加密单元基于该多个地址以产生与加密键匹配的一解密键(decrypt1n key)，该其他汇流排加密单元亦通过该解密键以解密被加密的该信息，并传递解密后的该信息至该周边设备模块。在其他实施例中，该汇流排加密单元与该其他汇流排加密单元用以产生同步的该加密键与该解密键。在又一实施例中，该汇流排加密单元被配置以更新该加密键，藉此使得更新前与更新后沟通的该信息使用相应的不同加密键进行加密。
[0009]依据本发明的一实施例，更提供一方法，该方法包括以一处理器经由安全数据汇流排进行一信息的沟通，并通过一地址汇流排进行各地址的通信。基于在该地址汇流排中的多个地址以产生一加密键，并且将在该处理器与该安全数据汇流排之间沟通的该信息通过该加密键进行加密。
[0010]在一实施例中，该方法产生该加密键，包括由该处理器随机停止指令的一执行，藉此产生该地址汇流排中的该多个地址的随机性。在另一实施例中，该方法随机地停止该执行，包括基于一乱数产生器所产生的多个随机数以停止该执行。
[0011]在一实施例中，该方法产生该加密键，包括由一随机值初始化该线性回馈移位暂存器。在另一实施例中，该方法产生该加密键，包括由一预定初始值初始化该线性回馈移位暂存器，并且只在该线性回馈移位暂存器移动一预定数量的地址后，再开始运用该加密键对该信息进行加密。
[0012]在一实施例中，该方法更包括:连接一周边设备模块至使用其他汇流排加密单元的该安全数据汇流排；基于该多个地址以产生与该加密键匹配的一解密键；通过该解密键以解密被加密的该信息；以及传递解密后的该信息至该周边设备模块。
[0013]通过使用改良式键熵汇流排保护的电子装置以及方法，可令连接到汇流排间的模块受到通信保护，并提供改良的方法与系统保护通过汇流排所传递的数据安全。
[0014]本发明可通过以下实施例搭配图示的详细描述，进而充分的被理解，其中图示的说明如下文所述。
【附图说明】
[0015]图1是依据本发明一实施例的计算系统的方块示意图。
[0016]图2是依据本发明一实施例的使用汇流排加密单元的安全通信的示意图。
[0017]图3是依据本发明一实施例的键产生器单元的方块示意图。
[0018]附图标号
[0019]20计算系统
[0020]24中央处理单元
[0021]28随机存取存储器
[0022]32只读存储器
[0023]36安全数据汇流排
[0024]40地址汇流排
[0025]44先进加密标准
[0026]48加密引擎
[0027]52周边设备模块
[0028]60A汇流排加密单元
[0029]60B汇流排加密单元
[0030]60C汇流排加密单元
[0031]60D汇流排加密单元
[0032]60E汇流排加密单元
[0033]60F汇流排加密单元
[0034]64乱数产生器
[0035]68A加密/解密
[0036]68B加密/解密
[0037]72键产生器
[0038]72A键产生器
[0039]72B键产生器
[0040]76 键
[0041]76A 键
[0042]76B 键
[0043]78 管线
[004 4]80移位暂存器
[0045]82时脉脉冲
[0046]84回授逻辑
[0047]88初始值
【具体实施方式】
[0048]概观
[0049]在各种安全计算系统中，连接到公用汇流排的模块于实体上是不受保护的。连接到公用汇流排的模块可包括处理器、存储器与其他各种周边设备。本发明的各实施例对于模块连接到一汇流排间的通信保护，提供改良的方法与系统。在一些实施例中，模块通过加密传递于汇流排的信息以安全地与其他装置通信，而这种技术也被称为“总线加密”(busencrypt1n)。总线加密也可应用于系统单芯片(System-on Chip)装置或包含一安全加密处理器(crypto-processor)的智能卡(smartcard)。
[0050]依据本发明的一实施例，模块通过一数据汇流排及一对应地址汇流排进行通信。用以加密传递于该数据汇流排的数据的键是本地性的在不同模块内衍生，该等模块源于该地址汇流排中的多个地址。在一些实施例中，改良的键熵(entropy)主要通过三个随机性的来源以达成，该等来源包括:使用多个地址(例如相对于一单一地址)以衍生该键；通过随机地停顿处理器以产生地址序列的随机性；以及初始化一真实随机值至累积地址信息的一移位暂存器。本发明的各实施例通过改良熵以产生应用于汇流排加密的键，而改良熵至少使用上述所提的随机性来源，相关特征将于下文详细描述。
[0051 ] 在一些实施例中，各个模块通过一汇流排加密单元以连接至安全数据汇流排。该汇流排加密单元包括用以加密数据(如明文(plaintext))的一加密(cipher)，其中该数据由该模块传送至该安全数据汇流排；以及用以解密加密数据(如密文(cipher text))的一解密(de-cipher)，其中该模块从该安全数据汇流排接收该加密数据。
[0052]本发明所提供的技术主要是对称加密(Symmetric encrypt1n)，其中在传送端的加密及在接收端用以对应的解密使用相同的键。在下文说明中，术语如“加密键”、“秘密键”或单纯“键”皆用以作简短表示，并同样指加密(ciphering)与解密(de-ciphering)键，而上述各术语可交换地使用。加密键与相应的解密键亦于本说明书中以匹配键表示。
[0053]秘密键须通过足够的随机性以产生，藉此让存取数据及/或地址汇流排的攻击者无法预测或猜测该键。量测一个键的随机性或可预测性的一种方法为量测该键的熵(如以位为单位)。例如，一随机128位键的熵为128位，而通过直接尝试(brute force)则须通过2128-1次猜测(平均而言)以预测该键的值。值得注意的是，该N位键的熵可能明显小于N位，而该N位键的熵是由非真实随机的一程序(如通过拟随机程序)产生。
[0054]在一些实施例中多个汇流排加密单元共享一公用加密键(或一对公用匹配键)，其中各汇流排加密单元产生公用加密键的一本地实例(local instance)。在一实施例中，该等汇流排加密单元频繁地更新该加密键，藉此在该键的有效期间内不具足够的时间以猜测该键，即使攻击者用近期最强力的计算手段以尝试猜测该键亦无法完成。共享一公用键的汇流排加密单元须同时更新该键的本地实例。
[0055]在一些实施例中，一乱数产生器产生真实(或接近真实)随机数序列，而加密键从该随机数序列衍生。该乱数产生器通常量测一些预期为随机的物理现象，例如大气噪声、热噪声与其他外部电磁和量子现象。
[0056]当第一次启动时(例如在重置时)，乱数产生器的随机数序列的随机性通常较低，且可能不足以应用于加密的使用。一般而言，乱数产生器所量测的物理现象的熵会随时间增加，因此所产生的随机数序列的随机性亦会相应的增加。此外，通常需要一足够长的期间以从乱数产生器搜集足够的熵。在一些实施例中，乱数产生器的输出是用以更新秘密键(以间接形式，将于下文描述)，因此更新后的键相较于重置时衍生的键具有更佳的熵。
[0057]—种协调各种模块间的秘密键的可能方式，为分配汇流排加密单元间的乱数产生器的输出，其中该等汇流排加密单元共享一公用秘密键。此实现方式对于切断实体连接的攻击而言相对弱势，例如，在乱数产生器的输出，停止汇流排加密单元中的键的更新。在一实施例中，该等汇流排加密单元从地址汇流排(线)中的地址信息以衍生该等键，而不是分配该乱数产生器的输出。因此，系统利用该地址汇流排(线)以达成产生键的目的，而该地址汇流排线本质上是分配于中央处理单元与周边设备模块之间。
[0058]汇流排加密单元基于地址汇流排中多个地址以衍生加密键(相对于直接从乱数产生器衍生该键)。使用地址而不是通过分配乱数产生器的输出以产生键的方式可节省不必要的布线和界面逻辑，并且提供该等汇流排加密单元之间更新的同步键(synchronouskey) ο在一实施例中，该等汇流排加密单元以任何适合(平均)的速率更新该键，例如，每几个时脉周期一次或甚至每个时脉周期一次。
[0059]在一实施例中，汇流排加密单元通过一线性回馈移位暂存器产生加密键，其中该键的值是从移位暂存器的内容衍生而来。在此实施例中，除了该移位暂存器的内容之外，地址汇流排亦输入至该线性回馈移位暂存器的回授逻辑。因此，该线性回馈移位暂存器已位移的地址汇流排中的地址是合并于该移位暂存器，即合并于已产生的键。通过包含该线性回馈移位暂存器的回授逻辑中的地址汇流排(线)，该等地址的历史信息可累积并用以衍生加密键。
[0060]在一些实施例中，处理器包含一管线(pipeline)，用以管理处理器执行的指令的顺序，而乱数产生器的输出用以在该管线中穿插随机停顿(延迟)。一般而言，在正常中央处理单元执行期间，出现在地址汇流排中的地址的序列(或其一部分)具有非常低熵的或不具备熵，而随机地停顿该管线可产生该等地址的随机性，因此亦增加从该等地址衍生的加密键的熵。
[0061]系统描述
[0062]图1是依据本发明一实施例的计算系统20方块示意图。计算系统20可应用于系统单芯片或系统级封装(System In Package)装置、智能卡等。计算系统20亦可应用于各种主机系统(host system)与装置，例如各种计算装置。
[0063]计算系统20包括一中央处理单元24(CPU)，用以存取储存于随机存取存储器28 (RAM)与只读存储器32 (ROM)中的数据。中央处理单元24可包括一精简指令集(ReducedInstruct1n Set Computing)处理器，该处理器是基于ARM架构的处理器或任何其他适合的处理器。中央处理单元24于本说明书中亦表示为一处理器。随机存取存储器28可包括一动态随机存取存储器(DRAM)或其他类型的挥发性存储器。只读存储器32可包括一可抹可规划只读存储器(EPR0M)。另外，随机存取存储器28与只读存储器32可通过任何适合的储存技术以实现。
[0064]中央处理单元24通过安全数据汇流排36及地址汇流排40，而与随机存取存储器28及只读存储器32进行通信。在本发明的一实施例中，具备通过安全数据汇流排36与地址汇流排40进行通信的中央处理单元24的其他周边设备模块，包括支援先进加密标准44(Adv anced Encrypt1n Standard)的模块、一加密引擎48以及一周边设备模块52，周边设备模块52可实现任何其他适合的功能。安全数据汇流排36与地址汇流排40可为专属的(proprietary)或标准化的，例如先进微控制器汇流排结构(Advanced MicrocontrollerBus Architecture)、先进高效能汇流排(Advanced High-performance Bus)、先进周边设备汇流排(Advanced Peripheral Bus)或任何其他合适的汇流排类型。
[0065]中央处理单元24与各种周边设备模块经由对应的汇流排加密单元60 (于图示标记为60A?60F)连接至安全数据汇流排36，该等汇流排加密单元用以加密通过安全数据汇流排36数据传送的数据，以及解密从安全数据汇流排36所接收的加密数据。
[0066]在一实施例中，中央处理单元24与各种周边设备模块包括一独立的半导体芯片，以及驻留在共同封装或分散封装的不同芯片。此外，中央处理单元24及/或一个或多个周边设备可驻留在一单一芯片中。汇流排加密单元60可驻留在不同芯片或包含于中央处理单元24与周边设备模块的芯片中。更进一步的推测，即使一未经授权的攻击者已存取安全数据汇流排36，该攻击者依然没有直接存取各芯片中的秘密信息(或在模块与该模块的汇流排加密单元间交换的数据)，但可打开封装或由其他方式以存取安全数据汇流排36与地址汇流排40的信号，进而尝试坏系统的安全性。
[0067]各个汇流排加密单元60于本地产生秘密键，且使用该等秘密键以加密及解密。汇流排加密单元60与其他共用相同键的汇流排加密单元同步更新本身的本地加密键。如图2与下文的详细描述，各个汇流排加密单元60基于地址汇流排40中的多个地址以更新该等键。
[0068]计算系统20更包括一乱数产生器64，用以产生真实(或接近真实)随机数序列。在一些实施例中，乱数产生器64量测一些随机物理现象并产生基于该等物理现象的随机序列。如上所述，乱数产生器输出的熵比重置的熵还要适当，且一般乱数产生器输出的熵会随时间而增加而改良。
[0069]在一些实施例中，乱数产生器64的输出是用以随机化地址汇流排40中的地址的序列(加密键亦由地址汇流排40中衍生)。在一些实施例中，乱数产生器64的输出更可应用于初始化汇流排加密单元60中的本地键(local key)。
[0070]计算系统20可由硬件实现，例如使用一个或多个特殊应用集成电路(Applicat1n-Specific Integrated Circuits)、或现场可编程门阵列(Field-Programmable Gate Arrays)。另外，计算系统20可包括用以运作适当的软件的一微处理器，或一硬件与软件元件的组合。
[0071]图1的配置为一系统配置范例，该范例纯粹是为了清楚表示本发明的概念。另外，任何其他适合的计算系统配置亦可被采用。非必要用以解释本发明的原理的元件，如各种界面、定址电路、时序与序列电路以及侦错电路，则从图示中省略以达图示清晰的效果。
[0072]图1的示范性系统配置中，连接至内部安全数据汇流排36的中央处理单元24与各种周边设备模块，是整合于一单一多晶片封装(Mult1-Chip Package)的分散半导体芯片中，或整合于系统单芯片中。在其他实施例中，中央处理单元24与各种周边设备模块可用分散集成电路(Integrated Circuits)的形式实现。在其他实施例中，一些或全部的周边设备模块可与中央处理单元24驻留于相同芯片。在一些实施例中，中央处理单元24与该周边设备模块可制作于相同芯片中，或制作于相同装置封装中的分散芯片中。汇流排加密单元60可实现于中央处理单元24与周边设备模块的分散芯片或相同芯片中。
[0073]在一些实施例中，中央处理单元24包括一通用处理器，该通用处理器于软件中被编程以执行本发明所描述的功能。该软件可通过电子形式被下载至该通用处理器，例如通过网络下载；该软件亦可被提供及/或储存在非暂态实体媒体(tangible media)，例如磁式、光学或电子存储器。
[0074]虽然图1的计算系统20中的中央处理单元24与各种周边设备模块连接至内部安全数据汇流排36 (例如系统单芯片)，在其他实施例中，一个或多个该周边设备模块可驻留于系统单芯片的外部。例如，计算系统20中的随机存取存储器28及/或只读存储器32可以被实现为外部存储器。
[0075]在图1的范例中，中央处理单元24控制地址汇流排40，而汇流排加密单元60从该地址汇流排40衍生加密键。在其他实施例中，通过接管数据与地址汇流排40，两个或多个周边设备模块(不包括中央处理单元)可彼此通过安全数据汇流排36进行通信。在此实施例中，该周边设备模块对应的该等汇流排加密单元60可共享加密键，该等加密键与中央处理单元24的该等汇流排加密单元60共享的键不同。
[0076]秘密键的累积熵的产生
[0077]图2是依据本发明一实施例的使用汇流排加密单元60的安全通信示意图。在图2的范例中，中央处理单元24通过安全数据汇流排36与周边设备模块52进行信息沟通。中央处理单元24与周边设备模块52经由对应的汇流排加密单元60A及60B以连接安全数据汇流排36，该等汇流排加密单元包括一加密/解密68及一键产生器72。
[0078]加密/解密68可使用任何适当的方法进行加密与解密。在一些实施例中，当延迟(latency)很关键时，加密/解密68通过在明文或者密文数据与键之间运用按位互斥或(bitwise X0R)运算以执行加密/解密。
[0079]当中央处理单元24发送数据至周边设备模块52时，汇流排加密单元60A配置加密/解密68A以加密中央处理单元24的数据，以及传递加密后数据至安全数据汇流排36。同样地，汇流排加密单元60B配置加密/解密68B以解密从安全数据汇流排36接收的该加密后数据，以及传递解密后数据至周边设备模块52。当周边设备模块52发送数据至中央处理单元24，汇流排加密单元60B配置加密/解密68B以进行加密，而汇流排加密单元60A配置加密/解密68A以进行解密。
[0080]键产生器72连接至地址汇流排40并基于地址汇流排40中的多个地址以产生加密键76。键产生器72的实现范例将于图3描述。键产生器72A与72B接收相同的地址信息并同时更新对应的键76A与76B。在一实施例中，键产生器72A与72B于相同时脉周期之间输出相应的更新后的键76A与76B。键76A与76B互为匹配键，且用于加密/解密中央处理单元24与周边设备模块52之间的一安全数据流。
[0081]中央处理单元24更包括一管线78，用以调度中央处理单元24的指令的执行。在一管线停顿期间，中央处理单元24通常停止运作。乱数产生器64的输出是运作以随机地停顿管线78。在一些实施例中，乱数产生器64在一单一或预定数量的时脉周期或中央处理单元指令中随机停顿管线78。此外，乱数产生器64决定随机停顿周期，例如，以时脉周期或中央处理器指令为单位。在一停顿周期的期间内，中央处理单元24保留地址汇流排40中的停顿前的地址，或另外放 置一些随机地址于地址汇流排40。
[0082]举例而言，在地址A2停顿该地址序列Al、A2、A3、A4，导致一停顿的序列Al、A2、八2、4334，其中该地址表示42出现于地址汇流排超过两个连续的时脉周期。另外，中央处理单元24于停顿期间设置一随机地址AR，产生地址序列A1、AR、A2、A3、A4。通过随机地停顿管线78，地址汇流排40中的地址的序列变成随机的序列，藉此使该地址序列难以预测或不可能预测(对未获授权的攻击者而言)。由于键产生器中产生的键是基于(至少部分基于)地址信息，键产生器从该地址序列提取的随机性增加了键的熵。
[0083]图2的配置是提供一范例，而其他适合的配置亦可被采用。例如，图2主要是指对称加密技术，该技术的键76A与76B为相同的匹配键。
[0084]图3是依据本发明一实施例的键产生器72的方块示意图。图3中的键产生器72(线性回馈移位暂存器)可用以实现于图1与图2中描述的汇流排加密单元60。
[0085]键产生器72包括一移位暂存器80，用以通过时脉脉冲82进行移位；一回授逻辑84，接收移位暂存器80的输出以作为输入(至少部分输入)；以及一地址汇流排40，用以对应输入一适合的逻辑运算。回授逻辑84的输出通过串接回授逻辑84的输入以位移至移位暂存器80。在一实施例中，回授逻辑84将输入应用于一互斥或运算。另外，回授逻辑84可应用任何其他适合的逻辑运算。
[0086]当开始产生键时(例如在重置时)，键产生器72通过一初始值88将移位暂存器80初始化。在一实施例中，初始值88源于乱数产生器(或源于一些其他在系统中的随机信息的来源)。在另一实施例中，键产生器72在每个重置动作时，将移位暂存器80初始化至相同(预定)初始值88。在此实施例中，键76的随机性主要是基于乱数产生器所促使(通过随机停顿管线)的地址汇流排40中地址序列的随机性。
[0087]在一些实施例中，当初始化移位暂存器80至一固定初始值时，计算系统20通过键76进行加密/解密，上述动作只在该键累积足够的熵之后才进行。例如，计算系统20只在线性回馈移位暂存器使用一预定数量的位移操作之后才使用加密键。
[0088]图3的配置是提供一范例，而其他适合的配置亦可被采用。例如，在另一实施例中，键产生器72所产生的键是基于线性回馈移位暂存器之外任何适合的逻辑，该逻辑可与地址汇流排40中的多个地址结合以产生键76。
[0089]上述各实施例可理解为本发明的范例，而本发明的范围并不局限于上述所提的描述内容与具体范例。此外，本发明的范围包括上述所提各特征之间的组合与次组合，而熟知技术领域者可以本发明作为基础进行变化或修改，而得到与上述实施例相同的目的及/或优势。以参考数据形式合并于本说明书的文件，除了与本说明书明示或暗示的内容相抵触的部分外，应被视为本说明书的组成部分，而各种描述的定义皆以本说明书的定义为准。
【主权项】
1.一种使用改良式键熵汇流排保护的电子装置，其特征在于，所述使用改良式键熵汇流排保护的电子装置包括: 一处理器，通过一安全数据汇流排进行一信息的沟通，以及经由一地址汇流排执行各地址的通信；以及 一汇流排加密单元，依据出现在所述地址汇流排中的多个地址以产生一加密键，并且以所述加密键对所述处理器与所述安全数据汇流排之间沟通的所述信息进行加密。2.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述处理器随机停止指令的执行，以在出现于所述汇流排的所述地址中导入随机性。3.根据权利要求2所述的改良式键熵汇流排保护的电子装置，其特征在于，所述改良式键熵汇流排保护的电子装置更包括一乱数产生器，所述乱数产生器用以产生多个随机数，而所述处理器基于所述乱数产生器所产生的所述随机数，随机地停止执行动作。4.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述汇流排加密单元包括一线性回馈移位暂存器，所述线性回馈移位暂存器用以处理所述多个地址以便产生所述加密键。5.根据权利要求4所述的改良式键熵汇流排保护的电子装置，其特征在于，所述汇流排加密单元通过一预定初始值初始化所述线性回馈移位暂存器，并只在所述线性回馈移位暂存器移动一预定数量的地址后，再开始运用所述加密键对所述信息进行加密。6.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述改良式键熵汇流排保护的电子装置更包括一周边设备模块，连接使用其他汇流排加密单元的所述安全数据汇流排，所述其他汇流排加密单元基于所述多个地址以产生与所述加密键匹配的一解密键，所述其他汇流排加密单元亦通过所述解密键以解密被加密的所述信息，并传递解密后的所述信息至所述周边设备模块。7.一种改良式键熵汇流排保护方法，其特征在于，所述改良式键熵汇流排保护方法包括: 以一处理器经由一安全数据汇流排进行一信息的沟通，并通过一地址汇流排进行各地址的通信；以及 基于在所述地址汇流排中的多个地址以产生一加密键，并且将在所述处理器与所述安全数据汇流排之间沟通的所述信息通过所述加密键进行加密。8.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由所述处理器随机停止指令的一执行，藉此产生所述地址汇流排中的所述多个地址的随机性。9.根据权利要求8所述的改良式键熵的汇流排保护方法，其特征在于，随机地停止所述执行，包括基于一乱数产生器所产生的多个随机数以停止所述执行。10.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由一随机值初始化所述线性回馈移位暂存器。11.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由一预定初始值初始化所述线性回馈移位暂存器，并且只在所述线性回馈移位暂存器移动一预定数量的地址后，再开始运用所述加密键对所述信息进行加密。12.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，所述改良式键熵的汇流排保护方法更包括: 连接一周边设备模块至使用其他汇流排加密单元的所述安全数据汇流排； 基于所述多个地址以产生与所述加密键匹配的一解密键； 通过所述解密键以解密被加密的所述信息；以及 传递解密后的所述信息至所述周边设备模块。
【专利摘要】本发明公开一种使用改良式键熵汇流排保护的电子装置以及方法。其中，该使用改良式键熵汇流排保护的电子装置包括处理器与汇流排加密单元。处理器通过安全数据汇流排进行信息沟通，以及经由地址汇流排执行各地址的通信。汇流排加密单元依据在地址汇流排中的多个地址以产生一加密键，并且以该加密键对处理器与安全数据汇流排之间沟通的信息进行加密。通过使用改良式键熵汇流排保护的电子装置以及方法，可令连接到汇流排间的模块受到通信保护，并提供改良的方法与系统保护通过汇流排所传递的数据安全。
【IPC分类】H04L9/06, H04L9/22
【公开号】CN105490808
【申请号】CN201510580376
【发明人】厄瑞·卡路兹尼, 尼尔·塔莎
【申请人】华邦电子股份有限公司
【公开日】2016年4月13日
【申请日】2015年9月14日
【公告号】US20160098580
【技术领域】
[0001]本发明是有关于数据安全，尤其是通过汇流排所传递的数据的保护方法与系统。
【背景技术】
[0002]在各种计算系统中，处理器与一个或多个周边设备的模块是通过汇流排进行通讯。通过系统汇流排进行信息的安全通信的方法为已知的技术。以美国专利公开文件2008/0155273为例(此文件揭露的内容通过引用方式合并于本说明书)，该专利公开文件描述一自动硬件汇流排加密/解密的系统、方法与逻辑。上述逻辑接收一包含实体位置的存储器存取要求，而该实体地址源自处理器的存储器地址。上述逻辑转换该实体地址，并使用转换后的实体地址与拟随机数产生器(pseudo random number generator)的一种子值(seed value)以产生一输出值。上述逻辑进一步使用该输出值从多个加密键(encrypt1nkey)中非确定地(non-deterministically)选择一加密键。
[0003]美国专利文件7，248，696 (此文件揭露的内容通过引用方式合并于本说明书)描述采用过渡性编码(transit1nal coding)的差动汇流排的数据加密。本发明将输入数据进行对映(map)、编码与加密，以作为一给定汇流排传输周期的一逻辑状态。输入数据的对映、编码与加密是从汇流排传输周期至汇流排传输周期做变换。上述的对映、编码与加密为拟随机数的一种功能。一逻辑状态以差动方式从汇流排发送器发送至汇流排接收器，并进行对映、解密与解码成对应的输出数据。
[0004]美国专利文件8，781，111 (此文件揭露的内容通过引用方式合并于本说明书)描述以软件与硬件为基础以避免侧频道攻击(side channel attacks)的系统与方法。侧频道攻击是利用从密码系统(cryptosystem)的实体实现方式(physical implementat1n)中获得的信息以进行。加密硬件(Cryptographic hardware)可通过虚拟操作(dummyoperat1n)，以补偿在特定功能中的条件式数学运算，例如模幂。加密硬件也可通过数据路径的随机停顿(stall)以产生电源配置(power profile)中的变动以进行操作。上述变动被设计用以随机改变所要求的功能的时序与电源配置。
【发明内容】
[0005]本发明的一实施例提供一装置，包括一处理器与一汇流排加密单元。该处理器通过一安全数据汇流排进行一信息的沟通，以及经由一地址汇流排执行各地址的通信。该汇流排加密单元依据在该地址汇流排中的多个地址以产生一加密键，并且以该加密键对该处理器与该安全数据汇流排之间沟通的该信息进行加密。
[0006]在一些实施例中，该处理器随机停止(halt)指令的一执行，藉此产生该多个地址汇流排中的地址的随机性。在其他实施例中，该装置包括一乱数产生器(Random NumberGenerator)，该乱数产生器用以产生多个随机数，而该处理器基于该乱数产生器所产生的该等随机数，随机地停止执行动作。
[0007]在一实施例中，该汇流排加密单元包括一线性回馈移位暂存器(Linear FeedbackShift Register)，该线性回馈移位暂存器用以处理该多个地址以便产生该加密键。在另一实施例中，该汇流排加密单元通过一随机值初始化该线性回馈移位暂存器。在又一实施例中，该汇流排加密单元通过一预定初始值初始化该线性回馈移位暂存器，并只在该线性回馈移位暂存器移动一预定数量的地址后，再开始运用该加密键对该信息进行加密。
[0008]在一些实施例中，装置包括一周边设备模块，连接使用其他汇流排加密单元的该安全数据汇流排，该其他汇流排加密单元基于该多个地址以产生与加密键匹配的一解密键(decrypt1n key)，该其他汇流排加密单元亦通过该解密键以解密被加密的该信息，并传递解密后的该信息至该周边设备模块。在其他实施例中，该汇流排加密单元与该其他汇流排加密单元用以产生同步的该加密键与该解密键。在又一实施例中，该汇流排加密单元被配置以更新该加密键，藉此使得更新前与更新后沟通的该信息使用相应的不同加密键进行加密。
[0009]依据本发明的一实施例，更提供一方法，该方法包括以一处理器经由安全数据汇流排进行一信息的沟通，并通过一地址汇流排进行各地址的通信。基于在该地址汇流排中的多个地址以产生一加密键，并且将在该处理器与该安全数据汇流排之间沟通的该信息通过该加密键进行加密。
[0010]在一实施例中，该方法产生该加密键，包括由该处理器随机停止指令的一执行，藉此产生该地址汇流排中的该多个地址的随机性。在另一实施例中，该方法随机地停止该执行，包括基于一乱数产生器所产生的多个随机数以停止该执行。
[0011]在一实施例中，该方法产生该加密键，包括由一随机值初始化该线性回馈移位暂存器。在另一实施例中，该方法产生该加密键，包括由一预定初始值初始化该线性回馈移位暂存器，并且只在该线性回馈移位暂存器移动一预定数量的地址后，再开始运用该加密键对该信息进行加密。
[0012]在一实施例中，该方法更包括:连接一周边设备模块至使用其他汇流排加密单元的该安全数据汇流排；基于该多个地址以产生与该加密键匹配的一解密键；通过该解密键以解密被加密的该信息；以及传递解密后的该信息至该周边设备模块。
[0013]通过使用改良式键熵汇流排保护的电子装置以及方法，可令连接到汇流排间的模块受到通信保护，并提供改良的方法与系统保护通过汇流排所传递的数据安全。
[0014]本发明可通过以下实施例搭配图示的详细描述，进而充分的被理解，其中图示的说明如下文所述。
【附图说明】
[0015]图1是依据本发明一实施例的计算系统的方块示意图。
[0016]图2是依据本发明一实施例的使用汇流排加密单元的安全通信的示意图。
[0017]图3是依据本发明一实施例的键产生器单元的方块示意图。
[0018]附图标号
[0019]20计算系统
[0020]24中央处理单元
[0021]28随机存取存储器
[0022]32只读存储器
[0023]36安全数据汇流排
[0024]40地址汇流排
[0025]44先进加密标准
[0026]48加密引擎
[0027]52周边设备模块
[0028]60A汇流排加密单元
[0029]60B汇流排加密单元
[0030]60C汇流排加密单元
[0031]60D汇流排加密单元
[0032]60E汇流排加密单元
[0033]60F汇流排加密单元
[0034]64乱数产生器
[0035]68A加密/解密
[0036]68B加密/解密
[0037]72键产生器
[0038]72A键产生器
[0039]72B键产生器
[0040]76 键
[0041]76A 键
[0042]76B 键
[0043]78 管线
[004 4]80移位暂存器
[0045]82时脉脉冲
[0046]84回授逻辑
[0047]88初始值
【具体实施方式】
[0048]概观
[0049]在各种安全计算系统中，连接到公用汇流排的模块于实体上是不受保护的。连接到公用汇流排的模块可包括处理器、存储器与其他各种周边设备。本发明的各实施例对于模块连接到一汇流排间的通信保护，提供改良的方法与系统。在一些实施例中，模块通过加密传递于汇流排的信息以安全地与其他装置通信，而这种技术也被称为“总线加密”(busencrypt1n)。总线加密也可应用于系统单芯片(System-on Chip)装置或包含一安全加密处理器(crypto-processor)的智能卡(smartcard)。
[0050]依据本发明的一实施例，模块通过一数据汇流排及一对应地址汇流排进行通信。用以加密传递于该数据汇流排的数据的键是本地性的在不同模块内衍生，该等模块源于该地址汇流排中的多个地址。在一些实施例中，改良的键熵(entropy)主要通过三个随机性的来源以达成，该等来源包括:使用多个地址(例如相对于一单一地址)以衍生该键；通过随机地停顿处理器以产生地址序列的随机性；以及初始化一真实随机值至累积地址信息的一移位暂存器。本发明的各实施例通过改良熵以产生应用于汇流排加密的键，而改良熵至少使用上述所提的随机性来源，相关特征将于下文详细描述。
[0051 ] 在一些实施例中，各个模块通过一汇流排加密单元以连接至安全数据汇流排。该汇流排加密单元包括用以加密数据(如明文(plaintext))的一加密(cipher)，其中该数据由该模块传送至该安全数据汇流排；以及用以解密加密数据(如密文(cipher text))的一解密(de-cipher)，其中该模块从该安全数据汇流排接收该加密数据。
[0052]本发明所提供的技术主要是对称加密(Symmetric encrypt1n)，其中在传送端的加密及在接收端用以对应的解密使用相同的键。在下文说明中，术语如“加密键”、“秘密键”或单纯“键”皆用以作简短表示，并同样指加密(ciphering)与解密(de-ciphering)键，而上述各术语可交换地使用。加密键与相应的解密键亦于本说明书中以匹配键表示。
[0053]秘密键须通过足够的随机性以产生，藉此让存取数据及/或地址汇流排的攻击者无法预测或猜测该键。量测一个键的随机性或可预测性的一种方法为量测该键的熵(如以位为单位)。例如，一随机128位键的熵为128位，而通过直接尝试(brute force)则须通过2128-1次猜测(平均而言)以预测该键的值。值得注意的是，该N位键的熵可能明显小于N位，而该N位键的熵是由非真实随机的一程序(如通过拟随机程序)产生。
[0054]在一些实施例中多个汇流排加密单元共享一公用加密键(或一对公用匹配键)，其中各汇流排加密单元产生公用加密键的一本地实例(local instance)。在一实施例中，该等汇流排加密单元频繁地更新该加密键，藉此在该键的有效期间内不具足够的时间以猜测该键，即使攻击者用近期最强力的计算手段以尝试猜测该键亦无法完成。共享一公用键的汇流排加密单元须同时更新该键的本地实例。
[0055]在一些实施例中，一乱数产生器产生真实(或接近真实)随机数序列，而加密键从该随机数序列衍生。该乱数产生器通常量测一些预期为随机的物理现象，例如大气噪声、热噪声与其他外部电磁和量子现象。
[0056]当第一次启动时(例如在重置时)，乱数产生器的随机数序列的随机性通常较低，且可能不足以应用于加密的使用。一般而言，乱数产生器所量测的物理现象的熵会随时间增加，因此所产生的随机数序列的随机性亦会相应的增加。此外，通常需要一足够长的期间以从乱数产生器搜集足够的熵。在一些实施例中，乱数产生器的输出是用以更新秘密键(以间接形式，将于下文描述)，因此更新后的键相较于重置时衍生的键具有更佳的熵。
[0057]—种协调各种模块间的秘密键的可能方式，为分配汇流排加密单元间的乱数产生器的输出，其中该等汇流排加密单元共享一公用秘密键。此实现方式对于切断实体连接的攻击而言相对弱势，例如，在乱数产生器的输出，停止汇流排加密单元中的键的更新。在一实施例中，该等汇流排加密单元从地址汇流排(线)中的地址信息以衍生该等键，而不是分配该乱数产生器的输出。因此，系统利用该地址汇流排(线)以达成产生键的目的，而该地址汇流排线本质上是分配于中央处理单元与周边设备模块之间。
[0058]汇流排加密单元基于地址汇流排中多个地址以衍生加密键(相对于直接从乱数产生器衍生该键)。使用地址而不是通过分配乱数产生器的输出以产生键的方式可节省不必要的布线和界面逻辑，并且提供该等汇流排加密单元之间更新的同步键(synchronouskey) ο在一实施例中，该等汇流排加密单元以任何适合(平均)的速率更新该键，例如，每几个时脉周期一次或甚至每个时脉周期一次。
[0059]在一实施例中，汇流排加密单元通过一线性回馈移位暂存器产生加密键，其中该键的值是从移位暂存器的内容衍生而来。在此实施例中，除了该移位暂存器的内容之外，地址汇流排亦输入至该线性回馈移位暂存器的回授逻辑。因此，该线性回馈移位暂存器已位移的地址汇流排中的地址是合并于该移位暂存器，即合并于已产生的键。通过包含该线性回馈移位暂存器的回授逻辑中的地址汇流排(线)，该等地址的历史信息可累积并用以衍生加密键。
[0060]在一些实施例中，处理器包含一管线(pipeline)，用以管理处理器执行的指令的顺序，而乱数产生器的输出用以在该管线中穿插随机停顿(延迟)。一般而言，在正常中央处理单元执行期间，出现在地址汇流排中的地址的序列(或其一部分)具有非常低熵的或不具备熵，而随机地停顿该管线可产生该等地址的随机性，因此亦增加从该等地址衍生的加密键的熵。
[0061]系统描述
[0062]图1是依据本发明一实施例的计算系统20方块示意图。计算系统20可应用于系统单芯片或系统级封装(System In Package)装置、智能卡等。计算系统20亦可应用于各种主机系统(host system)与装置，例如各种计算装置。
[0063]计算系统20包括一中央处理单元24(CPU)，用以存取储存于随机存取存储器28 (RAM)与只读存储器32 (ROM)中的数据。中央处理单元24可包括一精简指令集(ReducedInstruct1n Set Computing)处理器，该处理器是基于ARM架构的处理器或任何其他适合的处理器。中央处理单元24于本说明书中亦表示为一处理器。随机存取存储器28可包括一动态随机存取存储器(DRAM)或其他类型的挥发性存储器。只读存储器32可包括一可抹可规划只读存储器(EPR0M)。另外，随机存取存储器28与只读存储器32可通过任何适合的储存技术以实现。
[0064]中央处理单元24通过安全数据汇流排36及地址汇流排40，而与随机存取存储器28及只读存储器32进行通信。在本发明的一实施例中，具备通过安全数据汇流排36与地址汇流排40进行通信的中央处理单元24的其他周边设备模块，包括支援先进加密标准44(Adv anced Encrypt1n Standard)的模块、一加密引擎48以及一周边设备模块52，周边设备模块52可实现任何其他适合的功能。安全数据汇流排36与地址汇流排40可为专属的(proprietary)或标准化的，例如先进微控制器汇流排结构(Advanced MicrocontrollerBus Architecture)、先进高效能汇流排(Advanced High-performance Bus)、先进周边设备汇流排(Advanced Peripheral Bus)或任何其他合适的汇流排类型。
[0065]中央处理单元24与各种周边设备模块经由对应的汇流排加密单元60 (于图示标记为60A?60F)连接至安全数据汇流排36，该等汇流排加密单元用以加密通过安全数据汇流排36数据传送的数据，以及解密从安全数据汇流排36所接收的加密数据。
[0066]在一实施例中，中央处理单元24与各种周边设备模块包括一独立的半导体芯片，以及驻留在共同封装或分散封装的不同芯片。此外，中央处理单元24及/或一个或多个周边设备可驻留在一单一芯片中。汇流排加密单元60可驻留在不同芯片或包含于中央处理单元24与周边设备模块的芯片中。更进一步的推测，即使一未经授权的攻击者已存取安全数据汇流排36，该攻击者依然没有直接存取各芯片中的秘密信息(或在模块与该模块的汇流排加密单元间交换的数据)，但可打开封装或由其他方式以存取安全数据汇流排36与地址汇流排40的信号，进而尝试坏系统的安全性。
[0067]各个汇流排加密单元60于本地产生秘密键，且使用该等秘密键以加密及解密。汇流排加密单元60与其他共用相同键的汇流排加密单元同步更新本身的本地加密键。如图2与下文的详细描述，各个汇流排加密单元60基于地址汇流排40中的多个地址以更新该等键。
[0068]计算系统20更包括一乱数产生器64，用以产生真实(或接近真实)随机数序列。在一些实施例中，乱数产生器64量测一些随机物理现象并产生基于该等物理现象的随机序列。如上所述，乱数产生器输出的熵比重置的熵还要适当，且一般乱数产生器输出的熵会随时间而增加而改良。
[0069]在一些实施例中，乱数产生器64的输出是用以随机化地址汇流排40中的地址的序列(加密键亦由地址汇流排40中衍生)。在一些实施例中，乱数产生器64的输出更可应用于初始化汇流排加密单元60中的本地键(local key)。
[0070]计算系统20可由硬件实现，例如使用一个或多个特殊应用集成电路(Applicat1n-Specific Integrated Circuits)、或现场可编程门阵列(Field-Programmable Gate Arrays)。另外，计算系统20可包括用以运作适当的软件的一微处理器，或一硬件与软件元件的组合。
[0071]图1的配置为一系统配置范例，该范例纯粹是为了清楚表示本发明的概念。另外，任何其他适合的计算系统配置亦可被采用。非必要用以解释本发明的原理的元件，如各种界面、定址电路、时序与序列电路以及侦错电路，则从图示中省略以达图示清晰的效果。
[0072]图1的示范性系统配置中，连接至内部安全数据汇流排36的中央处理单元24与各种周边设备模块，是整合于一单一多晶片封装(Mult1-Chip Package)的分散半导体芯片中，或整合于系统单芯片中。在其他实施例中，中央处理单元24与各种周边设备模块可用分散集成电路(Integrated Circuits)的形式实现。在其他实施例中，一些或全部的周边设备模块可与中央处理单元24驻留于相同芯片。在一些实施例中，中央处理单元24与该周边设备模块可制作于相同芯片中，或制作于相同装置封装中的分散芯片中。汇流排加密单元60可实现于中央处理单元24与周边设备模块的分散芯片或相同芯片中。
[0073]在一些实施例中，中央处理单元24包括一通用处理器，该通用处理器于软件中被编程以执行本发明所描述的功能。该软件可通过电子形式被下载至该通用处理器，例如通过网络下载；该软件亦可被提供及/或储存在非暂态实体媒体(tangible media)，例如磁式、光学或电子存储器。
[0074]虽然图1的计算系统20中的中央处理单元24与各种周边设备模块连接至内部安全数据汇流排36 (例如系统单芯片)，在其他实施例中，一个或多个该周边设备模块可驻留于系统单芯片的外部。例如，计算系统20中的随机存取存储器28及/或只读存储器32可以被实现为外部存储器。
[0075]在图1的范例中，中央处理单元24控制地址汇流排40，而汇流排加密单元60从该地址汇流排40衍生加密键。在其他实施例中，通过接管数据与地址汇流排40，两个或多个周边设备模块(不包括中央处理单元)可彼此通过安全数据汇流排36进行通信。在此实施例中，该周边设备模块对应的该等汇流排加密单元60可共享加密键，该等加密键与中央处理单元24的该等汇流排加密单元60共享的键不同。
[0076]秘密键的累积熵的产生
[0077]图2是依据本发明一实施例的使用汇流排加密单元60的安全通信示意图。在图2的范例中，中央处理单元24通过安全数据汇流排36与周边设备模块52进行信息沟通。中央处理单元24与周边设备模块52经由对应的汇流排加密单元60A及60B以连接安全数据汇流排36，该等汇流排加密单元包括一加密/解密68及一键产生器72。
[0078]加密/解密68可使用任何适当的方法进行加密与解密。在一些实施例中，当延迟(latency)很关键时，加密/解密68通过在明文或者密文数据与键之间运用按位互斥或(bitwise X0R)运算以执行加密/解密。
[0079]当中央处理单元24发送数据至周边设备模块52时，汇流排加密单元60A配置加密/解密68A以加密中央处理单元24的数据，以及传递加密后数据至安全数据汇流排36。同样地，汇流排加密单元60B配置加密/解密68B以解密从安全数据汇流排36接收的该加密后数据，以及传递解密后数据至周边设备模块52。当周边设备模块52发送数据至中央处理单元24，汇流排加密单元60B配置加密/解密68B以进行加密，而汇流排加密单元60A配置加密/解密68A以进行解密。
[0080]键产生器72连接至地址汇流排40并基于地址汇流排40中的多个地址以产生加密键76。键产生器72的实现范例将于图3描述。键产生器72A与72B接收相同的地址信息并同时更新对应的键76A与76B。在一实施例中，键产生器72A与72B于相同时脉周期之间输出相应的更新后的键76A与76B。键76A与76B互为匹配键，且用于加密/解密中央处理单元24与周边设备模块52之间的一安全数据流。
[0081]中央处理单元24更包括一管线78，用以调度中央处理单元24的指令的执行。在一管线停顿期间，中央处理单元24通常停止运作。乱数产生器64的输出是运作以随机地停顿管线78。在一些实施例中，乱数产生器64在一单一或预定数量的时脉周期或中央处理单元指令中随机停顿管线78。此外，乱数产生器64决定随机停顿周期，例如，以时脉周期或中央处理器指令为单位。在一停顿周期的期间内，中央处理单元24保留地址汇流排40中的停顿前的地址，或另外放 置一些随机地址于地址汇流排40。
[0082]举例而言，在地址A2停顿该地址序列Al、A2、A3、A4，导致一停顿的序列Al、A2、八2、4334，其中该地址表示42出现于地址汇流排超过两个连续的时脉周期。另外，中央处理单元24于停顿期间设置一随机地址AR，产生地址序列A1、AR、A2、A3、A4。通过随机地停顿管线78，地址汇流排40中的地址的序列变成随机的序列，藉此使该地址序列难以预测或不可能预测(对未获授权的攻击者而言)。由于键产生器中产生的键是基于(至少部分基于)地址信息，键产生器从该地址序列提取的随机性增加了键的熵。
[0083]图2的配置是提供一范例，而其他适合的配置亦可被采用。例如，图2主要是指对称加密技术，该技术的键76A与76B为相同的匹配键。
[0084]图3是依据本发明一实施例的键产生器72的方块示意图。图3中的键产生器72(线性回馈移位暂存器)可用以实现于图1与图2中描述的汇流排加密单元60。
[0085]键产生器72包括一移位暂存器80，用以通过时脉脉冲82进行移位；一回授逻辑84，接收移位暂存器80的输出以作为输入(至少部分输入)；以及一地址汇流排40，用以对应输入一适合的逻辑运算。回授逻辑84的输出通过串接回授逻辑84的输入以位移至移位暂存器80。在一实施例中，回授逻辑84将输入应用于一互斥或运算。另外，回授逻辑84可应用任何其他适合的逻辑运算。
[0086]当开始产生键时(例如在重置时)，键产生器72通过一初始值88将移位暂存器80初始化。在一实施例中，初始值88源于乱数产生器(或源于一些其他在系统中的随机信息的来源)。在另一实施例中，键产生器72在每个重置动作时，将移位暂存器80初始化至相同(预定)初始值88。在此实施例中，键76的随机性主要是基于乱数产生器所促使(通过随机停顿管线)的地址汇流排40中地址序列的随机性。
[0087]在一些实施例中，当初始化移位暂存器80至一固定初始值时，计算系统20通过键76进行加密/解密，上述动作只在该键累积足够的熵之后才进行。例如，计算系统20只在线性回馈移位暂存器使用一预定数量的位移操作之后才使用加密键。
[0088]图3的配置是提供一范例，而其他适合的配置亦可被采用。例如，在另一实施例中，键产生器72所产生的键是基于线性回馈移位暂存器之外任何适合的逻辑，该逻辑可与地址汇流排40中的多个地址结合以产生键76。
[0089]上述各实施例可理解为本发明的范例，而本发明的范围并不局限于上述所提的描述内容与具体范例。此外，本发明的范围包括上述所提各特征之间的组合与次组合，而熟知技术领域者可以本发明作为基础进行变化或修改，而得到与上述实施例相同的目的及/或优势。以参考数据形式合并于本说明书的文件，除了与本说明书明示或暗示的内容相抵触的部分外，应被视为本说明书的组成部分，而各种描述的定义皆以本说明书的定义为准。
【主权项】
1.一种使用改良式键熵汇流排保护的电子装置，其特征在于，所述使用改良式键熵汇流排保护的电子装置包括: 一处理器，通过一安全数据汇流排进行一信息的沟通，以及经由一地址汇流排执行各地址的通信；以及 一汇流排加密单元，依据出现在所述地址汇流排中的多个地址以产生一加密键，并且以所述加密键对所述处理器与所述安全数据汇流排之间沟通的所述信息进行加密。2.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述处理器随机停止指令的执行，以在出现于所述汇流排的所述地址中导入随机性。3.根据权利要求2所述的改良式键熵汇流排保护的电子装置，其特征在于，所述改良式键熵汇流排保护的电子装置更包括一乱数产生器，所述乱数产生器用以产生多个随机数，而所述处理器基于所述乱数产生器所产生的所述随机数，随机地停止执行动作。4.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述汇流排加密单元包括一线性回馈移位暂存器，所述线性回馈移位暂存器用以处理所述多个地址以便产生所述加密键。5.根据权利要求4所述的改良式键熵汇流排保护的电子装置，其特征在于，所述汇流排加密单元通过一预定初始值初始化所述线性回馈移位暂存器，并只在所述线性回馈移位暂存器移动一预定数量的地址后，再开始运用所述加密键对所述信息进行加密。6.根据权利要求1所述的改良式键熵汇流排保护的电子装置，其特征在于，所述改良式键熵汇流排保护的电子装置更包括一周边设备模块，连接使用其他汇流排加密单元的所述安全数据汇流排，所述其他汇流排加密单元基于所述多个地址以产生与所述加密键匹配的一解密键，所述其他汇流排加密单元亦通过所述解密键以解密被加密的所述信息，并传递解密后的所述信息至所述周边设备模块。7.一种改良式键熵汇流排保护方法，其特征在于，所述改良式键熵汇流排保护方法包括: 以一处理器经由一安全数据汇流排进行一信息的沟通，并通过一地址汇流排进行各地址的通信；以及 基于在所述地址汇流排中的多个地址以产生一加密键，并且将在所述处理器与所述安全数据汇流排之间沟通的所述信息通过所述加密键进行加密。8.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由所述处理器随机停止指令的一执行，藉此产生所述地址汇流排中的所述多个地址的随机性。9.根据权利要求8所述的改良式键熵的汇流排保护方法，其特征在于，随机地停止所述执行，包括基于一乱数产生器所产生的多个随机数以停止所述执行。10.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由一随机值初始化所述线性回馈移位暂存器。11.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，产生所述加密键，包括由一预定初始值初始化所述线性回馈移位暂存器，并且只在所述线性回馈移位暂存器移动一预定数量的地址后，再开始运用所述加密键对所述信息进行加密。12.根据权利要求7所述的改良式键熵的汇流排保护方法，其特征在于，所述改良式键熵的汇流排保护方法更包括: 连接一周边设备模块至使用其他汇流排加密单元的所述安全数据汇流排； 基于所述多个地址以产生与所述加密键匹配的一解密键； 通过所述解密键以解密被加密的所述信息；以及 传递解密后的所述信息至所述周边设备模块。
【专利摘要】本发明公开一种使用改良式键熵汇流排保护的电子装置以及方法。其中，该使用改良式键熵汇流排保护的电子装置包括处理器与汇流排加密单元。处理器通过安全数据汇流排进行信息沟通，以及经由地址汇流排执行各地址的通信。汇流排加密单元依据在地址汇流排中的多个地址以产生一加密键，并且以该加密键对处理器与安全数据汇流排之间沟通的信息进行加密。通过使用改良式键熵汇流排保护的电子装置以及方法，可令连接到汇流排间的模块受到通信保护，并提供改良的方法与系统保护通过汇流排所传递的数据安全。
【IPC分类】H04L9/06, H04L9/22
【公开号】CN105490808
【申请号】CN201510580376
【发明人】厄瑞·卡路兹尼, 尼尔·塔莎
【申请人】华邦电子股份有限公司
【公开日】2016年4月13日
【申请日】2015年9月14日
【公告号】US20160098580
最新回复(0)