基于以太网接口的1553b总线监测电路的制作方法
基于以太网接口的1553b总线监测电路的制作方法
【技术领域】
[0001]本发明属于电路设计技术领域，尤其涉及基于以太网接口的1553B总线监测电路。
【背景技术】
[0002]SoC的设计要从整个系统性能要求出发，把微处理器、总线协议、芯片结构、外围器件各层次电路模块紧密的结合起来，并通过系统级软硬件协同设计，在单芯片上实现系统级的功能。
[0003]基于以太网接口的1553B总线监测电路，从1553B总线系统应用的角度出发，其具有低能耗、小尺寸、系统功能丰富、高性能和低成本等特点，以太网接口的1553B总线监测系统及控制方法主要采用自研的HKS289BRM芯片设计，从硬件方面来说，减少了布线布局的压力，使模块的面积、重量、功耗大大减小，从软件方面来说SoC的内部资源更加丰富，实现的功能更加丰富，尤其是片内处理器承担的很大一部分软件功能，减少了主机处理压力，总体来说，采用SoC设计的电路更加满足系统的需求，性能得到显著的提高。
【发明内容】
[0004]本发明提供基于以太网接口的1553B总线监测电路，用以实现1553B总线上的BC/RT/MT功能，为总线系统提供应用解决方案。
[0005]本发明的技术解决方案:
[0006]基于以太网接口的1553B总线监测电路，其特殊之处在于，
[0007]以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块；
[0008]1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器；
[0009]—通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟；
[0010]以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元；
[0011]以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机；将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号；
[0012]所述JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；
[0013]所述电源模块用于向1553B总线接口模块和以太网接口提供工作电压；
[0014]外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。
[0015]上述通道一变压器和通道二变压器的变压比能够调节。
[0016]上述MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
[0017]本发明具有的优点效果:
[0018]本发明提供基于以太网接口的1553B总线监测电路，采用了以太网接口满足了主机接口需求，1553B总线接口实现具有1553B中规定的BC/RT/MT，同时支持BC/MT、RT/MT同时工作的机制，外部存储控制器为芯片提供了丰富的存储资源、整个设计提供对1553B总线系统监测，评测、分析的等功能，满足了对1553B总线系统快速检测的功能。
【附图说明】
[0019]图1是本发明以太网接口的1553B总线监测系统设计的功能框图。
【具体实施方式】
[0020]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0021 ]如图1所示，基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块；
[0022]1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器；
[0023]一通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟；以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元；以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机;将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号；JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；电源模块用于向1553B总线接口模块和以太网接口提供工作电压;外部存储控制器(EBC)模块控制1553B总线接□模块与1553B总线之间的数据收发以及以太网接口与主机的通信。
[0024]通道一变压器I通道二变压器2变压比能够调节。MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
[0025]实施例:
[0026]本发明提供基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口、外部存储控制器(EBC)、时钟与复位、JTAG模块和电源；
[0027]其中，以太网接口，包括完成1553B总线接口的初始化、启动、停止、总线数据、总线发送、总线数据监测等控制功能，，主机通过以太网接口完成对总线上的所有消息源进行记录和分析，消息监控、总线负载计算、错误的监测等，主机通过可视化的界面反馈给用户，实现对1553B总线系统的评测、分析等功能。
[0028]发送控制，发送控制逻辑主要完成以太网帧的发送调度功能。包括帧长检测、将以太网帧存入发送缓冲区，时钟域转换控制，报告发送状态，发送数据调度等功能。
[0029 ]发送控 制逻辑使用大小为16KB的DPRAM，用来存放PLB接口写入的以太网帧。发送DPRAM分为8个小块(每块2KB)，每个小块只允许存放一个以太网帧。
[0030]接收控制，接收控制模块主要完成以太网帧的接收和调度功能。包括接收来自MAC核的数据、将处理后的数据帧存入接收DPRAM中，缓存过溢时对丢弃的帧进行计数并报告给协议栈处理，时钟域转换控制，数据部分校验和的计算以及错误帧丢弃等功能。
[0031]接收控制模块使用大小为16KB的DPRAM，用来存放收到的以太网帧。接收DPRAM分为8个小块(每块2KB)，每个小块只允许存放一个以太网帧，并且若不清除相应状态，各缓存可多次读取，这8个缓存空间采用轮询的存储方式。
[0032]EBC外部存储控制器，具体为:外部存储器的测试通过外部接不同存储器来实现外部接口的测试，外部接口预留4个片选，片选O只能接Flash存储器，并且位宽为16位，不能接SRAM等其他存储器设备，片选I接8位Flash，片选2与片选3通过跳线或者开关来选择接32位的SRAM来实现完整的系统，存储器接口的EBC_READY(外部总线操作准备好信号)信号外部拉高，外部存储器部分的读写信号是复用管脚，设计中通过设计反相器来实现读写操作的独立应用。
[0033]时钟与复位电路设计，具体为:PPC_PERI_RST软复位默认外部拉高，SYS_P0R_0N_RST系统上电复位，通过MAX706芯片实现上电复位，PCI_RST_0UT_N信号是PCI接口复位，连接到SYS_P0R_0N_RST通过MAX706实现。REF_PPC_CLK输入48MHZ的作为芯片的参考时钟，以太网接口提供25MHZ时钟。
[0034]JTAG接口模块，具体为:按照下面所述方式进行设计。
[0035]JTAG_TD0(10K上拉)，JTAG_TDI(10K上拉)，JTAG_TMS(10K上拉)，JTAG_TCK(10lO:拉)，JTAG_TRST_N(10K下拉)，DBG_HALT_N( IK上拉)；
[0036]所述电源模块，具体为:所需电压由1.2V的核电压，3.3V的I/O端口电压，以太网接口方面应用DP83848YB的以太介质物理层发射器/接收器，该芯片在需要提供1.8V的核电压，并且以太网PHY芯片的核电压和接口电压采用磁珠进行隔离，电源选型方面电源输出满足3A的电流。
[0037]本发明提供基于以太网接口的1553B总线监测电路，采用了以太网接口与主机通信，1553B总线接口实现具有GJB289A-97中规定的BC/RT/MT，同时支持BC/MT、RT/MT同时工作的机制，软件提供可视化的界面，直观的解析总线的数据信息。
[0038]具体为:通过总线收发器、变压器以及1553B连接器等实现1553B总线接口功能，总线收发器可以接收来自总线的BUS信号，经隔离、降噪后并转换为HKS289BRM芯片RX信号，也可以将HKS289BRM的TX信号转换为BUS信号发送到变压器，总线收发器的BUS信号在经过变压器的推送达到要求的Vpp后发送到总线上，系统工作设置信号Gonogo与子系统失败信号Ssysf的测试通过设置外部人为控制给予使能，同时向系统提供25或者50MHz可选择的的RTC时钟;
[0039]本发明提供基于以太网接口的1553B总线监测电路，1553B总线接口通过总线收发器和变压器，实现了有效的故障隔离和总线可靠的传输电路，解决了国内变压器耦合方式下的节点的需求，支持IM或2Mbps传输速率，提供了总线系统快速监测分析应用解决方法，满足小型化、智能化、通用化的1553B节点电路。
[0040]最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.基于以太网接口的1553B总线监测电路，其特征在于， 以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块； 1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器； 一通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟； 以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元； 以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机;将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号； 所述JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试； 所述电源模块用于向1553B总线接口模块和以太网接口提供工作电压； 外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。2.根据权利要求1所述的基于以太网接口的1553B总线监测电路，其特征在于:所述通道一变压器和通道二变压器的变压比能够调节。3.根据权利要求1或2所述的基于以太网接口的1553B总线监测电路，其特征在于:所述MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
【专利摘要】本发明涉及基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口模块、外部存储控制器模块、时钟与复位模块、JTAG模块和电源模块；JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；电源模块用于向1553B总线接口模块和以太网接口提供工作电压；外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。本发明支持BC/RT/MT功能，完成对系统的监测。
【IPC分类】H04L12/26
【公开号】CN105490883
【申请号】CN201510924316
【发明人】淮治华, 田泽, 王泉, 赵彬
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年4月13日
【申请日】2015年12月11日
【技术领域】
[0001]本发明属于电路设计技术领域，尤其涉及基于以太网接口的1553B总线监测电路。
【背景技术】
[0002]SoC的设计要从整个系统性能要求出发，把微处理器、总线协议、芯片结构、外围器件各层次电路模块紧密的结合起来，并通过系统级软硬件协同设计，在单芯片上实现系统级的功能。
[0003]基于以太网接口的1553B总线监测电路，从1553B总线系统应用的角度出发，其具有低能耗、小尺寸、系统功能丰富、高性能和低成本等特点，以太网接口的1553B总线监测系统及控制方法主要采用自研的HKS289BRM芯片设计，从硬件方面来说，减少了布线布局的压力，使模块的面积、重量、功耗大大减小，从软件方面来说SoC的内部资源更加丰富，实现的功能更加丰富，尤其是片内处理器承担的很大一部分软件功能，减少了主机处理压力，总体来说，采用SoC设计的电路更加满足系统的需求，性能得到显著的提高。
【发明内容】
[0004]本发明提供基于以太网接口的1553B总线监测电路，用以实现1553B总线上的BC/RT/MT功能，为总线系统提供应用解决方案。
[0005]本发明的技术解决方案:
[0006]基于以太网接口的1553B总线监测电路，其特殊之处在于，
[0007]以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块；
[0008]1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器；
[0009]—通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟；
[0010]以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元；
[0011]以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机；将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号；
[0012]所述JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；
[0013]所述电源模块用于向1553B总线接口模块和以太网接口提供工作电压；
[0014]外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。
[0015]上述通道一变压器和通道二变压器的变压比能够调节。
[0016]上述MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
[0017]本发明具有的优点效果:
[0018]本发明提供基于以太网接口的1553B总线监测电路，采用了以太网接口满足了主机接口需求，1553B总线接口实现具有1553B中规定的BC/RT/MT，同时支持BC/MT、RT/MT同时工作的机制，外部存储控制器为芯片提供了丰富的存储资源、整个设计提供对1553B总线系统监测，评测、分析的等功能，满足了对1553B总线系统快速检测的功能。
【附图说明】
[0019]图1是本发明以太网接口的1553B总线监测系统设计的功能框图。
【具体实施方式】
[0020]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0021 ]如图1所示，基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块；
[0022]1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器；
[0023]一通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟；以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元；以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机;将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号；JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；电源模块用于向1553B总线接口模块和以太网接口提供工作电压;外部存储控制器(EBC)模块控制1553B总线接□模块与1553B总线之间的数据收发以及以太网接口与主机的通信。
[0024]通道一变压器I通道二变压器2变压比能够调节。MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
[0025]实施例:
[0026]本发明提供基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口、外部存储控制器(EBC)、时钟与复位、JTAG模块和电源；
[0027]其中，以太网接口，包括完成1553B总线接口的初始化、启动、停止、总线数据、总线发送、总线数据监测等控制功能，，主机通过以太网接口完成对总线上的所有消息源进行记录和分析，消息监控、总线负载计算、错误的监测等，主机通过可视化的界面反馈给用户，实现对1553B总线系统的评测、分析等功能。
[0028]发送控制，发送控制逻辑主要完成以太网帧的发送调度功能。包括帧长检测、将以太网帧存入发送缓冲区，时钟域转换控制，报告发送状态，发送数据调度等功能。
[0029 ]发送控 制逻辑使用大小为16KB的DPRAM，用来存放PLB接口写入的以太网帧。发送DPRAM分为8个小块(每块2KB)，每个小块只允许存放一个以太网帧。
[0030]接收控制，接收控制模块主要完成以太网帧的接收和调度功能。包括接收来自MAC核的数据、将处理后的数据帧存入接收DPRAM中，缓存过溢时对丢弃的帧进行计数并报告给协议栈处理，时钟域转换控制，数据部分校验和的计算以及错误帧丢弃等功能。
[0031]接收控制模块使用大小为16KB的DPRAM，用来存放收到的以太网帧。接收DPRAM分为8个小块(每块2KB)，每个小块只允许存放一个以太网帧，并且若不清除相应状态，各缓存可多次读取，这8个缓存空间采用轮询的存储方式。
[0032]EBC外部存储控制器，具体为:外部存储器的测试通过外部接不同存储器来实现外部接口的测试，外部接口预留4个片选，片选O只能接Flash存储器，并且位宽为16位，不能接SRAM等其他存储器设备，片选I接8位Flash，片选2与片选3通过跳线或者开关来选择接32位的SRAM来实现完整的系统，存储器接口的EBC_READY(外部总线操作准备好信号)信号外部拉高，外部存储器部分的读写信号是复用管脚，设计中通过设计反相器来实现读写操作的独立应用。
[0033]时钟与复位电路设计，具体为:PPC_PERI_RST软复位默认外部拉高，SYS_P0R_0N_RST系统上电复位，通过MAX706芯片实现上电复位，PCI_RST_0UT_N信号是PCI接口复位，连接到SYS_P0R_0N_RST通过MAX706实现。REF_PPC_CLK输入48MHZ的作为芯片的参考时钟，以太网接口提供25MHZ时钟。
[0034]JTAG接口模块，具体为:按照下面所述方式进行设计。
[0035]JTAG_TD0(10K上拉)，JTAG_TDI(10K上拉)，JTAG_TMS(10K上拉)，JTAG_TCK(10lO:拉)，JTAG_TRST_N(10K下拉)，DBG_HALT_N( IK上拉)；
[0036]所述电源模块，具体为:所需电压由1.2V的核电压，3.3V的I/O端口电压，以太网接口方面应用DP83848YB的以太介质物理层发射器/接收器，该芯片在需要提供1.8V的核电压，并且以太网PHY芯片的核电压和接口电压采用磁珠进行隔离，电源选型方面电源输出满足3A的电流。
[0037]本发明提供基于以太网接口的1553B总线监测电路，采用了以太网接口与主机通信，1553B总线接口实现具有GJB289A-97中规定的BC/RT/MT，同时支持BC/MT、RT/MT同时工作的机制，软件提供可视化的界面，直观的解析总线的数据信息。
[0038]具体为:通过总线收发器、变压器以及1553B连接器等实现1553B总线接口功能，总线收发器可以接收来自总线的BUS信号，经隔离、降噪后并转换为HKS289BRM芯片RX信号，也可以将HKS289BRM的TX信号转换为BUS信号发送到变压器，总线收发器的BUS信号在经过变压器的推送达到要求的Vpp后发送到总线上，系统工作设置信号Gonogo与子系统失败信号Ssysf的测试通过设置外部人为控制给予使能，同时向系统提供25或者50MHz可选择的的RTC时钟;
[0039]本发明提供基于以太网接口的1553B总线监测电路，1553B总线接口通过总线收发器和变压器，实现了有效的故障隔离和总线可靠的传输电路，解决了国内变压器耦合方式下的节点的需求，支持IM或2Mbps传输速率，提供了总线系统快速监测分析应用解决方法，满足小型化、智能化、通用化的1553B节点电路。
[0040]最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.基于以太网接口的1553B总线监测电路，其特征在于， 以太网接口、1553B总线接口模块、外部存储控制器(EBC)模块、时钟与复位模块、JTAG模块和电源模块； 1553B总线接口模块包括MT存储器、BCRT存储器、MT协议处理器、1553BCRT协议处理器、1553B双路收发器、网络时钟控制器、一通道变压器和二通道变压器； 一通道变压器和二通道变压器的一端通过变压器耦合方式与1553B总线连接，一通道变压器和二通道变压器的另一端与1553B双路收发器的一端连接，1553B双路收发器的另一端与MT协议处理器和1553BCRT协议处理器连接，1553BCRT协议处理器的1553B数据缓存在BCRT存储器中，MT协议处理器的1553B数据缓存在MT存储器中，网络时钟控制器与553BCRT协议处理器连接，为1553B总线提供同步时钟； 以太网接口包括以太网变压器、以太网PHY和以太网协议处理单元； 以太网变压器的一端通过网线与主机连接，以太网变压器的另一端与以太网PHY连接，以太网PHY与以太网协议处理单元连接，以太网协议处理单元用于从MT存储器和BCRT存储器中读取1553B数据后通过以太网PHY和以太网变压器发送给主机;将主机发送的1553B数据转存至BCRT存储器中；时钟与复位模块向1553B总线接口模块和以太网接口提供统一时钟和复位信号； 所述JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试； 所述电源模块用于向1553B总线接口模块和以太网接口提供工作电压； 外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。2.根据权利要求1所述的基于以太网接口的1553B总线监测电路，其特征在于:所述通道一变压器和通道二变压器的变压比能够调节。3.根据权利要求1或2所述的基于以太网接口的1553B总线监测电路，其特征在于:所述MT协议处理器、1553BCRT协议处理器的传输速率为IMHz或2MHz。
【专利摘要】本发明涉及基于以太网接口的1553B总线监测电路，包括以太网接口、1553B总线接口模块、外部存储控制器模块、时钟与复位模块、JTAG模块和电源模块；JTAG接口模块用于提供JTAG功能，用于调控制1553B总线接口模块和以太网接口片内调试；电源模块用于向1553B总线接口模块和以太网接口提供工作电压；外部存储控制器(EBC)模块控制1553B总线接口模块与1553B总线之间的数据收发以及以太网接口与主机的通信。本发明支持BC/RT/MT功能，完成对系统的监测。
【IPC分类】H04L12/26
【公开号】CN105490883
【申请号】CN201510924316
【发明人】淮治华, 田泽, 王泉, 赵彬
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年4月13日
【申请日】2015年12月11日
最新回复(0)