用于有源电路封装的微型机电系统(mems)装置防静摩擦的装置和方法
用于有源电路封装的微型机电系统(mems)装置防静摩擦的装置和方法
【专利说明】用于有源电路封装的微型机电系统(MEMS)装置防静摩擦的装置和方法
[0001]相关申请交叉引用
[0002]本专利合作协定(PCT)申请要求于2013年6月25日提交的美国专利申请序列号13/926,257，其
【发明内容】
通过引用整体并入本文。
技术领域
[0003]本发明一般涉及在具有以专用集成电路(ASIC，Applicat1n SpecificIntegrated Circuits)晶片封端的微型机电系统(MEMS，Micro-Electro_MechanicalSystem)晶片的集成晶片级芯片规模封装中的抗静摩擦技术。
【背景技术】
[0004]在MEMS装置中，可移动MEMS结构往往容易侧向和/或垂直静摩擦。在诸如加速度计和陀螺仪等微加工MEMS装置表面，侧向和/或下侧止挡件(例如凹凸结构)通常包括在MEMS晶片上以防止可移动MEMS结构的超范围运动。这些止挡件通常被构造为与可移动MEMS结构具有小的接触面积以降低可移动MEMS结构到止挡件静摩擦的机会。抗静摩擦涂层通常也用来增强抗静摩擦性能。
[0005]对于封端的MEMS装置(S卩，其中的封端，如“虚拟”的硅晶片，被接合到MEMS装置晶片)，在可移动MEMS结构上方的盖腔上具有垂直止挡件也是典型的，特别是当该MEMS晶片和封端之间的空腔较浅并且可移动MEMS结构靠近封端结构。
[0006]众所周知接合ASIC晶片到MEMS晶片以形成集成晶片级芯片规模封装。在这样的集成晶片级芯片规模封装中，该ASIC晶片是有效的盖晶片。根据接合密封材料厚度或图案支架深度，此种装置往往具有大约2-4微米量级(本文缩写为“urn”)上的腔室深度。在这样的装置中，由于可移动MEMS结构与基本平坦的ASIC表面紧密接近，可移动MEMS结构特别容易产生静摩擦。
【发明内容】
[0007]第一实施方案中提供了在具有顶部电路层的ASIC晶片上形成止挡件特征的方法。该方法包括在顶部电路层上方形成HDP-0X层;在HDP-0X腐蚀停止层上方形成钝化层;并选择性地腐蚀钝化层以形成至少一个止挡件特征，其中该HDP-0X是用于图案化钝化层的腐蚀停止层。
[0008]在各种替代实施方案中，形成钝化层可以包括形成底部氧化层、中间氮化物层和顶部氧化层，并且选择性地腐蚀钝化层可包括使用含H2的CF4腐蚀剂选择性地腐蚀穿过顶部氧化层和中间氮化物层并且引CHF3或CH2F2入腐蚀剂以选择性地腐蚀底部氧化物层到HDP-0X层。另外或替代地，该方法可以包括在至少一个止挡件特征上形成氮化钛抗静摩擦涂层，在这种情况下该方法还可以包括形成被配置在氮化钛抗静摩擦涂层上放置电势的电路。在至少一个止挡件特征上形成氮化钛抗静摩擦涂层可以包括在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层。在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层可以包括形成具有可以彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征，在这种情况下该方法还可以包括形成被配置为在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或替代地，在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层可包括形成具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征，在这种情况下该方法还可以包括形成能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该方法可以包括形成多个铝铜支架。
[0009]在另一个实施方案中提供了一种专用集成电路晶片，其包括顶部电路层;顶部电路层上形成HDP-0X层;和在HDP-0X层上形成钝化层并选择性地腐蚀到包括至少一个止挡件特征。
[0010]在各种替代实施方案中，钝化层可包括底部氧化层、中间氮化物层和顶部氧化层。另外或替代地，该ASIC晶片在至少一个止挡件特征上可包括氮化钛抗静摩擦涂层，在此情况下该ASIC晶片可以包括被配置在氮化钛抗静摩擦涂层上放置电势的电路。该ASIC晶片可以在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层。至少两个止挡件特征可以具有彼此电连接的氮化钛抗静摩擦涂层并且ASIC晶片可以包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或可选地，至少两个止挡件特征可以具有彼此电隔离的氮化钛抗静摩擦涂层并且ASIC晶片可以包括能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该ASIC晶片可包括多个铝铜支架。
[0011]在另一个实施方案中提供了包含耦合到MEMS装置的ASIC晶片的集成晶片级芯片规模封装装置，其中该MEMS装置包括至少一个可移动的MEMS结构，并且其中该ASIC晶片包括顶部电路层、顶部电路层上形成的HDP-0X层和在HDP-0X层上形成的钝化层并选择性地腐蚀以包括定位用于可移动MEMS结构充当垂直止挡件的至少一个止挡件特征。
[0012]在各种替代实施方案中，钝化层可包括底部氧化层、中间氮化物层和顶部氧化层。另外或替代地，该装置在至少一个止挡件特征上可包括氮化钛抗静摩擦涂层，在这种情况下该装置可以包括被配置在氮化钛抗静摩擦涂层上放置电势的电路。该装置可在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层。至少两个止挡件特征可以具有彼此电连接的氮化钛抗静摩擦涂层并且该装置可包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或可选地，至少两个止挡件特征可以具有彼此电隔离的氮化钛抗静摩擦涂层，并且该装置可以包括在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该装置可包括多个铝铜支架。
[0013]附加实施方案可以被公开并要求保护。
【附图说明】
[0014]通过参考下面的详细描述，实施方案的前述特征将更加容易地理解，参考附图其中:
[0015]图1是表示根据本发明的一个示例性实施方案的晶片级芯片规模封装的横截面图的示意性框图；
[0016]图2包括图2A-2G示意性地表示根据一个示例性实施方案用于形成止挡件特征的不例性制造工艺的有关步骤；
[0017]图3是表示根据图2中所示的示例性实施方案在ASIC制造工艺中有关步骤的逻辑流程图；
[0018]图4是表示根据一个示例性实施方案可用于相对可移动MEMS结构代替大的止挡件特征的多个小的止挡件特征的阵列示意图；和
[0019]图5是表示根据一个示例性实施方案被配置为允许不同的电势被施加到每个止挡件特征的多个止挡件特征的示意图。
[0020]应当指出的是前述附图和其中所示的元件不必按照一致比例或任何比例绘制。除非上下文另有说明，相同的元件使用相同的标号表示。
【具体实施方式】
[0021]在本发明示例性实施方案中，一个或多个止挡件特征(例如凹凸结构)被形成在标准的ASIC晶片上部钝化层用以在具有由ASIC晶片直接封端的MEMS装置的集成装置中防止MEMS装置的垂直静摩擦。
[0022]如下面讨论的，在一个示例性实施方案中ASIC封盖有源电路钝化层表面上止挡件特征的形成包括在ASIC晶片的顶部有源电路层以上形成高密度等离子体氧化物(HDP-0X)腐蚀停止层、在HDP-0X腐蚀停止层上形成钝化层(例如氧化物-氮化物-氧化物钝化层)、图案化该钝化层以形成止挡件特征(并且在图案化钝化层期间使用底层HDP-0X层作为腐蚀停止层)。 在某些示例性实施方案中，止挡件特征的形成是在止挡件特征的顶部任选地由标准ASIC顶部金属层沉积(例如钛+铝铜)，由顶部铝铜化学腐蚀在止挡件特征上刚刚隔离氮化钛抗静摩擦涂层。
[0023]图1是表示根据本发明的一个示例性实施方案的晶片级芯片规模封装100的横截面图的示意性框图。MEMS晶片110具有可移动MEMS结构111经由接合材料13 0接合到CMOSASIC晶片120。在下面更充分的讨论中，ASIC晶片120被形成为双层结构包括除其他事项外的顶部电路层121、在顶部电路层121上方形成的高密度等离子体氧化物(HDP-0X)腐蚀停止层122、在HDP-0X腐蚀停止层122上方形成的钝化层123和形成在其中的止挡件特征126、在钝化层123上方形成可选的抗静摩擦层124、和在抗静摩擦层124或直接在钝化层123上方形成可选的支架结构125(例如，在某些示例性实施方案中，该抗静摩擦层124可被省略或抗静摩擦层124的部分可以从支架位置前除去以便形成支架)。
[0024]在本实施方案中，该钝化层由三个子层，特别是薄的底部氧化层(例如二氧化硅或纯二氧化硅)、薄的中间氮化物层(例如氮化硅或硅)和较厚的顶部氧化(0X)层(例如二氧化硅或纯二氧化硅)。替代实施方案可使用其它钝化材料。在本示例性实施方案中，抗静摩擦层由氮化钛(TiN)形成。替代实施方案可使用其他抗静摩擦材料或者可以省略抗静摩擦材料。在本示例性实施方案中，在该电路层121导电通孔140耦合抗静摩擦层124到电极150，例如用以允许电信号被放置在抗静摩擦涂层124的部分或全部(例如在某些示例性实施方案中，电信号可被放置在止挡件特征上的部分抗静摩擦涂层上)。
[0025]如下面更充分讨论，止挡件特征126相对于可移动MEMS结构111被形成在ASIC晶片顶部钝化层中。应当指出的是，虽然本实施方案中示出了一个止挡件特征126，替代实施方案可具有多个止挡件特征，例如用于若干可移动MEMS结构的每一个的一个或多个止挡件特征。
[0026]用于形成止挡件特征126的示例性制造工艺的相关步骤现参照图2被描述。
[0027 ]图2A示出了 AS IC晶片的示例性顶部电路层121的横截面图。在这个示例中，顶部电路层121包括金属接合盘204(在这个示例中为铝铜接合盘)耦合到底层电路(为方便起见未被示出)并且通过电绝缘体202 (在本示例中为HDP-0X)彼此电绝缘。
[0028]如图2B中所示，在顶部电路层121之上形成HDP-0X腐蚀停止层122。在示例性实施方案中，该HDP-0X层通过交替淀积HDP-0X材料和平坦化所沉积的HDP-0X材料而形成直到达到所需的HDP-0X厚度(对于不同的实施方案其可以是不同的)。除了在钝化层123图案化期间作为腐蚀停止层，该HDP-0X腐蚀停止层122的作用是从金属接合盘204分离抗静摩擦层124(如果存在的话)。
[0029]如图2C所示，在HDP-0X层122上形成钝化层123。如上所述，在本实施方案中的钝化层123上包括三个子层，特别是薄的底部氧化层(例如二氧化硅)、薄的中间氮化物层(例如硅)和较厚的顶部氧化(0X)层(例如二氧化硅)。该氧化物-氮化物-氧化物(0-N-0)钝化层123通常是大约0.25-0.3um厚的量级。在某些示例性实施方案中，使用等离子体增强化学气相沉积(PECVD)在温度低于摄氏约450度时形成钝化层123的氧化物子层和氮化物子层。应当指出的是该HDP-0X腐蚀停止层122比氧化物-氮化物-氧化物钝化层123具有大大减缓的腐蚀速率，例如该氧化物-氮化物-氧化物钝化层123在大约10-30倍的腐蚀速率的量级。
[0030]如图2D所示，钝化层123被选择性地腐蚀除其他事项外以形成止挡件特征126。在此选择性腐蚀过程中，该HDP-0X层122被用作腐蚀停止层。在本实施方案中使用氧化物-氮化物-氧化物钝化层123，基于氟的腐蚀剂通常用于选择性地腐蚀钝化层123，因为氟均可腐蚀氧化物和氮化物。在一个示例性实施方案中，与少量氘(H2)混合的四氟化碳(CF4)被用来垂直地腐蚀顶部氧化层和中间氮化物层并且当达到底部氧化层时，三氟甲烷(CHF3)或二氟甲烷(CH2F2)被引入到减缓氧化物腐蚀并且当到达HDP-0X层时停止腐蚀(气体中氟越少，也容易腐蚀越少的氧化层，甚至腐蚀更少的HDP-0X层)。
[0031]如图2E所示，钝化层123选择性腐蚀之后以形成止挡件特征126，氮化钛抗静摩擦层124是任选地形成在选择性地腐蚀钝化层123的暴露表面的至少一部分之上(至少典型地覆盖止挡件特征126顶部表面)。氮化钛抗静摩擦层124通常约为50-100nm(纳米)厚的量级，优选接近50nm。如上所述，在某些实施方案中氮化钛抗静摩擦层124被省略。因此，应该指出的是止挡件特征126的高度通常由顶部钝化层堆叠厚度(通常在大约0.25-0.3um的量级)来确定，并且如果存在的话，氮化钛抗静摩擦涂层厚度(典型地大约50-100nm的量级)。
[0032]如图2F所示，氮化钛抗静摩擦层124形成后，在氮化钛抗静摩擦层124之上形成支架层125。在本实施方案中，支架层125由铝铜形成的。支架层125典型地约为2-4um厚的量级。在某些替代实施方案中，支架层125可被省略。在某些替代的实施方案中，其中省略了氮化钛抗静摩擦层，支架层125可以直接地在钝化层123上形成。在某些替代实施方案中，抗静摩擦层124的部分可以在支架层125形成之前从支架位置被去除。
[0033]如图2G所示，支架层125是被化学腐蚀以形成支架214和216，其形成接合表面用于该ASIC晶片120接合到MEMS晶片110并且还在ASIC晶片120和MEMS晶片110之间提供最小间隔。在包括氮化钛抗静摩擦层124的示例性实施方案中，该腐蚀工艺离开底部氮化钛抗静摩擦层124作为止挡件特征126上的最终表面材料。因此，止挡件特征126通常与抗静摩擦涂层具有小的接触面积以防止可移动MEMS结构111与止挡件特征126进行接触产生的静摩擦。
[0034]图3是表示根据图2所示的示例性实施方案中ASIC制造工艺有关步骤的逻辑流程图。在方框302中，在ASIC晶片的顶部有源电路层上方形成高密度等离子体氧化物(HDP-0X)腐蚀停止层。在方框304中，在HDP-0X腐蚀停止层上方形成钝化层(例如氧化物-氮化物-氧化物钝化层)。在方框306中，钝化层被图案化以形成使用底层HDP-0X层作为腐蚀停止层的止挡件特征。在方框308中，在包括止挡件特征的顶部表面的钝化层的至少一部分上任选地形成氮化钛抗静摩擦层。在方框310中，形成铝铜支架层。在方框312中，ASIC晶片被接合到MHMS装置。
[0035]应当指出的是涉及HDP-0X、等离子体增强化学气相沉积的二氧化硅、等离子体增强化学气相沉积的二氧化硅、氮化钛和铝铜层的示例性ASIC制造工艺是典型的ASIC的制造工艺，因此本发明的示例性实施方案被期望使用现有的ASIC制造机械以很少或没有额外的成本来制造。
[0036]应当指出的是用于形成导电通孔140的制造步骤为简单起见在图2和图3中省略了，因为导电通孔的形成在本领域中通常被熟知。对于图1和图2中所示的示例性实施方案，一般来讲，通孔140将包括各种腐蚀和沉积步骤以腐蚀穿过HDP-0X层122和钝化层123以形成从钝化层123的顶部延伸至电极150的开口并且用导电 材料(例如钨或钨金属)填充开口；当钛层124被形成时，钛层124会与导电通孔140接触。
[0037]在具有由ASIC晶片直接封端的MEMS装置的集成装置操作期间，固定或可变的电势通常使用导电通孔140被放置在氮化钛抗静摩擦层125(如果存在的话)之上，例如用以帮助防止可移动MEMS结构111到止挡件特征126的静电吸引力，从而进一步降低可移动MEMS结构111到止挡件特征126的静摩擦机会。
[0038]应当指出的是止挡件特征126可以以用于特定应用所需要或期望的几乎任何尺寸和/或形状来制造。而且，如以上所讨论的多个止挡件特征可以使用上述的过程被制造，例如，若干可移动MEMS结构的每个相对地放置了一个或多个止挡件特征。在具有多个止挡件特征的实施方案中，ASIC晶片可被配置为允许不同的电势被放置在不同的止挡件特征上，例如，为不同的止挡件特征容纳不同的偏压。
[0039]图4示出了根据一个示例性实施方案的相对于可移动MEMS结构可以被使用的代替一个大的止挡件特性的多个小的止挡件特征阵列的示意图。除其他事项外，多个小的止挡件特征比一个大的止挡件特征提供较小表面积因此降低了静摩擦发生的机会。
[0040]图5示出了根据一个示例性实施方案的多个止挡件特征被配置为允许不同的电势被施加到每个止挡件特征上的示意图。在本实施方案中，存在两个止挡件126a和126b相对于两个可移动MEMS结构11 la和1 lb被分别放置。每个止挡件特征126a和126b包括氮化钛抗静摩擦涂层，其中在氮化钛抗静摩擦涂层上的两个止挡件特征彼此电绝缘。在氮化钛抗静摩擦涂层上的每个止挡件特征126a和126b通过各自的导电通孔140a和140b被电连接到相应的电极150a和150b ASIC晶片可被配置成施加相同的电势到两个止挡件特征或可被配置成施加不同的电势到两个止挡件特征。
[0041 ] 应当指出的是MEMS装置可以是虚拟地具有几乎任何类型的可移动MEMS结构的任何类型的MEMS装置。例如，MEMS装置可以包括具有一个或多个可移动检测的加速度计、具有一个或多个谐振的陀螺仪、具有一个或多个隔膜的麦克风或具有其它类型的可移动MEMS结构的其他类型MEMS器件。
[0042]本发明可以在不脱离本发明的真正范围的情况以其它具体形式实施，并且许多基于此教导的变化和修改对于本领域技术人员将是显而易见的。“本发明”的任何引用都意在指明本发明的示例性实施方案并且不应该被解释为对本发明的所有实施方案，除非上下文另有要求。所述实施方案在所有方面加以考虑时都仅是说明性的而非限制性。
【主权项】
1.一种用于在ASIC晶片上形成止挡件特征的方法，所述ASIC晶片包括顶部电路层，所述方法包括: 所述顶部电路层上形成HDP-OX层； 所述HDP-OX腐蚀停止层上形成钝化层;和 选择性地腐蚀钝化层以形成至少一个止挡件特征，其中所述HDP-OX层是用于图案化钝化层的腐蚀停止层。2.根据权利要求1所述的方法，其中形成所述钝化层包括形成底部氧化层、中间氮化物层和顶部氧化层，并且其中选择性地腐蚀所述钝化层包括: 使用含有H2的CF4腐蚀剂选择性地腐蚀穿过所述顶部氧化层和所述中间氮化物层;和 引CHF3或CH2F2入腐蚀剂选择性地腐蚀穿过所述底部氧化层到所述HDP-OX层。3.根据权利要求1所述的方法，还包括: 在至少一个止挡件特征上形成氮化钛抗静摩擦涂层。4.根据权利要求3所述的方法，还包括: 形成被配置在所述氮化钛抗静摩擦涂层上放置电势的电路。5.根据权利要求3所述的方法，其中在至少一个止挡件特征上形成氮化钛抗静摩擦涂层包括在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层。6.根据权利要求5所述的方法，还包括: 其中在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形成具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其中所述方法还包括被配置在所述电连接的氮化钛抗静摩擦涂层上放置电势的电路;或 在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形成具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其中所述方法还包括形成能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。7.根据权利要求1所述的方法，还包括: 形成多个铝铜支架。8.—种ASIC晶片，包括: 顶部电路层； 顶部电路层上形成的HDP-OX层;和 HDP-0X层上形成的钝化层并选择性地腐蚀至包括至少一个止挡件特征。9.根据权利要求8所述的ASIC晶片，其中所述钝化层包括: 底部氧化层； 中间氮化物层;和 顶部氧化层。10.根据权利要求8所述的ASIC晶片，还包括: 在至少一个止挡件特征上的氮化钛抗静摩擦涂层。11.根据权利要求10所述的ASIC晶片，还包括: 被配置在氮化钛抗静摩擦涂层上放置电势的电路。12.根据权利要求10所述的ASIC晶片，在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层，其中: 具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征并且所述ASIC晶片包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路;或者 具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征并且所述ASIC晶片包括在电隔离的氮化钛抗静摩擦涂层上能够放置不同电势的电路。13.根据权利要求8所述的ASIC晶片，还包括多个铝铜支架。14.一种集成晶片级芯片规模封装装置，包括耦合到MEMS装置的ASIC晶片，其中所述MEMS装置包括至少一个可移动MEMS结构并且其中所述ASIC晶片包括: 顶部电路层； 顶部电路层上形成的HDP-OX层;和 HDP-0X层上形成的钝化层并且选择性地腐蚀以包括定位用于可移动MEMS结构充当垂直止挡件的至少一个止挡件特征。15.根据权利要求14所述的集成晶片级芯片规模封装装置，其中所述钝化层包括: 底部氧化层； 中间氮化物层;和 顶部氧化层。16.根据权利要求14所述的集成晶片级芯片规模封装装置，还包括: 在至少一个止挡件特征上的氮化钛抗静摩擦涂层。17.根据权利要求16所述的集成晶片级芯片规模封装装置，还包括: 被配置在氮化钛抗静摩擦涂层上放置电势的电路。18.根据权利要求16所述的集成晶片级芯片规模封装装置，在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层，其中: 至少有两个止挡件特征具有彼此电连接的氮化钛抗静摩擦涂层并且所述装置包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路;或 至少有两个止挡件特征具有彼此电隔离的氮化钛抗静摩擦涂层并且所述装置包括能够在电隔离的氮化钛抗静摩擦涂层电路上放置不同电势的电路。19.根据权利要求14所述的集成晶片级芯片规模封装装置，还包括多个铝铜支架。
【专利摘要】一个或多个止挡件特征(例如凹凸结构)形成在标准ASIC晶片上的钝化层，用于防止MEMS装置在具有由ASIC晶片直接封端的MEMS装置集成装置中的垂直静摩擦。氮化钛涂层可以用在止挡件特征上用于防止静摩擦。电势可被施加到的一个或多个止挡件特征的氮化钛抗静摩擦涂层上。
【IPC分类】B81B3/00
【公开号】CN105492371
【申请号】CN201480035997
【发明人】陈立, T·K·努南, 杨光隆
【申请人】美国亚德诺半导体公司
【公开日】2016年4月13日
【申请日】2014年6月24日
【公告号】US20140374856, WO2014209951A1
【专利说明】用于有源电路封装的微型机电系统(MEMS)装置防静摩擦的装置和方法
[0001]相关申请交叉引用
[0002]本专利合作协定(PCT)申请要求于2013年6月25日提交的美国专利申请序列号13/926,257，其
【发明内容】
通过引用整体并入本文。
技术领域
[0003]本发明一般涉及在具有以专用集成电路(ASIC，Applicat1n SpecificIntegrated Circuits)晶片封端的微型机电系统(MEMS，Micro-Electro_MechanicalSystem)晶片的集成晶片级芯片规模封装中的抗静摩擦技术。
【背景技术】
[0004]在MEMS装置中，可移动MEMS结构往往容易侧向和/或垂直静摩擦。在诸如加速度计和陀螺仪等微加工MEMS装置表面，侧向和/或下侧止挡件(例如凹凸结构)通常包括在MEMS晶片上以防止可移动MEMS结构的超范围运动。这些止挡件通常被构造为与可移动MEMS结构具有小的接触面积以降低可移动MEMS结构到止挡件静摩擦的机会。抗静摩擦涂层通常也用来增强抗静摩擦性能。
[0005]对于封端的MEMS装置(S卩，其中的封端，如“虚拟”的硅晶片，被接合到MEMS装置晶片)，在可移动MEMS结构上方的盖腔上具有垂直止挡件也是典型的，特别是当该MEMS晶片和封端之间的空腔较浅并且可移动MEMS结构靠近封端结构。
[0006]众所周知接合ASIC晶片到MEMS晶片以形成集成晶片级芯片规模封装。在这样的集成晶片级芯片规模封装中，该ASIC晶片是有效的盖晶片。根据接合密封材料厚度或图案支架深度，此种装置往往具有大约2-4微米量级(本文缩写为“urn”)上的腔室深度。在这样的装置中，由于可移动MEMS结构与基本平坦的ASIC表面紧密接近，可移动MEMS结构特别容易产生静摩擦。
【发明内容】
[0007]第一实施方案中提供了在具有顶部电路层的ASIC晶片上形成止挡件特征的方法。该方法包括在顶部电路层上方形成HDP-0X层;在HDP-0X腐蚀停止层上方形成钝化层;并选择性地腐蚀钝化层以形成至少一个止挡件特征，其中该HDP-0X是用于图案化钝化层的腐蚀停止层。
[0008]在各种替代实施方案中，形成钝化层可以包括形成底部氧化层、中间氮化物层和顶部氧化层，并且选择性地腐蚀钝化层可包括使用含H2的CF4腐蚀剂选择性地腐蚀穿过顶部氧化层和中间氮化物层并且引CHF3或CH2F2入腐蚀剂以选择性地腐蚀底部氧化物层到HDP-0X层。另外或替代地，该方法可以包括在至少一个止挡件特征上形成氮化钛抗静摩擦涂层，在这种情况下该方法还可以包括形成被配置在氮化钛抗静摩擦涂层上放置电势的电路。在至少一个止挡件特征上形成氮化钛抗静摩擦涂层可以包括在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层。在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层可以包括形成具有可以彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征，在这种情况下该方法还可以包括形成被配置为在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或替代地，在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层可包括形成具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征，在这种情况下该方法还可以包括形成能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该方法可以包括形成多个铝铜支架。
[0009]在另一个实施方案中提供了一种专用集成电路晶片，其包括顶部电路层;顶部电路层上形成HDP-0X层;和在HDP-0X层上形成钝化层并选择性地腐蚀到包括至少一个止挡件特征。
[0010]在各种替代实施方案中，钝化层可包括底部氧化层、中间氮化物层和顶部氧化层。另外或替代地，该ASIC晶片在至少一个止挡件特征上可包括氮化钛抗静摩擦涂层，在此情况下该ASIC晶片可以包括被配置在氮化钛抗静摩擦涂层上放置电势的电路。该ASIC晶片可以在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层。至少两个止挡件特征可以具有彼此电连接的氮化钛抗静摩擦涂层并且ASIC晶片可以包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或可选地，至少两个止挡件特征可以具有彼此电隔离的氮化钛抗静摩擦涂层并且ASIC晶片可以包括能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该ASIC晶片可包括多个铝铜支架。
[0011]在另一个实施方案中提供了包含耦合到MEMS装置的ASIC晶片的集成晶片级芯片规模封装装置，其中该MEMS装置包括至少一个可移动的MEMS结构，并且其中该ASIC晶片包括顶部电路层、顶部电路层上形成的HDP-0X层和在HDP-0X层上形成的钝化层并选择性地腐蚀以包括定位用于可移动MEMS结构充当垂直止挡件的至少一个止挡件特征。
[0012]在各种替代实施方案中，钝化层可包括底部氧化层、中间氮化物层和顶部氧化层。另外或替代地，该装置在至少一个止挡件特征上可包括氮化钛抗静摩擦涂层，在这种情况下该装置可以包括被配置在氮化钛抗静摩擦涂层上放置电势的电路。该装置可在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层。至少两个止挡件特征可以具有彼此电连接的氮化钛抗静摩擦涂层并且该装置可包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路。另外或可选地，至少两个止挡件特征可以具有彼此电隔离的氮化钛抗静摩擦涂层，并且该装置可以包括在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。在任何上述实施方案中，该装置可包括多个铝铜支架。
[0013]附加实施方案可以被公开并要求保护。
【附图说明】
[0014]通过参考下面的详细描述，实施方案的前述特征将更加容易地理解，参考附图其中:
[0015]图1是表示根据本发明的一个示例性实施方案的晶片级芯片规模封装的横截面图的示意性框图；
[0016]图2包括图2A-2G示意性地表示根据一个示例性实施方案用于形成止挡件特征的不例性制造工艺的有关步骤；
[0017]图3是表示根据图2中所示的示例性实施方案在ASIC制造工艺中有关步骤的逻辑流程图；
[0018]图4是表示根据一个示例性实施方案可用于相对可移动MEMS结构代替大的止挡件特征的多个小的止挡件特征的阵列示意图；和
[0019]图5是表示根据一个示例性实施方案被配置为允许不同的电势被施加到每个止挡件特征的多个止挡件特征的示意图。
[0020]应当指出的是前述附图和其中所示的元件不必按照一致比例或任何比例绘制。除非上下文另有说明，相同的元件使用相同的标号表示。
【具体实施方式】
[0021]在本发明示例性实施方案中，一个或多个止挡件特征(例如凹凸结构)被形成在标准的ASIC晶片上部钝化层用以在具有由ASIC晶片直接封端的MEMS装置的集成装置中防止MEMS装置的垂直静摩擦。
[0022]如下面讨论的，在一个示例性实施方案中ASIC封盖有源电路钝化层表面上止挡件特征的形成包括在ASIC晶片的顶部有源电路层以上形成高密度等离子体氧化物(HDP-0X)腐蚀停止层、在HDP-0X腐蚀停止层上形成钝化层(例如氧化物-氮化物-氧化物钝化层)、图案化该钝化层以形成止挡件特征(并且在图案化钝化层期间使用底层HDP-0X层作为腐蚀停止层)。 在某些示例性实施方案中，止挡件特征的形成是在止挡件特征的顶部任选地由标准ASIC顶部金属层沉积(例如钛+铝铜)，由顶部铝铜化学腐蚀在止挡件特征上刚刚隔离氮化钛抗静摩擦涂层。
[0023]图1是表示根据本发明的一个示例性实施方案的晶片级芯片规模封装100的横截面图的示意性框图。MEMS晶片110具有可移动MEMS结构111经由接合材料13 0接合到CMOSASIC晶片120。在下面更充分的讨论中，ASIC晶片120被形成为双层结构包括除其他事项外的顶部电路层121、在顶部电路层121上方形成的高密度等离子体氧化物(HDP-0X)腐蚀停止层122、在HDP-0X腐蚀停止层122上方形成的钝化层123和形成在其中的止挡件特征126、在钝化层123上方形成可选的抗静摩擦层124、和在抗静摩擦层124或直接在钝化层123上方形成可选的支架结构125(例如，在某些示例性实施方案中，该抗静摩擦层124可被省略或抗静摩擦层124的部分可以从支架位置前除去以便形成支架)。
[0024]在本实施方案中，该钝化层由三个子层，特别是薄的底部氧化层(例如二氧化硅或纯二氧化硅)、薄的中间氮化物层(例如氮化硅或硅)和较厚的顶部氧化(0X)层(例如二氧化硅或纯二氧化硅)。替代实施方案可使用其它钝化材料。在本示例性实施方案中，抗静摩擦层由氮化钛(TiN)形成。替代实施方案可使用其他抗静摩擦材料或者可以省略抗静摩擦材料。在本示例性实施方案中，在该电路层121导电通孔140耦合抗静摩擦层124到电极150，例如用以允许电信号被放置在抗静摩擦涂层124的部分或全部(例如在某些示例性实施方案中，电信号可被放置在止挡件特征上的部分抗静摩擦涂层上)。
[0025]如下面更充分讨论，止挡件特征126相对于可移动MEMS结构111被形成在ASIC晶片顶部钝化层中。应当指出的是，虽然本实施方案中示出了一个止挡件特征126，替代实施方案可具有多个止挡件特征，例如用于若干可移动MEMS结构的每一个的一个或多个止挡件特征。
[0026]用于形成止挡件特征126的示例性制造工艺的相关步骤现参照图2被描述。
[0027 ]图2A示出了 AS IC晶片的示例性顶部电路层121的横截面图。在这个示例中，顶部电路层121包括金属接合盘204(在这个示例中为铝铜接合盘)耦合到底层电路(为方便起见未被示出)并且通过电绝缘体202 (在本示例中为HDP-0X)彼此电绝缘。
[0028]如图2B中所示，在顶部电路层121之上形成HDP-0X腐蚀停止层122。在示例性实施方案中，该HDP-0X层通过交替淀积HDP-0X材料和平坦化所沉积的HDP-0X材料而形成直到达到所需的HDP-0X厚度(对于不同的实施方案其可以是不同的)。除了在钝化层123图案化期间作为腐蚀停止层，该HDP-0X腐蚀停止层122的作用是从金属接合盘204分离抗静摩擦层124(如果存在的话)。
[0029]如图2C所示，在HDP-0X层122上形成钝化层123。如上所述，在本实施方案中的钝化层123上包括三个子层，特别是薄的底部氧化层(例如二氧化硅)、薄的中间氮化物层(例如硅)和较厚的顶部氧化(0X)层(例如二氧化硅)。该氧化物-氮化物-氧化物(0-N-0)钝化层123通常是大约0.25-0.3um厚的量级。在某些示例性实施方案中，使用等离子体增强化学气相沉积(PECVD)在温度低于摄氏约450度时形成钝化层123的氧化物子层和氮化物子层。应当指出的是该HDP-0X腐蚀停止层122比氧化物-氮化物-氧化物钝化层123具有大大减缓的腐蚀速率，例如该氧化物-氮化物-氧化物钝化层123在大约10-30倍的腐蚀速率的量级。
[0030]如图2D所示，钝化层123被选择性地腐蚀除其他事项外以形成止挡件特征126。在此选择性腐蚀过程中，该HDP-0X层122被用作腐蚀停止层。在本实施方案中使用氧化物-氮化物-氧化物钝化层123，基于氟的腐蚀剂通常用于选择性地腐蚀钝化层123，因为氟均可腐蚀氧化物和氮化物。在一个示例性实施方案中，与少量氘(H2)混合的四氟化碳(CF4)被用来垂直地腐蚀顶部氧化层和中间氮化物层并且当达到底部氧化层时，三氟甲烷(CHF3)或二氟甲烷(CH2F2)被引入到减缓氧化物腐蚀并且当到达HDP-0X层时停止腐蚀(气体中氟越少，也容易腐蚀越少的氧化层，甚至腐蚀更少的HDP-0X层)。
[0031]如图2E所示，钝化层123选择性腐蚀之后以形成止挡件特征126，氮化钛抗静摩擦层124是任选地形成在选择性地腐蚀钝化层123的暴露表面的至少一部分之上(至少典型地覆盖止挡件特征126顶部表面)。氮化钛抗静摩擦层124通常约为50-100nm(纳米)厚的量级，优选接近50nm。如上所述，在某些实施方案中氮化钛抗静摩擦层124被省略。因此，应该指出的是止挡件特征126的高度通常由顶部钝化层堆叠厚度(通常在大约0.25-0.3um的量级)来确定，并且如果存在的话，氮化钛抗静摩擦涂层厚度(典型地大约50-100nm的量级)。
[0032]如图2F所示，氮化钛抗静摩擦层124形成后，在氮化钛抗静摩擦层124之上形成支架层125。在本实施方案中，支架层125由铝铜形成的。支架层125典型地约为2-4um厚的量级。在某些替代实施方案中，支架层125可被省略。在某些替代的实施方案中，其中省略了氮化钛抗静摩擦层，支架层125可以直接地在钝化层123上形成。在某些替代实施方案中，抗静摩擦层124的部分可以在支架层125形成之前从支架位置被去除。
[0033]如图2G所示，支架层125是被化学腐蚀以形成支架214和216，其形成接合表面用于该ASIC晶片120接合到MEMS晶片110并且还在ASIC晶片120和MEMS晶片110之间提供最小间隔。在包括氮化钛抗静摩擦层124的示例性实施方案中，该腐蚀工艺离开底部氮化钛抗静摩擦层124作为止挡件特征126上的最终表面材料。因此，止挡件特征126通常与抗静摩擦涂层具有小的接触面积以防止可移动MEMS结构111与止挡件特征126进行接触产生的静摩擦。
[0034]图3是表示根据图2所示的示例性实施方案中ASIC制造工艺有关步骤的逻辑流程图。在方框302中，在ASIC晶片的顶部有源电路层上方形成高密度等离子体氧化物(HDP-0X)腐蚀停止层。在方框304中，在HDP-0X腐蚀停止层上方形成钝化层(例如氧化物-氮化物-氧化物钝化层)。在方框306中，钝化层被图案化以形成使用底层HDP-0X层作为腐蚀停止层的止挡件特征。在方框308中，在包括止挡件特征的顶部表面的钝化层的至少一部分上任选地形成氮化钛抗静摩擦层。在方框310中，形成铝铜支架层。在方框312中，ASIC晶片被接合到MHMS装置。
[0035]应当指出的是涉及HDP-0X、等离子体增强化学气相沉积的二氧化硅、等离子体增强化学气相沉积的二氧化硅、氮化钛和铝铜层的示例性ASIC制造工艺是典型的ASIC的制造工艺，因此本发明的示例性实施方案被期望使用现有的ASIC制造机械以很少或没有额外的成本来制造。
[0036]应当指出的是用于形成导电通孔140的制造步骤为简单起见在图2和图3中省略了，因为导电通孔的形成在本领域中通常被熟知。对于图1和图2中所示的示例性实施方案，一般来讲，通孔140将包括各种腐蚀和沉积步骤以腐蚀穿过HDP-0X层122和钝化层123以形成从钝化层123的顶部延伸至电极150的开口并且用导电 材料(例如钨或钨金属)填充开口；当钛层124被形成时，钛层124会与导电通孔140接触。
[0037]在具有由ASIC晶片直接封端的MEMS装置的集成装置操作期间，固定或可变的电势通常使用导电通孔140被放置在氮化钛抗静摩擦层125(如果存在的话)之上，例如用以帮助防止可移动MEMS结构111到止挡件特征126的静电吸引力，从而进一步降低可移动MEMS结构111到止挡件特征126的静摩擦机会。
[0038]应当指出的是止挡件特征126可以以用于特定应用所需要或期望的几乎任何尺寸和/或形状来制造。而且，如以上所讨论的多个止挡件特征可以使用上述的过程被制造，例如，若干可移动MEMS结构的每个相对地放置了一个或多个止挡件特征。在具有多个止挡件特征的实施方案中，ASIC晶片可被配置为允许不同的电势被放置在不同的止挡件特征上，例如，为不同的止挡件特征容纳不同的偏压。
[0039]图4示出了根据一个示例性实施方案的相对于可移动MEMS结构可以被使用的代替一个大的止挡件特性的多个小的止挡件特征阵列的示意图。除其他事项外，多个小的止挡件特征比一个大的止挡件特征提供较小表面积因此降低了静摩擦发生的机会。
[0040]图5示出了根据一个示例性实施方案的多个止挡件特征被配置为允许不同的电势被施加到每个止挡件特征上的示意图。在本实施方案中，存在两个止挡件126a和126b相对于两个可移动MEMS结构11 la和1 lb被分别放置。每个止挡件特征126a和126b包括氮化钛抗静摩擦涂层，其中在氮化钛抗静摩擦涂层上的两个止挡件特征彼此电绝缘。在氮化钛抗静摩擦涂层上的每个止挡件特征126a和126b通过各自的导电通孔140a和140b被电连接到相应的电极150a和150b ASIC晶片可被配置成施加相同的电势到两个止挡件特征或可被配置成施加不同的电势到两个止挡件特征。
[0041 ] 应当指出的是MEMS装置可以是虚拟地具有几乎任何类型的可移动MEMS结构的任何类型的MEMS装置。例如，MEMS装置可以包括具有一个或多个可移动检测的加速度计、具有一个或多个谐振的陀螺仪、具有一个或多个隔膜的麦克风或具有其它类型的可移动MEMS结构的其他类型MEMS器件。
[0042]本发明可以在不脱离本发明的真正范围的情况以其它具体形式实施，并且许多基于此教导的变化和修改对于本领域技术人员将是显而易见的。“本发明”的任何引用都意在指明本发明的示例性实施方案并且不应该被解释为对本发明的所有实施方案，除非上下文另有要求。所述实施方案在所有方面加以考虑时都仅是说明性的而非限制性。
【主权项】
1.一种用于在ASIC晶片上形成止挡件特征的方法，所述ASIC晶片包括顶部电路层，所述方法包括: 所述顶部电路层上形成HDP-OX层； 所述HDP-OX腐蚀停止层上形成钝化层;和 选择性地腐蚀钝化层以形成至少一个止挡件特征，其中所述HDP-OX层是用于图案化钝化层的腐蚀停止层。2.根据权利要求1所述的方法，其中形成所述钝化层包括形成底部氧化层、中间氮化物层和顶部氧化层，并且其中选择性地腐蚀所述钝化层包括: 使用含有H2的CF4腐蚀剂选择性地腐蚀穿过所述顶部氧化层和所述中间氮化物层;和 引CHF3或CH2F2入腐蚀剂选择性地腐蚀穿过所述底部氧化层到所述HDP-OX层。3.根据权利要求1所述的方法，还包括: 在至少一个止挡件特征上形成氮化钛抗静摩擦涂层。4.根据权利要求3所述的方法，还包括: 形成被配置在所述氮化钛抗静摩擦涂层上放置电势的电路。5.根据权利要求3所述的方法，其中在至少一个止挡件特征上形成氮化钛抗静摩擦涂层包括在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层。6.根据权利要求5所述的方法，还包括: 其中在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形成具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其中所述方法还包括被配置在所述电连接的氮化钛抗静摩擦涂层上放置电势的电路;或 在多个止挡件特征的每一个上形成氮化钛抗静摩擦涂层包括形成具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征，并且其中所述方法还包括形成能够在电隔离的氮化钛抗静摩擦涂层上放置不同电势的电路。7.根据权利要求1所述的方法，还包括: 形成多个铝铜支架。8.—种ASIC晶片，包括: 顶部电路层； 顶部电路层上形成的HDP-OX层;和 HDP-0X层上形成的钝化层并选择性地腐蚀至包括至少一个止挡件特征。9.根据权利要求8所述的ASIC晶片，其中所述钝化层包括: 底部氧化层； 中间氮化物层;和 顶部氧化层。10.根据权利要求8所述的ASIC晶片，还包括: 在至少一个止挡件特征上的氮化钛抗静摩擦涂层。11.根据权利要求10所述的ASIC晶片，还包括: 被配置在氮化钛抗静摩擦涂层上放置电势的电路。12.根据权利要求10所述的ASIC晶片，在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层，其中: 具有彼此电连接的氮化钛抗静摩擦涂层的至少两个止挡件特征并且所述ASIC晶片包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路;或者 具有彼此电隔离的氮化钛抗静摩擦涂层的至少两个止挡件特征并且所述ASIC晶片包括在电隔离的氮化钛抗静摩擦涂层上能够放置不同电势的电路。13.根据权利要求8所述的ASIC晶片，还包括多个铝铜支架。14.一种集成晶片级芯片规模封装装置，包括耦合到MEMS装置的ASIC晶片，其中所述MEMS装置包括至少一个可移动MEMS结构并且其中所述ASIC晶片包括: 顶部电路层； 顶部电路层上形成的HDP-OX层;和 HDP-0X层上形成的钝化层并且选择性地腐蚀以包括定位用于可移动MEMS结构充当垂直止挡件的至少一个止挡件特征。15.根据权利要求14所述的集成晶片级芯片规模封装装置，其中所述钝化层包括: 底部氧化层； 中间氮化物层;和 顶部氧化层。16.根据权利要求14所述的集成晶片级芯片规模封装装置，还包括: 在至少一个止挡件特征上的氮化钛抗静摩擦涂层。17.根据权利要求16所述的集成晶片级芯片规模封装装置，还包括: 被配置在氮化钛抗静摩擦涂层上放置电势的电路。18.根据权利要求16所述的集成晶片级芯片规模封装装置，在多个止挡件特征的每一个上包括氮化钛抗静摩擦涂层，其中: 至少有两个止挡件特征具有彼此电连接的氮化钛抗静摩擦涂层并且所述装置包括被配置在电连接的氮化钛抗静摩擦涂层上放置电势的电路;或 至少有两个止挡件特征具有彼此电隔离的氮化钛抗静摩擦涂层并且所述装置包括能够在电隔离的氮化钛抗静摩擦涂层电路上放置不同电势的电路。19.根据权利要求14所述的集成晶片级芯片规模封装装置，还包括多个铝铜支架。
【专利摘要】一个或多个止挡件特征(例如凹凸结构)形成在标准ASIC晶片上的钝化层，用于防止MEMS装置在具有由ASIC晶片直接封端的MEMS装置集成装置中的垂直静摩擦。氮化钛涂层可以用在止挡件特征上用于防止静摩擦。电势可被施加到的一个或多个止挡件特征的氮化钛抗静摩擦涂层上。
【IPC分类】B81B3/00
【公开号】CN105492371
【申请号】CN201480035997
【发明人】陈立, T·K·努南, 杨光隆
【申请人】美国亚德诺半导体公司
【公开日】2016年4月13日
【申请日】2014年6月24日
【公告号】US20140374856, WO2014209951A1
最新回复(0)