一种usb转并口电路模块的制作方法

一种usb转并口电路模块的制作方法
【技术领域】
[0001]本实用新型属于接口转换技术领域，具体涉及一种USB转并口电路模块。
【背景技术】
[0002]USB是一种常用的PC接口，他只有4根线，两根电源线和两根信号线，故信号是串行传输的，因此USB接口也称为串行口，USB2.0的数据传输速度可以达到480Mbps，能够满足各种工业和民用需要，在现代计算机系统上得到了广泛应用。
[0003]通常所说的并行接口一般称为Centronics接口，也称IEEE1284接口。1981年被IBM公司采用，后来成为IBM PC计算机的标准配置并成为打印机的接口标准。1991年，改进Centronics接口，使它实现更高速的双向通信，以便能连接磁盘机、磁带机、光盘机、网络设备等计算机外部设备(简称外设)，最终形成了 IEEE1284-1994标准，数据率从1KB/s提高到可达2MB/s(16Mbit/s);并行接口仍主要用于打印机和绘图仪，这种接口一般被称为打印接口或LPT接口。
[0004]由于LPT接口现代大多数计算机都不再配置，广泛配置的基本都是USB接口 ；然而一些设备仍然在使用LPT接口 ；而当在计算机上使用这些LPT接口的设备时，就需要一种转接设备完成接口转换，现有技术中还缺乏电路结构简单、设计合理、接线方便、实现成本低、工作可靠性高的USB转并口电路模块。
【实用新型内容】
[0005]本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种USB转并口电路模块，其电路结构简单，设计合理，接线方便，工作可靠性高，能够保证数据传输的实时性，实现成本低，实用性强，应用范围广，便于推广使用。
[0006]为解决上述技术问题，本实用新型采用的技术方案是:一种USB转并口电路模块，其特征在于:包括USB接口芯片CY7C68013、MiniUSB接口 J2和25针并口接口 J4，以及用于接入+5V电源并将+5V电压转换为+3.3V电压的电压转换电路；所述USB接口芯片CY7C68013的第11引脚和第12引脚上接有晶振电路，所述USB接口芯片CY7C68013的第49引脚上接有复位电路，所述USB接口芯片CY7C68013的第22引脚和第23引脚上接有数据存储电路；所述USB接口芯片CY7C68013的第6引脚、第10引脚、第14引脚、第18引脚、第24引脚、第34引脚、第39引脚和第50引脚均与电压转换电路的+3.3V电压输出端相接，所述USB接口芯片CY7C68013的第31引脚通过电阻R661与+5V电源的+5V电压输出端相接；所述MiniUSB接口 J2的电源引脚与+5V电源的+5V电压输出端相接，所述MiniUSB接口 J2的数据正引脚与所述USB接口芯片CY7C68013的第16引脚相接，所述MiniUSB接口J2的数据负引脚与所述USB接口芯片CY7C68013的第15引脚相接，所述MiniUSB接口 J2的GND引脚接地，所述MiniUSB接口 J2的ID引脚通过并联的电阻R641和非极性电容C641接地；所述25针并口接口 J4的第I?9引脚依次对应与所述USB接口芯片CY7C68013的第40引脚、第45引脚、第46引脚、第43引脚、第42引脚、第44引脚、第25引脚、第30引脚和第26引脚相接，所述25针并口接口 J4的第11引脚、第12引脚、第14引脚、第16引脚和第17引脚依次对应与所述USB接口芯片CY7C68013的第47引脚、第32引脚、第27引脚、第28引脚和第29引脚相接，所述25针并口接口 J4的18引脚、第19引脚、第20引脚、第21引脚、第22引脚、第23引脚、第24引脚和第25引脚均接地。
[0007]上述的一种USB转并口电路模块，其特征在于:所述USB接口芯片CY7C68013的第6引脚、第10引脚和第50引脚还通过并联的非极性电容C613和非极性电容C614接地，所述USB接口芯片CY7C68013的第14引脚和第18引脚还通过并联的非极性电容C615和非极性电容C616接地。
[0008]上述的一种USB转并口电路模块，其特征在于:所述晶振电路由晶振U4、非极性电容C611和非极性电容C612组成，所述晶振U4的一端和非极性电容C611的一端均与所述USB接口芯片CY7C68013的第11引脚相接，所述晶振U4的另一端和非极性电容C612的一端均与所述USB接口芯片CY7C68013的第12引脚相接，所述非极性电容C611的另一端和非极性电容C612的另一端均接地。
[0009]上述的一种USB转并口电路模块，其特征在于:所述复位电路由串联的电阻R610和非极性电容C610组成，所述电阻R610和非极性电容C610的连接端与所述USB接口芯片CY7C68013的第49引脚相接，所述电阻R610和非极性电容C610串联后的一端与电压转换电路的+3.3V电压输出端相接，另一端接地。
[0010]上述的一种USB转并口电路模块，其特征在于:所述数据存储电路包括存储器芯片24LC64和用于连接跳线帽的两脚插针J3，所述存储器芯片24LC64的第I引脚和第8引脚均与电压转换电路的+3.3V电压输出端相接，所述存储器芯片24LC64的第2引脚、第3引脚、第4引脚和第7引脚均接地；所述存储器芯片24LC64的第6引脚与所述USB接口芯片CY7C68013的第22引脚相接，且通过电阻R613与电压转换电路的+3.3V电压输出端相接；所述存储器芯片24LC64的第5引脚与两脚插针J3的第2引脚相接，且通过电阻R611与电压转换电路的+3.3V电压输出端相接；所述两脚插针J3的第I引脚与所述USB接口芯片CY7C68013的第23引脚相接，且通过电阻R612与电压转换电路的+3.3V电压输出端相接。
[0011]上述的一种USB转并口电路模块，其特征在于:所述电压转换电路包括用于接入+5V电源的两脚接插件Jl和稳压芯片AMS1117-3.3V，所述两脚接插件Jl的第2引脚与+5V电源的+5V电压输出端相接，所述稳压芯片AMSl117-3.3V的第3引脚与两脚接插件Jl的第2引脚相机，且通过并联的非极性电容C621和极性电容C622接地；所述稳压芯片AMSl117-3.3V的第2引脚为电压转换电路的+3.3V电压输出端，且通过并联的非极性电容C624和极性电容C623接地，所述稳压芯片AMS1117-3.3V的第I引脚接地。
[0012]上述的一种USB转并口电路模块，其特征在于:包括用于连接跳线帽的两脚插针J4，所述MiniUSB接口 J2的电源引脚通过两脚插针J4与+5V电源的+5V电压输出端相接。
[0013]本实用新型与现有技术相比具有以下优点:
[0014]1、本实用新型电路结构简单，设计合理，接线方便。
[0015]2、本实用新型基于Cypress公司生产的USB接口芯片CY7C68013来实现USB转并口电路模块，工作可靠性高，且能够保证数据传输的实时性。
[0016]3、本实用新型的实现成本低。
[0017]4、本实用新型的实用性强，能够用于各种需要应用到USB转并口的场合，应用范围广，便于推广使用。
[0018]综上所述，本实用新型电路结构简单，设计合理，接线方便，工作可靠性高，能够保证数据传输的实时性，实现成本低，实用性强，应用范围广，便于推广使用。
[0019]下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
【附图说明】
[0020]图1为本实用新型的电路原理图。
[0021]附图标记说明:
[0022]I一晶振电路；2—复位电路；3—数据存储电路；
[0023]4—电压转换电路。
【具体实施方式】
[0024]如图1所示，本实用新型包括USB接口芯片CY7C68013、MiniUSB接口 J2和25针并口接口 J4，以及用于接入+5V电源并将+5V电压转换为+3.3V电压的电压转换电路4 ;所述USB接口芯片CY7C68013的第11引脚和第12引脚上接有晶振电路I，所述USB接口芯片CY7C68013的第49引脚上接有复位电路2，所述USB接口芯片CY7C68013的第22引脚和第23引脚上接有数据存储电路3 ;所述USB接口芯片CY7C68013的第6引脚、第10引脚、第14引脚、第18引脚、第24引脚、第34引脚、第39引脚和第50引脚均与电压转换电路4的+3.3V电压输出端相接，所述USB接口芯片CY7C68013的第31引脚通过电阻R661与+5V电源的+5V电压输出端相接；所述MiniUSB接口 J2的电源+5V引脚与+5V电源的+5V电压输出端相接，所述MiniUSB接口 J2的数据正D+引脚与所述USB接口芯片CY7C68013的第16引脚相接，所述MiniUSB接口 J2的数据负D-引脚与所述USB接口芯片CY7C68013的第15引脚相接，所述MiniUSB接口 J2的GND引脚接地，所述MiniUSB接口 J2的ID引脚通过并联的电阻R641和非极性电容C641接地；所述25针并口接口 J4的第I?9引脚依次对应与所述USB接口芯片CY7C68013的第40引脚、第45引脚、第46引脚、第43引脚、第42引脚、第44引脚、第25引脚、第30引脚和第26引脚相接，所述25针并口接口 J4的第11引脚、第12引脚、第14引脚、第16引脚和第17引脚依次对应与所述USB接口芯片CY7C68013的第47引脚、第32引脚、第27引脚、第28引脚和第29引脚相接，所述25针并口接口 J4的18引脚、第19引脚、第20引脚、第21引脚、第22引脚、第23引脚、第24引脚和第25引脚均接地。具体实施时，所述USB接口芯片CY7C68013的第4引脚、第7引脚、第13引脚、第17引脚、第19引脚、第21引脚、第33引脚、第35引脚和第48引脚均接地。
[0025]如图1所示，本实施例中，所述USB接口芯片CY7C68013的第6引脚、第10引脚和第50引脚还通过并联的非极性电 容C613和非极性电容C614接地，所述USB接口芯片CY7C68013的第14引脚和第18引脚还通过并联的非极性电容C615和非极性电容C616接地。
[0026]如图1所示，本实施例中，所述晶振电路I由晶振U4、非极性电容C611和非极性电容C612组成，所述晶振U4的一端和非极性电容C611的一端均与所述USB接口芯片CY7C68013的第11引脚相接，所述晶振U4的另一端和非极性电容C612的一端均与所述USB接口芯片CY7C68013的第12引脚相接，所述非极性电容C611的另一端和非极性电容C612的另一端均接地。具体实施时，所述晶振U4的频率为12MHz。
[0027]如图1所示，本实施例中，所述复位电路2由串联的电阻R610和非极性电容C610组成，所述电阻R610和非极性电容C610的连接端与所述USB接口芯片CY7C68013的第49引脚相接，所述电阻R610和非极性电容C610串联后的一端与电压转换电路4的+3.3V电压输出端相接，另一端接地。
[0028]如图1所示，本实施例中，所述数据存储电路3包括存储器芯片24LC64和用于连接跳线帽的两脚插针J3，所述存储器芯片24LC64的第I引脚和第8引脚均与电压转换电路4的+3.3V电压输出端相接，所述存储器芯片24LC64的第2引脚、第3引脚、第4引脚和第7引脚均接地；所述存储器芯片24LC64的第6引脚与所述USB接口芯片CY7C68013的第22引脚相接，且通过电阻R613与电压转换电路(4)的+3.3V电压输出端相接；所述存储器芯片24LC64的第5引脚与两脚插针J3的第2引脚相接，且通过电阻R611与电压转换电路4的+3.3V电压输出端相接；所述两脚插针J3的第I引脚与所述USB接口芯片CY7C68013的第23引脚相接，且通过电阻R612与电压转换电路4的+3.3V电压输出端相接。使用时，当用跳线帽接通两脚插针J3的第I引脚和第2引脚时，所述存储器芯片24LC64的第5引脚就与所述USB接口芯片CY7C68013的第23引脚接通了，数据存储电路3能够开始进行数据的存储。
[0029]如图1所示，本实施例中，所述电压转换电路4包括用于接入+5V电源的两脚接插件Jl和稳压芯片AMSl117-3.3V，所述两脚接插件Jl的第2引脚与+5V电源的+5V电压输出端相接，所述稳压芯片AMS1117-3.3V的第3引脚与两脚接插件Jl的第2引脚相机，且通过并联的非极性电容C621和极性电容C622接地；所述稳压芯片AMS1117-3.3V的第2引脚为电压转换电路4的+3.3V电压输出端，且通过并联的非极性电容C624和极性电容C623接地，所述稳压芯片AMSl117-3.3V的第I引脚接地。
[0030]如图1所示，本实施例中，包括用于连接跳线帽的两脚插针J4，所述MiniUSB接口J2的电源+5V引脚通过两脚插针J4与+5V电源的+5V电压输出端相接，具体接线时，所述MiniUSB接口 J2的电源+5V引脚与两脚插针J4的第I引脚相接，所述两脚插针J4的第2引脚与+5V电源的+5V电压输出端相接。当用跳线帽接通两脚插针J4的第I引脚和第2引脚时，所述MiniUSB接口 J2的电源+5V引脚就与+5V电源的+5V电压输出端接通了，所述MiniUSB接口 J2由+5V电源供电，否则，未用跳线帽接通两脚插针J4的第I引脚和第2引脚时，所述MiniUSB接口 J2由USB供电。
[0031]本实用新型使用时，可以通过USB数据线将MiniUSB接口 J2连接到计算机的USB接口上，并通过并口连接线将25针并口接口 J4连接到使用并口的设备上，就能够实现计算机与使用并口的设备的互相通信，使用操作方便，且数据传输的实时性和可靠性高。
[0032]以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。
【主权项】
1.一种USB转并口电路模块，其特征在于:包括USB接口芯片CY7C68013、MiniUSB接口J2和25针并口接口 J4，以及用于接入+5V电源并将+5V电压转换为+3.3V电压的电压转换电路⑷；所述USB接口芯片CY7C68013的第11引脚和第12引脚上接有晶振电路(1)，所述USB接口芯片CY7C68013的第49引脚上接有复位电路(2)，所述USB接口芯片CY7C68013的第22引脚和第23引脚上接有数据存储电路(3);所述USB接口芯片CY7C68013的第6引脚、第10引脚、第14引脚、第18引脚、第24引脚、第34引脚、第39引脚和第50引脚均与电压转换电路⑷的+3.3V电压输出端相接，所述USB接口芯片CY7C68013的第31引脚通过电阻R661与+5V电源的+5V电压输出端相接；所述MiniUSB接口 J2的电源引脚与+5V电源的+5V电压输出端相接，所述MiniUSB接口 J2的数据正引脚与所述USB接口芯片CY7C68013的第16引脚相接，所述MiniUSB接口 J2的数据负引脚与所述USB接口芯片CY7C68013的第15引脚相接，所述MiniUSB接P J2的GND引脚接地，所述MiniUSB接P J2的ID引脚通过并联的电阻R641和非极性电容C641接地；所述25针并口接口 J4的第I?9引脚依次对应与所述USB接口芯片CY7C68013的第40引脚、第45弓丨脚、第46弓丨脚、第43引脚、第42引脚、第44引脚、第25引脚、第30引脚和第26引脚相接，所述25针并口接口J4的第11引脚、第12引脚、第14引脚、第16引脚和第17引脚依次对应与所述USB接口芯片CY7C68013的第47引脚、第32引脚、第27引脚、第28引脚和第29引脚相接，所述25针并口接口 J4的18引脚、第19引脚、第20引脚、第21引脚、第22引脚、第23引脚、第24弓丨脚和第25引脚均接地。
2.按照权利要求1所述的一种USB转并口电路模块，其特征在于:所述USB接口芯片CY7C68013的第6引脚、第10引脚和第50引脚还通过并联的非极性电容C613和非极性电容C614接地，所述USB接口芯片CY7C68013的第14引脚和第18引脚还通过并联的非极性电容C615和非极性电容C616接地。
3.按照权利要求1所述的一种USB转并口电路模块，其特征在于:所述晶振电路(I)由晶振U4、非极性电容C611和非极性电容C612组成，所述晶振U4的一端和非极性电容C611的一端均与所述USB接口芯片CY7C68013的第11引脚相接，所述晶振U4的另一端和非极性电容C612的一端均与所述USB接口芯片CY7C68013的第12引脚相接，所述非极性电容C611的另一端和非极性电容C612的另一端均接地。
4.按照权利要求1所述的一种USB转并口电路模块，其特征在于:所述复位电路(2)由串联的电阻R610和非极性电容C610组成，所述电阻R610和非极性电容C610的连接端与所述USB接口芯片CY7C68013的第49引脚相接，所述电阻R610和非极性电容C610串联后的一端与电压转换电路(4)的+3.3V电压输出端相接，另一端接地。
5.按照权利要求1所述的一种USB转并口电路模块，其特征在于:所述数据存储电路(3)包括存储器芯片24LC64和用于连接跳线帽的两脚插针J3，所述存储器芯片24LC64的第I引脚和第8引脚均与电压转换电路(4)的+3.3V电压输出端相接，所述存储器芯片24LC64的第2引脚、第3引脚、第4引脚和第7引脚均接地；所述存储器芯片24LC64的第6引脚与所述USB接口芯片CY7C68013的第22引脚相接，且通过电阻R613与电压转换电路(4)的+3.3V电压输出端相接；所述存储器芯片24LC64的第5引脚与两脚插针J3的第2引脚相接，且通过电阻R611与电压转换电路(4)的+3.3V电压输出端相接；所述两脚插针J3的第I引脚与所述USB接口芯片CY7C68013的第23引脚相接，且通过电阻R612与电压转换电路(4)的+3.3V电压输出端相接。
6.按照权利要求1所述的一种USB转并口电路模块，其特征在于:所述电压转换电路(4)包括用于接入+5V电源的两脚接插件Jl和稳压芯片AMSl 117-3.3V，所述两脚接插件Jl的第2引脚与+5V电源的+5V电压输出端相接，所述稳压芯片AMS1117-3.3V的第3引脚与两脚接插件Jl的第2引脚相机，且通过并联的非极性电容C621和极性电容C622接地；所述稳压芯片AMSl117-3.3V的第2引脚为电压转换电路(4)的+3.3V电压输出端，且通过并联的非极性电容C624和极性电容C623接地，所述稳压芯片AMSl 117-3.3V的第I引脚接地。
7.按照权利要求1所述的一种USB转并口电路模块，其特征在于:包括用于连接跳线帽的两脚插针J4，所述MiniUSB接口 J2的电源引脚通过两脚插针J4与+5V电源的+5V电压输出端相接。
【专利摘要】本实用新型公开了一种USB转并口电路模块，包括USB接口芯片CY7C68013、MiniUSB接口J2、25针并口接口J4和电压转换电路；USB接口芯片CY7C68013的第11引脚和第12引脚上接有晶振电路，USB接口芯片CY7C68013的第49引脚上接有复位电路，USB接口芯片CY7C68013的第22引脚和第23引脚上接有数据存储电路；MiniUSB接口J2的数据正引脚和数据负引脚分别与USB接口芯片CY7C68013的第16引脚和第15引脚相接。本实用新型电路结构简单，设计合理，接线方便，工作可靠性高，能够保证数据传输的实时性，实现成本低，实用性强，应用范围广，便于推广使用。
【IPC分类】G06F13-40
【公开号】CN204613936
【申请号】CN201520343237
【发明人】张龙妹
【申请人】西安科技大学
【公开日】2015年9月2日
【申请日】2015年5月25日