存储器烧录接口电路的制作方法

存储器烧录接口电路的制作方法
【技术领域】
[0001]本实用新型涉及数据存储领域，尤其涉及一种存储器的烧录接口电路。
【背景技术】
[0002]用于长久保持数据的非挥发性存储器在电子产品中有着广泛的应用。一次性可编程(One Time Programmable,OTP)存储器在应用中只允许进行一次编程。用户可以根据不同的需求对OTP存储器进行编程操作，然后不允许再次修改OTP存储器中的内容，从而提供了存储器编程的可操作性和灵活性以及数据安全性。OTP存储器广泛应用于存储安全信息、产品标识符、信息履历管理信息用的ID芯片以及用于程序存储的控制器芯片等领域，应用方式灵活，成本较低。
[0003]可以采用烧录器对OTP存储器进行编程操作。现有的烧录器通常包括单组烧录管脚，其中采用单组的时钟和数据，将数据直接写入OTP存储器，从而实现烧录。由于现有的烧录器的烧录管脚不能重新配置，因而难以兼容系统的多样性设计。由于烧录管脚仅仅对应于一个数据通道，因此在烧录过程中不能满足数据的保密性要求和抗干扰码要求。
[0004]为了提供多个数据通道，可以设置多组烧录管脚，并且对不同组的烧录管脚进行复用控制，从而实现多个OTP存储器的并行烧录。该方法可以共用位于复用模块上游的硬件资源(例如上位机、上游数据总线)，并且由于同时烧录多个OTP存储器可以提高烧录的效率。然而，多组烧录管脚的复用控制会使芯片管脚增加或者增加额外的控制并且使得烧录不可靠，也没法实现保密。
[0005]随着电子技术的发展，期望芯片的烧录管脚可以根据期望的方案灵活配置，从而实现烧录方法的可靠性以及保密性。
【实用新型内容】
[0006]有鉴于此，本实用新型提供了一种存储器烧录接口电路。
[0007]根据本实用新型的一方面，提供一种存储器烧录接口电路，采用至少一个烧录通道，每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器，包括:至少一个选择信号产生模块，分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号；烧录端口选择模块，从所述至少一个选择信号产生模块接收选择信号，并且根据选择信号将相应的烧录通道导通；以及烧录控制模块，从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列，并且产生烧录模式信号和烧录控制信号，其中所述至少一个选择信号产生模块包括干扰序列解码模块，所述干扰序列解码模块对干扰序列信号解码，以及将解码干扰序列和预存序列对比而产生选择信号。
[0008]优选地，所述烧录接口电路还包括管脚处理模块，所述管脚处理模块对输入的时钟信号进行滤波处理。
[0009]优选地，所述至少一个选择信号产生模块包括彼此不同的预存序列。
[0010]优选地，所述至少一个烧录通道分别包括用于传送时钟信号的时钟数据线、用于传送干扰序列信号的选择数据线、以及用于传送烧录模式序列和烧录数据序列的烧录数据线。
[0011 ] 优选地，所述选择数据线与所述烧录数据线为共用的数据线。
[0012]优选地，所述烧录数据线为多条，使得在选择一个数据通道时，可以经由相应的数据通道的多条烧录数据线同时写入多个存储器。
[0013]优选地，所述选择数据线与所述多条烧录数据线之一为共用数据线。
[0014]根据本实用新型的另一方面，提供一种存储器烧录方法，采用至少一个烧录通道，每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器，包括:根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号；根据选择信号将相应的烧录通道导通；根据时钟信号和烧录模式序列产生烧录模式信号；以及根据时钟信号和烧录数据序列产生烧录控制信号。
[0015]优选地，根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号包括:对干扰序列信号解码；以及将解码干扰序列和烧录通道的预存序列对比而产生选择信号。
[0016]优选地，在对干扰序列信号解码的步骤之前，还包括:对时钟信号进行滤波。
[0017]优选地，所述烧录通道的预存序列彼此不同。
[0018]优选地，在根据时钟信号和烧录数据序列产生烧录控制信号的步骤之后，还包括:将烧录控制信号经由多条烧录数据线同时写入多个存储器。
[0019]本实用新型提供了的存储器烧录接口电路，只需要对选定的一组烧录管脚输入一个序列即可将该组管脚选为烧录管脚，实现烧录方法的可靠性以及保密性。
【附图说明】
[0020]图1为根据本实用新型的OTP存储器烧录系统实施例的结构框图。
[0021]图2为图1中的烧录接口电路第一实施例的结构框图。
[0022]图3为图1中的烧录接口电路第二实施例的结构框图。
[0023]图4为根据本实用新型的OTP存储器烧录系统实施例的时钟信号PClk和数据信号I3Data的时序图。
[0024]图5为根据本实用新型的OTP存储器烧录系统执行串行烧录的实施例的时钟信号PClk和数据信号roata的时序图。
[0025]图6为根据本实用新型的OTP存储器烧录系统实施例的烧录方法流程图。
[0026]图7为图1中的烧录接口电路第三实施例的结构框图。
【具体实施方式】
[0027]现在参照显示了本实用新型的具体实施例的附图在下文中更全面地描述本实用新型的实施例。但是本实用新型并不仅仅限于这些实施例。在下文对本实用新型的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本实用新型。为了避免混淆本实用新型的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0028]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。可以理解的是，尽管这里的术语第一、第二等可用于表述不同的元件，但是这些元件并不受这些术语的限制。这些术语仅仅用于将一个元件与另一个元件区别开。例如，在不背离本实用新型的范围的情况下，第一元件可以被称为第二元件，而类似地，第二元件能被称为第一元件。这里使用的术语“和/或”包括一个或多个所列关联项的任意和所有组合。
[0029]在本申请的上下文中，术语“烧录通道”是指在烧录接口电路中提供的从上位机到OTP存储器的数据信号和时钟信号的路径。烧录接口电路可以包括一个或多个烧录通道。
[0030]图1为根据本实用新型的OTP存储器烧录系统实施例的结构框图。如图1所示，OTP存储器烧录系统包括:烧录接口电路10、与烧录接口电路10的输入端连接的上位机20和与烧录接口电路10的输出端连接的OTP存储器30。
[0031]上位机20是可操作执行指令集、执行指定任务的通用或专用处理器。上位机20控制烧录系统的运行，上位机20向烧录接口电路10发出时钟信号PClk和数据信号H)ata。数据信号H)ata包括三种类型的数据:干扰序列，烧录模式序列和烧录数据序列。在操作中，上位机20在不同的阶段分别向烧录接口电路10提供干扰序列、烧录模式序列和烧录数据序列。
[0032]OTP存储器30包含由一定数量的存储单元组成的存储阵列、行解码器、列解码器、存储器控制器等。每个存储单元能进行多次的读操作，但只能进行一次写操作。OTP存储器30从烧录接口电路10获得烧录使能信号和烧录控制信号。
[0033]烧录接口电路10从上位机20接收时钟信号PClk和数据信号TOata。烧录接口电路10根据数据信号roata中的干扰序列产生选择信号，以选择特定的烧录通道；根据 数据信号TOata中的烧录模式序列产生烧录使能信号选择烧录模式；通过解码数据信号I3Data中的烧录数据序列得到烧录控制信号。
[0034]图2为图1中的烧录接口电路10的第一实施例的结构框图。如图2所示，烧录接口电路10包括:烧录端口选择模块103、与烧录端口选择模块103的输入端相连的选择信号产生模块105、以及与烧录端口选择模块103输出端相连的烧录控制模块104。
[0035]选择信号产生模块105通过一组烧录管脚从上位机20接收时钟信号PClk和数据信号F1Datatl在一个实例中，选择信号产生模块105包括管脚处理模块101和干扰序列解码模块102。在另一个不例中，选择信号产生模块105可以仅包括干扰序列解码模块102。
[0036]管脚处理模块101对时钟信号PClk作滤波处理，典型时间为200ns至2us，主要起到减少信号的干扰码影响作用。然后管脚处理模块101将数据信号roata和经滤波处理的时钟信号PClk传送到干扰序列解码模块102。
[0037]干扰序列解码模块102接收数据信号I3Data和经过管脚处理模块101滤波处理过的时钟信号PClk。数据信号H)ata包含干扰序列，此干扰序列由设计者指定，以实现对于烧录管脚组的选择以及烧录过程的保密控制。输入的数据信号PData在输入时钟信号PClk的边沿由干扰序列解码模块102中的寄存器锁存，输入固定时钟周期后，干扰序列完整地锁存入干扰序列解码模块102中的寄存器。锁存的干扰序列与干扰序列解码模块102中预存的固定序列比对，产生一个选择信号。干扰序列解码模块102将选择信号发送给烧录端口选择模块103。
[0038]如果锁存的干扰序列与干扰序列解码模块102中预存的固定序列一致，选择信号有效(例如高电平)；如果锁存的干扰序列与干扰序列解码模块102中预存的固定序列不一致，选择信号无效(例如低电平)。
[0039]烧录端口选择模块103的输入端包括选择信号输入端、时钟信号输入端和数据信号输入端，分别从干扰序列解码模块102接收选择信号，从上位机20接收时钟信号PClk和数据信号H)ata。
[0040]如果选择信号有效，烧录端口选择模块103使得相应的时钟信号输入端和数据信号输入端与其输出端之间导通，从而导通一个烧录通道。在选择的烧录通道中，烧录端口选择模块103将从上位机20收到的时钟信号PClk和数据信号PData发送给烧录控制模块104。此后，该端口一直选为烧录端口，直到再次上电，再次输入干扰序列，再次选择烧录端
□ O
[0041]如果选择信号为否，烧录端口选择模块103使得相应的时钟信号输入端和数据信号输入端与其输出端之间断开，从而断开一个烧录通道，直到再次上电。可选地，烧录端口选择模块103可以向上位机20发送干扰序列错误信号。
[0042]烧录控制模块104从烧录选择模块103接收时钟信号PClk和数据信号TOata。在时钟信号PClk的上升沿，烧录控制模块104将数据信号PData锁存到烧录控制模块104中的寄存器中，输入固定时钟周期后，烧录模式序列完整地锁存入烧录控制模块104中的寄存器，烧录控制模块104将烧录模式序列通过烧录控制模块104中的译码电路译码得到烧录使能信号，根据烧录使能信号选择烧录模式。烧录控制模块104继续接收从烧录选择模块103发送来的时钟信号PClk和数据信号H)ata。在时钟信号PClk的上升沿，烧录控制模块104将数据信号TOata锁存到烧录控制模块104中的寄存器中，输入固定时钟周期后，烧录数据序列完整地锁存入烧录控制模块104中的寄存器。烧录控制模块104将烧录数据序列通过译码电路译码得到OTP存储器30的烧录控制信号，根据OTP存储器30的烧录控制信号，执行烧录操作。
[0043]图3为图1中的烧录接口电路10第二实施例的结构框图。在本实施例中，烧录接口电路10包括:烧录端口选择模块203、与烧录端口选择模块203的输入端相连的第一选择信号产生模块205和第二选择信号产生模块208、以及与烧录端口选择模块203输出端相连的烧录控制模块204。
[0044]第一选择信号产生模块205通过第一组烧录管脚从上位机20接收时钟信号PClk和数据信号H)ata，第二选择信号产生模块208通过第二组烧录管脚从上位机20接收时钟信号PClk和数据信号H)ata。在一个实例中，第一选择信号产生模块205包括第一管脚处理模块201和第一干扰序列解码模块202，第二选择信号产生模块208包括第二管脚处理模块206和第二干扰序列解码模块207 ο在另一个不例中，第一选择信号产生模块205可以仅包括干扰序列解码模块202，和/或第二选择信号产生模块208可以仅包括干扰序列解码模块 207。
[0045]第一选择信号产生模块205和第二选择信号产生模块208与第一实施例的烧录接口电路中的选择信号产生模块105的工作方式类似，根据从相应一组烧录管脚接收的时钟信号PClk和数据信号H)ata，分别产生相应的第一选择信号和第二选择信号。
[0046]烧录端口选择模块203的输入端包括第一选择信号输入端、第一时钟信号输入端、第一数据信号输入端、第二选择信号输入端、第二时钟信号输入端和第二数据信号输入端，分别从第一选择信号产生模块205接收第一选择信号，从上位机20接收第一时钟信号PClk和第一数据信号roata，以及从第二选择信号产生模块208接收第二选择信号，从上位机20接收第二时钟信号PClk和第二数据信号H)ata。
[0047]如果第一选择信号和第二选择信号之一有效，烧录端口选择模块203使得相应的时钟信号输入端和数据信号输入端与其输出端之间导通，从而导通一个烧录通道。在选择的烧录通道中，烧录端口选择模块203将从上位机20收到的时钟信号PClk和数据信号PData发送给烧录控制模块204。
[0048]在选择烧录通道之后，根据第二实施例的烧录接口电路选择烧录模式和执行烧录的方式与根据第一实施例的烧录接口电路相同。
[0049]图4为上位机20发出的时钟信号PClk和数据信号TOata的时序图。如图4所示，上位机20首先发出η个时钟周期的干扰序列，然后发出m个时钟周期的烧录模式序列，最后是P个时钟周期的烧录数据序列。干扰序列用于判断是否将某组烧录管脚选为烧录通道；烧录模式序列用于产生OTP存储器烧录的使能信号，对烧录方法进行选择；烧录数据序列由烧录控制模块104解码成烧录控制信号和烧录内容。其中所述的OTP存储器烧录的使能信号根据用户需求设置，可以是串行烧录，并行烧录等；所述的烧录控制信号包括烧录地址(ADDR)，写使能信号(Write Enable，WE)，片选信号(Chip Select，CS)，输入通道(DataInput,DI),输出通道(Data Output,DO)等OTP控制信号。其中m，n，p均为大于I的自然数。
[0050]图5为根据本实用新型的OTP存储器烧录系统实施例执行串行烧录时的时钟信号PClk和数据信号roata的时序图。上位机20首先发出η个时钟周期的干扰序列，选择烧录通道；然后发出m个时钟周期的烧录模式序列，选择烧录模式；然后是ο个时钟周期的第一 OTP存储器的烧录数据序列，经过烧录控制模块104解码之后产生第一 OTP存储器的控制信号，完成第一 OTP存储器的烧录操作；上位机20继续发出P个时钟周期的第二 OTP存储器的烧录数据序列，经过烧录控制模块104解码之后产生第二 OTP存储器的控制信号，完成第二 OTP存储器的烧录操作。
[0051]图6为 根据本实用新型的OTP存储器烧录系统实施例的烧录方法的流程图。如图6所示存储器烧录系统实施例的烧录方法包括:
[0052]在步骤SI，上位机20上电，芯片端口特性设置为输入特性。
[0053]在步骤S2，上位机20向烧录接口电路10发送时钟信号PClk和数据信号TOata，其中数据信号I3Data包含一串指定的干扰序列。
[0054]在步骤S3，烧录接口电路10中的管脚处理模块101对从上位机20接收的时钟信号PClk作滤波处理，典型时间200ns至2us，主要起到减少信号的干扰影响作用。
[0055]在步骤S4，干扰序列解码模块102在输入时钟PClk的边沿将数据信号I3Data中的干扰序列锁存在干扰序列解码模块102的寄存器中。
[0056]在步骤S5，干扰序列解码模块102对比锁存的干扰序列与干扰序列解码模块102中预存的固定序列，产生干扰序列对比选择信号并将干扰序列对比选择信号发送给烧录端口选择模块103。
[0057]在步骤S6，烧录端口选择模块103根据选择信号做出判断。如果选择信号为否，进入步骤S7 ;如果干扰序列对比选择信号有效，进入步骤S8。
[0058]在步骤S7，不将该烧录管脚组作为烧录端口，等待上位机20的再次上电。
[0059]在步骤S8，将该烧录管脚组作为烧录端口。直到上位机20再次上电，传送干扰序列之前，一直有效。
[0060]在步骤S9，上位机20继续输入时钟信号PClk和数据信号H)ata，此时数据信号PData由烧录模式序列构成。烧录控制模块104在输入时钟信号PClk的上升沿将输入数据信号TOata锁存在烧录控制模块104中的寄存器中。
[0061]在步骤S10，烧录控制模块104根据锁存的烧录模式序列得到OTP存储器烧录的烧录模式信号，并选择与之对应的烧录模式。
[0062]在步骤SI I，上位机20继续输入时钟信号PClk和数据信号TOata，此时数据信号PData由烧录数据序列构成。烧录控制模块104锁存烧录数据序列。
[0063]在步骤S12，烧录控制模块104将烧录数据序列译码产生烧录控制信号。
[0064]在步骤S13，烧录控制模块104依据烧录控制信号执行烧录操作。
[0065]图7为图1中烧录接口电路的第三实施例的结构框图。如图7所示，上位机20输出一个时钟信号PClk，一个干扰序列H)ata0，以及8个数据信号I3Datal至H)ata8。数据信号TOatal至H)ata8由烧录数据序列和烧录模式序列组成；干扰序列I3DataO包含干扰序列。所述的数据信号F1Datab-F1DataS中的烧录模式序列一致。
[0066]管脚处理模块101对时钟信号PClk进行滤波处理，然后将干扰序列TOataO和滤波处理过的时钟信号PClk发送给干扰序列解码模块102。
[0067]干扰序列解码模块102在时钟信号PClk的边沿锁存I3DataO在干扰序列解码模块102中的寄存器中，干扰序列解码模块102对比寄存器中的干扰序列与预存的序列，向烧录选择模块103发送选择信号。
[0068]烧录选择模块103根据选择信号，决定是否将该组管脚选为烧录通道。如果该组管脚选为烧录通道，烧录选择模块103将时钟信号PClk以及数据信号I3Datal至H)ata8发送到烧录控制模块104。
[0069]烧录控制模块104包含8个寄存器:寄存器I...寄存器8 ;8组译码电路:译码电路I…译码电路8，并通过8组输出管脚连接8个OTP存储器:第一 OTP存储器301...第八OTP存储器308。烧录控制模块104首先根据数据信号roatab-roataS中的烧录模式序列产生烧录模式信号。在时钟信号PClk的上升沿，烧录控制模块104将数据信号roatab-roataS锁存到对应的寄存器I...寄存器8，然后通过对应的译码电路得到8个OTP存储器烧录控制信号，通过8组管脚实现第一 OTP存储器301...第八OTP存储器308的烧录。
[0070]在一个优选的实施例中，烧录数据线F1DataS与选择数据线F1DataO可以共用，PDataO由干扰序列、烧录数据序列和烧录模式序列组成，从而节省一条烧录数据线。
[0071]本实用新型提供了一种存储器烧录接口电路，只需要对选定的一组烧录管脚输入一个序列即可将该组管脚选为烧录管脚，实现烧录方法的可靠性以及保密性。
[0072]以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域技术人员而言，本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种存储器烧录接口电路，采用至少一个烧录通道，每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器，其特征在于，所述存储器烧录接口电路包括: 至少一个选择信号产生模块，分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号； 烧录端口选择模块，从所述至少一个选择信号产生模块接收选择信号，并且根据选择信号将相应的烧录通道导通；以及 烧录控制模块，从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列，并且产生烧录模式信号和烧录控制信号， 其中所述至少一个选择信号产生模块包括干扰序列解码模块，所述干扰序列解码模块对干扰序列信号解码，以及将解码干扰序列和预存序列对比而产生选择信号， 所述至少一个烧录通道分别包括用于传送时钟信号的时钟数据线、用于传送干扰序列信号的选择数据线、以及用于传送烧录模式序列和烧录数据序列的烧录数据线。
2.根据权利要求1所述的存储器烧录接口电路，其中，所述烧录接口电路还包括管脚处理模块，所述管脚处理模块对输入的时钟信号进行滤波处理。
3.根据权利要求1或2所述的存储器烧录接口电路，其中，所述至少一个选择信号产生模块包括彼此不同的预存序列。
4.根据权利要求1或2所述所述的存储器烧录接口电路，其中所述选择数据线与所述烧录数据线为共用的数据线。
5.根据权利要求1或2所述的存储器烧录接口电路，其中所述烧录数据线为多条，使得在选择一个数据通道时，可以经由相应的数据通道的多条烧录数据线同时写入多个存储器。
6.根据权利要求1或2所述的存储器烧录接口电路，其中所述选择数据线与所述多条烧录数据线之一为共用数据线。
【专利摘要】本实用新型提供了一种存储器烧录接口电路。该存储器烧录接口电路采用至少一个烧录通道，包括：至少一个选择信号产生模块，分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号；烧录端口选择模块，从至少一个选择信号产生模块接收选择信号，并且根据选择信号将相应的烧录通道导通；以及烧录控制模块，从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列，并且产生烧录模式信号和烧录控制信号，其中至少一个选择信号产生模块包括干扰序列解码模块，干扰序列解码模块对干扰序列信号解码，以及将解码干扰序列和预存序列对比而产生选择信号。该存储器烧录接口电路实现烧录方法的可靠性以及保密性。
【IPC分类】G11C17-18
【公开号】CN204614456
【申请号】CN201420700438
【发明人】王承君, 陈国栋, 张豪威, 李猛
【申请人】杭州士兰微电子股份有限公司
【公开日】2015年9月2日
【申请日】2014年11月20日...