显示面板的制作方法

显示面板的制作方法
【技术领域】
[0001] 本发明设及一种显示面板，且特别是设及一种具有高穿透率的显示面板。
【背景技术】
[0002] 在显示器的发展上，随着光电技术与半导体制造技术的进步，具有高画质、空间利 用效率佳、低消耗功率、无福射等优越特性的液晶显示器已逐渐成为市场的主流。
[0003] 液晶显示器包括了背光模块W及液晶显示面板。在液晶显示面板的制造技术方 面，目前已提出一种聚合物稳定配向（PolymerSt油ilizedAlignment,PSA)的技术，此技 术是利用聚合物配向搭配具有多个分支狭缝的像素电极W形成多领域配向（multi-domain alignment)。在液晶材料中渗入适当浓度的可聚合分子（单体）（W下称液晶混合物）。接 着，对液晶混合物施予一电压。当施加电压使液晶分子排列稳定时，则使用紫外光照射的方 式让可聚合分子（单体）键结成聚合物层，W完成稳定配向制作工艺。
[0004] 现行聚合物稳定配向技术所使用的像素电极图案存在的问题是，当施加电压时， 液晶分子会向像素中屯、倾倒，W形成多区域配向。然而，不同区域的液晶分子在区域边界互 相推挤而形成十字暗纹，当十字暗纹的宽度过宽，会造成穿透率下降的问题。

【发明内容】

[0005] 本发明的目的在于提供一种显示面板，通过改变聚合物稳定配向模式中液晶分子 的倾倒方向，W缩减不同区域的液晶分子在区域边界互相推挤所造成的十字暗纹宽度，达 到提高穿透率的效果。
[0006] 为达上述目的，本发明的一种显示面板，包括多个像素单元。每一像素单元包括第 一基板、第二基板W及位于第一基板与第二基板之间的显示介质。第一基板包括第一次像 素W及邻接第一次像素设置的第二次像素。第一次像素包括第一主动元件W及与第一主动 元件电连接的第一像素电极，其中第一像素电极具有第一主狭缝W及与第一主狭缝连接在 一起的多个第一分支狭缝。第二次像素包括第二主动元件W及与第二主动元件电连接的第 二像素电极，其中第二像素电极具有第二主狭缝W及与第二主狭缝连接在一起的多个第二 分支狭缝。第一像素电极的边缘与第二像素电极的边缘之间具有最短距离。第二基板位于 第一基板的对向，其上包括对应第一像素电极设置的第一电极图案W及对应第二像素电极 设置的第二电极图案。第二电极图案与第一电极图案之间具有间隙宽度。连接部则位于第 一电极图案W及第二电极图案之间W将第一电极图案W及第二电极图案连接在一起。
[0007] 在本发明的一实施例中，第一像素电极的边缘与第二像素电极的边缘之间的最短 距离为水平方向最短距离W1，且第二电极图案与第一电极图案之间的间隙宽度为水平方向 间隙宽度L1。
[000引在本发明的一实施例中，第一像素电极的边缘与第二像素电极的边缘之间的水平 方向最短距离W1小于或等于第二电极图案与第一电极图案之间的水平方向间隙宽度L1。
[0009] 在本发明的一实施例中，第一像素电极的边缘与第二像素电极的边缘之间的最短 距离为垂直方向最短距离W2,且第二电极图案与第一电极图案之间的间隙宽度为垂直方向 间隙宽度L2。
[0010] 在本发明的一实施例中，第一像素电极的边缘与第二像素电极的边缘之间的垂直 方向最短距离W2小于或等于第二电极图案与第一电极图案之间的垂直方向间隙宽度L2。
[0011] 基于上述，在本发明所提出的显示面板中，第一像素电极具有第一主狭缝与多个 第一分支狭缝，第二像素电极具有第二主狭缝与多个第二分支狭缝。再者，第一像素电极的 边缘与第二像素电极的边缘之间的水平方向最短距离化小于或等于第二电极图案与第一 电极图案之间的水平方向间隙宽度L1 ;第一像素电极的边缘与第二像素电极的边缘之间 的垂直方向最短距离W2小于或等于第二电极图案与第一电极图案之间的垂直方向间隙宽 度L2。如此一来，对应次像素中屯、的液晶分子具有向外倾倒的趋势，且对应次像素边缘的液 晶分子也具有向外倾倒的趋势。像素内液晶分子整体向外倾倒可达到缩减十字暗纹宽度W 提高穿透率的效果。
[0012] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附 图作详细说明如下。
【附图说明】
[0013] 图1为本发明一实施例的显示面板的剖面示意图；
[0014] 图2A为本发明一实施例的像素阵列层的上视示意图；
[0015] 图2B为本发明一实施例的电极层的上视示意图；
[0016] 图3为图2A的像素阵列层与图2B的电极层重叠的示意图；
[0017] 图4A为图3剖面线A-A'施加电场后的剖面示意图；
[001引图4B为图3剖面线B-B'施加电场后的剖面示意图；
[0019] 图5A为本发明另一实施例的像素阵列层的上视示意图；
[0020] 图5B为本发明另一实施例的电极层的上视示意图；
[0021] 图6为图5A的像素阵列层与图5B的电极层重叠的示意图；
[0022] 图7A为本发明又一实施例的像素阵列层的上视示意图；
[0023] 图7B为本发明又一实施例的电极层的上视示意图；
[0024] 图8为图7A的像素阵列层与图7B的电极层重叠的示意图；
[0025] 图9为本发明再一实施例的电极层的上视示意图。
[0026] 符号说明
[0027] 100 ;显示面板
[002引 102 ;第一基板
[0029] 104 ;像素阵列层
[0030] 110;第二基板
[0031] 112;滤光层
[003引 114;电极层
[003引 120 ;显示介质
[0034] 130 ;像素单元
[0035] 212、222、232、242;主狭缝
[0036] 214、224、234、244 ;分支狭缝
[0037] 302、304、306、308 ;连接部
[003引 312、322、332、342 ;电极图案
[0039] 412、422、432、442 ;边缘狭缝
[0040] 502;液晶分子
[004UCH1、C肥、C册、CH4 ;通道层
[004引 D1、D2、D3、D4 ;漏极
[0043] DLUDL2;数据线
[0044]E;电场
[0045] G1、G2、G3、G4 ;栅极
[0046] P1、P2、P3、P4 ;次像素
[0047] 阳1、阳2、阳3、阳4 ;像素电极
[0048] S1、S2、S3、S4 ;源极
[0049] 化1、化2;扫描线
[0化0] T1、T2、T3、T4 ;主动元件
[0化1] W1 ;水平方向最短距离
[0052] W2 ;垂直方向最短距离
[0化3] L1;水平方向间隙宽度
[0054] L2;垂直方向间隙宽度
【具体实施方式】
[0055] 图1是根据本发明一实施例的显示面板的剖面示意图。请先参照图1，本实施例的 显示面板100包括第一基板102、第二基板110W及显示介质120。
[0化6] 第一基板102的材质可为玻璃、石英、有机聚合物或是金属等等。第一基板102上 包括设置有像素阵列层104。像素阵列层104中的详细组成结构将于后续段落说明。
[0化7]第二基板110是位于第一基板102的对向。第二基板110的材质可为玻璃、石英 或有机聚合物等等。第二基板110上包括设置有电极层114。电极层114为透明导电层，其 材质包括金属氧化物，例如是铜锡氧化物或者是铜锋氧化物。电极层114的图案设计将于 后续段落作详细说明。第二基板110上可还包括设置有滤光层112,其包括红、绿、藍色滤光 图案。
[0化引显示介质120位于第一基板102与第二基板110之间。显示介质120包括液晶分 子。由于本实施例的显示面板为使用PSA技术的显示面板，因此在显示介质120中除了液晶 分子之外，还包括单体化合物。换言之，在此显示面板尚未进行单体化合物的熟化程序时， 显示介质120中包含有液晶分子W及单体化合物。当此显示面板于进行单体化合物的熟化 程序时，单体化合物会进行聚合反应而于像素阵列层104W及电极层114的表面形成聚合 物薄膜。因此当此显示面板于进行单体化合物的熟化程序之后，此时显示介质120主要为 液晶分子。
[0059]图2A是根据本发明一实施例的像素阵列层的上视示意图。图2B是根据本发明一 实施例的电极层的上视示意图。图3是图2A的像素阵列层与图2B的电极层重叠的示意图。
[0060] 请参照图2A，像素阵列层104包括扫描线化1、数据线DLUDL2化及次像素P1、P2。 在本实施例中，扫描线SL1与数据线化1、DL2彼此不平行设置，且扫描线SL1与数据线化1、 DL2之间夹有绝缘层。换言之，扫描线SL1的延伸方向与数据线化1、DL2的延伸方向不平 行，较佳的是，扫描线SL1的延伸方向与数据线化1、DL2的延伸方向垂直。基于导电性的考 虑，扫描线SL1与数据线化1、DL2 -般是使用金属材料。然而，本发明不限于此，根据其他 实施例，扫描线SL1与数据线化1、DL2也可W使用其他导电材料。例如：合金、金属材料的 氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料）、或是金属材料与其 它导材料的堆叠层。
[0061] 次像素P1、P2分别具有主动元件T1、T2W及像素电极阳1、阳2。主动元件T1是 与扫描线化1W及数据线化1电连接，而主动元件T2是与扫描线化1W及数据线化2电连 接。在此，主动元件T1与T2例如是薄膜晶体管，其分别包括栅极G1与G2、通道层CH1与 C肥、源极S1与S2化及漏极D1与D2。栅极G1、G2与扫描线化1电连接。源极S1与数据 线DL1电连接，源极S2与数据线DL2电连接。通道层CH1、C肥位于栅极G1、G2的上方并且 位于源极S1、S2与漏极D1、D2的下方。本实施例的主动元件T1、T2是W底部栅极型薄膜 晶体管为例来说明，但本发明不限于此。在其他的实施例中，主动元件T1、T2也可W是顶部 栅极型薄膜晶体管。
[006引像素电极阳1、PE2分别与主动元件T1、T2电连接。在本实施例中，像素电极PE1、PE2是分别与主动元件T1、T2的漏极D1、D2电连接。更详细而言，在像素电极阳1、PE2与主 动元件T1、T2的漏极D1、D2两者重叠之处更分别设置有接触窗C1、C2,W使像素电极PE1、 PE2与漏极D1、D2电连接。另外，在图2A中，像素电极阳1、PE2与扫描线化1W及数据线 DLUDL2之间未重叠，但本发明不限于此。亦即，像素电极阳1、PE2也可与扫描线SL1化及 数据线化1、DL2重叠设置。
[0063] 值得注意的是，像素电极PE1具有主狭缝212W及与主狭缝212连接在一起的多 个分支狭缝214。此外，像素电极阳2也具有主狭缝222W及与主狭缝222连接在一起的多 个分支狭缝224。主狭缝212、222W及分支狭缝214、224为不具有导电材料的空隙区域。 如图2A所示，主狭缝212、222都为十字形狭缝，而分支狭缝214、224分别自主狭缝212、222 往四个方向延伸，且分支狭缝214、224与主狭缝212、222之间的夹角0 1、0 2不等于0度 或90度。
[0064] 请参照图2B，电极层114包括多个电极图案312、322。在本实施例中，电极图案 312、322都为块状电极。特别是，电极图案312是对应像素电极PE1设置，且电极图案322 是对应像素电极PE2设置。此外，在本实施例中，电极层114还包括连接部302。如图2B所 示，连接部302位于电极图案312与电极图案322之间W将电极图案312与电极图案322 连接在一起。
[0065] 图3主要是用W说明像素电极阳1、阳2与电极图案312、322之间的重叠情形，为 了清楚表示，故省略绘示扫描线、数据线、主动元件等元件。请参照图3,由于电极图案312、 322是分别对应像素电极阳1、PE2配置，因此，像素电极阳1、PE2与电极图案312、322重叠 设置。另外，位于电极图案312、322之间的连接部302未与像素电极PEUPE2重叠。在本 实施例中，图2A、图2BW及图3所绘示的是图1的显示面板100中的一个像素单元130。一 般来说，显示面板100是由多个像素单元130重复排列而构成。
[0066] 更详细来说，请参照图2A，像素电极PEI的边缘与像素电极PE2的边缘之间具有水 平方向最短距离化。具体而言，像素电极PE1的边缘与像素电极PE2的边缘之间具有相等 的水平方向间隙，且所述水平方向等距间隙等于W1。另外，请参照图2B，电极图案312与电 极图案322之间具有水平方向间隙宽度L1。更具体而言，电极图案312与电极图案322之 间具有相等的水平方向间隙，且所述水平方向等距间隙等于L1。值得注意的是，依据本发明 的一实施例，像素电极PE1的边缘与像素电极PE2的边缘之间的水平方向最短距离化小于 或是等于电极图案312与电极图案322之间的水平方向间隙宽度L1。
[0067] 图4A是绘示图3剖面线A-A'施加电场后的剖面示意图。图4B是绘示图3剖面 线B-B'施加电场后的剖面示意图。图4A为对应次像素的中央部位（剖面线A-A')之处。 图4B为（剖面线B-B')对应电极图案312与像素电极PE1的边缘W及电极图案322与像 素电极PE2的边缘之间的位置。
[0068] 请参照图4A，位于电极图案312与像素电极PE1之间的显示介质120包括液晶分 子502,且当于电极图案312与像素电极PE1之间形成电场E时，显示介质120的液晶分子 502具有自次像素中屯、向外倾倒的趋势。由于液晶分子502会从次像素中屯、向外倾倒，如此 可W降低次像素的十字暗纹的宽度，W增加显示面板的穿透度。
[0069] 此外，请参照图4B，电极图案312与电极图案322之间具有水平方向间隙宽度L1， 且像素电极图案PE1与像素电极图案PE2之间具有水平方向最短距离W1，且水平方向最短 距离化小于水平方向间隙宽度L1。当于电极图案312与像素电极阳1之间形成电场E时， 液晶分子502往子像素的边缘外侧倾倒。由于位于字像素边缘的液晶分子502也会往子像 素的外侧倾倒，因此可W降低字像素边缘的暗纹宽度，W增加显示面板的穿透度。
[0070] 值得一提的是，上述图4AW及图4B的实施例是W水平方向最短距离化小于水平 方向间隙宽度L1为例来说明，但本发明不限于此。根据其他实施例，上述的水平方向最短 距离化也可W等于水平方向间隙宽度L1。无论电极图案312与电极图案322之间具有水 平方向间隙宽度L1大于像素电极图案PE1与像素电极图案PE2之间具有水平方向最短距 离W1，或是电极图案312与电极图案322之间具有水平方向间隙宽度L1等于像素电极图案 阳1与像素电极图案阳2之间具有水平方向最短距离W1，都可W达到降低次像素的十字暗 纹宽度W及边缘暗纹宽度W增加显示面板穿透度的目的。
[0071] 图5A是根据本发明另一实施例的像素阵列层的上视示意图。图5B是根据本发明 另一实施例的电极层的上视示意图。图6是图5A的像素阵列层与图5B的电极层重叠的示 意图。图5A、图5B化及图6所示的实施例相似于图2A、图2B化及图3所示的实施例，相同 元件W相同标号表示且在此不予寶述。图5A、图5BW及图6所示的实施例与图2A、图2B W及图3所示的实施例不同之处在于，像素单元包括位于像素阵列层104的扫描线SL1与 化2、数据线化1、次像素P1、P3化及位于电极层114的电极图案312、332化及连接部304。
[0072] 如图5A 所示，次像素P3具有主动元件T3W及像素电极阳3。主动元件T3是与扫 描线SL2W及数据线DL1电连接。在此，主动元件T3例如是薄膜晶体管，其包括栅极G3、通 道层C册、源极S3W及漏极D3。栅极G3与扫描线化2电连接。源极S3与数据线化1电连 接。通道层C册位于栅极G3的上方并且位于源极S3与漏极D3的下方。本实施例的主动 元件T3是W底部栅极型薄膜晶体管为例来说明，但本发明不限于此。在其他的实施例中， 主动元件T3也可W是顶部栅极型薄膜晶体管。
[0073] 请参照图5A，像素电极PE3与主动元件T3电连接。在本实施例中，像素电极PE3 是与主动元件T3的漏极D3电连接。更详细而言，在像素电极阳3与主动元件T3的漏极D3 两者重叠之处更分别设置有接触窗C3,W使像素电极PE3与漏极D3电连接。另外，在图5A 中，像素电极PE3与扫描线化2W及数据线DL1之间未重叠，但本发明不限于此，亦即像素 电极阳3也可与扫描线化2W及数据线DL1重叠。像素电极阳3具有主狭缝232W及与主 狭缝232连接在一起的多个分支狭缝234。需说明的是，主狭缝232W及分支狭缝234为不 具有导电材料的空隙区域。如图5A所示，主狭缝232为十字形狭缝，而分支狭缝234自主 狭缝232往四个方向延伸，且分支狭缝234与主狭缝232之间的夹角0 3不等于0度或90 度。
[0074] 请参照图5B，电极层114的电极图案312、332都为块状电极，其中电极图案312是 对应像素电极阳1设置，且电极图案332是对应像素电极阳3设置。此外，在本实施例中， 电极层114还包括连接部304,连接部304位于电极图案312与电极图案332之间W将电极 图案312与电极图案332连接在一起。
[007引图6主要是用W说明像素电极阳1、阳3与电极图案312、332之间的重叠情形，其 中为求清楚表示，故省略绘示扫描线SL1与化2、数据线化1、主动元件T1与T3W及介于像 素阵列层104与电极层114之间的显示介质120。请参照图6,由于电极图案312、332是分 别对应像素电极阳1、PE3配置，因此像素电极阳1、PE3与电极图案312、332重叠。另外，连 接部304未与像素电极PEUPE3重叠。在本实施例中，图5A、图5BW及图6所绘示的是图 1的显示面板100中的一个像素单元130。一般来说，显示面板100是由多个像素单元130 重复排列而构成。
[0076] 更详细而言，如图5A所示，像素电极PE1的边缘与像素电极PE3的边缘之间具有 垂直方向最短距离W2。具体而言，像素电极PE1的边缘与像素电极PE3的边缘之间具有相 等的垂直方向间隙，且所述垂直方向等距间隙等于W2。另外，如图5B所示，电极图案312与 电极图案332之间具有垂直方向间隙宽度L2。更具体而言，电极图案312与电极图案332 之间具有相等的垂直方向间隙，且所述垂直方向等距间隙等于L2。值得注意的是，依据本发 明的一实施例，像素电极PE1的边缘与像素电极PE3的边缘之间的垂直方向最短距离W2小 于或是等于电极图案312与电极图案332之间的垂直方向间隙宽度L2。
[0077] 图7A是根据本发明另一实施例的像素阵列层的上视示意图。图7B是根据本发明 另一实施例的电极层的上视示意图。图8是图7A的像素阵列层与图7B的电极层重叠的示 意图。图7A、图7B化及图8所示的实施例相似于图2A、图2B化及图3所示的实施例，相同 元件W相同标号表示且在此不予寶述。图7A、图7BW及图8所示的实施例与图2A、图2B W及图3所示的实施例不同之处在于，像素单元包括位于像素阵列层104的扫描线SL1与 化2、数据线DL1与化2、次像素P1、P2、P3、P4W及位于电极层114的电极图案312、322、 332、342W及连接部 302、304、306、308。
[007引请参照图7A，次像素P4具有主动元件T4W及像素电极阳4。主动元件T4是与扫 描线SL2W及数据线DL2电连接。在此，主动元件T4例如是薄膜晶体管，其包括栅极G4、通 道层CH4、源极S4W及漏极D4。栅极G4与扫描线化2电连接。源极S4与数据线化2电连 接。通道层CH4位于栅极G4的上方并且位于源极S4与漏极D4的下方。本实施例的主动 元件T4是W底部栅极型薄膜晶体管为例来说明，但本发明不限于此。在其他的实施例中， 主动元件T4也可W是顶部栅极型薄膜晶体管。
[0079] 请参照图7A，像素电极阳4与主动元件T4电连接。在本实施例中，像素电极PE4 是与主动元件T4的漏极D4电连接。更详细而言，在像素电极PE4与主动元件T4的漏极D4 两者重叠之处更分别设置有接触窗C4,W使像素电极PE4与漏极D4电连接。另外，像素电 极阳4与扫描线化2W及数据线DL2之间未重叠，但本发明不限于此，亦即像素电极阳4也 可与扫描线化2W及数据线DL2重叠。此外，像素电极阳4具有主狭缝242W及与主狭缝 242连接在一起的多个分支狭缝244。需说明的是，主狭缝242W及分支狭缝244为不具有 导电材料的空隙区域。如图7A所示，主狭缝242为十字形狭缝，而分支狭缝244自主狭缝 242往四个方向延伸，且分支狭缝244与主狭缝242之间的夹角0 4不等于0度或90度。
[0080] 请参照图7B，电极层114的电极图案312、322、332与342都为块状电极。电极图 案312是对应像素电极PE1设置，电极图案322是对应像素电极PE2设置，电极图案332是 对应像素电极阳3设置，电极图案342是对应像素电极阳4设置。此外，在本实施例中，除 了连接部302、304之外，电极层114还包括连接部306、308。如图5B所示，连接部306位 于电极图案332与电极图案342之间W将电极图案332与电极图案342连接在一起，连接 部308位于电极图案322与电极图案342之间W将电极图案322与电极图案342连接在一 起。
[0081] 图8是图7A的像素阵列层与图7B的电极层重叠的示意图。图8主要是用W说明 像素电极阳1、阳2、阳3、PE4与电极图案312、322、332、342之间的重叠情形，其中为求清楚 表示，故省略绘示扫描线SL1与化2、数据线DL1与化2、主动元件T1、T2、T3、T4W及介于 像素阵列层104与电极层114之间的显示介质120。请参照图8,由于电极图案312、322、 332、342是分别对应像素电极阳1、阳2、阳3、PE4配置，因此，像素电极阳1、阳2、阳3、PE4与 部分电极图案312、322、332、342重叠。另外，连接部302、304、306、308未与像素电极阳1、 阳2、阳3、阳4重叠。在本实施例中，图7A、图7BW及图8所绘示的是图1的显示面板100 中的一个像素单元130。一般来说，显示面板100是由多个像素单元130重复排列而构成。
[0082] 更详细而言，请参照图7A，像素电极PE1的边缘与像素电极PE2的边缘之间具有水 平方向最短距离化。像素电极阳1的边缘与像素电极阳3的边缘之间具有垂直方向最短距 离W2。请参照图7B，电极图案312与电极图案322之间具有水平方向间隙宽度L1。电极图 案312与电极图案332之间具有垂直方向间隙宽度L2。上述的水平方向最短距离化小于 或是等于上述的水平方向间隙宽度L1，垂直方向最短距离W2小于或是等于上述的垂直方 向间隙宽度L2。
[0083] 在上述的各实施例中，电极层114的电极图案的边缘都为直线轮廓，但本发明不 限于此。根据其他实施例，电极层114的各电极图案的边缘也可W包含边缘狭缝，如下说 明。
[0084] 请参照图9,图9的电极层与上述图7B的电极层不同之处在于，电极图案312的边 缘具有多个边缘狭缝412,电极图案322的边缘具有多个边缘狭缝422,电极图案332的边 缘具有多个边缘狭缝432,且电极图案342的边缘具有多个边缘狭缝442。在本实施例中， 边缘狭缝412、422、432、442 的延伸方向分别与像素电极中的分支狭缝（如图7A所示分支 狭缝214、224、234、244)的延伸方向平行。亦即，边缘狭缝412的延伸方向与分支狭缝214 的延伸方向平行，边缘狭缝422的延伸方向与分支狭缝224的延伸方向平行，边缘狭缝432 的延伸方向与分支狭缝234的延伸方向平行，边缘狭缝442的延伸方向与分支狭缝244的 延伸方向平行。
[00化]实验例
[0086] 表1列出不同显示面板的穿透率与其穿透率的增加率，其中比较例的显示面板中 的像素单元为传统聚合物稳定配向技术的像素单元。实例1至实例2的显示面板中的像素 单元如图7A、图7BW及图8所示在实例1的显示面板的像素单元中，水平方向最短距离化 小于水平方向间隙宽度L1。在实例2的显示面板的像素单元中，最短距离化等于间隙宽度 L1。实例3的显示面板中的像素单元如图7A化及图9所示，亦即电极图案为边缘具有多个 边缘狭缝的块状电极，且最短距离化等于间隙宽度L1。必须说明的是，在实例1、实例2与 实例3中，水平方向最短距离化等于垂直方向最短距离W2,且水平方向间隙宽度L1等于垂 直方向间隙宽度L2，但本发明并不W此为限。
[0087]表1 [008引
[0089] 从上方表1可得知，比较例的显示面板的穿透率为26. 08%。相较之下，实例1 的显示面板的穿透率为28. 99%，穿透率增加了 11. 16%。实例2的显示面板的穿透率为 30. 27%，穿透率增加了 16. 07%。实例3的显示面板的穿透率为31. 09%，穿透率增加了 19. 21%。此外，当水平方向最短距离化等于水平方向间隙宽度L1时，穿透率比水平方向 最短距离化小于水平方向间隙宽度L1时更高。再者，当电极图案为边缘具有多个边缘狭 缝的块状电极，则能够更进一步改善显示面板的穿透率。
[0090] 基于上述，在本发明所提出的显示面板中，第一像素电极具有第一主狭缝与多个 第一分支狭缝，第二像素电极具有第二主狭缝与多个第二分支狭缝。再者，第一像素电极的 边缘与第二像素电极的边缘之间的水平方向最短距离化小于或等于第二电极图案与第一 电极图案之间的水平方向间隙宽度L1 ;第一像素电极的边缘与第二像素电极的边缘之间 的垂直方向最短距离W2小于或等于第二电极图案与第一电极图案之间的垂直方向间隙宽 度L2。如此一来，对应次像素中屯、的液晶分子具有向外倾倒的趋势，且对应次像素边缘的液 晶分子亦具有向外倾倒的趋势，因此，像素内液晶分子整体向外倾倒可达到缩减十字暗纹 宽度W提高显示面板的穿透率。
[0091] 虽然结合W上实施例公开了本发明，然而其并非用W限定本发明，任何所属技术 领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发 明的保护范围应当W附上的权利要求所界定的为准。
【主权项】
1. 一种显示面板，包括多个像素单元，每一像素单元包括： 第一基板，该第一基板包括： 第一次像素，包括第一主动元件以及与该第一主动元件电连接的第一像素电极，其中 该第一像素电极具有第一主狭缝以及与该第一主狭缝连接在一起的多个第一分支狭缝； 第二次像素，邻接该第一次像素设置，该第二次像素包括第二主动元件以及与该第二 主动元件电连接的第二像素电极，其中该第二像素电极具有第二主狭缝以及与该第二主狭 缝连接在一起的多个第二分支狭缝，且该第一像素电极的边缘与该第二像素电极的边缘之 间具有一最短距离； 第二基板，位于该第一基板的对向，该第二基板上包括： 第一电极图案，对应该第一像素电极设置； 第二电极图案，对应该第二像素电极设置，其中该第二电极图案与该第一电极图案之 间具有一间隙宽度； 连接部，位于该第一电极图案以及该第二电极图案之间以将该第一电极图案以及该第 二电极图案连接在一起；以及 显示介质，位于该第一基板与该第二基板之间。2. 如权利要求1所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该最短距离为一水平方向最短距离W1，且该第二电极图案与该第一电极图案之间 的该间隙宽度为一水平方向间隙宽度L1。3. 如权利要求2所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该水平方向最短距离Wl小于该第二电极图案与该第一电极图案之间的该水平方 向间隙宽度Ll。4. 如权利要求2所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该水平方向最短距离Wl等于该第二电极图案与该第一电极图案之间的该水平方 向间隙宽度Ll。5. 如权利要求1所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该最短距离为一垂直方向最短距离W2,且该第二电极图案与该第一电极图案之间 的该间隙宽度为一垂直方向间隙宽度L2。6. 如权利要求5所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该垂直方向最短距离W2小于该第二电极图案与该第一电极图案之间的该垂直方 向间隙宽度L2。7. 如权利要求5所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的边 缘之间的该垂直方向最短距离W2等于该第二电极图案与该第一电极图案之间的该垂直方 向间隙宽度L2。8. 如权利要求1所述的显示面板，其中该第一像素电极的该第一主狭缝为十字形狭 缝，且该第一像素电极的该些第一分支狭缝自该第一主狭缝往四个方向延伸。9. 如权利要求8所述的显示面板，其中该些第一分支狭缝与该第一主狭缝之间的夹角 不等于〇度或90度。10. 如权利要求8所述的显示面板，其中该第一电极图案为一块状电极，且该块状电极 的边缘具有多个边缘狭缝。11. 如权利要求10所述的显示面板，其中该些边缘狭缝的延伸方向与该些第一分支狭 缝的延伸方向平行。12. 如权利要求1所述的显示面板，其中该第二像素电极的该第二主狭缝为十字形狭 缝，且该第二像素电极的该些第二分支狭缝自该第二主狭缝往四个方向延伸。13. 如权利要求12所述的显示面板，其中该些第二分支狭缝与该第二主狭缝之间的夹 角不等于〇度或90度。14. 如权利要求12所述的显示面板，其中该第二电极图案为一块状电极，且该块状电 极的边缘具有多个边缘狭缝。15. 如权利要求14所述的显示面板，其中该些边缘狭缝的延伸方向与该些第二分支狭 缝的延伸方向平行。16. 如权利要求1所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的 边缘之间具有一水平方向等距间隙，且该水平方向等距间隙等于W1。17. 如权利要求1所述的显示面板，其中该第一像素电极的边缘与该第二像素电极的 边缘之间具有一垂直方向等距间隙，且该垂直方向等距间隙等于W2。18. 如权利要求1所述的显示面板，其中该第二电极图案与该第一电极图案之间有一 水平方向等距间隙，且该水平方向等距间隙等于Ll。19. 如权利要求1所述的显示面板，其中该第二电极图案与该第一电极图案之间有一 垂直方向等距间隙，且该垂直方向等距间隙等于L2。
【专利摘要】本发明公开一种显示面板，包括多个像素单元。每一像素单元包括第一基板、第二基板，以及位于两者之间的显示介质。第一基板包括第一次像素与邻接第一次像素设置的第二次像素。第一次像素包括第一主动元件以及与第一主动元件电连接的第一像素电极，其中第一像素电极具有第一主狭缝以及与第一主狭缝连接在一起的多个第一分支狭缝。第二次像素包括第二主动元件以及与第二主动元件电连接的第二像素电极，其中第二像素电极具有第二主狭缝以及与第二主狭缝连接在一起的多个第二分支狭缝。第二基板上包括分别对应第一像素电极与第二像素电极设置的第一电极图案与第二电极图案，以及位于第一电极图案以及第二电极图案之间以将两者连接在一起的连接部。
【IPC分类】G02F1/1343
【公开号】CN104880867
【申请号】CN201510291872
【发明人】赖呈暐, 陈卓彦, 丁天伦
【申请人】友达光电股份有限公司
【公开日】2015年9月2日
【申请日】2015年6月1日