一种阵列基板及其制作方法、测试方法

一种阵列基板及其制作方法、测试方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、测试方法。
【背景技术】
[0002]液晶显示装置因具有功耗低、无辐射等优点，现已占据了平面显示领域的主导地位。液晶显示装置通常包括液晶面板，液晶面板由阵列基板、彩膜基板以及夹持在两者之间的液晶层组成。
[0003]在液晶显示装置的开发技术反馈、产品评价分析等情况下，经常需要对装配完毕的阵列基板中显示区域内的待测元件进行测试。因此，现有的阵列基板中通常在外围区域预设信号测试走线，信号测试走线的一端与显示区域内的待测元件电连接，另一端设有测试电极，在需要对待测元件进行测试时，将测试电极与检测设备电连接，即可通过检测设备对显示区域内的待测元件进行测试。
[0004]然而，为了能够在不破坏阵列基板的前提下将检测设备连接至测试电极，信号测试走线上的测试电极需暴露在阵列基板外，而信号测试走线又与显示区域内的待测元件电连接。因此，在现有的阵列基板中，信号测试走线极易将阵列基板外的静电引入显示区域内，对显示区域内的待测元件及其他元件造成危害。

【发明内容】

[0005]本发明的目的在于提供一种阵列基板及其制作方法、测试方法，用于避免信号测试走线将阵列基板外的静电引入显示区域内，从而避免对显示区域内的待测元件及其他元件造成危害。
[0006]为了实现上述目的，本发明提供如下技术方案:
[0007]第一方面，本发明提供了一种阵列基板，包括显示区域和外围区域，在所述显示区域设有待测元件，在所述外围区域设有信号测试走线，所述信号测试走线包括异层设置且相互绝缘的本体部和检测部；其中，
[0008]所述本体部的一端与所述待测元件电连接、另一端设有位于所述外围区域内的第一焊盘；所述检测部的一端设有第二焊盘、另一端设有暴露在所述外围区域外的测试电极；在同一所述信号测试走线中，所述第一焊盘与所述第二焊盘在同一平面上的投影具有交叠区域。
[0009]本发明提供的阵列基板中，信号测试走线包括异层设置且相互绝缘的本体部和检测部，其中，与待测元件直接电连接的本体部埋设在阵列基板中外围区域内，该本体部与外界绝缘，以防止静电从外界进入显示区域内，而检测部与阵列基板中显示区域内的元件绝缘，即使外界的静电通过检测部上的测试电极进入检测部，也能够避免该静电继续传导至显示区域内的元件，从而避免对显示区域内的元件造成危害。在需要对显示区域内的元件进行测试时，将用于测试待该测元件的信号测试走线中的本体部上的第一焊盘和检测部上的第二焊盘熔接，使得该信号测试走线导通，此时只需将检测设备连接至该信号测试走线中检测部上的测试电极，即可通过该信号测试走线对待测元件进行测试。因此，与现有技术中信号测试走线上的测试电极长期暴露在阵列基板外相比，在本发明提供的阵列基板中，信号测试走线中与待测元件直接电连接的本体部埋设在外围区域内，从而避免信号测试走线将静电引入显示区域内，进而避免对显示区域内的待测元件及其他元件造成危害。
[0010]第二方面，本发明还提供了一种上述技术方案所提供的阵列基板的制作方法，所述阵列基板包括显示区域和外围区域，在所述显示区域设有待测元件，在所述外围区域设有信号测试走线，所述信号测试走线包括本体部和检测部；所述阵列基板的制作方法包括:
[0011]在所述外围区域形成所述信号测试走线的所述本体部，所述本体部的一端与所述待测元件电连接，另一端设有位于所述外围区域内的第一焊盘；
[0012]在所述本体部的异层形成所述信号测试走线的所述检测部，所述本体部与所述检测部相互绝缘，所述检测部的一端设有第二焊盘，另一端设有暴露在所述外围区域外的测试电极；其中，在同一信号测试走线中，所述第一焊盘与所述第二焊盘在同一平面上的投影具有交叠区域。
[0013]相对于现有技术，本发明提供的阵列基板的制作方法具有的优势与上述阵列基板相对于现有技术所具有的优势相同，在此不再赘述。
[0014]第三方面，本发明还提供了一种上述技术方案所提供的阵列基板的测试方法，所述阵列基板的测试方法包括:
[0015]将用于测试待测元件的信号测试走线中的本体部上的第一焊盘和检测部上的第二焊盘熔接；
[0016]将检测设备连接至所述信号测试走线的检测部上的测试电极，通过所述检测设备对所述待测元件进行测试。
[0017]相对于现有技术，本发明提供的阵列基板的测试方法具有的优势与上述阵列基板相对于现有技术所具有的优势相同，在此不再赘述。
【附图说明】
[0018]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0019]图1为本发明实施例提供的阵列基板的示意图；
[0020]图2为图1中信号测试走线中本体部210和检测部220连接部分的放大图；
[0021]图3为本发明实施例提供的阵列基板的制作方法的流程图；
[0022]图4为本发明实施例提供的阵列基板的测试方法的流程图。
[0023]附图标记:
[0024]100-显示区域，101-栅线，
[0025]102-数据线，103-像素电极，
[0026]200-外围区域，210-信号测试走线的本体部，
[0027]211-第一焊盘，220-信号测试走线的检测部，
[0028]221-第二焊盘，222-测试电极。
【具体实施方式】
[0029]为了进一步说明本发明提供的阵列基板及其制作方法、测试方法，下面结合说明书附图进行详细描述。
[0030]请参阅图1和图2，本发明实施例提供了一种阵列基板，包括显示区域100和外围区域200，在显示区域100设有待测元件，在外围区域200设有多条信号测试走线，信号测试走线包括异层设置且相互绝缘的本体部210和检测部220 ;其中，本体部210的一端与待测元件电连接、另一端设有位于外围区域200内的第一焊盘211 ;检测部220的一端设有第二焊盘221、另一端设有暴露在外围区域200外的测试电极222;在同一信号测试走线中，第一焊盘211与第二焊盘221在同一平面上的投影具有交叠区域。
[0031]具体实施时，阵列基板包括衬底基板、以及在衬底基板上层叠设置的多个功能层，根据阵列基板的生产要求，显示区域100和外围区域200的功能层设置可相同也可不同，并且，在阵列基板中设有大量元件，这些元件位于显示区域100和外围区域200内的各功能层中，这些元件包括:位于显示区域100内的待测元件，位于外围区域200中的信号测试走线，以及除待测元件以及信号测试走线之外、位于显示区域100或外围区域200中的其他元件。通过上述设置，在信号测试走线中，与待测元件直接电连接的本体部210埋设在阵列基板中外围区域200内，该本体部210与外界绝缘，从而能够防止外界的静电传导至该本体部210，因而既不会对与该本体部210直接电连接的待测元件造成危害，也不会对上述位于显示区域100或外围区域200中的其他元件造成危害；而检测部220与本体部210异层设置且相互绝缘，即使阵列基板外的静电通过该检测部220上的测试电极222传导至检测部220，异层设置的检测部220也能够避免该静电继续传导至显示区域100内的待测元件、或继续传导至上述位于显示区域100或外围区域200中的其他元件，从而避免该静电对这些元件造成危害。
[0032]而在对本发明实施例提供的阵列基板进行测试时，在确认待测元件所对应的信号测试走线后，只需通过激光焊接等手段，使该信号测试走线中本体部210上的第一焊盘211和检测部220上的第二焊盘221熔接，也即使该信号测试走线导通，然后将检测设备连接至该信号测试走线中检测部220上的测试电极222，即可通过检测设备对该待测元件进行测试。因此，与现有技术中信号测试走线上的测试电极222暴露在阵列基板外相比 ，本发明的信号测试走线中本体部210埋设在阵列基板中外围区域200内，从而避免信号测试走线将静电引入显示区域100内，进而避免对待测元件或其他元件造成危害。
[0033]需要说明的是，本发明实施例所提供的阵列基板尤其适用于应用低温多晶硅LTPS技术的液晶显示装置，这是由于，与非晶硅技术的液晶显示装置相比，静电对应用低温多晶硅LTPS技术的液晶显示装置中阵列基板中的元件(如由低温多晶硅LTPS制作的有源层等)造成的危害更为严重，更容易使阵列基板中的元件被破坏，进而导致液晶显示装置发生故障。因此，应用将本发明实施例与低温多晶硅LTPS技术结合所制造的阵列基板，能够显著提高应用低温多晶硅LTPS技术的液晶显示装置的合格率以及使用寿命。
[0034]具体地，通常情况下，显示区域100由衬底基板中心区域上的各个功能层组成，具体地，显示区域100包括依次层叠设置的栅金属层、栅绝缘层、有源层、源漏金属层、钝化层以及像素电极层，其中，栅金属层、源漏金属层为金属功能层，栅绝缘层、钝化层为绝缘功能层，(像素电极层通常为氧化铟锡材料，其虽然能够导电，但电阻较大，因此不归类于上述金属功能层或绝缘功能层)，在本发明实施例中，使信号测试走线的本体部210与栅金属层同层设置，检测部220与源漏金属层同层设置。
[0035]通过上述设置方式，能够在形成栅金属层的同时在同层形成信号测试走线的本体部210，在形成源漏金属层的同时在同层形成信号测试走线的检测部220，从而无需为形成信号测试走线而另外进行构图工艺，使得阵列基板的制造工艺得到简化。此外，同一信号测试走线的本体部210和检测部220中间存在一层栅绝缘层，从而既能够使本体部210和检测部220之间的良好地绝缘，又能够避免本体部210和检测部220之间的存在过多的功能层，使得在阵列基板的测试过程中，第一焊盘211和第二焊盘221的电连接更为简便，因此，本发明实施例能够在保证阵列基板的对其内部元件的静电保护能力的前提下，提高阵列基板的测试的便利性。
[0036]由于在阵列基板上的各个功能层中，栅金属层的导电性最好，因此，在本发明实施例中，将本体部210设置在接近阵列基板最底层的栅金属层中，使得本体部210的电阻最小，进而避免本体部210的电阻对待测元件的测试结果造成影响。可以理解的是，本发明实施例并不限于这种设置方式，例如，本体部210也可与待测元件同层设置，以便本体部210与待测元件进行电连接，本领域技术人员可根据阵列基板上的实际布线情况，设置信号测试走线的本体部210和检测部220。
[0037]对于上述技术方案而言，待测元件包括位于栅金属层中的栅线101、位于源漏金属层中的数据线102和位于像素电极层中的像素电极103 ;信号测试走线为本体部210与栅线101电连接的扫描信号测试走线、本体部210与数据线102电连接的数据信号测试走线，本体部210与像素电极103电连接的像素信号测试走线。可以理解的是，扫描信号测试走线用于对栅线101进行测试，数据信号测试走线用于对数据线102进行测试，像素信号测试走线用于对像素电极103进行测试；对于上述任一种信号测试走线而言，当信号测试走线的本体部210与待测元件位于不同功能层时，可在两者之间的功能层上设置贯通的过孔，通过过孔使两者电连接，实现该电连接的具体方法与现有技术相同，在此不做赘述；而当信号测试走线的本体部210与待测元件位于相同功能层时，则直接通过相应的构图工艺同时形成两者即可。
[0038]请参阅图1，对于上述实施方式而言，在外围区域200中，与显示区域100邻接的边界为外围区域200的内边界，包围外围区域200和所述显示区域100的外侧边界为外围区域200的外边界，检测部220的长度不超过内边界至外边界的距离的2/3(图1中的两条点划线代表内边界至外边界的距离的1/3分界线和2/3分界线)。在本发明实施例中，通过限制信号测试走线中的检测部220的长度，以减少外围区域200中接近检测部220的其他元件的数量，从而降低检测部220与外围区域200中其他元件产生短接的可能性，防止静电对外围区域200中其他元件造成危害。
[0039]进一步地，第一焊盘211和第二焊盘221位于内边界至外边界的距离的1/3-2/3范围内。本发明实施例通过上述设置方式限制信号测试走线中的第一焊盘211和第二焊盘221的位置，从而既能够使得第一焊盘211与外边界保持一定距离，以避免阵列基板外的静电通过第一焊盘211，由第一焊盘211所在的信号测试走线的本体部210传导至显示区域100内的待测元件，对待测元件及显示区域100内的其他元件造成危害；又能够使得第一焊盘211和第二焊盘221分别与显示区域100保持一定距离，以避免在使用焊接等方式将第一焊盘211和第二焊盘221连接时对显示区域100内的元件造成伤害。
[0040]请参阅图2，可以理解的是，在本发明实施例提供的阵列基板的制造过程中，对于同一信号测试走线而言，需要定位信号测试走线中本体部210上的第一焊盘211的位置，以对应第一焊盘210的位置形成检测部220上的第二焊盘221 ;并且，在对本发明实施例提供的阵列基板进行测试时，也需要定位同一信号测试走线中本体部210上的第一焊盘211或检测部220上的第二焊盘221的位置，以对两者进行熔接。因此，优选第一焊盘211的形状和/或第二焊盘221的形状为正多边形，例如，可为图2所示的正三角形，从而使得本领域技术人员易于确定同一信号测试走线中本体部210上的第一焊盘211或检测部220上的第二焊盘221的位置，以提高本发明实施例提供的阵列基板的制造及测试的效率。
[0041]请参阅图2，进一步地，优选在同一信号测试走线中，第一焊盘211和第二焊盘221的几何中心在同一平面上的投影位置重合，以增大同一信号测试走线中第一焊盘211和第二焊盘221的正对面积，从而在对阵列基板进行测试时，使第一焊盘211和第二焊盘221的电连接处的熔接面积增大，提高两者的电连接效果，进而避免两者接触不良、对显示区域100内的待测元件的测试结果造成影响。
[0042]请参阅图1，对于上述技术方案及其改进方案而言，扫描信号测试走线的本体部210所在的直线，与栅线101所在的直线相交，数据信号测试走线的本体部210所在的直线，与数据线102所在的直线相交。上述已经提及，扫描信号测试走线用于测试栅线101，数据信号测试走线用于测试数据线102。通过上述设置，使得在阵列基板中，直接将位于显示区域100内的栅线101延长至外围区域200即可与扫描信号测试走线电连接，同理，直接将位于显示区域100内的数据线102延长至外围区域200即可与数据信号测试走线电连接，从而使得栅金属层和源漏金属层的构图工艺得到简化，提高阵列基板的生产效率。
[0043]请参阅图3，本发明还提供了一种上述任一项技术方案所提供的阵列基板的制作方法，阵列基板包括显示区域和外围区域，在显示区域设有待测元件，在外围区域设有信号测试走线，信号测试走线包括本体部和检测部；其特征在于，阵列基板的制作方法包括:
[0044]步骤11、在外围区域内形成信号测试走线的本体部。在该步骤中，使本体部的一端与待测元件电连接，另一端设有位于外围区域内的第一焊盘。
[0045]步骤12、在本体部的异层形成信号测试走线的检测部，同一信号测试走线的本体部和检测部相互绝缘。在该步骤中，使检测部的一端设有第二焊盘，另一端设有暴露在外围区域外的测试电极；其中，在同一信号测试走线中，第一焊盘与第二焊盘在同一平面上的投影具有交叠区域。
[0046]应用本发明提供的阵列基板的制作方法所制造的阵列基板中，信号测试走线包括异层设置且相互绝缘的本体部和检测部，与待测元件直接电连接的本体部埋设在阵列基板中外围区域内，设有测试电极的检测部与阵列基板中显示区域内的元件绝缘；在需要对显示区域内的待测元件进行测试时，将用于信号测试走线中的第一焊盘和第二焊盘熔接，即可通过信号测试走线对待测元件进行测试。因此，与现有技术中信号测试走线上的测试电极长期暴露在阵列基板外相比，在本发明提供的阵列基板 中，信号测试走线的本体部埋设在外围区域内，从而能够防止静电通过信号测试走线进入显示区域内，进而避免该静电对显示区域内的待测元件及其他元件造成危害。
[0047]请参阅图4，本发明还提供了一种上述任一项技术方案所提供的阵列基板的测试方法，阵列基板包括显示区域和外围区域，在显示区域设有待测元件，在外围区域设有信号测试走线，信号测试走线包括本体部和检测部，本体部的一端与待测元件电连接，另一端设有位于外围区域内的第一焊盘，检测部与本体部异层设置，检测部的一端设有第二焊盘，另一端设有暴露在外围区域外的测试电极；阵列基板的测试方法包括:
[0048]步骤23、将用于测试待测元件的信号测试走线中的本体部上的第一焊盘和检测部上的第二焊盘熔接。在该步骤中，可通过激光焊接，利用激光所产生的高能量击穿信号测试走线中的第一焊盘和第二焊盘之间的绝缘层，使第一焊盘和第二焊盘熔接，从而使得信号测试走线导通。
[0049]步骤24、将检测设备连接至信号测试走线的检测部上的测试电极，通过检测设备对待测元件进行测试。对于阵列基板的测试通常包括对显示区域内的数据线、栅线及像素电极内通过的电信号的检测等，该测试获得的信息包括上述电信号的电压、电流及维持时间等数据，对于这些信号的检测，本发明实施例所采用的设备与现有技术基本一致，在此不做赘述。
[0050]可以理解的是，在进行上述测试之前，还必须进行如下辅助步骤:
[0051]步骤21、确定用于测试待测元件的信号测试走线。在该步骤中，具体地，可通过激光焊接机上的焊接熔深显微镜等，对待测元件以及对应的信号测试走线进行定位。
[0052]步骤22、在确定的信号测试走线上，确定本体部的第一焊盘，以及检测部的第二焊盘。在该步骤中，可通过上述焊接熔深显微镜，进一步确定信号测试走线中的第一焊盘和第二焊盘的位置，第一焊盘和第二焊盘的形状可为正多边形等特殊形状，以使工作人员便于寻找两者的位置。
[0053]在本发明提供的阵列基板的测试方法中，阵列基板上的信号测试走线包括异层设置且相互绝缘的本体部和检测部，与待测元件直接电连接的本体部埋设在阵列基板中外围区域内，设有测试电极的检测部与阵列基板中显示区域内的元件绝缘；在需要对显示区域内的待测元件进行测试时，将用于信号测试走线中的第一焊盘和第二焊盘熔接，即可通过信号测试走线对待测元件进行测试。因此，与现有技术中信号测试走线上的测试电极长期暴露在阵列基板外相比，在本发明提供的阵列基板中，信号测试走线的本体部埋设在外围区域内，从而能够防止静电通过信号测试走线进入显示区域内，进而避免该静电对显示区域内的待测元件及其他元件造成危害。
[0054]由于激光焊接的精度较高，且利用激光焊接进行穿孔式焊接的焊缝深宽比(焊缝的深度和宽度的比值)可达10:1，因此，在本发明实施例中采用激光焊接的方法以使第一焊盘和第二焊盘熔接，从而即使第一焊盘和第二焊盘位于外围区域中的接近底层的位置、距阵列基板的表面较远，也能够通过激光焊接精确地对第一焊盘和第二焊盘进行定位，并在保持周围元件完好无损的前提下精确地使两者熔接，从而显著地提高阵列基板的测试的精确度。
[0055]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
[0056]以上，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括显示区域和外围区域，在所述显示区域设有待测元件，在所述外围区域设有多条信号测试走线，其特征在于，所述信号测试走线包括异层设置且相互绝缘的本体部和检测部；其中， 所述本体部的一端与所述待测元件电连接、另一端设有位于所述外围区域内的第一焊盘；所述检测部的一端设有第二焊盘、另一端设有暴露在所述外围区域外的测试电极；在同一所述信号测试走线中，所述第一焊盘与所述第二焊盘在同一平面上的投影具有交叠区域。2.根据权利要求1所述的阵列基板，其特征在于，所述显示区域包括依次层叠设置的栅金属层、栅绝缘层、有源层、源漏金属层、钝化层以及像素电极层； 所述信号测试走线的所述本体部与所述栅金属层同层设置，所述检测部与所述源漏金属层同层设置。3.根据权利要求2所述的阵列基板，其特征在于，所述待测元件包括位于所述栅金属层中的栅线、位于所述源漏金属层中的数据线和位于所述像素电极层中的像素电极； 所述信号测试走线为所述本体部与所述栅线电连接的扫描信号测试走线、所述本体部与所述数据线电连接的数据信号测试走线、或所述本体部与所述像素电极电连接的像素信号测试走线。4.根据权利要求3所述的阵列基板，其特征在于，所述扫描信号测试走线的所述本体部所在的直线，与所述栅线所在的直线相交；所述数据信号测试走线的所述本体部所在的直线，与所述数据线所在的直线相交。5.根据权利要求1-4任一项所述的阵列基板，其特征在于，在所述外围区域中，与所述显示区域邻接的边界为所述外围区域的内边界，包围所述外围区域和所述显示区域的外侧边界为所述外围区域的外边界，所述检测部的长度不超过所述内边界至所述外边界的距离的 2/3。6.根据权利要求5所述的阵列基板，其特征在于，所述第一焊盘和所述第二焊盘位于所述内边界至所述外边界的距离的1/3-2/3范围内。7.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述第一焊盘的形状和/或所述第二焊盘的形状为正多边形。8.根据权利要求7所述的阵列基板，其特征在于，在同一所述信号测试走线中，所述第一焊盘和所述第二焊盘的几何中心在同一平面上的投影位置重合。9.一种如权利要求1-8任一项所述的阵列基板的制作方法，所述阵列基板包括显示区域和外围区域，在所述显示区域设有待测元件，在所述外围区域设有信号测试走线，所述信号测试走线包括本体部和检测部；其特征在于，所述阵列基板的制作方法包括: 在所述外围区域形成所述信号测试走线的所述本体部，所述本体部的一端与所述待测元件电连接，另一端设有位于所述外围区域内的第一焊盘； 在所述本体部的异层形成所述信号测试走线的所述检测部，所述本体部与所述检测部相互绝缘，所述检测部的一端设有第二焊盘，另一端设有暴露在所述外围区域外的测试电极；其中，在同一信号测试走线中，所述第一焊盘与所述第二焊盘在同一平面上的投影具有交叠区域。10.一种如权利要求1-8任一项所述的阵列基板的测试方法，其特征在于，所述阵列基板的测试方法包括: 将用于测试待测元件的信号测试走线中的本体部上的第一焊盘和检测部上的第二焊盘熔接； 将检测设备连接至所述信号测试走线的检测部上的测试电极，通过所述检测设备对所述待测元件进行测试。
【专利摘要】本发明公开一种阵列基板及其制作方法、测试方法，涉及显示技术领域，用于避免信号测试走线将静电引入显示区域内，从而避免对显示区域内的元件造成危害。阵列基板包括多条信号测试走线，信号测试走线包括异层设置且相互绝缘的本体部和检测部；其中，本体部的一端与待测元件电连接、另一端设有位于外围区域内的第一焊盘；检测部的一端设有第二焊盘、另一端设有暴露在外围区域外的测试电极；在同一信号测试走线中，第一焊盘与第二焊盘在同一平面上的投影具有交叠区域。阵列基板的制作方法用于制作上述阵列基板。阵列基板的测试方法用于测试上述阵列基板。本发明提供的阵列基板及其制作方法、测试方法用于液晶显示装置的生产及测试中。
【IPC分类】G02F1/1362
【公开号】CN104880877
【申请号】CN201510341755
【发明人】辛燕霞, 杨玉清, 杨小飞
【申请人】京东方科技集团股份有限公司, 成都京东方光电科技有限公司
【公开日】2015年9月2日
【申请日】2015年6月18日