无时钟的串行从设备的制造方法

无时钟的串行从设备的制造方法
【技术领域】
[0001]本申请涉及接收串行数据信号而不接收时钟信号的的从设备(slave device),在下文中也被称为“无时钟(clockless) ”设备。此外，本发明涉及相应的主设备(masterdevice)和系统以及在此设备和系统中适用的方法。
【背景技术】
[0002]串行数据传输广泛地被用于设备之间的通信。通常所使用的串行通信接口被称为串行外围接口(SPI)，其例如可在汽车应用中被用于邻近设备之间的通信。例如，其可被用于检索传感器数据。一个非常类似的串行系统以微导线(MiCTOWire)被熟知。
[0003]在常规的SPI系统中，SPI主设备为多个SPI从设备中的每一个提供时钟信号。基于该时钟信号(也被称为SPI时钟)，主设备和从设备之间的数据通信被执行。每个从设备可以在指定的时隙中与主设备进行通信。
[0004]SPI时钟信号以此系统中串行连接所提供的最高可用数据速率进行切换。因此，该SPI时钟是关于电容性负载的限制信号，并且是电磁辐射的主要贡献者。在此系统中从设备的数量可受时钟线路上的电容性负载和/或受此辐射所限制。
[0005]例如，在汽车应用中，增加构成汽车中的从设备的传感器的数量可使串行外围接口达到其数据速率限制，因为对于每个从设备，用于传输的时隙必须被指定，并因而具有恒定时钟速率，每个传感器可用的数据速率可随着传感器数目的增加而减少。在另一方面，由于上述所说明的影响，增加时钟速率是不可能的。
[0006]虽然这些制约可通过彻底地重新设计所使用的通信系统(例如，使用时钟信号的两个边沿用于数据传输，或通过抖动时钟信号)被克服，但这些手段例如可需要对所使用的主设备进行重大修改，这在一些情况下是不合需要的。而且，通信系统的重新设计可能不利于具有落后兼容性的旧设备(例如，常规的SPI设备)。

【发明内容】

[0007]本发明公开了一种装置，包括:从设备，所述从设备包括串行数据输入端、串行数据输出端和时钟恢复引擎，所述串行数据输入端接收第一时钟消息，所述时钟恢复引擎基于所述第一时钟消息恢复时钟，所述数据输入端接收第二时钟消息，在接收所述第二时钟消息的同时，所述串行数据输出端输出时钟恢复确认。
【附图说明】
[0008]图1是根据实施例示出一种串行通信系统的示意图；
[0009]图2是根据实施例示出一种方法的流程图；
[0010]图3是示出示例信号的信号示意图，用于说明图2的实施例；
[0011]图4是根据实施例示出一种用于时钟恢复的方法的流程图；
[0012]图5是示出示例信号的信号示意图，用于说明图4的实施例。
【具体实施方式】
[0013]下文中，各种实施例将参考附图进行详细描述。应当可以理解的是，这些实施例仅用于说明性目的，并且不应当被解释为对本申请范围的限制。例如，虽然实施例可被描述为具有多个特征或元素，在其他实施例中这些特征或元件中的一些可被省略，和/或这些特征或元件中的一些可被可替代特征或元件代替。在其他实施例中，其他的特征或元件可被提供。此外，不同实施例中的特征或元件可被彼此结合，以形成其他的实施例。
[0014]一些实施例涉及经由串行接口的通信。串行接口可以是一个接一个的比特(例如，一系列对应于逻辑I或逻辑O的信号值)被发出或接收的接口。为例证性目的，该串行外围接口(SPI)将在本文后文所讨论的实施例中的一些中被用作串行接口的示例。然而，本文所讨论的技术还可被应用于除SPI接口之外的其他串行接口(例如，微导线系统)。
[0015]在一些实施例中，串行从设备被提供，其包括时钟恢复引擎，该时钟恢复引擎基于所接收的时钟消息恢复时钟，该接收的时钟消息可在数据输入端被接收。对于此种从设备，不需要时钟输入端。因此，在实施例中，该从设备的许多引脚可被减少，和/或通向该从设备的时钟线路可被省略。省略时钟线路可减少电磁辐射和/或减少时钟线路上的电容性负载。在实施例中，使用此从设备的这种通信系统可比常规系统支持更多从设备和/或更高的数据速率。此外，在实施例中省略了通向从设备的时钟线路，允许省略该从设备会被用于接收时钟信号的引脚。这在一些实施例中可允许减少封装大小，导致成本降低。
[0016]在此系统中，如上所述的从设备可被单独使用，或可与常规使用时钟输入端的从设备一起被使用。
[0017]在实施例中，在此系统中可用的主设备可被配置为在数据线路上发送特定的信息作为时钟消息，其在从设备中能够使时钟恢复。在一些实施例中，此信息可包括“O”和“ I ”的交替值。
[0018]一个根据实施例的系统的例证性、非限制性示例在图1中被示出。图1中所示的该系统是串行外围接口(SPI)系统，其具有主设备10和从设备11、12。如将进行更详细说明的，从设备11是具有时钟输入端SCLK的常规从设备，以通过时钟线路15从主设备10接收时钟信号，而从设备12是不具有时钟输入端的从设备，在本文中也被称为“无时钟从设备(clockless slave)”。虽然一个常规从设备11和一个无时钟从设备12为例证目的在图1中被示出，在其他实施例中，任何其他数量的常规从设备11和无时钟从设备12可以以任何期望组合被使用。
[0019]此外，每个从设备11、12分别用专用芯片选择线路14、18与主设备10被耦接，用于从设备11的对应端子被标为CSNl且用于从设备12的对应端子被标为CSN2。主设备10使用芯片选择线路14、18告知从设备11、12其可向主设备10发送数据的时间。通过该芯片选择线路，主设备10还可向从设备11、12表明主设备10可向各从设备发送数据的时间。
[0020]为了从从设备11、12向主设备10发送数据，线路17可被提供，其也被称为MISO线路(主设备输入从设备输出，master in slave out) o相反地，为了从主设备10向从设备
11、12发送数据，线路16可被提供，其也被称为MOSI线路(主设备输出从设备输入，masterout slave in)。
[0021]为了获得用于向主设备10发送数据和从主设备10接收数据的时钟，无时钟从设备12包括时钟恢复(CR)引擎13。时钟恢复引擎13可在硬件、软件、固件或其任何组合中被实现，例如通过相应地对从设备12的处理器设备进行编程被实现。
[0022]除了从设备12并不从主设备10接收时钟信号事实以及与其相关联的用于时钟恢复的机制(这将在下文中参考图2-5进行详细说明)以外，在一些实施例中，图1的系统可如同常规SPI系统运行，并且任何来自此常规SPI系统的常规已知的技术可在图1的实施例中被采用，并因此不进行详细描述。然而，如在其他实施例中已提及的，不同于SPI系统的其他类型的串行数据通信系统可被使用。
[0023]在图2中，根据实施例的一种方法被示出，该实施例涉及在不从主设备接收时钟信号的从设备中的时钟恢复。图2中所示的该方法例如可在图1的系统中被实施，特别是在主设备10和无时钟从设备12之间的通信中被实施，但是也可在其他系统中被实施。为例证目的，在图2的左侧标题“主设备(master) ”下方主设备中所执行的行为被示出，而在右侧标题“从设备(slave) ”下方从设备中所执行的行为被示出。
[0024]在步骤20中，主设备向无时钟从设备发送时钟消息。该时钟消息可以是在通常被用于数据传输的线路之上(例如，通过图1中的MOSI线路16)被发送的特定信息。在一些实施例中，该时钟消息可包括对应于逻辑O和逻辑I的交替值。
[0025]在步骤21中，该从设备基于在步骤20中由主设备所发射的时钟消息确定时钟。
[0026]在一些时间之后(例如，在被指定给特定的无时钟从设备的下一个时段中)，该主设备在步骤22中可重复该时钟消息。响应于此并且例如基本上同时地(例如，在相同的时段中)，在步骤23中，该从设备也可发送时钟消息(这也可被称为反射(echoing)该时钟信号)。当主设备接收到所反射的时钟消息时，主设备知道从设备已成功地恢复了时钟消息，并且然后可继续向从设备传输数据和从从设备接收数据，从设备使用所恢复的时钟。
[0027]应当注意的是，虽然在图2的实施例中，时钟消息在步骤20和布置22中由主设备发射两次，在一些实施例中主设备可继续以规律或不规律的间隔发射时钟消息，直至时钟消息被反射，即直至从设备表明其已成功地恢复了时钟消息。还应当注意的是，在其他实施例中，从设备可发出另一种类型的确认其已成功恢复时钟的信息，而不是反射时钟消息。
[0028]为进一步说明图2的实施例，当执行图2的方法时，可在类似图1的系统中被传送的信号在图3中被示出。应当强调的是，该信号仅用于进一步的 例证，并且不应当被解释为限制。特别地，在其他实施例中，其他信号波形、同时地被发送至不止两个从设备的信号或其他种类的信号可被使用。
[0029]在图3的第一线路中，时钟信号被示出，其可在时钟线路上(例如，图1的时钟线路15)被提供，为常规从设备提供时钟信号。在标示为CSNl的第二线路中，芯片选择信号被示出，其用于第一(常规)从设备(例如，图1的从设备11)。在标示为MOSI的第三线路中，从主设备被发送至从设备的信号被示出，并且在标示为MISO的第四线路中，从从设备发送至主设备的信号被示出。在标示为CSN2的第五线路中，用于交替地与第二从设备通信的芯片选择信号被示出，该第二从设备在所示的示例性示例中是无时钟从设备(例如，图1的从设备12)。
[0030]随着图3的芯片选择信号，从高信号电平向低信号电平的变化(S卩，下降沿)表明活跃期的开始，并且相应的上升沿表明该活跃期的结束。例如，在阶段30中，该时钟消息随着CSN2的下降沿开始被第二从设备记录或接收，并且随着CSN2的上升沿被完成。
[0031]在第一阶段33中，CSNl被确立，表明主设备与第一(常规)从设备通信，并且CSN2未被确立。在此阶段，时钟信号SCLK被供应给时钟线路，并且通过MOSI线路和MISO线路发生主设备和从设备之间的常规数据通信。任意数据在图3中被象征为正方形。
[0032]在另外的阶段30、31和32中，CSNl未被确立，且CSN2被确立，表明在这些阶段中主设备与第二从设备(即，无时钟从设备)通信。虽然在图3中这些阶段30、31和32被示为彼此紧接，但这些阶段之间，在一些实施例中可出现与其他从设备(例如，第一从设备)的通信。
[0033]在阶段30、31和32中，无时钟信号被供应给时钟线路(因为其未被由芯片选择信号CSN2激活的“活跃的”从设备接收)。在一些实施例中，不传送时钟信号可减少电磁干扰和/或电容性负载。此外，在一些实施例中，不传送时钟信号允许在无时钟从设备中省略时钟引脚。在一些实施例中，随着一个引脚需要的减少，封装大小可被减少，导致成本降低。
[0034]在阶段30中，在MOSI线路上，主设备向从设备发送时钟消息。在图3的实施例中，O和I的交替值被发送，即信号在两个值之间切换。应当注意的是，在SPI信号情况下，该切换的频率是常规地在时钟线路上被供应的时钟信号的频率的一半(例如，如在阶段33中所示)，因为通常地在常规SPI系统中，时钟信号的上升沿被用作接收或传送数据的基础。因此，在阶段30期间最大切换速率由数据信号确定，而不是由时钟信号确定，并且在图3的示例中，最大切换速率是时钟信号在SCLK上的切换速率(在SPI系统中也被称为SPI时钟)。
[0035]例如，在16位SPI系统中，时钟消息可具有0X5555的形式，或者对于32位SPI系统中，时钟消息可具有0X55555555的形式。每个数字“5”表示4比特(即，0101)的十六进制值。在其他实施例中，其他消息可被使用。
[0036]基于第二从设备在阶段30中接收的时钟消息，该第二从设备恢复时钟，即，生成何时对MOSI线路上的进入数据进行采样和何时在MISO线路上输出数据的内部信息。
[0037]在阶段31中，芯片选择线路CSN2在此被确立，并且主设备在此向第二从设备发送时钟消息。如示例中所示，第二从设备已恢复时钟，并且在阶段31中其还发送时钟消息(这也被称为反射)。以此方式，主设备被告知第二从设备已成功恢复时钟。在其他实施例中，其他的确认信号可被使用。
[0038]在此确认之后，在CSN2再次被确立的阶段33中，主设备和第二从设备之间的数据传输可基于所恢复的时钟被执行。
[0039]如已提及的，如果第二从设备未能在阶段30期间成功恢复时钟信号，并因此在阶段31中并未反射该时钟消息，主设备可继续传送时钟消息，例如一直至预定义的最大次数，直至第二从设备成功地恢复时钟并反射时钟消息。
[0040]应当注意的是，虽然为例证性目的，在图3中仅与第一(常规)从设备和第二(无时钟)从设备的通信被示出，类似的信号可被发送至另外的常规从设备或无时钟从设备和被从另外的常规从设备或无时钟从设备中接收。
[0041]接着，参考图4，一种根据实施例如参考图2和图3所示和说明的基于时钟消息的时钟恢复方法的实施例将被描述。虽然图4的该方法可被用于实施图2中的步骤21，图4中的该方法还可独立于图2的方法和技术被使用。
[0042]在步骤40中，从设备(例如，图1中的无时钟从设备12)从主设备接收时钟消息。该时钟消息可包括对应于逻辑O和逻辑I的交替值，例如对于16位SPI系统是0X5555，或者对于32位SPI系统是0X55555555。
[0043]在步骤41中，在步骤40的接收期间，该时钟消息以该从设备的系统时钟被“采样(sampled) ”。在图4的实施例中该从设备的系统时钟比在该系统中用于数据传输的时钟(例如，在图1中通过线路15所传送的时钟信号)(在下文中也被称为数据时钟)的时钟频率具有更高的时钟频率。例如，从设备的系统时钟的时钟频率可以比数据时钟的时钟频率高至少4倍(例如，至少7倍或至少10倍)，但不限于此。在步骤42中，边沿在所采样的时钟消息中被定位，例如从O至I的转变或从I至O的转变。基于在步骤42中边沿的检测或者基于在步骤41中的采样，在串行线路上一比特的长度可根据从设备时钟的周期被确定，例如，对应于两个边沿之间的距离。
[0044]在步骤42中所定位的边沿可在步骤43中被用作从从设备向主设备传送数据的传送时钟。在一些实施例中，在使用这样被处理过的时钟消息用于此目的之前，其被译为以考虑例如环路延迟。
[0045]此外，该在步骤42中生成的被处理过的时钟消息(即，所定位的边沿)可以按一位的串行数据通信的约一半时长向后被移位。例如，如果一位的时长是从设备的系统时钟的7个周期，该向后移位可以是3个时钟周期或4个时钟周期。在步骤45中该被移位的向后的所定位的边沿然后被用作接收时钟，即，用于尽可能地靠近该位的中间对从主设备接收的数据进行采样。应当注意的是，在该移位中一些误差是可接受的，因为采样通常不必刚好出现在该位的中间。在从实施例中，用于发送时钟或接收时钟的起始点可由芯片选择信号给定，例如如上已述的由其下降沿给定。
[0046]如上所述的，通过时钟恢复，该发送时钟可被恢复，从而在主设备中的采样大约出现在位的中间。随着使用图4的实施例，通过在步骤44中的向后移位，对所接收数据的采样可大约出现在每个所接收位的中间。
[0047]在实施例中，相对于图2和/或图4所示的方法可被周期性地或非周期性地重复(例如考虑到时钟的漂移)。在一些实施例中，为此，主设备可向从设备发送特定的命令以告知现在时钟消息被发送，以避免从设备将该时钟消息与规律的数据帧混淆。
[0048]为进一步说明图4的实施例，例证图4的方法的示例信号在图5中被示出。这些特定信号仅用于例证目的，并且不应当被解释为限制。特别地，在其他实施例中，其他信号可被使用。
[0049]类似于图3的表现形式，MOSI线路上的信号、MISO线路上的信号和芯片选择线路上用于激活无时钟从设备的信号被示出。在阶段50中，无时钟从设备被激活，并且主设备向该无时钟从设备发送具有O和I的交替值的时钟消息。例如，图5的阶段50对应于图3的阶段30。
[0050]相当于参考图4的步骤40和41所说明的，该时钟消息在从设备中被接收，并且该从设备以从设备系统时钟对该时钟消息进行采样。在所示的非限制示例中，该从设备的系统时钟是数据时钟的7倍，这意味着在该时钟消息中每个O和每个I在下一次转变之前平均被采样7次。因此，如在图5的线路51中所示，被采样的信号平均包括7次0，紧接着7次1，紧接着7次O等。然而，也如在图5的线路52的示例中所示，由于该从设备的系统时钟与数据时钟未对准，有时8个连续位可具有相同的值(例如，线路51开始于8次O)，或仅6位可连续地具有相同值(例如，在线路51中第二串I仅由6个I组成)。
[0051]接着，对应于参考图4中的步骤42所说明的，基于所采样的信号，边沿被定位。线路51的示例信号的结果在线路52中被示出。在此，边沿(即，在线路51中从O至I或从I至O的转变)被标记为“1”，并且其余值被设置为“O”。
[0052]如已参考图4的步骤43所提及，线路52因此所产生的信号可被用作发送时钟。换言之，在数据传输阶段中，例如在图3的阶段32中，随着该芯片选择信号的下降沿，该从设备可“启动(start)”线路52的信号，并且在每个I处可移位出MISO线路上的新数据位。同样如已提及的，在一些实施例中，为补偿往返延迟，线路52的信号可为此被移位(例如，被向后移位)。
[0053]此外，如参考图4 中的步骤44所说明的，线路52的信号以数据位的一半时长被向后移位。该数据位的时长例如可基于边沿之间的距离(即，在线路52中的“I”之间的距离)或通过对所采样信号中的相等连续值的数量进行平均(即，在线路51中连续O的示例或连续I的数量)而获得。在图5的示例中，如上所述的，该从设备的内部系统时钟比数据时钟快7倍。因此，在此情况下位的时长是7。因此，以位的一半长度向后移位对应于以3.5位的线路51-53的信号向后移位。因为在实施例中仅需要按大约一半长度(例如，按照一半长度± I或±0.5)移位，该向后移位例如可按3位或4位。该结果在线路53中被示出。该信号可用作接收时钟，(即，类似于为发送数据所说明的)，由线路53所表明的一系列的O和I开始于该芯片选择信号的下降沿，该芯片选择信号由内部系统时钟进行时钟控制，并且在每个“I”时，MOSI线路上的值被采样。以此方式，该采样大约出现在每个位的中间，这在一些实施例中允许可靠采样。
[0054]随着图4的实施例在图5中被进一步说明，在一些情况下，时钟的快速恢复被提供，仅需要单个时钟消息。这在一些情况下可比常规时钟恢复方法和数据恢复方法(例如，基于锁相回路(PLL)或延迟锁定回路(DLL)的途径)更快。然而，如果时间并不关键，该常规途径也可被使用。
[0055]例如为了在常规SPI系统中实施上述的技术，仅需要对主设备进行小的修改。基本上，主设备必须能够发送适当的时钟消息，并且可选地能够辨别出反射的时钟消息作为时钟已被恢复的确认。一些修改可通过固件修改而实现，不需要重新设计主设备的硬件。此外，无时钟从设备和需要时钟的从设备(即，旧设备)可在图1中所示的系统中一起被使用。
[0056]如上所述，在向无时钟从设备发送和从无时钟从设备接收时，该数据时钟可被停用，即，未被提供给时钟线路(如图3中示例性示出)。这可减少电磁干扰和负载，并且可使系统支持更多的从设备(特别是无时钟从设备)，其他方面也有可能。在其他实施例中，额外地或可替换地，这可被用于增加数据速率。例如，主设备可例如使用(内部地)数据时钟信号的上升沿或下降沿两者，以两倍的数据速率发送时钟消息。在此情况下，为了后面的数据传输，在MOSI线路和MISO线路上的切换可相当于数据时钟用于需要时钟的从设备的切换频率。因此，在此实施例中，数据速率可被加倍，而不加倍时钟速率。例如，这种增加的数据速率可被用于在更少时间中转移更多数据。在SPI系统的SCLK的时钟频率是1MHz的实施例中，对于32位SPI系统，该数据速率可以是在3.2ys的相同时长中从32数据位每帧被增加至64数据位每帧，或者32位能够仅在1.6 μ s中被发送，而不是现在的3.2 μ S。这些数值可应用于现有的SPI系统，并且可在其他类型的系统不同。
[0057]应当注意的是，上文描述的实施例仅用作示例，并且多种变化和修改是可能的，其中的一些将在下文中进行讨论。
[0058]在图5中，各种信号可被存储为一系列的位(如线路51-53中所示)。在一些实施例中，该信号(特别是对应于线路52和53被用作发送时钟和接收时钟的信号)可被存储在所示的格式化磁盘中相应的存储器中。在其他实施例中，用于存储的格式化磁盘可以不同。例如，该信号可在存储之前被压缩。
[0059]此外，在图5的示例中，时钟消息在完整阶段50期间(即，在芯片选择信号选择该从设备的整个时间期间)被传入，并且如图所示，完整的消息相对于线路51-53进行评估。在其他实施例中，该消息可仅在该阶段中的一部时间(例如，仅在第一个I位、第一个2位、第一个3位、第一个4位等)期间被发送，和/或仅该消息的一部可被评估。为了提供用于发送和接收数据的整个后续阶段(例如，图3的阶段32)的时钟信号，所获得的信号可被重复。应当注意的是，该方式可导致误差，例如如果从设备的内部系统时钟高于数据时钟的系数相对较低(例如，是4)，并且内部系统时钟和数据时钟之间未对准。对于较高的系数(例如，高于10或高于20的系数)，该错误可变得不明显或可忽略。另一方面，该途径可导致更快的时钟恢复和/或可需要更少的存储用于所恢复时钟信号(例如，如图5的线路52和53所表示)。根据准确性的要求、上述的系数和可用存储，适当的方法可被选择。在其他实施例中，在阶段50期间，在结束时周期冗余检查可被发送，为了恢复时钟其可被忽略。
[0060]鉴于上文所描述的变化和修改，对于本领域的技术人员显然所描述和所示的实施例仅是例证性的，并且不应被解释为限制。
【主权项】
1.一种装置，包括: 从设备，所述从设备包括串行数据输入端、串行数据输出端和时钟恢复引擎， 所述串行数据输入端接收第一时钟消息， 所述时钟恢复引擎基于所述第一时钟消息恢复时钟，所述数据输入端接收第二时钟消息，在接收所述第二时钟消息的同时，所述串行数据输出端输出时钟恢复确认。2.如权利要求1所述的装置， 其中所述时钟恢复确认对应于所述第二时钟消息。3.如权利要求1所述的装置， 其中所述串行数据输入端和所述串行数据输出端是串行外围接口(SPI)端。4.如权利要求1所述的装置，进一步包括 主设备，所述主设备包括串行数据输出端和串行数据输入端，所述串行数据输出端与所述从设备的所述串行数据输入端耦接，所述串行数据输入端与所述从设备的所述串行数据输出端耦接，所述主设备的所述数据输出端发送所述第一时钟消息和所述第二时钟消息，其所述数据输入端接收所述时钟恢复确认。5.如权利要求4所述的装置， 其中当与所述从设备通信时，所述主设备避免传输时钟信号。6.如权利要求4所述的装置， 其中所述主设备进一步包括时钟输出端，所述装置进一步包括另外的从设备，所述另外的从设备包括时钟输入端，所述时钟输入端被耦接至所述主设备的所述时钟输出端。7.一种设备，包括: 串行数据输入端，和 时钟恢复引擎，所述时钟恢复引擎: 通过所述数据输入端接收时钟消息，所述时钟消息是基于数据时钟， 以系统时钟对所述时钟消息进行采样，所述系统时钟比所述数据时钟具有更高的时钟速率， 对被采样的时钟消息的边沿进行定位，以及 使用所述被定位的边沿作为发送时钟。8.如权利要求7所述的设备， 其中所述时钟恢复引擎在将所述被定位的边沿用作发送时钟之前，对其进行移位。9.如权利要求7所述的设备， 其中所述时钟恢复引擎进一步: 将被定位的边沿移位所述时钟消息的位的持续时间的近似一半，以及 使用经移位的被定位的边沿作为接收时钟。10.如权利要求7所述的设备， 其中所述时钟消息包括交替值，所述交替值对应于逻辑O和逻辑I。11.如权利要求7所述的设备， 其中所述设备是串行外围接口(SPI)的从设备。12.如权利要求7所述的设备， 其中所述设备进一步包括串行数据输出端， 所述串行数据输入端进一步接收另外的时钟消息，并且在接收所述另外的时钟消息的同时，所述串行数据输出端输出确认信息。13.—种方法，包括: 在从设备处接收时钟消息，以及 在所述从设备处基于所述被接收的时钟消息确定时钟。14.如权利要求13所述的方法，进一步包括: 在确定所述时钟之后，在所述从设备处接收另外的时钟消息，并且在接收所述另外的时钟消息的同时，基于所述被确定的时钟发送确认信息。15.如权利要求14所述的方法， 其中所述确认信息对应于所述另外的时钟消息。16.如权利要求13所述的方法， 其中确认时钟包括: 以从设备系统时钟对所述时钟消息进行采样； 对所述被采样的时钟消息中的边沿进行定位，以及 基于被定位的边沿提供发送时钟。17.如权利要求16所述的方法， 其中提供发送时钟包括对所述被定位的边沿进行移位，以补偿回路延迟。18.如权利要求16所述的方法，进一步包括 对所述被定位的边沿进行移位，以提供接收时钟。19.如权利要求18所述的方法， 其中对所述被定位的边沿进行移位包括将被定位的边沿移位所述时钟消息的位的持续时间的近似一半。20.如权利要求13所述的方法， 其中所述从设备是串行外围接口(SPI)从设备。
【专利摘要】各种涉及从设备的方法和设备被讨论。该从设备可不具有时钟输入端，其接收时钟消息并基于所接收的时钟消息生成时钟。在一些实施例中，该从设备接收另外的时钟消息并且在接收该另外的时钟消息的同时，传送确认信息。在其他实施例中，确认时钟可包括随着内部的系统时钟对该时钟消息进行采样，并且基于所定位的边沿提供时钟。其他的技术也被论及。
【IPC分类】G06F13/42
【公开号】CN104881389
【申请号】CN201510080283
【发明人】D·利维, G·皮彻勒
【申请人】英飞凌科技股份有限公司
【公开日】2015年9月2日
【申请日】2015年2月13日
【公告号】DE102015102760A1, US20150242348