基于mpc8260处理器的嵌入式通信模块的制作方法

基于mpc8260处理器的嵌入式通信模块的制作方法
【技术领域】
[0001] 本发明设及通信模块，尤其是设及一种基于MPC8260处理器的嵌入式通信模块。
【背景技术】
[0002] MPC8280/MPC8270/MPC8260处理器是飞思卡尔（化eescale)公司（原摩托罗拉半 导体部）推出的新一代高性能、低功耗双内核通信处理器。目前，市场上采用比较多的是 比较成熟的MPC8260,在内核时钟主频为266M时，可W达到500MPIS，而功耗却小于2.抓。 MPC8260除了具有强大的通用嵌入式CPU处理能力外，还集成了大量通信处理（CPM)模块， 如ATM(AAL0/AAL1/AAL5)、快速W太网MAC层处理、皿LC、UART、IIC等，由于它具有上述强 大的功能，因此非常适合用在通信产品中，在早期的高端路由器上MPC8260处理器曾得到 广泛的应用。随着通信产品的升级换代和交换机技术的发展，对其采用的CPU提出了新的 要求。目前，很多高端的交换机、路由器等通信产品已经采用MPC8260作为核屯、处理器，但 是由于MPC8260的时钟频率很高，外围电路复杂，接口众多，因而设计技术难度很大，如果 设计上稍有考虑不周的地方，MPC8260就不能稳定可靠工作。

【发明内容】

[0003] 本发明的目的是为了克服上述现有技术所存在的缺陷，提供一种低功耗、低成本、 高性能、人性化的基于MPC8260处理器的嵌入式通信模块。
[0004] 本发明设有MPC8260处理器、存储器、CPM处理部分、显示及键盘模块；
[0005] 所述存储器设有配置存储器、程序存储器、数据存储器、ATM链表存储器和IIC存 储器；所述CPM处理部分设有W太网接口、皿LC接口、LXT971接口；所述显示及键盘模块设 有FPGA巧片、显示存储器、配置巧片；
[0006]MPC8260处理器通过60X总线分别与配置存储器、程序存储器、数据存储器连接， MPC8260处理器通过LOCAL总线与ATM链表存储器连接，MPC8260处理器通过IIC总线与IIC 存储器连接；MPC8260处理器的通信处理器输出端口分别与W太网接口、皿LC接口、LXT971 接口连接；MPC8260处理器的通信处理器还通过8位UT0PIAL2总线与ATM交换网络互连； MPC8260处理器通过60X总线与FPGA巧片的CPU接口连接，FPGA巧片的内存管理接口与显 示存储器连接，FPGA巧片的显示接口用于外接化显示器，FPGA巧片的键盘接口用于外接键 盘；FPGA巧片与配置巧片连接，MPC8260处理器通过60X总线外接缓冲电路。
[0007] 所述MPC8260处理器为MPC8260Power卵ICCII，MPC8260内部结构主要有S个模 块；PowerPC核（MPC603e)、通信处理模块（CPM)和系统接口单元（SIU)。
[0008] 所述MPC8260嵌入式CPMW及外围电路部分主要包括如下几个方面；W太网接 口、皿LC接口、ATMUTOPIA接口等。8260CMP提供了两个10/100M自适应W太网接口、一个 UTOPIA接口、四个TDM(用W支持皿LC)接口和二个串口。
[0009] 所述显示及键盘模块采用全FPGA设计，FPGA巧片为XILINX公司的XC2S100,共10 万个逻辑口。由于显示需要大量的存储器，故采用了外接一片CY7C1049BV33作为显示存储 器用，显存的容量为512K字节。电源转换巧片完成+3. 3V到2. 5V转换，送出2. 5V电源供FPGA使用。配置巧片完成对FPGA的上电加载。
[0010] 时钟电路可由一片66M监晶体和时钟驱动巧片CY29947组成，66M监晶体产生的 66M高频时钟被送到时钟驱动电路CY29947,通过1 : 10的时钟驱动，再将高频时钟送到其 它集成电路，如；8260、SDRAM等。
[0011] 所述缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线缓冲，如： FLA甜、BOOTROMW及FPGA等；另一种缓冲电路为外部总线缓冲。
[0012] 所述MPC8260EMB嵌入式模块地址空间分配由W下部分组成；板内存储器地址空 间分配、FPGA地址空间分配、对外地址空间分配、片选信号地址空间总结。
[0013] 所述MPC8260EMB对外信号定义，主要提供了五个对外连接器，它们分别是JU64 巧）、J2 (60 巧）、J3 (12 巧）、J4 (12 巧）W及巧（16 巧）。
[0014] 本发明的优点是：
[00巧]本发明提出了将MPC8260做成一个单独的嵌入式通信模块（EMB，Embedded system)的设计，该个模块作为通信网络产品的嵌入式系统公共平台，只要将该个嵌入式模 块做得非常稳定，就很容易的移植到的其它通信产品中去，避免了项目的重复开发，同时也 有利于产品的量产。适合用于基于通信网络的各种复杂应用，如高端防火墙、高性能MODEM、 路由器、VPN接入服务器、无线路由器、网络存储设备（NA巧、VOIP网关、数字硬盘录像机 值igitalvideorecorder,DVR)、高端打印机、教学演示等设备的开发和预研工作。
【附图说明】
[0016] 图1为本发明实施例的结构组成框图。
【具体实施方式】
[0017] 下面结合附图对本发明作W下详细说明。
[0018] 图1所示，本发明实施例设有MPC8260处理器1、存储器、CPM处理部分、显示及键 盘模块。所述存储器设有配置存储器21、程序存储器22、数据存储器23、ATM链表存储器24 和IIC存储器25 ;所述CPM处理部分设有W太网接口 31、皿LC接口 32、LXT971接口 33 ;所 述显示及键盘模块设有FPGA巧片41、显示存储器42、配置巧片43。
[0019]MPC8260处理器1通过60X总线分别与配置存储器21、程序存储器22、数据存储 器23连接，MPC8260处理器1通过LOCAL总线与ATM链表存储器24连接，MPC8260处理器 1通过IIC总线与IIC存储器25连接；MPC8260处理器1的通信处理器输出端口分别与W 太网接口 31、皿LC接口 32、LXT971接口 33连接；MPC8260处理器1的通信处理器还通过8 位UT0PIAL2总线与ATM交换网络互连；MPC8260处理器1通过60X总线与FPGA巧片41的 CPU接口连接，FPGA巧片41的内存管理接口与显示存储器42连接，FPGA巧片41的显示接 口用于外接化显示器，FPGA巧片41的键盘接口用于外接键盘；FPGA巧片41与配置巧片 43连接，MPC8260处理器1通过60X总线外接缓冲电路5。
[0020] 所述MPC8260处理器为MPC8260Power卵ICCII，MPC8260内部结构主要有S个模 块；PowerPC核（MPC603e)、通信处理模块（CPM)和系统接口单元（SIU)。
[0021] 所述MPC8260嵌入式CPMW及外围电路部分主要包括如下几个方面；W太网接 口、皿LC接口、ATMUTOPIA接口等。8260CMP提供了两个lO/lOOM自适应W太网接口、一个UTOPIA接口、四个TDM(用W支持皿LC)接口和二个串口。
[0022] 所述显示及键盘模块采用全FPGA设计，FPGA巧片为XILINX公司的XC2S100,共10 万个逻辑口。由于显示需要大量的存储器，故采用了外接一片CY7C1049BV33作为显示存储 器用，显存的容量为512K字节。电源转换巧片完成+3. 3V到2. 5V转换，送出2. 5V电源供 FPGA使用。配置巧片完成对FPGA的上电加载。
[002引 时钟电路可由一片66M监晶体和时钟驱动巧片CY29947组成，66M监晶体产生的 66M高频时钟被送到时钟驱动电路CY29947,通过1 : 10的时钟驱动，再将高频时钟送到其 它集成电路，如；8260、SDRAM等。
[0024] 所述缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线缓冲，如： FLA甜、BOOTROMW及FPGA等；另一种缓冲电路为外部总线缓冲。
[002引所述MPC8260EMB嵌入式模块地址空间分配由W下部分组成；板内存储器地址空 间分配、FPGA地址空间分配、对外地址空间分配、片选信号地址空间总结。
[0026] 所述MPC8260EMB对外信号定义，主要提供了五个对外连接器，它们分别是JU64 巧）、J2 (60 巧）、J3 (12 巧）、J4 (12 巧）W及巧（16 巧）。
[0027] 如前所述MPC8260处理器内含S大模块；
[0028]MPC603e是一高性能低功耗的嵌入式化werPC处理核，主要处理高层任务。分别有 16邸独立的指令高速缓存和数据高速缓存，并有一个公共在片调试处理器（COP)。对整数 操作执行SPEC95基准。当核工作于200M监时，其处理能力可W达到280MIPS。
[0029]MPC8260的CPM内含通信处理器（CP)的能力很强，可W支持高比特率协议的通信， 如ATM(全双工155Mbps)和快速W太网（全双工100Mbps)、皿LC等。
[0030]SIU主要包括控制系统启动和初始化的若干功能，如操作、保护W及外部系统总线 管理等。
[0031] 所述存储器的工作方式如下：
[0032]在本发明中采用了一片AT29LV040来作为配置存储器炬00TROM)，AT29LV040 是一个8位宽512K字节深度的电擦除FLASH,在通常情况下保存在其中的内容不能被改 写，因此能有效的保证数据的可靠性。在本发明中，AT29LV040的写允许被设为"1"。由于 AT29LV040为8位存储器，相应的应W8位读方式从存储器中读出内容；
[0033] 程序存储器（FLASH)用来保存用户程序、操作系统程序W及其它工作过程中不用 改变的数据或程序等，程序存储器由2片Intel公司的FLA甜巧片TE28F128组成，一共为 32M字节32位宽。为了防止工作中意外原因造成保存在FLA甜中的数据或程序被改写，同 时又要能在需要时向其中烧录程序和数据，我们在设计中采用了保护措施，即；通过8260 的PC8端口与TE28F128的写允许管脚相连来达到保护目的，通常情况下，8260的PC8为低 电平，该样，TE28F128就不能被写入数据，防止了数据被意外改写；
[0034] 数据存储器（SDRAM)由4片MT48LC8M16组成，一共为64M字节64位宽，MPC8260 处理器直接提供读写支持，只要将SDRAM的相应管脚与MPC8260正确相连即可。由于SDRAM 的工作速率较高，SDRAM必须直接与MPC8260的SDRAM总线相连，不能采用通过缓冲的方 式；
[00巧]ATM连接表存储器（LOCALSDRAM)由两片MT48LC8M16组成，一共为32M字节32位 宽，用于保存ATM连接表内容等。如果不用ATM功能，此两片存储器可W不装。ATM连接表 存储器可W直接与MPC8260的 LOCALBUS相连；
[0036]IIC存储器用来保存一些经常改变而且对整个嵌入式系统不会有致命影响的数 据，如电话号码表等。在工作状态中CPU也可W向其写入数据。IIC存储器通过IIC总线与 MPC8260 相连。
[0037] 所述CPM处理部分其连接如下：
[0038]W太网接口巧片采用Intel公司的W太网PHY巧片LXT971，可直接支持 100BASE-TX和100BASE-TX数据传输的快速W太网物理层收发，同时LXT971提供 pseudo-E化(PE化）接口W用于光纤传输。支持10Mbps和100Mbps全双工操作模式，并可设 置成自适应、并行检测或人工控制方式。除此之外，LXT971还有较为丰富的L邸指示功能， 可W指示如；LINK、发数据、收数据等状态。
[003引 由于MPC8260EMB可提供两个10/100M自适应网口，因此硬件设计方案中采用两 片LXT971，通过与MPC8260的CPM中的MII接口互连即可。MPC8260也可W通过对LXT971 的管理接口操作实现对LXT971内的状态读取或寄存器设置，LXT971的管理地址为"000"和 "001"，MPC8260 参与管理的 10 管脚为PC10 (MDC)和PC9 (MDI0)。
[0040]W太网接口分别占用MPC8260的快速通信通道FCC2和FCC3 ;
[0041]MPC8260EMB采用8位UTOPIAL2总线实现与ATM交换网络互连。在本实施例中， 由于MPC8260EMB上集成电路较多，而印制板尺寸又较小，本模块只提供标准的8位UTOPIA L2总线，该样做既可W减少集成电路及其外围电路，同时也能方便的与其它具有UTOPIA接 口的巧片互连，提高了使用的灵活性。
[0042]UTOPIA总线接口时钟频率为25M监时，总的带宽为200M左右，大于LVDS信号线的 180M带宽，因此，为了减少时钟频率过高造成的影响，在满足性能的条件下应尽可能的降低 信号的时钟频率，在8260嵌入式模块中，建议外部输入的UTOPIA收发时钟频率为25MHz。 ATM接口占用MPC8260的快速通信通道FCC1。可W通过设置MPC8260的寄存器工作在主模 式下也可根据需要设置为从模式；
[004引 目前提供了四个TMD(可W用作皿LC连接）接口，它们分别占用TDMA1，TDMB1， TDMC1，TDMD1，其管脚连接见表2。
[0044]MPC8260EMB提供了一个主要用于调试的串口。调试串口占用MPC8260的SMC1 通道。另外提供了一个串口占用SMC2，SMC2与TDMA1共用管脚。ITL/RS232转换巧片采用 MAX3232。当本模块对外要提供四个TDM接口时，SMC2不能使用。SMC2-方面WRS232电 平与连接器相连，同时也WTTL电平与连接器相连。串口管脚连接及IIC管脚连接见表3、 表4。
[0045] 本发明显示及键盘模块：
[0046] 在MPC8260EMB的设计中，采用了硬件字库及其它图形功能方式，例如要画一个 实屯、方框，程序只要发出一条几个字节的命令，即可由硬件自动完成此实屯、方框的绘制，如 要在屏幕中写一长串汉字，也只需要发一条简短的命令即可实现，该样设计大大提高了CPU 处理图形界面的能力。
[0047] 另一方面，为了兼容W前的基于画点方式的常用图形处理，在设计显示模块的时 候也提供了直接画点方式，W满足某些特殊的要求，如图片显示等。
[004引支持的汉字点阵数为16X16,英文为16X8。屏幕刷新速率为每秒75次左右。
[0049]MPC8260EMB采用CY7C1049BV33 作为显示缓冲器。CY7C1049BV33 共有 512K字节 内存，将其分为16块，每块为32K字节。16点阵汉字库占用前9块，英文字母库占用接下来 的一个块，显示缓冲区及屏幕保存区分别占用第11，12,13W及14, 15,16块。显示功能块 表见表5,控制命令字功能表见表6。
[0050] 时钟及缓冲电路如下：
[0051] 由于时钟驱动巧片驱动能力很高，被驱动的时钟信号能提供较强的电流，且为 1 : 10的信号驱动，在时钟巧片工作时，其对电源和信号地产生的波动较大，为了不影响或 减少对整个嵌入式模块电源的干扰，在本实施例中我们采用了磁珠隔离的方式将整个嵌入 式模块的电源与时钟驱动电路的电源相互隔离，并且在布PCB板时将时钟驱动电路尽可能 的与其它敏感电路远离，时钟信号线也应与其它信号线间隔较大的距离，W不至于引起由 EMI带来的问题。在整个嵌入式模块中，共有MPC8260、本地SDRAM、SDRAM、FPGAW及送到板 外等五个地方用到66MHz高频时钟。
[0052] 在本实施例中，缓冲电路主要有两种，一种是用于本模块内部低速率器件的总线 缓冲，如；FLASH、BOOTROMW及FPGA等。另一种缓冲电路为外部总线缓冲，MPC8260的数 据、地址、控制信号通过缓冲电路送到板外，通过缓冲既可W提高信号的驱动能力，还可W 将外部总线与板内总线隔离起来，如果外部总线由于某种原因受到干扰而不能正常，也不 会影响到嵌入式模块内的CPU的正常工作。缓冲电路所用巧片为VCX16245,该种缓冲器有 着极小的时延，最小可W达到化S，常用在高频信号的驱动上。
[0053] 8260EMB嵌入式模块地址空间分配如下；
[0054] 内存储器地址空间分配及占用MPC8260片选信号情况见表1，对外地址空间分配、 占用MPC8260片选情况见表7,地址空间分配总结表见表8。
[0055] 8260EMB嵌入式模块的对外信号定义如下；
[0056]J1、J2主要提供了MPC8260的总线W及控制线，该些信号分别是；数据总线 炬D31-BD0)、地址总线炬A31-BA12共20根线）、片选信号（用于8位数据操作的MCS8-0， MCS8-1;用于16位数据操作的MCS16-0,MCS16-1;用于32位数据操作的MCS32-0， MCS32-1)、写信号（用于0-15位操作的WR-0W及用于16-31位操作的WR-1)、读信（RD-)、 BCTL0、8 位ATMUT0PIAL2 总线、TDMA1/TDMB1 的时钟 / 数据 / 定位、66M系统时钟、MPC8260 硬复位（皿STB)、MPC8260软复位（SRSTB)、电源及地等。
[0057] J3主要提供了键盘及显示信号。需要特别说明的是；考虑到要尽可能的多提供通 信控制通道，在本实施例中，将显示、键盘和TMDC1-TDMD1信号进行管脚复用。目P;当需要本 嵌入式提供显示功能时，则本模块最多提供2个TMD(皿LC)通道，如果不需要显示功能，贝U 可W提供4个TDM(皿LC)通道。
[0058]J4主要提供了两个串口，一个用于调试用，一个可作通用的串口使用。
[0059] 巧主要提供了两个W太网接口。它们的管脚定义采用了与标准RJ45相同的定义。
[0060] 具体J1，J2,J3,J4,巧的信号定义分别见表9~13。
[006U表1地址空间分配、占用MPC8260片选信号
[0062]
[0067] 表4 lie管脚连接
[0068]

[0077] 表9 J1信号定义
[0078]
[0079]
[0080]
[00引]表10扣信号定义
[0082]
[0083]
[0086]
[0087] 注；J3插针为显示及TDM(皿LC)复用，当提供显示功能时，复用管脚作显示用，当 不提供显示功能时，复用管脚作皿LC用。
[008引表12 J4信号定义
[0089]
[0090] 注：调试用串口采用SMC1，即对应J4的2化S232 - TX1)脚和3化S232 - RX1)脚。 [00川表13巧信号定义
[0092]
[0093]
[0094] 本发明提出了将MPC8260做成一个单独的嵌入式通信模块（EMB，Embedded system)的设计，该个模块作为通信网络产品的嵌入式系统公共平台，只要将该个嵌入式模 块做得非常稳定，就很容易的移植到的其它通信产品中去，避免了项目的重复开发，同时也 有利于产品的量产。适合用于基于通信网络的各种复杂应用，如高端防火墙、高性能MODEM、 路由器、VPN接入服务器、无线路由器、网络存储设备（NA巧、VOIP网关、数字硬盘录像机 值igitalvideorecorder,DVR)、高端打印机、教学演示等设备的开发和预研工作。
【主权项】
1. 基于MPC8260处理器的嵌入式通信模块，其特征在于设有MPC8260处理器、存储器、 CPM处理部分、显示及键盘模块； 所述存储器设有配置存储器、程序存储器、数据存储器、ATM链表存储器和IIC存储器； 所述CPM处理部分设有以太网接口、HDLC接口、LXT971接口；所述显示及键盘模块设有 FPGA芯片、显示存储器、配置芯片； MPC8260处理器通过60X总线分别与配置存储器、程序存储器、数据存储器连接， MPC8260处理器通过LOCAL总线与ATM链表存储器连接，MPC8260处理器通过IIC总线与IIC 存储器连接；MPC8260处理器的通信处理器输出端口分别与以太网接口、HDLC接口、LXT971 接口连接；MPC8260处理器的通信处理器还通过8位UT0PIAL2总线与ATM交换网络互连； MPC8260处理器通过60X总线与FPGA芯片的CPU接口连接，FPGA芯片的内存管理接口与显 示存储器连接，FPGA芯片的显示接口用于外接EL显示器，FPGA芯片的键盘接口用于外接键 盘；FPGA芯片与配置芯片连接，MPC8260处理器通过60X总线外接缓冲电路。2. 如权利要求1所述基于MPC8260处理器的嵌入式通信模块，其特征在于所述 MPC8260 处理器为 MPC8260 PowerQUICC II0
【专利摘要】基于MPC8260处理器的嵌入式通信模块，涉及通信模块。设有MPC8260处理器、存储器、CPM处理部分、显示及键盘模块；存储器设有配置、程序、数据、ATM链表和IIC存储器；CPM处理部分设有以太网接口、HDLC接口、LXT971接口；显示及键盘模块设有FPGA芯片、显示存储器、配置芯片；处理器通过60X总线与配置、程序和数据存储器连接，通过LOCAL总线与ATM链表存储器连接，通过IIC总线与IIC存储器连接；处理器的通信处理器输出端口分别与以太网、HDLC和LXT971接口连接；处理器通过60X总线与FPGA芯片的CPU接口连接，FPGA芯片的内存管理接口与显示存储器连接。
【IPC分类】G06F15/78
【公开号】CN104881393
【申请号】CN201510290249
【发明人】邵桂芳, 李铁军, 许两有, 文玉华
【申请人】厦门大学
【公开日】2015年9月2日
【申请日】2015年5月31日