多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板的制作方法

多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板的制作方法
【专利说明】
[0001] 本申请要求于2014年3月7日在韩国知识产权局提交的第10-2014-0027323号 韩国专利申请的权益，该韩国专利申请的公开内容通过引用包含于此。
技术领域
[0002] 本公开涉及一种多层陶瓷电子组件、该多层陶瓷电子组件的制造方法及其上安装 有该多层陶瓷电子组件的板。
【背景技术】
[0003] 通常，诸如电容器、电感器、压电元件、变阻器、热敏电阻等的部分地由陶瓷材料形 成的电子组件包括由陶瓷材料形成的陶瓷主体、形成在陶瓷主体内的内电极和安装在陶瓷 主体的至少一个表面上W连接到内电极的外电极。
[0004] 在陶瓷电子组件之中，多层陶瓷电容器可W包括多个堆叠的介电层、使至少一个 介电层置于其间的设置为彼此面对的内电极和电连接到内电极的外电极。
[0005] 多层陶瓷电容器可W安装在板上。多层陶瓷电容器可W通过焊接电连接到电路板 上的安装焊盘，安装焊盘可W通过电路板的布线图案或导电通路连接到其他外部电路。

【发明内容】

[0006] 本公开的一方面可W提供一种多层陶瓷电容器和用于安装该多层陶瓷电容器的 板。
[0007] 根据本公开的一方面，提供了一种多层陶瓷电子组件。该组件包括：陶瓷主体，包 括沿宽度方向堆叠的多个介电层和多个内电极；外电极；体积增大部，设置在陶瓷主体的 沿厚度方向的下部中，W允许陶瓷主体的下边缘部分的体积比陶瓷主体的上边缘部分的体 积大。
[0008] 体积增大部可W由虚设电极图案部形成，其中，虚设电极图案部包括沿厚度方向 设置在陶瓷主体的有效部内的内电极之下的虚设电极图案部和设置在陶瓷主体的覆盖部 的沿厚度方向的下部中的虚设电极图案部中的至少一个。
[0009] 根据本公开的另一方面，提供了一种多层陶瓷电子组件。该组件包括：陶瓷主体， 包括沿宽度方向堆叠的多个介电层和多个内电极；外电极；虚设电极图案部，设置在陶瓷 主体的沿厚度方向的下部中，W允许陶瓷主体的重也位于陶瓷主体的沿厚度方向的中也之 下。
[0010] 根据本公开的又一方面，提供了一种具有多层陶瓷电子组件的组装板。该板包括： 印刷电路板，第一电极焊盘和第二电极焊盘形成在印刷电路板上；多层陶瓷电子组件，安装 在印刷电路板上。体积增大部设置在多层陶瓷电子组件中的陶瓷主体的下部中，W允许陶 瓷主体的下边缘部分的体积比陶瓷主体的上边缘部分的体积大。
【附图说明】
[0011] 通过结合附图进行下面的详细描述，本公开的W上和其他方面、特征和其他优点 将被更清楚地理解，在附图中：
[0012] 图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电子组件的局部剖 开透视图；
[0013] 图2是示意性地示出根据本公开的示例性实施例的多层陶瓷电子组件的陶瓷主 体的透视图；
[0014] 图3是示意性地示出根据本公开的第一示例性实施例的多层陶瓷电子组件的局 部剖开透视图；
[0015] 图4是示意性地示出根据本公开的第一示例性实施例的多层陶瓷电子组件的陶 瓷主体的透视图；
[0016] 图5A是沿图3的线A-A'截取的剖视图；
[0017] 图5B是根据本公开的第一示例性实施例的多层陶瓷电子组件的沿长度-厚度方 向的剖视图；
[001引图6A、图7A、图8A和图9A是根据本公开的第一示例性实施例的多层陶瓷电子组 件的沿宽度-厚度方向的剖视图，它们示出了设置在有效部中的虚设电极图案的改进示 例；
[0019] 图她、图7B、图8B和图9B是根据本公开的第一示例性实施例的多层陶瓷电子组 件的沿长度-厚度方向的剖视图，它们示出了设置在有效部中的虚设电极图案的改进示 例；
[0020] 图10是示出根据本公开的第二示例性实施例的多层陶瓷电子组件的透视图；
[0021] 图11A是沿图10的线B-B'截取的剖视图；
[0022] 图11B是根据本公开的第二示例性实施例的多层陶瓷电子组件的沿长度-厚度方 向的剖视图；
[0023] 图12是示出根据本公开的第H示例性实施例的多层陶瓷电子组件的透视图；
[0024] 图13是沿图12的线C-C'截取的剖视图；
[0025] 图14至图16是示出根据本公开的第四示例性实施例的其上安装有多层陶瓷电子 组件的板的透视图。
【具体实施方式】
[0026] 现在将参照附图详细描述本公开的示例性实施例。
[0027] 然而，本公开可很多不同的形式来举例说明，并不应该被解释为限制于在此 阐述的特定实施例。相反，提供该些实施例使得本公开将是彻底的和完整的，该些实施例将 把本公开的范围充分地传达给本领域技术人员。
[002引在附图中，为了清晰起见，可W夸大元件的形状和尺寸，并将始终使用相同的附图 标记来指示相同或相似的元件。
[0029] 《房陶瓷由子纽件
[0030] 图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电子组件的局部剖 开透视图。
[0031] 图2是示意性地示出根据本公开的示例性实施例的多层陶瓷电子组件的陶瓷主 体的透视图。
[0032] 参照图1和图2,根据本公开的该示例性实施例的多层陶瓷电子组件100可W包 括：陶瓷主体110，包括多个介电层111，具有沿厚度方向彼此相对的上表面St和下表面苗、 沿宽度方向彼此相对的第一侧表面1和第二侧表面2W及沿长度方向彼此相对的第一端表 面3和第二端表面4,并且具有比其宽度大的厚度；第一内电极121和第二内电极122,沿宽 度方向堆叠在陶瓷主体内，具有设置在第一内电极121和第二内电极122之间的至少一个 介电层；体积增大部，设置在陶瓷主体的沿厚度方向的下部中，W允许陶瓷主体的下边缘部 分118的体积比陶瓷主体的上边缘部分117的体积大。
[0033] 根据本公开的示例性实施例，体积增大部可W由虚设电极图案部140形成。
[0034] 在体积增大部由虚设电极图案部140形成的情况下，虚设电极图案可W设置在介 电层上并且沿宽度方向堆叠在陶瓷主体内。与虚设电极图案没有设置在陶瓷主体内的情况 相比，陶瓷主体的下边缘部分的体积可W通过设置在陶瓷主体的下部中的虚设电极图案而 增大。
[00巧]参照图1和图2,在虚设电极图案部140没有设置在陶瓷主体的上部和下部中或者 虚设电极图案部140设置在陶瓷主体的上部和下部二者中的情况下，陶瓷主体的重也近似 设置在穿过陶瓷主体的沿厚度方向的中也的直线Li上。然而，在如本公开的示例性实施例 中的虚设电极图案部140仅设置在陶瓷主体的下部中的情况下，陶瓷主体的重也0可W设 置在位于陶瓷主体的沿厚度方向的中也下面的直线L,上。
[0036] 由于重也0设置为更靠近陶瓷主体的安装表面，因此在安装陶瓷主体时可W减少 芯片倾倒现象，从而可W保证安装稳定性。
[0037] 根据本公开的示例性实施例，虚设电极图案部140设置在陶瓷主体的下部中，使 得陶瓷主体110的下边缘部分118的体积可W大于陶瓷主体110的上边缘部分117的体积。 [003引根据本公开的示例性实施例，虚设电极图案部140设置在陶瓷主体110的下部中， 使得陶瓷主体的在其处陶瓷主体110的下表面Sb与陶瓷主体110的端表面3或4相遇的边 缘可W比陶瓷主体110的在其处陶瓷主体110的上表面St与陶瓷主体110的端表面3或4 相遇的边缘长。
[0039] 另外，陶瓷主体110的下表面Sb(安装表面）的面积可W比陶瓷主体的上表面St 的面积大。
[0040] 在下文中，将详细地描述根据本公开的示例性实施例的多层陶瓷电子组件。多层 陶瓷电容器将作为宽范围的电子组件的代表，并且本公开不限于此。
[0041] 图3是示意性地示出根据本公开的第一示例性实施例的多层陶瓷电子组件的局 部剖开透视图，图4是示意性地示出根据本公开的第一示例性实施例的多层陶瓷电子组件 的陶瓷主体的透视图。
[0042] 参照图3,根据本示例性实施例的多层陶瓷电子组件可W包括陶瓷主体110W及 第一外电极131和第二外电极132。
[0043] 参照图4,陶瓷主体110可W具有沿厚度方向彼此相对的上表面St和下表面苗、设 置在上表面和下表面之间同时沿宽度方向彼此相对的第一侧表面1和第二侧表面2W及设 置在上表面和下表面之间同时沿长度方向彼此相对的第一端表面3和第二端表面4。
[0044] 陶瓷主体110的形状不受具体限制，然而，陶瓷主体110可W具有大体上六面体形 状。
[0045] 尽管下面进行详细描述，但是陶瓷主体的沿厚度方向的下边缘部分118的宽度可 W比陶瓷主体的沿厚度方向的上边缘部分117的宽度宽。
[0046] 此外，陶瓷主体的下表面Sb的面积可W比陶瓷主体的上表面St的面积大。
[0047] 陶瓷主体110可W通过堆叠多个介电层111来形成。如图3中所示，陶瓷主体可 W包括形成在介电层111上的内电极121和122,并且可W通过堆叠其上形成有内电极的多 个介电层来形成。
[0048] 陶瓷主体可W包括设置在陶瓷主体的沿厚度方向的下部中的虚设电极图案部 140。
[0049] 内电极可W包括第一内电极121和第二内电极122,其中，第一内电极和第二内电 极可W交替地设置在介电层上，使至少一个介电层设置在第一内电极和第二内电极之间， 从而堆叠在陶瓷主体的宽度方向上。
[0050] 第一内电极121和第二内电极122可W沿陶瓷主体的宽度方向堆叠，W交替地暴 露到陶瓷主体的第一端表面3和第二端表面4。
[0051] 另外，为了保护内电极不受外部冲击，陶瓷主体110可W包括设置在最外面的内 电极外面的覆盖部112和113。
[0052] 陶瓷主体110可W包括有效部115W及堆叠在有效部的两侧上W设置在陶瓷主体 的沿宽度方向的侧部中的覆盖部112和113。有效部可W包括其中内电极和介电层交替地 堆叠从而有助于电容形成的电容形成部分W及设置在电容形成部分的上侧和下侧中的内 电极没有形成在其中的上边缘部分和下边缘部分的部分。有效部可W包括设置在有效部的 下边缘部分中的虚设电极。
[0053] 根据本公开的示例性实施例，在图3和图4中，W方向可W为陶瓷主体110的宽度 方向，内电极121和122W及介电层111沿宽度方向堆叠，L方向可W为陶瓷主体110的长 度方向，T方向可W为陶瓷主体110的厚度方向。
[0054] 该里，"宽度方向"可W等同于介电层堆叠所沿的方向，即，"堆叠方向"。
[0055] 此外，多层陶瓷电子组件100可W设置为使得在被安装在板上时其厚度方向垂直 于板。
[0056] 为了获得高度的电容，根据本公开的该示例性实施例的多层陶瓷电子组件可W具 有陶瓷主体110的厚度T大于陶瓷主体110的宽度W的形状。
[0057] 通常，已经将多层陶瓷电子组件制造为使得其宽度和厚度几乎彼此相等。
[0058] 然而，根据本公开的示例性实施例的多层陶瓷电子组件可W具有厚度大于宽度的 陶瓷主体，内电极的叠置部分的面积可W通过在沿宽度方向堆叠内电极的同时增大陶瓷主 体的厚度来增大，从而即使被根据本公开的实施例的电子组件占据的安装面积与现有的多 层陶瓷电子组件的安装面积相等，也可W保证更高量的电容。
[0059] 然而，在陶瓷主体的厚度大于陶瓷主体的宽度的情况下，如本公开的示例性实施 例中，可W保证高度的电容，但是多层陶瓷电子组件的重也会上升，从而可能发生芯片在捆 袋（tapingpocket)中倾斜且在拾起（pickup)工艺期间未被拾起的缺陷，或者可能增大 在安装期间的芯片倾倒现象的可能性。
[0060] 然而，根据本公开的示例性实施例，在设置能够增大陶瓷主体的在陶瓷主体的沿 厚度方向的下部中的下边缘部分的体积的虚设电极图案部140情况下，可W解决上述问 题。
[0061] 陶瓷主体110可W通过堆叠多个介电层111W及第一内电极121和第二内电极 122然后将其烧结来形成。在该种情况下，陶瓷主体110的形状及其尺寸W及堆叠的介电层 111的数量不局限于附图所示的示例性实施例的情况。
[0062] 例如，堆叠的介电层的数量可W上至100个或更多个。
[0063] 上边缘部分117和下边缘部分118可W形成在陶瓷主体110的沿厚度方向的上部 和下部中。陶瓷主体的沿厚度方向的上边缘部分117可W指在陶瓷主体110内从内电极 121和122的上边缘向上定位的区域，陶瓷主体的沿厚度方向的下边缘部分118可W指在陶 瓷主体110内从内电极121和122的下边缘向下设置的区域。换言之，上边缘部分117可 W指与在陶瓷主体的上表面St与内电极121和122的上边缘之间的间隔对应的区域，下边 缘部分118可W指与在陶瓷主体的下表面Se与内电极121和122的下边缘之间的间隔对 应的区域。上边缘部分和下边缘部分可W包括覆盖部的与有效部的其中未形成内电极的部 分对应的上部和下部。
[0064] 根据本公开的示例性实施例，介电层111的平均厚度可W根据多层陶瓷电子组件 的电容设计而任意改变。
[0065] 另外，介电层111可W包含具有高介电常数的陶瓷粉末，例如，铁酸顿炬aTi〇3)基 粉末或者铁酸餓（SrTi〇3)基粉末等，但是本公开不限于此。
[0066] 覆盖部112和113除了它们不包括任何内电极之外可W具有与介电层111的材料 和构造相同的材料和结构。覆盖部可W通过在有效部115的沿宽度方向的侧表面上分别堆 叠单层或者两层或更多层介电层来形成，并且通常用于防止第一内电极121和第二内电极 122被物理或化学应力损坏。
[0067] 例如，覆盖部可W通过堆叠十个或更多个其上未形成内电极的介电层来形成。
[006引第一内电极121和第二内电极122可W通过使用包含例如贵金属材料（诸如把 (Pd)、把-银（Pd-Ag)合金等）、媒（Ni)和铜（化）中的一种或更多种的导电膏来形成；然 而，本公开不限于此。
[0069] 同时，第一内电极121和第二内电极122(-对具有相反极性的电极）可W通过在 介电层111上W预定的厚度印刷包含导电金属的导电膏来形成。
[0070] 第一内电极121和第二内电极122在烧结之后的平均厚度不受具体限制，只要可 W获得目标电容即可。例如，内电极的平均厚度可W为1. 5ym或更小。
[0071] 根据本公开的该示例性实施例，第一内电极121和第二内电极122可W设置为垂 直于陶瓷主体的上表面St或下表面苗。目P，第一内电极121和第二内电极122可W垂直于 陶瓷主体的当在板上安装多层陶瓷电子组件时面对板的下表面（安装表面）。
[0072] 第一外电极131和第二外电极132可W由铜（化）、银（Ag)、媒（Ni)等形成，但是 不限于此。
[0073] 第一外电极131和第二外电极132可W通过涂敷由将玻璃料添加到金属粉末而制 备的导电膏然后烧结所涂敷的导电膏来形成。
[0074] 在本公开中，第一极性和第二极性指不同的极性。
[00巧]陶瓷主体110可W包括设置在陶瓷主体110的沿厚度方向的下部中的虚设电极图 案部140。根据本示例性实施例，虚设电极图案部140可W包括第一虚设电极图案141和第 二虚设电极图案142。
[0076] 陶瓷主体110的沿厚度方向的下部可W指在陶瓷主体的沿厚度方向的中也部分 下面的区域。
[0077] 图5A是沿图3的线A-A'截取的剖视图。
[0078] 图5B是根据本示例性实施例的多层陶瓷电子组件的沿长度-厚度方向的剖视图， 其示出了介电层111、设置在介电层上的内电极121和122W及第一虚设电极图案141和第 二虚设电极图案142。
[0079] 参照图5A和图5B，第一虚设电极图案141和第二虚设电极图案142可W沿厚度方 向设置在在陶瓷主体110的有效部115中设置的内电极121和122的下面。
[0080] 第一虚设电极图案141和第二虚设电极图案142可W由与内电极121和122的材 料相同的材料形成，但是不限于此。
[0081] 根据本示例性实施例，可W通过抑制陶瓷主体的下边缘部分118的宽度在陶瓷主 体的烧结工艺过程中收缩，从而允许陶瓷主体的下边缘部分118的体积比陶瓷主体的上边 缘部分117的体积大，来保证在板上安装多层陶瓷电子组件时的稳定性。
[0082] 根据本公开的示例性实施例，第一虚设电极图案141可W设置在陶瓷主体110的 沿长度方向的中也部分与陶瓷主体110的第一端表面3之间的区域中，第二虚设电极图案 142可W设置在陶瓷主体110的沿长度方向的中也部分与陶瓷主体110的第二端表面4之 间的区域中。
[0083] 如图5A和图5B中所示，第一虚设电极图案141可W设置在其上形成有第一内电 极121的介电层111上，第二虚设电极图案142可W设置在其上形成有第二内电极122的 介电层111上。
[0084] 第一虚设电极图案141和第二虚设电极图案142可W在不同的位置交替地形成在 介电层111上。
[0085] 例如，第一虚设电极图案141和第二虚设电极图案142可W交替地设置，使得一个 介电层111置于第一虚设电极图案141和第二虚设电极图案142之间。
[0086] 如上所述，在第一虚设电极图案141设置在其上形成有第一内电极121的介电层 111上，并且第二虚设电极图案142设置在其上形成有第二内电极122的介电层111上的情 况下，第一虚设电极图案141的数量可W与第一内电极121的数量相等，第二虚设电极图案 142的数量可W与第二内电极122的数量相等。
[0087] 根据本示例性实施例，第一虚设电极图案141和第二虚设电极图案142可W与第 一内电极121和第二内电极122分隔开。
[0088] 第一虚设电极图案141和第二虚设电极图案142的端部可W暴露到陶瓷主体的下 表面苗。在第一虚设电极图案141和第二虚设电极图案142的端部暴露到陶瓷主体的下表 面Se的情况下，第一外电极131和第二外电极132可W延伸到陶瓷主体的下表面苗，W分 别覆盖第一虚设电极图案和第二虚设电极图案的暴露部分。
[0089] 第一外电极131和第二外电极132也可与第一外电极131和第二外电极132 延伸到陶瓷主体的下表面苗的部分的长度大体上相似的长度延伸到陶瓷主体的上表面St。
[0090] 根据本公开的示例性实施例，第一虚设电极图案141的端部可W暴露到陶瓷主体 的第一端表面3,第二虚设电极图案142的端部可W暴露到陶瓷主体的第二端表面4。
[0091] 在第一虚设电极图案141和第二虚设电极图案142被引出到陶瓷主体的端表面3 和4或者下表面苗的情况下，第一虚设电极图案141和第二虚设电极图案142可W分别连 接到第一外电极131和第二外电极132,从而可W改善外电极的粘附强度。
[009引图6A、图7A、图8A和图9A是根据本公开的第一不例性实施例的多层陶瓷电子组 件的沿宽度-厚度方向的剖视图，它们示出了设置在有效部中的第一虚设电极图案和第二 虚设电极图案的改进W例。图6B、图7B、图8B和图9B是根据本公开的第一7]^例性实施例 的多层陶瓷电子组件的沿长度-厚度方向的剖视图，它们示出了设置在有效部中的第一虚 设电极图案和第二虚设电极图案的改进示例。
[0093] 图6A、图7A、图8A和图9A可W分别与图她、图7B、图8B和图9B对应。
[0094] 参照图6A和图6B，第一虚设电极图案141和第二虚设电极图案142可W不被引 出到陶瓷主体的下表面。在如本改进示例中的第一虚设电极图案141和第二虚设电极图案 142不被引出到陶瓷主体的下表面的情况下，可W确定第一虚设电极图案141和第二虚设 电极图案142的长度，而不管外电极延伸到陶瓷主体的下表面的部分的长度如何。
[0095] 参照图7A和图7B，第一虚设电极图案141和第二虚设电极图案142中的至少一 个可W连接到对应的内电极。例如，第一虚设电极图案141可W设置为连接到第一内电极 121，第二虚设电极图案142可W设置为连接到第二内电极122。
[0096] 此外，如图8A和图8B中所示，第一虚设电极图案141可W形成在其上设置有第一 内电极121的介电层111和其上设置有第二内电极122的介电层111上，第二虚设电极图 案142可W形成在其 上设置有第一内电极121的介电层111和其上设置有第二内电极122 的介电层111上。目P，第一虚设电极图案141和第二虚设电极图案142二者可W设置在同 一介电层111上。
[0097] 在第一虚设电极图案141形成在其上设置有第一内电极121的介电层111和其上 设置有第二内电极122的介电层111上，并且第二虚设电极图案142同样形成在其上设置 有第一内电极121的介电层111和其上设置有第二内电极122的介电层111上的情况下， 第一虚设电极图案141的数量可W与第一内电极121的数量和第二内电极122的数量之和 相等，第二虚设电极图案142的数量可W与第一内电极121的数量和第二内电极122的数 量之和相等。
[0098] 目P，第一虚设电极图案141和第二虚设电极图案142可W形成在其上设置有第一 内电极121的介电层上，并且第一虚设电极图案141和第二虚设电极图案142可W形成在 其上设置有第二内电极122的介电层上。
[0099] 在如改进示例中的第一虚设电极图案141的数量和第二虚设电极图案142的数量 中的每个与第一内电极121的数量和第二内电极122的数量之和相等的情况下，陶瓷主体 的下边缘部分的其中设置虚设电极图案的区域的宽度可W与陶瓷主体的沿厚度-长度方 向的中也部分的宽度相似。
[0100] 在如本改进示例中的第一虚设电极图案141和第二虚设电极图案142设置在同一 介电层上的情况下，为了防止短路，第一虚设电极图案141和第二虚设电极图案142需要彼 此分隔开。例如，第一虚设电极图案和第二虚设电极图案可W设置在同一介电层上，W在长 度方向上彼此分隔开，并且可W沿宽度方向堆叠。
[0101] 第一虚设电极图案141和第二虚设电极图案142二者可w设置为与第一内电极 121和第二内电极122分隔开。
[0102] 此外，参照示出了虚设电极图案的另一改进示例的9A和图9B，第一虚设电极图案 141可W连接到第一内电极121并且与第二内电极122分隔开，第二虚设电极图案142可W 连接到第二内电极122并且与第一内电极121分隔开。在该改进示例中，第一虚设电极图 案141和第二虚设电极图案142可W设置在一个介电层上，W在长度方向上彼此分隔开。
[0103] 可W如上面改进示例中所描述地对虚设电极图案进行各种构造，但是虚设电极图 案不限于此。虚设电极图案的改进示例可W彼此结合或者改变。
[0104] 图10是示出根据本公开的第二示例性实施例的多层陶瓷电子组件100的透视图； 图11A是沿图10的线B-B'截取的剖视图。
[0105] 在根据第二示例性实施例的多层陶瓷电子组件的描述中，将省略与根据本公开的 第一示例性实施例的多层陶瓷电子组件的描述重叠的描述，在下文中将仅描述与之不同之 处。
[0106] 根据本公开的第二示例性实施例的多层陶瓷电子组件的陶瓷主体可W包括设置 在陶瓷主体的沿厚度方向的下部中的虚设电极图案部140。根据本示例性实施例，虚设电极 图案部140可W包括设置在覆盖部112和113中的第H虚设电极图案151和第四虚设电极 图案152。
[0107] 与设置在有效部中的上述虚设电极图案相似，第H虚设电极图案151和第四虚设 电极图案152可W设置在陶瓷主体的覆盖部112和113的沿厚度方向的下部中，并且抑制 在烧结陶瓷主体时下边缘部分118沿宽度方向的收缩，W增大下边缘部分的体积。
[0108] 第H虚设电极图案151和第四虚设电极图案152可W由与内电极121和122的材 料相同的材料形成，但是不限于此。
[0109] 覆盖部112和113的沿厚度方向的下部可W指在覆盖部的沿厚度方向的中也部分 下面的区域。
[0110] 为了使陶瓷主体的重也向陶瓷主体的下表面Se有效地移动，第H虚设电极图案 151和第四虚设电极图案152可W设置在从陶瓷主体的下表面苗开始的相对于陶瓷主体的 总厚度的大约35%的厚度范围内，但是不限于此。
[0111] 图11B是根据本示例性实施例的多层陶瓷电子组件的沿长度-厚度方向的剖视 图，其示出了构成覆盖部的介电层111W及设置在介电层111上的第H虚设电极图案151 和第四虚设电极图案152。
[0112] 第H虚设电极图案151可W设置在陶瓷主体的沿长度方向的中也部分与陶瓷主 体的第一端表面3之间的区域中，第四虚设电极图案152可W设置在陶瓷主体的沿长度方 向的中也部分与陶瓷主体的第二端表面4之间的区域中。
[0113] 第H虚设电极图案151的端部可W暴露到第一端表面3,第四虚设电极图案152的 端部可W暴露到第二端表面4。
[0114] 在第H虚设电极图案151和第四虚设电极图案152设置在同一介电层上的情况 下，第H虚设电极图案和第四虚设电极图案可W在长度方向上彼此分隔开。
[0115] 在第H虚设电极图案151和第四虚设电极图案152的端部分别暴露到第一端表面 和第二端表面的情况下，可W进一步改善外电极的粘附强度。
[011引如图IIB中所示，第S虚设电极图案151和第四虚设电极图案152的端部可w暴 露到陶瓷主体的下表面苗。在该种情况下，第一外电极131和第二外电极132可W延伸到 陶瓷主体的下表面，W分别覆盖第H虚设电极图案和第四虚设电极图案的暴露部分。
[0117] 外电极可与第一外电极131和第二外电极132延伸到陶瓷主体的下表面苗的 部分的长度大体上相似的长度延伸到陶瓷主体的上表面St。
[011引图12是示出根据本公开的第H示例性实施例的多层陶瓷电子组件的透视图，图 13是沿图12的线C-C'截取的剖视图。
[0119] 在根据第H示例性实施例的多层陶瓷电子组件的描述中，将省略与根据本公开的 第一示例性实施例或第二示例性实施例的多层陶瓷电子组件的描述重叠的描述，在下文中 将仅描述与之不同之处。
[0120] 根据本公开的第H示例性实施例的多层陶瓷电子组件的陶瓷主体110可W包括 设置在陶瓷主体110的沿厚度方向的下部中的虚设电极图案部140。根据本示例性实施例， 虚设电极图案部可W包括设置在有效部中的第一虚设电极图案141和第二虚设电极图案 142W及设置在覆盖部中的第H虚设电极图案151和第四虚设电极图案152。
[0121] 因为第一虚设电极图案141和第二虚设电极图案142W及第H虚设电极图案151 和第四虚设电极图案152的细节与第一示例性实施例和第二示例性实施例中描述的细节 相同，所W将省略它们的详细描述。
[0122] 在如本示例性实施例中的设置在有效部中的第一虚设电极图案141和第二虚设 电极图案142W及设置在覆盖部中的第H虚设电极图案151和第四虚设电极图案152中的 全部都形成在陶瓷主体的下部中的情况下，陶瓷主体的其中设置有虚设电极图案141、142、 151和152的下边缘部分118的宽度可W比陶瓷主体的沿厚度方向的中也部分的宽度大。
[0123] 根据本示例性实施例，因为所有虚设电极图案都形成在陶瓷主体的下部中，所W 与现有技术相比，陶瓷主体的下边缘部分的体积可W进一步增大，从而保证在板上安装多 层陶瓷电子组件时的稳定性并且获得防止芯片倾倒现象的效果。
[0124] 如上所述，在根据本公开的示例性实施例的多层陶瓷电子组件中，设置在陶瓷主 体的下部中的体积增大部可W抑制陶瓷主体的下部的宽度的减小，并且允许陶瓷主体的下 边缘部分的体积比陶瓷主体的上边缘部分的体积大，从而可W保证在被安装在板上时的安 装稳定性。
[0125] 例如，在陶瓷主体不包括体积增大部的情况下，与陶瓷主体的其中设置有内电极 的沿厚度方向的中也部分相比，陶瓷主体的其中未设置内电极的沿厚度方向的上边缘部分 和下边缘部分在烧结过程中会沿宽度方向进一步收缩，使得陶瓷主体的沿厚度方向的上边 缘部分和下边缘部分会比陶瓷主体的沿厚度方向的中也部分窄。目P，陶瓷主体的宽度会在 邻近于陶瓷主体的上表面和下表面的区域中减小，因此，由于将用作安装表面的陶瓷主体 的上表面或下表面的面积的减小而导致可能不能保证在板上安装陶瓷主体时的稳定性。
[0126] 具体地，在如本公开的示例性实施例中的陶瓷主体的厚度比其宽度大的多层陶瓷 电子组件的情况下，安装缺陷会因上边缘部分和下边缘部分的收缩而更严重。
[0127] 然而，根据本公开的示例性实施例，在烧结陶瓷主体时，可W通过设置在陶瓷主体 的下部中的体积增大部来抑制下边缘部分的过度收缩现象，从而抑制陶瓷主体的下部的宽 度的减小，从而可W减少在板上安装多层陶瓷电子组件时发生的缺陷。
[012引根据本公开的示例性实施例，体积增大部可W仅设置在陶瓷主体110的沿厚度方 向的一个部分处，该一个部分可W被定义为陶瓷主体的下部。另外，在陶瓷主体的沿厚度方 向彼此相对的两个表面中，陶瓷主体的邻近于体积增大部的表面可W被定义为下表面苗， 陶瓷主体的沿厚度方向与下表面苗相对的表面可W被定义为上表面St。陶瓷主体110的 沿厚度方向的一个部分和其他部分或者陶瓷主体110的上部和下部可W基于陶瓷主体的 沿厚度方向的中也部分来区别。
[0129] 在如本公开的示例性实施例中的体积增大部仅设置在陶瓷主体110的下部中的 情况下，陶瓷主体110的重也0可W设置在陶瓷主体的沿厚度方向的中也部分的下方，从而 在板上安装多层陶瓷电子组件时，可W防止芯片倾倒现象和安装缺陷。
[0130] 另外，因为在陶瓷主体的上边缘部分117中没有内电极和体积增大部，所W与陶 瓷主体的沿厚度方向的中也部分相比，在烧结时陶瓷主体沿宽度方向的收缩会进一步增 大，因此，与陶瓷主体的沿厚度方向的中也部分或下边缘部分118的宽度相比，陶瓷主体的 上边缘部分117的宽度会相对窄。
[0131] 在本公开中，下边缘部分的体积或宽度可W被测量为包括设置在下边缘部分中的 体积增大部。
[0132] 根据本公开的示例性实施例，因为陶瓷主体的与在第一内电极和第二内电极的上 边缘与陶瓷主体的上表面之间的间隔对应的上边缘部分117仅由介电层111形成而不具有 体积增大部，所W陶瓷主体的沿宽度方向的上边缘部分117的收缩在烧结时可W相对地增 大，从而陶瓷主体的下边缘部分118的宽度和体积可W比陶瓷主体的上边缘部分的宽度和 体积大。
[0133] 此 外，陶瓷主体的下表面苗的区域可W比陶瓷主体的上表面St的区域宽。
[0134] 另外，因为体积增大部设置在陶瓷主体110的下部中，所W陶瓷主体110的在其处 陶瓷主体110的下表面苗与其端表面3或4相遇的边缘的长度可W比陶瓷主体110的在 其处陶瓷主体110的上表面St与其端表面3或4相遇的边缘的长度大。
[01巧]本公开的示例性实施例中的陶瓷主体110可W因烧结收缩和抛光而不具有完美 的六面体形状，但是可W具有大体上六面体形状。假设陶瓷主体的形状是大体上六面体，可 W测量六面体的上表面和下表面W及边缘（可W被认为是陶瓷主体110的上表面和下表面 W及边缘）的长度和面积。
[0136] 在如上描述的陶瓷主体的下边缘部分118的宽度和体积比陶瓷主体的上边缘部 分117的宽度和体积大的情况下，或者在陶瓷主体的下表面Sc的面积比陶瓷主体的上表面St的面积大的情况下，可W减少在板上安装多层陶瓷电子组件时发生的安装缺陷和芯片倾 倒现象。 阳"7] 巧于安装《房陶瓷由子纽件的板
[013引图14至图16是示出根据本公开的第四示例性实施例的其上安装有多层陶瓷电子 组件的板200的透视图。
[0139] 图14示出其上安装有根据本公开的第一示例性实施例的多层陶瓷电子组件的 板；图15示出其上安装有根据本公开的第二示例性实施例的多层陶瓷电子组件的板；图16 示出其上安装有根据本公开的第H示例性实施例的多层陶瓷电子组件的板。
[0140] 参照图14,根据本公开的该示例性实施例的用于安装多层陶瓷电子组件的板200 可W包括；印刷电路板210,其上安装有多层陶瓷电子组件100;第一电极焊盘221和第二 电极焊盘222,形成在印刷电路板210上，W彼此分隔开。
[0141] 在该种情况下，在第一外电极131和第二外电极132被定位为分别接触第一电极 焊盘221和第二电极焊盘222的状态下，多层陶瓷电子组件100可W通过焊料230电连接 到印刷电路板210。
[0142] 目P，根据本示例性实施例，提供了用于安装多层陶瓷电子组件的板200,其中，多层 陶瓷电子组件包括陶瓷主体110,陶瓷主体110包括多个介电层111，具有沿厚度方向彼此 相对的上表面St和下表面苗、沿宽度方向彼此相对的第一侧表面1和第二侧表面2W及沿 长度方向彼此相对的第一端表面3和第二端表面4,并且具有比宽度大的厚度。第一内电 极121和第二内电极122在陶瓷主体110内沿宽度方向堆叠，使得至少一个介电层设置在 第一内电极121和第二内电极122之间。体积增大部设置在陶瓷主体110的沿厚度方向的 下部中，W允许陶瓷主体的下边缘部分的体积比陶瓷主体的上边缘部分的体积大，并且当 在印刷电路板210上安装多层陶瓷电子组件时，陶瓷主体的下表面苗被邻近地设置为面对 印刷电路板210。
[0143] 多层陶瓷电子组件可W包括形成在陶瓷主体110的外表面上的第一外电极和第 二外电极，从而分别连接到第一内电极和第二内电极。
[0144] 陶瓷主体110可W包括通过交替地堆叠第一内电极121和第二内电极122及介电 层而形成的有效部W及在有效部外面设置在陶瓷主体的沿宽度方向的至少一个侧部中的 覆盖部。
[0145] 体积增大部可W由设置在介电层上并且沿宽度方向堆叠在陶瓷主体内的虚设电 极图案部140形成。
[0146] 体积增大部可W包括如图14中所示的在有效部中沿厚度方向设置在第一内电极 121和第二内电极122下面的第一虚设电极图案141和第二虚设电极图案142,或者如图15 中所示的设置在覆盖部的沿厚度方向的下部中的第H虚设电极图案151和第四虚设电极 图案152。
[0147] 可选择地，体积增大部可W包括如图16中所示的设置在有效部中的第一虚设电 极图案141和第二虚设电极图案142W及设置在覆盖部中的第H虚设电极图案151和第四 虚设电极图案152中的全部。
[0148] 将省略对安装在板上的多层陶瓷电子组件的与上述多层陶瓷电子组件的特征重 叠的特征的描述。 。"引 连輪示例
[0150] 为了观察缺陷的频率是否因为根据发明示例的多层陶瓷电子组件包括体积增大 部而减小，下面的表1示出了当在板上安装对比示例和发明示例的多层陶瓷电子组件时通 过测量拾起（pickup)缺陷和安装缺陷的频率而获得的结果。
[0151] 在本实验示例中，将虚设电极图案部仅形成在陶瓷主体的有效部的沿厚度方向的 下部中的情况设定为发明示例1;将虚设电极图案部仅形成在陶瓷主体的覆盖部的沿厚度 方向的下部中的情况设定为发明示例2;将虚设电极图案部形成在陶瓷主体的有效部和覆 盖部的沿厚度方向的下部中的情况设定为发明示例3。
[0152] 此外，在本实验示例中，将无虚设电极图案部形成在陶瓷主体中的情况设定为对 比示例1;将虚设电极图案部形成在陶瓷主体的有效部的沿厚度方向的上部和下部中的情 况设定为对比示例2;将虚设电极图案部形成在陶瓷主体的覆盖部的沿厚度方向的上部和 下部中的情况设定为对比示例3 ;将虚设电极图案部形成在陶瓷主体的有效部和覆盖部的 沿厚度方向的上部和下部中的情况设定为对比示例4。
[0153] 如下制造对比示例和发明示例的多层陶瓷电子组件。
[0154] 首先，将包含铁酸顿炬aTi〇3)基粉末的浆料涂敷到载体膜并且干燥，W制备具有 大约1.1ym的厚度的多个陶瓷生片，从而形成介电层。
[0155] 接下来，制备包含媒粉末的用于内电极的导电膏。使用丝网印刷法将用于内电极 的导电膏W大约0.8ym的厚度涂敷到生片W形成内电极图案，堆叠220个其上形成有内电 极图案的生片，并且另外堆叠16个其上未形成内电极图案的生片W形成覆盖部，从而制造 多层主体。制备多个上述多层主体。
[0156] 在发明示例1至3和对比示例2至4的情况下，通过在形成内电极图案的工艺过 程中使用丝网印刷法在生片上涂敷用于内电极的导电膏来形成虚设电极图案部。在实验示 例中，形成在有效部中的虚设电极图案部的厚度为大约0.8ym，形成在覆盖部中的虚设电 极图案部的厚度为大约2ym。
[0157] 设置在有效部中的虚设电极图案部形成在其上形成有内电极图案的生片上，设置 在覆盖部中的虚设电极图案部形成在其上未形成内电极图案的生片上。
[0158] 然后，在大约85C和大约lOOOkgf/cm2的压强下对每个多层主体执行等静压制。 切割受过等静压制的多层主体，使得内电极图案的端部通过切割的多层主体的端表面交替 地暴露。然后，通过在空气气氛下在大约23CTC保持大约60小时来对多层主体进行去结合 (de-binding)工艺。
[0159] 此后，通过在还原气氛下在大约120(TC烧结多层主体然后抛光烧结的主体来形成 陶瓷主体，其中，还原气氛的氧分压为大约ICriiatm至ICrWatm，其低于Ni-NiO平衡氧分压， W防止内电极被氧化。在烧结之后，陶瓷主体的尺寸为大约0.6mmX0. 3mmX0. 7mm(长度X 宽度X厚度（LXWXT))。
[0160] 基于主体的沿宽度-厚度方向的中也来测量陶瓷主体的长度，基于主体的沿长 度-厚度方向的中也来测量陶瓷主体的宽度，基于主体的沿宽度-长度方向的中也来测量 陶瓷主体的厚度。
[0161] 然后，在陶瓷主体的两个端表面上形成外电极，W连接到内电极。
[0162] 通过烧结包含铜粉末和玻璃的膏来形成外电极。
[0163] 根据对比示例和发明示例，虚设电极图案部在陶瓷主体的沿长度方向的一个端部 和另一个端部上设置在其上印刷有第一内电极和第二内电极的介电层上。
[0164] 目P，在发明示例1的多层陶瓷电子组件中，如图8B中所示地形成体积增大部；在发 明示例2的多层陶瓷电子组件中，如图11A和图11B中所示地形成体积增大部；在发明示例 3的多层陶瓷电子组件中，如图12和图13中所示地形成体积增大部。
[0165] 在对比示例2至对比示例4中，除了在陶瓷主体的沿厚度方向的上部和下部中都 形成体积增大部之外，体积增大部被形成为类似于发明示例1至3中的体积增大部。
[0166] 设置在覆盖部中的虚设电极图案部形成为暴露到陶瓷主体的下表面（在对比示 例的情况下，还暴露到陶瓷主体的上表面），并且具有等于陶瓷主体的沿厚度方向的总厚度 的大约20 %至25 %的近似厚度。
[0167] 在对比示例和发明示例中，上边缘部分和下边缘部分形成为具有等于陶瓷主体的 总厚度的大约10%的近似厚度。
[0168] 设置在有效部中的虚设电极图案部形成为具有等于陶瓷主体的总长度的大约 12%的近似长度，设置在覆盖部中的虚设电极图案部形成为具有等于陶瓷主体的总长度的 大约10 %的近似长度。
[0169] 设置在有效部中的虚设电极图案部形成为暴露到陶瓷主体的下表面（在对比示 例的情况下，还暴露到陶瓷主体的上表面），并且沿厚度方向与内电极分隔开大约25ym的 间隔。
[0170] 在严格的条件下测试表1的全部拾起缺陷和安装缺陷。
[0171] 详细地讲，在通过使用陶瓷主体的沿厚度方向的下表面作为安装表面安装陶瓷主 体的工艺期间，通过测量在拾起多层陶瓷电子组件时因为陶瓷主体沿宽度方向倾斜大约 0. 1mm而没有被恰当地拾起的多层陶瓷电子组件的数量来测试拾起缺陷的发生，通过测量 在板上安装被拾起的多层陶瓷电子组件时倾倒的多层陶瓷电子组件的数量来测试安装缺 陷的发生。
[0172] [表U
[0173]
[0174] 如表1中所示，可W看出，在体积增大部未设置在陶瓷主体的沿厚度方向的上部 和下部中的对比示例1中，拾起缺陷和安装缺陷的发生频率高。
[01巧]另外，可W看出，在与发明示例1至3不同的在陶瓷主体的沿厚度方向的上部和下 部中都设置体积增大部的对比示例2至4中，拾起缺陷和安装缺陷的发生频率与对比示例 1相比降低，但是与发明示例1至3相比仍高。
[0176] 可W看出，在发明示例1至3中，拾起缺陷和安装缺陷的发生频率与对比示例2至 4相比显著降低。
[0177] 如上所阐述的，根据本公开的示例性实施例，可W提供一种多层陶瓷电子组件和 用于安装该多层陶瓷电子组件的板，该多层陶瓷电子组件能够减少在被安装在板上时芯片 的倾倒现象W获得优异的 安装稳定性。
[0178] 尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的 是，在不脱离由权利要求限定的本公开的精神和范围的情况下，可做出修改和变形。
【主权项】
1. 一种多层陶瓷电子组件，所述多层陶瓷电子组件包括： 陶瓷主体，具有比宽度大的厚度，陶瓷主体包括多个介电层，并且具有沿厚度方向彼此 相对的上表面和下表面、沿宽度方向彼此相对的第一侧表面和第二侧表面以及沿长度方向 彼此相对的第一端表面和第二端表面； 第一内电极和第二内电极，沿宽度方向堆叠在陶瓷主体内，至少一个介电层设置在第 一内电极和第二内电极之间；以及 体积增大部，设置在陶瓷主体的沿厚度方向的下部中，以允许陶瓷主体的下边缘部分 的体积比陶瓷主体的上边缘部分的体积大。2. 根据权利要求1所述的多层陶瓷电子组件，其中，陶瓷主体的在其处陶瓷主体的下 表面与陶瓷主体的第一端表面和第二端表面相遇的边缘比陶瓷主体的在其处陶瓷主体的 上表面与陶瓷主体的第一端表面和第二端表面相遇的边缘长。3. 根据权利要求1所述的多层陶瓷电子组件，其中，陶瓷主体包括有效部和覆盖部，有 效部包括介电层和内电极沿宽度方向交替地堆叠在其中的电容形成部分以及上边缘部分 和下边缘部分的部分，覆盖部位于有效部的沿宽度方向的两侧上， 体积增大部包括沿厚度方向设置在有效部内的第一内电极和第二内电极之下的虚设 电极图案部。4. 根据权利要求3所述的多层陶瓷电子组件，其中，虚设电极图案部设置为与第一内 电极和第二内电极分隔开。5. 根据权利要求3所述的多层陶瓷电子组件，其中，虚设电极图案部设置为连接到第 一内电极或第二内电极。6. 根据权利要求3所述的多层陶瓷电子组件，其中，虚设电极图案部包括： 第一虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第一端表 面之间的区域中；以及 第二虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第二端表 面之间的区域中。7. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案和第二虚设电 极图案交替地设置，使至少一个介电层置于它们之间。8. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案和第二虚设电 极图案设置在同一介电层上以彼此分隔开，第一虚设电极图案沿宽度方向堆叠，并且第二 虚设电极图案沿宽度方向堆叠。9. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案暴露到陶瓷主 体的第一端表面，第二虚设电极图案暴露到陶瓷主体的第二端表面。10. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案的数量与第一 内电极的数量和第二内电极的数量之和相等，第二虚设电极图案的数量与第一内电极的数 量和第二内电极的数量之和相等。11. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案的数量与第一 内电极的数量相等，第二虚设电极图案的数量与第二内电极的数量相等。12. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案设置在其上 设置有第一内电极的介电层上，第二虚设电极图案设置在其上设置有第二内电极的介电层 上。13. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案设置在其上设 置有第一内电极的介电层和其上设置有第二内电极的介电层上，第二虚设电极图案设置在 其上设置有第一内电极的介电层和其上设置有第二内电极的介电层上。14. 根据权利要求6所述的多层陶瓷电子组件，其中，第一虚设电极图案和第二虚设电 极图案暴露到陶瓷主体的下表面。15. 根据权利要求1所述的多层陶瓷电子组件，其中： 陶瓷主体包括有效部和覆盖部，有效部包括介电层和内电极沿宽度方向交替地堆叠在 其中的电容形成部分以及介电层沿宽度方向堆叠在其中的上边缘部分和下边缘部分的部 分，在覆盖部中介电层堆叠在有效部的沿宽度方向的两侧上， 体积增大部包括设置在覆盖部的沿厚度方向的下部中的虚设电极图案部。16. 根据权利要求15所述的多层陶瓷电子组件，其中，虚设电极图案部包括： 第三虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第一端表 面之间的区域中；以及 第四虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第二端表 面之间的区域中。17. 根据权利要求1所述的多层陶瓷电子组件，其中，第一内电极和第二内电极设置为 大体上垂直于陶瓷主体的在被安装在板上时的安装表面。18. -种多层陶瓷电子组件，所述多层陶瓷电子组件包括： 陶瓷主体，具有比宽度大的厚度，并且包括有效部和覆盖部，有效部包括介电层和内电 极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆叠在其中的上 边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方向的两侧上； 第一外电极和第二外电极，分别形成在陶瓷主体的沿长度方向彼此相对的两个端表面 上；以及 虚设电极图案部，设置在陶瓷主体的沿厚度方向的下部中，以允许陶瓷主体的重心位 于陶瓷主体的沿厚度方向的中心之下。19. 一种多层陶瓷电子组件，所述多层陶瓷电子组件包括： 陶瓷主体，具有比宽度大的厚度，并且包括有效部和覆盖部，有效部包括介电层和内电 极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆叠在其中的上 边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方向的两侧上； 虚设电极图案部，沿厚度方向设置在有效部内的内电极之下；以及 外电极，电连接到内电极并且覆盖陶瓷主体的两个端表面。20. 根据权利要求19所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括设置在 覆盖部的沿厚度方向的下部中的另一虚设电极图案部。21. -种多层陶瓷电子组件，所述多层陶瓷电子组件包括： 陶瓷主体，具有比宽度大的厚度，并且包括有效部和覆盖部，有效部包括介电层和内电 极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆叠在其中的上 边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方向的两侧上； 虚设电极图案部，设置在覆盖部的下部中；以及 外电极，电连接到内电极并且覆盖陶瓷主体的两个端表面。22. -种具有多层陶瓷电子组件的组装板，所述组装板包括： 印刷电路板，第一电极焊盘和第二电极焊盘形成在印刷电路板上；以及 多层陶瓷电子组件，安装在印刷电路板上， 其中，多层陶瓷电子组件包括： 陶瓷主体，具有比宽度大的厚度，陶瓷主体包括多个介电层，并且具有沿厚度方向彼此 相对的上表面和下表面、沿宽度方向彼此相对的第一侧表面和第二侧表面以及沿长度方向 彼此相对的第一端表面和第二端表面； 第一内电极和第二内电极，沿宽度方向堆叠在陶瓷主体内，至少一个介电层设置在第 一内电极和第二内电极之间；以及 体积增大部，设置在陶瓷主体的沿厚度方向的下部中，以允许陶瓷主体的下边缘部分 的体积比陶瓷主体的上边缘部分的体积大， 陶瓷主体的下表面被邻近地安装为面对印刷电路板。23. 根据权利要求22所述的组装板，其中，陶瓷主体包括有效部和覆盖部，有效部包括 介电层和内电极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆 叠在其中的上边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方 向的两侧上， 体积增大部包括沿厚度方向设置在有效部内的第一内电极和第二内电极之下的虚设 电极图案部。24. 根据权利要求22所述的组装板，其中，陶瓷主体包括有效部和覆盖部，有效部包括 介电层和内电极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆 叠在其中的上边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方 向的两侧上， 体积增大部包括设置在覆盖部的沿厚度方向的下部中的虚设电极图案部。25. 根据权利要求22所述的组装板，其中，陶瓷主体包括有效部和覆盖部，有效部包括 介电层和内电极沿宽度方向交替地堆叠在其中的电容形成部分以及介电层沿宽度方向堆 叠在其中的上边缘部分和下边缘部分的部分，在覆盖部中介电层堆叠在有效部的沿宽度方 向的两侧上， 体积增大部包括沿厚度方向设置在有效部内的第一内电极和第二内电极之下的虚设 电极图案部以及设置在覆盖部的沿厚度方向的下部中的虚设电极图案部。26. -种用于安装在印刷电路板上的多层陶瓷电子组件，所述多层陶瓷电子组件包 括： 陶瓷主体，包括多个介电层、沿厚度方向彼此相对的上表面和下安装表面、沿宽度方向 彼此相对的第一侧表面和第二侧表面以及沿长度方向彼此相对的第一端表面和第二端表 面； 多个内电极，沿宽度方向堆叠在陶瓷主体内；以及 多个虚设电极图案，在内电极下面设置在陶瓷主体的沿厚度方向的下部中， 其中，陶瓷主体的下安装表面的面积比陶瓷主体的上表面的面积大，并且陶瓷主体的 重心位于陶瓷主体的沿厚度方向的中心下面。27. 根据权利要求26所述的多层陶瓷电子组件，其中，所述多个虚设电极图案包括： 第一虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第一端表 面之间的区域中；以及 第二虚设电极图案，设置在陶瓷主体的沿长度方向的中心部分与陶瓷主体的第二端表 面之间的区域中。28. 根据权利要求27所述的多层陶瓷电子组件，其中，第一虚设电极图案和第二虚设 电极图案设置在同一介电层上以彼此分隔开，第一虚设电极图案沿宽度方向堆叠并且第二 虚设电极图案沿宽度方向堆叠。29. 根据权利要求27所述的多层陶瓷电子组件，其中，第一虚设电极图案暴露到陶瓷 主体的第一端表面，第二虚设电极图案暴露到陶瓷主体的第二端表面。
【专利摘要】本申请描述了一种多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板，该多层陶瓷电子组件包括陶瓷主体，陶瓷主体具有比宽度大的厚度，包括介电层，并且具有沿厚度方向彼此相对的上表面和下表面。第一侧表面和第二侧表面沿宽度方向彼此相对，第一端表面和第二端表面沿长度方向彼此相对。第一内电极和第二内电极沿宽度方向堆叠在陶瓷主体内，至少一个介电层设置在第一内电极和第二内电极之间。体积增大部设置在陶瓷主体的沿厚度方向的下部中，以允许陶瓷主体的下边缘部分的体积比陶瓷主体的上边缘部分的体积大。
【IPC分类】H05K1/18, H01G4/005, H01G4/12, H01G4/30
【公开号】CN104900405
【申请号】CN201410389614
【发明人】李种晧, 金斗永, 金昶勋, 金柄秀
【申请人】三星电机株式会社
【公开日】2015年9月9日
【申请日】2014年8月8日
【公告号】US20150255213