显示面板的制作方法

显示面板的制作方法
【技术领域】
[0001] 本发明设及一种显示面板，尤其是设及一种利用热电模块作为副供电系统可将显 示面板产生的热转换成电能并减少耗能的显示面板。
【背景技术】
[0002] 近年来，随着科技的进步，电子产品例如个人数字助理（personaldigital assistant,PDA)、移动电话（mobilephone)、智能型手机（smart地one)与笔记型电脑 (notebook,NB)等的使用越来越普遍。当使用者对电子产品的需求日渐提升，在电子产品中 扮演重要角色的显示巧幕/面板（displayscreen/panel)也成为设计者关注的焦点。
[0003] 由于显示面板内的电子元件在运作时会产生热，一旦显示面板内的温度过高，会 造成显示面板内各电子元件的电性表现衰退。此外，显示面板的耗电量也是设计的一大考 虑。因此，提供显示面板有效的散热效果W及低耗电的特性，是目前显示面板发展上的一大 课题。

【发明内容】

[0004] 本发明的目的之一在于提供一种显示面板，在显示面板的显示区内设置热电模 块，W增加整体的散热效果与减少整体的耗电量。
[0005] 本发明的一实施例提供一种显示面板，其包括一基板、一像素阵列W及一热电模 块。基板包括多个像素区。像素阵列设置于基板上，其中像素阵列包括多个驱动元件W及 多个发光元件。驱动元件设置于像素区内。发光元件设置于像素区内并分别与驱动元件电 连接。热电模块设置于像素阵列内，其中热电模块包括一热端绝缘基材、一冷端绝缘基材及 多个热电单元，且热电单元是设置于热端绝缘基材与冷端绝缘基材之间并且彼此电连接。
[0006] 本发明将热电模块设置于显示面板的像素阵列内，其中热电模块除了可提供发光 元件良好的散热效果之外，也可作为副供电系统，将显示面板产生的热转换成电能再利用， 因此可减少显示面板的主电源的负荷。
【附图说明】
[0007] 图1为本发明的显示面板的功能方块图；
[000引图2为本发明的显示面板的像素区的剖视图；
[0009] 图3至图13为本发明的一实施例的制作显示面板的方法的示意图；图14为本发 明的一变化实施例的显示面板的像素区的剖视图。
[0010] 符号说明
[0011] 显示面板 [001引 12基板
[0013] 12P周边区
[0014] 12D显示区
[001引14像素区
[0016] 16像素阵列
[0017] 18驱动元件 [001引19半导体层
[0019] 20多晶娃通道层
[0020] 22重渗杂半导体层
[0021] 23轻渗杂半导体层
[00巧 24漏极电极
[002引 26源极电极
[0024] 28栅极电极
[002引 30栅极绝缘层
[0026] 32介电层
[0027] 33保护层
[002引 34缓冲层
[0029] 38转接电极
[0030] 40冷端绝缘基材
[0031] 42第二连接电极
[0032] 44 热电单元
[003引 46第一通道层
[0034] 48第二通道层
[00对 50绝缘层
[0036] 52第一连接电极
[0037] 54热端绝缘基材
[003引 56接触洞
[0039] 58热电模块
[0040] 60 下电极
[0041] 62图案化堤巧层
[0042] 62A开口
[0043] 66反射层
[0044] 68 侧壁
[0045] 72导电粘着层
[0046] 74发光元件
[0047] 78第一电极
[004引 80第二电极
[0049] 82 P-N二极管层
[0050] 84填充层
[0化^ 86上电极
[00巧 88 电源模块
[0化引 90主电源
[0054] 92辅助电源
【具体实施方式】
[0055] 为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举 本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
[0056] 请参考图1与图2。图1绘示了本发明的显示面板的功能方块图。图2绘示了本 发明的显示面板的像素区的剖视图。如图1所示，本实施例的显示面板1包括一基板12、 一像素阵列16、一热电模块58W及一电源模块88。基板12包括一周边区12P与一显示区 12D。像素阵列16与热电模块58设置于基板12的显示区12D，而电源模块88设置于基板 12的周边区12P。热电模块58是与电源模块88电连接，且热电模块58产生的电能可提 供给电源模块88。电源模块88例如可包括至少一主电源90W及一辅助电源92。主电源 90可包括至少一电压转换器（例如DC-DC电压转换器）与至少一集成电路巧片（1Cchip) 等，可将电能或信号传递至显示面板1内各个需要电能或信号的电子元件。辅助电源92可 包括至少一电压转换器（例如DC-DC电压转换器）与至少一集成电路巧片（1Cchip)等， 辅助电源92是与热电模块58电连接，且辅助电源92也与主电源90电连接。由此，当显示 面板1运作时，显示面板1内的热可通过热电模块58转换成电能，再传递至电源模块88中 的辅助电源92。通过辅助电源92中的电压转换器与集成电路巧片，可对由热电模块58产 生的电流作例如升压、降压、负压或稳压的动作，W进一步将电能或信号传递给主电源90， 或是辅助电源92与主电源90可一起传递电能或信号至显示面板1内的各电子元件。换言 之，显示面板1内的各电子元件所需要的电能一部分可W由热电模块58经由辅助电源92 提供，由此主电源90只需提供剩余部分的电能，进而可W减少主电源90的负荷，也减少显 示面板1的耗能。
[0057] 如图2所示，本实施例的显示面板1具有基板12、像素阵列16W及热电模块58， 其中像素阵列16设置于基板12上，而热电模块58设置于像素阵列16内。基板12的显示 区12D可具有多个像素区14。像素阵列16具有多个驱动元件18与多个发光元件74,其中 驱动元件18设置于像素区14内，且发光元件74设置于像素区14内并分别与驱动元件18 电连接。详细而言，本实施例的热电模块58是设置于发光元件74与驱动元件18之间。热 电模块58具有一热端绝缘基材54、一冷端绝缘基材40W及多个热电单元44。热端绝缘基 材54是设置于发光元件74与热电单元44之间，冷端绝缘基材40是设置于驱动元件18与 热电单元44之间。热电单元44设置于热端绝缘基材54与冷端绝缘基材40之间并彼此电 连接。各热电单元44具有一第一通道层46与一第二通道层48,其中第一通道层46与第二 通道层48具有不同的席贝克系数（seebeckcoefficient)。在本实施例中，热电单元44W 串联方式电连接，例如热电模块58可进一步包括多个第一连接电极52与多个第二连接电 极42,其中各热电单元44的第一通道层46与第二通道层48可与对应的第一连接电极52 电连接，而各热电单元44的第二通道层48与相邻的热电单元44的第一通道层46则可与 对应的第二连接电极42电连接，其中第一连接电极52可设置于热电单元44与热端绝缘基 材54之间，而第二连接电极42可设置于热电单元44与冷端绝缘基材40之间，但不W此为 限。由此，热电单元44可形成一回路，即可于热电模块58内形成电流，并且若进一步将热 电模块58电连接至像素阵列16外部的一负载即可输出对应的电压。也就是说，只要当显 示面板1在运作时，热电模块58可将发光元件74产生的热转换成电能输出，达到同时能散 热也可产生额外电能的效果。在其它变化实施例中，热电单元44也可W其它方式彼此电连 接，利用W并联方式电连接，或者一部分的热电单元44可利用串联方式电连接且另一部分 的热电单元44可利用并联方式电连接，或者利用其它方式电连接。或者，热电单元44可区 分为多组，其中各组内的热电单元44彼此电连接，而不同组内的热电单元44则彼此不电连 接。
[005引请参考图3至图13,图3至图13绘示了本发明的一实施例的制作显示面板的方法 示意图。如图3所示，首先提供基板12,基板12包括多个像素区14。本实施例的基板12可 包括硬式基板或可提式基板，例如玻璃基板或塑胶基板，但不W此为限。像素区14可包括 用W提供不同颜色的像素区例如红色像素区、绿色像素区与藍色像素区，但不W此为限，其 中可提供 不同颜色光的像素区14W阵列方式排列，由此像素区14所提供不同颜色的光可 进行混色W达到全彩显示的效果。接着，在基板12上形成多个驱动元件18,分别位于像素 区14内。各驱动元件18可包括至少一薄膜晶体管，例如娃基薄膜晶体管或氧化物半导体薄 膜晶体管，且薄膜晶体管可选用顶栅极型薄膜晶体管、底栅极型薄膜晶体管或其它型式薄 膜晶体管。本实施例是使用顶栅极型的多晶娃薄膜晶体管作为驱动元件18,其包括半导体 层19栅极绝缘层30、栅极电极28、介电层32、漏极电极24W及源极电极26。半导体层19 例如可包括多晶娃通道层20、两重渗杂半导体层22位于多晶娃通道层20的两侧并分别作 为漏极渗杂区与源极渗杂区、两轻渗杂半导体层23分别位于多晶娃通道层20与重渗杂半 导体层22之间。半导体层19的材料不W多晶娃为限，而可为其它适合的半导体，例如其它 娃基半导体层（例如非晶娃、微晶娃），氧化物半导体层例如氧化铜嫁锋（IGZO)或其它适合 的半导体材料。栅极绝缘层30覆盖半导体层19。栅极电极28位于栅极绝缘层30上并实 质上对应多晶娃通道层20。介电层32位于栅极电极28与栅极绝缘层30上。漏极电极24 与源极电极26位于介电层32上并分别与重渗杂半导体层22电连接。此外，本实施例的方 法可选择性地在形成多晶娃通道层20之前先于基板12上形成至少一缓冲层34,其中缓冲 层34可为单层结构，缓冲层34的材料可为绝缘层例如一氧化娃缓冲层、一氮化娃缓冲层、 氮氧化娃缓冲层或氧化侣缓冲层，但不W此为限。缓冲层34也可为多层结构，可为不同材 料的绝缘层的堆叠，例如一氧化娃缓冲层与一氮化娃缓冲层的堆叠，但不W此为限。此外， 本实施例的方法可进一步于介电层32上形成一保护层33,其中保护层33可为单层结构或 多层结构，且保护层33可暴露出部分的漏极电极24与源极电极26。接着，可选择性地于保 护层33上形成多个转接电极38,其中转接电极38分别与保护层33暴露出的漏极电极24 电连接，且转接电极38可选用具有良好导电性的材料例如金属或合金，但不W此为限。 [0化9] 如图4所示，接着于驱动元件18上形成一冷端绝缘基材40。举例而言，冷端绝缘 基材40可形成于转接电极38与保护层33上，但不W此为限。冷端绝缘基材40的材料可为 导热性良好的绝缘材料，优选可包括绝缘性佳与导热性佳的陶瓷材料，但不W此为限。冷端 绝缘基材40也可为表面锻有二氧化娃的半导体基板（例如；娃基板）或表面经过阳极氧化 处理的侣复合基板等。如图5所示，接着于冷端绝缘基材40上形成多个第二连接电极42， 其中任两相邻的第二连接电极42之间具有间隙，也就是说，各第二连接电极42可W是独立 的图案，彼此并没有接触。第二连接电极42的材料可包括导电性与导热性都良好的材料， 优选可包括非透明导电材料例如银、侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋 或氧化侣锋、上述材料的复合层或上述材料的合金，但并不w此为限。
[0060] 接着，如图6所示，在第二连接电极42上形成多个热电单元44,其中各热电单元 44包括一第一通道层46与一第二通道层48。详细而言，如图4所示，本实施例中的第一通 道层46与第二通道层48可分别为一第一半导体层与一第二半导体层。第一半导体层与第 二半导体层的形成方法例如可先于第二连接电极42与冷端绝缘基材40上全面形成一半导 体层，再W渗杂制作工艺（例如扩散制作工艺或离子注入制作工艺）于半导体层中形成具 有第一渗杂型式W及第二渗杂型式的区域，且第一渗杂型式不同于第二渗杂型式，但不W 此为限。随后W图案化制作工艺（例如光刻蚀刻制作工艺）形成具有第一渗杂型式的第一 半导体层W及具有第二渗杂型式的第二半导体层。第一半导体层与第二半导体层可分别为 一P型半导体与一N型半导体或第一半导体层与第二半导体层可分别为N型半导体与P型 半导体，但不W此为限。P型半导体与N型半导体的基材可为各式半导体材料例如IVA族 元素（例如娃、错）并分别具有P型渗杂例如磯、神与N型渗杂例如棚。或者，P型半导体 与N型半导体的基材可为III-V族化合物半导体例如氮化嫁（GaN)或II-VI族化合物半导 体例如硫化锋狂nS)，并可选择性具有P型渗杂与N型渗杂。在本实施例中，第一半导体层 与第二半导体层分别为P型渗杂娃W及N型渗杂娃，但不W此为限。值得一提的是，由于半 导体材料的热电转换效率大体上比金属W及绝缘体材料要高，并且若将P型半导体与N型 半导体配对组合又可进一步提升热电转换的效率，因此本实施例的热电单元44中的第一 半导体层与第二半导体层WP型渗杂娃与N型渗杂娃配对组合在一起，可W提升整体热电 单元44的热电转换效率。此外，热电单元44的第一通道层46与第二通道层48的材料不 限定为半导体材料，也可W选用金属例如铺、铜、饿、镶、钻或其它适合的材料。
[0061] 接着，如图7所示，在两相邻的第一通道层46与第二通道层48之间形成绝缘层 50。在本实施例中，第一通道层46、绝缘层50与第二通道层48沿水平方向依序排列的结 构，且绝缘层50是位于第一通道层46与第二通道层48之间。绝缘层50的材料可包括 无机材料例如氮化娃（siliconnitride)、氧化娃（siliconoxide)、氮氧化娃（silicon oxynitride)或氮渗杂碳化娃（nitrogen-dopedsiliconcarbide,SiCN)、有机材料例如丙 締酸类树脂（acrylicresin)或其它适合的绝缘材料。在本实施例中，绝缘层50的材料是 二氧化娃（silicondioxide),但不W此为限。本发明形成热电单元44与绝缘层50的方法 并不W上述方法为限。举例而言，可W先形成多个不相连的绝缘层50,再于两相邻的绝缘层 50之间分别形成第一通道层46与第二通道层48。
[0062] 如图8所示，接着于热电单元44上形成多个第一连接电极52。各相邻的第一连接 电极52之间具有间隙，也就是说，各第一连接电极52是独立的图案，彼此并没有接触。第 一连接电极52的材料可包括导电性与导热性都良好的材料，优选可包括非透明导电材料 例如银、侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋或氧化侣锋、上述材料的复 合层或上述材料的合金，但并不W此为限。详细而言，在本实施例中各第一连接电极52是 与对应的热电单元44的第一通道层46与第二通道层48电连接，且各第二连接电极42是 与对应的热电单元44的第二通道层48与相邻的热电单元44的第一通道层46电连接。换 言之，各热电单元44的第二通道层48是与相邻的热电单元44的第一通道层46电连接，因 此热电单元44可通过第一连接电极52W及第二连接电极42形成串联，但不W此为限。在 其它变化实施例中，热电单元44也可W其它方式彼此电连接，利用W并联方式电连接，或 者一部分的热电单元44可利用串联方式电连接且另一部分的热电单元44可利用并联方式 电连接。
[0063] 接着，如图9所示，在对应部分绝缘层50上的第一连接电极52,W图案化制作工艺 (例如光刻蚀刻制作工艺）形成一开口，其中开口暴露出部分的绝缘层50且开口的直径可 为rl。接着，如图10所示。在绝缘层50与第一连接电极52上形成一热端绝缘基材54,W 形成热电模块58。热端绝缘基材54的材料可为导热性良好的绝缘材料，优选可包括绝缘 性佳与导热性佳的陶瓷材料，但不W此为限。热端绝缘基材54也可为表面锻有二氧化娃的 半导体娃基板或表面经过阳极氧化处理的侣复合基板等。随后，在对应各第一连接电极52 开口的部分热端绝缘基材54,W图案化制作工艺（例如光刻蚀刻制作工艺）形成一接触洞 56,其中接触洞56部分暴露出驱动元件18,举例而言，接触洞56部分暴露出转接电极38。 此外，接触洞56的直径可为r2,且接触洞56的直径r2可小于开口的直径rl，由此接触洞 56不会暴露出第一连接电极52。
[0064] 如图11所示，在热电模块58上化及分别于像素区14内形成多个下电极60,其中 下电极60分别经由接触洞56与驱动元件18电连接，例如下电极60可经由转接电极38与 驱动元件18的漏极电极24电连接。下电极60的材料优选可包括非透明导电材料例如银、 侣、铜、儀或钢、透明导电材料例如氧化铜锡、氧化铜锋或氧化侣锋、上述材料的复合层或上 述材料的合金，但并不W此为限。
[00化]接着，如图12所示，在热端绝缘基材54W及下电极60上形成一图案化堤巧层 62(patternedbanklayer),其中图案化堤巧层62包括多个开口 62A，且开口 62A分别位 于像素区14内。在本实施例中，图案化堤巧层62的材料可为有机绝缘材料，且优选可具有 感光性，由此可利用曝光暨显影制作工艺定义出其图案，但不W此为限。图案化堤巧层62 的材料优选可包括有机材料例如光致抗蚀剂、苯环了締炬CB)、聚甲基丙締酸甲醋（PMMA)、 聚甲 醒（POM)、聚对苯二甲酸二了醋（PBT)、聚己内醋（P化)、聚对苯二甲酸己二醋（PET)、 聚碳酸醋（PC)、聚醋（polyester)、聚己締（PE：)、聚苯離谜酬（PEEK)、聚乳酸（PLA)、聚丙締 (PP)、聚苯己締（PS)或聚偏二氯己締（PVDC)，但不W此为限。图案化堤巧层62可为单层或 多层结构，且其材料也可为其它适合的无机材料、有机材料（例如可选自上述的有机材料） 或有机/无机混成材料。随后可选择性地于图案化堤巧层62上形成至少一反射层66,其中 反射层66可至少设置于图案化堤巧层62的开口 62A的侧壁68上，且反射层66可进一步 设置于下电极60上并与下电极60电连接。反射层66可为单层或多层结构，其材料包括反 射材料例如金属、合金、或其他合适的材料。
[0066]接着，如图13所示，随后利用多个导电粘着层72将多个发光元件74分别固定并 电连接于各反射层66上。发光元件74可包括无机发光二极管元件、有机发光二极管元件 或其它各种类型的电激发光元件。在本实施例中，发光元件74优选包括多个无机发光二极 管元件，其中各无机发光二极管元件包括一第一电极78、一第二电极80W及一P-N二极管 层82。第二电极80是设置于第一电极78上，且P-N二极管层82是设置于第一电极78与 第二电极80之间。举例而言，本实施例的方法可利用微机械装置夹取或吸取制作完成的无 机发光二极管元件并利用导电粘着层72将无机发光二极管元件分别固定并电连接于反射 层66上。也就是说，导电粘着层72是夹设于各反射层66与各无机发光二极管元件的第一 电极78之间。导电粘着层72具备导电特性，并具有可烙化（meltable)特性，由此可利用 热制作工艺将导电粘着层72烙化。固定无机发光二极管元件可利用下列方法。先于反射 层66上形成对应的导电粘着层72,并将导电粘着层72烙化，再将无机发光二极管元件放置 于所对应的导电粘着层72上且与导电粘着层72接触，而待导电粘着层72固化后即可使无 机发光二极管元件粘固并电连接于反射层66上；或者，将导电粘着层72先形成于无机发光 二极管元件上，并将导电粘着层72烙化，接着再将无机发光二极管元件上的导电粘着层72 放置于所对应的反射层66上且与反射层66接触，而待导电粘着层72固化后即可使无机发 光二极管元件粘固并电连接于反射层66上。导电粘着层72可为导电胶或其它合适的导电 材料，其导电材料可为例如铜（In)、饿炬i)、锡（Sn)、银（Ag)、金、铜、嫁佑a)与铺（Sb)的 其中至少一者，但不W此为限。接着，多个填充层84分别填入开口 62A内并分别环绕对应 的发光元件74。在本实施例中，填充层84是分别填充于无机发光二极管元件W及反射层 66之间所形成的空间。随后，至少一上电极86形成于填充层84上并与发光元件74的第二 电极80电连接，W制作出本实施例的显示面板1，其中上电极86的材料可为透明导电材料 例如氧化铜锡、氧化铜锋或氧化侣锋，由此发光元件74所发出的光可穿透上电极86W提供 显示效果。值得一提的是，本发明的发光元件74并不限定于利用导电粘着层72将发光元 件74分别固定并电连接于各反射层66上，也可先W图案化制作工艺（例如光刻蚀刻制作 工艺）于各反射层66形成开口，再利用导电粘着层72将发光元件74分别固定并电连接于 各下电极60上。另外，本发明的发光元件74也可不通过导电粘着层72,而是直接将各发光 元件74形成于各下电极60或各反射层66上，但不W此为限。此外，本实施例是W于各像 素区14中设置一发光元件74为范例做说明，但不限于此。在其他变化实施例中，也可于各 像素区14中设置多个发光元件74。
[0067]请继续参考图13,图13为显示面板的示意图。如图13所示，本发明的显示面板1 的结构包括基板12、像素阵列16W及热电模块58。基板12包括多个像素区14。像素阵 列16设置于基板12上，其中像素阵列16包括多个驱动元件18W及多个发光元件74,驱 动元件18W及发光元件74都是设置于像素区14内。热电模块58是设置于像素阵列16 内，热电模块58是一种能利用温度梯度或温度差来驱动载流子移动W形成电流的元件，也 就是热电模块58可W将热转换成电能。W本实施例为例，发光元件74与热电模块58是共 用热端绝缘基材54。当显示面板1运作时，热端绝缘基材54的温度是比位于热电模块58 另一侧的冷端绝缘基材40的温度高，由于本实施例的第一半导体层的材料是P型渗杂娃， 因此第一半导体层中的多数载流子是空穴，并通过热端绝缘基材54与冷端绝缘基材40之 间的温度梯度可W驱动第一半导体层中的空穴往冷端绝缘基材40移动。另一方面，本实施 例的第二半导体层的材料是N型渗杂娃，因此第二半导体层中的多数载流子是电子，并通 过热端绝缘基材54与冷端绝缘基材40之间的温度梯度驱动第二半导体层中的电子往冷端 绝缘基材40移动。如此一来，只要通过第一连接电极52与第二连接电极42将各热电单元 44中的第一半导体层与第二半导体层串联成一回路，即可于热电模块58内形成电流，并且 若进一步将热电模块58电连接至像素阵列16外部的一负载即可输出对应的电压。详细而 言，热电模块58中各热电单元44中的第一半导体层与第二半导体层可通过第一连接电极 52与第二连接电极42串联成一回路，且热电模块58可通过第一连接电极52或第二连接电 极42连接至电源模块88，但不W此为限。在其它变化实施例中，热电单元44也可W其它方 式彼此电连接，利用W并联方式电连接，或者一部分的热电单元44可利用串联方式电连接 且另一部分的热电单元44可利用并联方式电连接。详细而言，在本实施例中于彼此电连接 的热电单元44中，两终端的热电单元44的第一通道层46或第二通道层48对应的第一连 接电极52或第二连接电极42可分别通过导线电连接至电源模块88中的辅助电源92，将热 电单元44产生的电能输出至电源模块88,但不W此为限。在其他变化实施例中，也可于彼 此电连接的热电单元44中选择其中的两个第一通道层46或第二通道层48对应的第一连 接电极52或第二连接电极42,并通过导线电连接至电源模块88中的辅助电源92。或者， 当热电单元44区分为多组，且不同组内的热电单元44则彼此不电连接时，可W于各组内的 热电单元44中选择其中的两个第一通道层46或第二通道层48对应的第一连接电极52或 第二连接电极42,并通过导线电连接至电源模块88中的辅助电源92。由此，只要当显示面 板1在运作时，热电模块58可将发光元件74产生的热转换成电能输出至电源模块88,达到 同时能散热也可产生额外电能的效果。
[0068] 在本实施例中，热电模块58包括热端绝缘基材54、冷端绝缘基材40及多个热电单 元44,且热电单元44是设置于热端绝缘基材54与冷端绝缘基材40之间。热端绝缘基材54 是设置于发光元件74W及热电单元44之间，而冷端绝缘基材40是设置于热电单元44W及 驱动元件18之间。换句话说，热端绝缘基材54是距离发光元件74较近，而冷端绝缘基材 40是距离发光元件74较远。各热电单元44包括第一通道层46W及第二通道层48。第一 通道层46与第二通道层48材料的选择可从各材料的席贝克系数（seebeckcoefficient) 搭配席贝克效应（seebeckeffect)的公式，再依据热电模块58欲产生的电压来决定。表 1列举了热电单元44的第一通道层46与第二通道层48的材料及其席贝克系数，但不W此 为限。公式（1)为席贝克效应的公式其中Th是热端绝缘基材54的温度、T。为冷端绝缘基 材40的温度、a。为第一通道层46的席贝克系数、ab为第二通道层48的席贝克系数、n为热 电单元44串联的个数，W及AVgb为热电模块58产生的电压差。举例而言，若热电模块58 中包括=个热电单元44的串联，各热电单元44的第一通道层46与第二通道层48的材料 分别为P型渗杂娃与N型渗杂娃，且热电模块58两端的温度差为5°C至8(TC，则热电模块 58可产生的电压差可为0.0135伏特至0.22伏特。值得一提的是，公式（1)说明热电模块 58产生的电压差与热电单元44中第一通道层46与第二通道层48材料席贝克系数的差呈 正比关系。也就是说，第一通道层46与第二通道层48材料的席贝克系数的差距越大，热电 模块58的热电转换效率会越高。由上述可知，若分别WP型半导体与N型半导体作为热电 单元44中的第一通道层46与第二通道层48,热电单元44可提供优选的热电转换效率。热 电单元44的第一通道层46与第二通道层48的材料选择并不W上述为限，举例来说，第一 通道层46与第二通道层48的材料可依据热电模块58所搭配的装置的制作工艺相容性来 选择。此外，热电模块58中的热电单元44并不W串联为限，例如热电单元44可为并联或 是串联与并联的组合。
[0069]表1
[0070][007UVab=n(aa-Sb) (Th-T。)......公式（1)
[0072] 在本实施例中，显示面板1中的发光元件74包括多个无机发光二极管元件，但不 W此为限。各无机发光二极管元件包括第一电极78、第二电极80W及P-N二极管层82。 第二电极80是设置于第一电极78上且P-N二极管层82是设置于第一电极78与第二电极 80之间，其中P-N二极管层82可为任何适合的半导体材料，在此不再寶述。本实施例的无 机发光二极管元件除了WP-N二极管层82为范例之外，也可使用P-I-N(positive-intrins ic-negative)二极管层、P-I(positive-intrinsic)二极管层、N-I(negative-intrinsic) 二极管层、或其它合适的二极管层、或上述至少二种二极管层的串接/并接。另外，本实施 例的无机发光二极管元件可选用微型无机发光二极管（或称为微米等级的LED,y-LED)， 其尺寸（长度与宽度）实质上小于5微米，即无机发光二极管的尺寸是小于微米等级，但不 W此为限。此外，本实施例是W于各像素区14中包括一发光元件74为范例做说明，但不限 于此。在其他变化实施例中，在各像素区14中也可包括多个发光元件74。
[0073] 本实施例的显示面板1中，驱动元件18是设置于基板12与热电模块58之间，且 热电模块58是设置于驱动元件18与发光元件74之间。此外，多个下电极60设置于热电 模块58上并分别位于像素区14内，其中于各像素区14的绝缘层50中具有一接触洞56,接 触洞56暴露出部分的驱动元件18。下电极60分别经由接触洞56与驱动元件18电连接， 且发光元件74是分别设置于下电极60上并分别经由下电极60与驱动元件18电连接（或 通过反射层66与下电极60电连接），因此各驱动元件18可W通过下电极60提供信号至 对应的发光元件74。在本实施例中，图案化堤巧层62可设置于热端绝缘基材54上，其可 具有多个开口 62A分别位于像素区14内，且发光元件74分别位于开口 62A内。再者，至少 一反射层66可设置于图案化堤巧层62的开口 62A内的侧壁68上。反射层66可将发光元 件74侧面发出的光往出光面的方向反射，W增加显示面板1的亮度。在本实施例中，多个 填充层84是分别填入开口 62A内并分别环绕对应的发光元件74,其中填充层84可提供保 护发光元件74的功效并可导引由发光元件74发出的光线往出光面的方向行进W增进显示 效果。至少一上电极86是设置于填充层84上并与发光元件74的第二电极80电连接。此 夕F，上电极86可选择性地与多个位于不同像素区14内的发光元件74电连接，由此使得多 个位于不同像素区14内的发光元件74可W接收共同的信号。
[0074] 请参考图14,图14绘示了本发明的显示面板的像素区的变化实施例的结构剖面 示意图。与上述实施例不同的是，本实施例的显示面板1不具有转接电极，因此下电极60 分别经由接触洞56与保护层33暴露出的漏极电极24直接电连接，使得各驱动元件18可W通过下电极60提供信号至对应的发光元件74。本变化实施例的显示面板内的其它元件 可W与上述实施例相同，并可参考图13所示，在此不再寶述。本实施例的显示面板1的制 作方法与上述实施例类似，唯制作工艺中省略转接电极的制作，在形成驱动元件18、介电层 32及保护层33后就于驱动元件18上形成冷端绝缘基材40。本实施例中其余显示面板内 元件的制作方法与上述实施例都相同，并可参考图3至图13所示，因此不在此寶述。
[0075] 综上所述，本发明的显示面板于像素阵列上设置热电模块，且热电模块是与电源 模块电连接。也就是说，热电模块除了作为显示面板的散热系统外，由于可将热电模块转换 出的电能传递至电源模块，因此也可作为副供电系统之用，W减少显示面板的耗能。本发明 的热电模块与发光元件共用热端绝缘基材，因此可提供显示面板良好的散热效果。此外，由 于本发明的热电模块是设置于像素阵列上，因此本发明可利用的热电转换面积比一般将热 电模块设置于显示面板的周边区或其它位置的面积大，故散热的效果W及能产生的电能也 比较多。再者，本发明的热电模块是设置于像素阵列上，因此制作热电模块的制作工艺可W 整合进一般显示面板的制作工艺，并不需另外制作热电模块，且可W同显示面板大面积制 作。
[0076] W上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修 饰，都应属本发明的涵盖范围。
【主权项】
1. 一种显不面板，包括： 基板，包括多个像素区； 像素阵列，设置于该基板上，其中该像素阵列包括： 多个驱动元件，设置于该多个像素区内；以及 多个发光元件，设置于该多个像素区内并分别与该多个驱动元件电连接；以及 热电模块，设置于该像素阵列内，其中该热电模块包括热端绝缘基材、冷端绝缘基材及 多个热电单元，且该多个热电单元设置于该热端绝缘基材与该冷端绝缘基材之间且彼此电 连接。2. 如权利要求1所述的显示面板，还包括电源模块，其中该热电模块与该电源模块电 连接，且该热电模块产生的电能提供给该电源模块。3. 如权利要求1所述的显示面板，还包括多个绝缘层设置于该热端绝缘基材与该冷端 绝缘基材之间，其中各该热电单元包括： 第一通道层；以及 第二通道层，其中该第一通道层与该第二通道层具有不同的席贝克系数（seebeck coefficient)，各该热电单元的该第二通道层与相邻的该热电单元的该第一通道层电连 接，且该多个绝缘层分别设置于两相邻的该第一通道层与该第二通道层之间。4. 如权利要求3所述的显示面板，其中该第一通道层包括具有第一掺杂型式的第一半 导体层，该第二通道层包括具有第二掺杂型式的第二半导体层，且该第一掺杂型式不同于 该第二掺杂型式。5. 如权利要求3所述的显示面板，其中各该热电单元中的该第一通道层、该绝缘层以 及该第二通道层沿一水平方向依序设置于该像素阵列内。6. 如权利要求3所述的显示面板，其中该热电模块还包括多个第一连接电极与多个第 二连接电极，该多个第一连接电极位于该多个热电单元与该热端绝缘基材之间，该多个第 二连接电极位于该多个热电单元与该冷端绝缘基材之间，各该第一连接电极与对应的该热 电单元的该第一通道层与该第二通道层电连接，且各该第二连接电极与对应的该热电单元 的该第二通道层与相邻的该热电单元的该第一通道层电连接。7. 如权利要求1所述的显示面板，其中该多个发光元件包括多个无机发光二极管元 件。8. 如权利要求7所述的显示面板，其中各该无机发光二极管元件包括： 第一电极； 第二电极，设置于该第一电极上；以及 P-N二极管层，设置于该第一电极与该第二电极之间。9. 如权利要求7所述的显示面板，其中该多个驱动元件设置于该基板与该热电模块之 间，且该热电模块设置于该多个驱动元件与该多个发光元件之间。10. 如权利要求9所述的显示面板，还包括图案化堤坝层（patterned bank layer)，设 置于该热端绝缘基材上，其中该图案化堤坝层具有多个开口，分别位于该多个像素区内，且 该多个发光元件分别位于该多个开口内。11. 如权利要求10所述的显示面板，还包括至少一反射层，其中该至少一反射层设置 于该图案化堤坝层的该多个开口的侧壁上。12. 如权利要求9所述的显示面板，还包括多个下电极设置于该热电模块上并分别位 于该多个像素区内，其中各该像素区的该绝缘层具有接触洞，部分暴露出对应的该驱动元 件，而该多个下电极分别经由该多个接触洞与该多个驱动元件电连接，且该多个发光元件 分别设置于该多个下电极上并分别经由该多个下电极与该多个驱动元件电连接。13. 如权利要求12所述的显示面板，还包括多个填充层以及至少一上电极，其中该多 个填充层分别填入该多个开口内并分别环绕对应的该发光元件，且该至少一上电极设置于 该多个填充层上并与该多个发光元件的该多个第二电极电连接。14. 如权利要求1所述的显示面板，其中至少一部分的该多个热电单元以串联方式电 连接。
【专利摘要】本发明公开一种显示面板，包括一基板、一像素阵列以及一热电模块。基板包括多个像素区。像素阵列设置于基板上，其中像素阵列包括多个驱动元件以及多个发光元件。驱动元件设置于像素区内。发光元件设置于像素区内并分别与驱动元件电连接。热电模块设置于像素阵列内，其中热电模块包括一热端绝缘基材、一冷端绝缘基材及多个热电单元，且热电单元是设置于热端绝缘基材与冷端绝缘基材之间并且彼此电连接。
【IPC分类】G09F9/33
【公开号】CN104882074
【申请号】CN201510291103
【发明人】张正杰, 郭庭玮, 颜绍文, 陈振彰
【申请人】友达光电股份有限公司
【公开日】2015年9月2日
【申请日】2015年6月1日