基于氧化物半导体薄膜晶体管的goa电路的制作方法

基于氧化物半导体薄膜晶体管的goa电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种基于氧化物半导体薄膜晶体管的GOA电路。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无福射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
[0003]主动矩阵式液晶显不器(ActiveMatrix Liquid Crystal Display，AMLCD)是目前最常用的显示装置，所述主动矩阵式液晶显示器包含多个像素，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。阵列基板行驱动(GateDriver on Array，GOA)技术是利用现有的薄膜晶体管液晶显示器的阵列(Array)制程将栅极行扫描驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接集成电路板(Integrated Circuit，IC)的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
[0004]铟镓锌氧化物(Indium Gallium Zinc Oxide, IGZ0)，是一种含有铟、镓和锌的非晶氧化物，载流子迀移率是非晶硅的20?30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。
[0005]随着IGZO等氧化物半导体薄膜晶体管的发展，基于氧化物半导体薄膜晶体管的面板周边集成电路也成为关注的焦点。虽然氧化物半导体薄膜晶体管具有较高的载流子迀移率，但是其阈值电压值在OV左右，而且亚阈值区域的摆幅较小，而GOA电路在关态时很多TFT元件的栅极与源极之间的电压Vgs通常为0V，这样就会增加基于氧化物半导体薄膜晶体管的GOA电路的设计难度，一些适用于非晶硅半导体薄膜晶体管的扫描驱动电路应用到基于氧化物半导体薄膜晶体管的GOA电路时就会存在一些功能性问题。另外，在某些外在因素的诱导和应力作用下，氧化物半导体薄膜晶体管有时候也会产生阈值电压往负值减小的趋势，这样将会直接导致基于氧化物半导体薄膜晶体管的GOA电路无法工作，例如，在高温下，氧化物半导体薄膜晶体管的阈值电压会往负值移动，这样会导致GOA电路失效；同样，在一些光照的电应力作用下，氧化物半导体薄膜晶体管的阈值电压会往负值移动。因此，设计基于氧化物半导体薄膜晶体管的GOA电路必须要考虑TFT阈值电压漂移的影响。
[0006]如图1所示，一种现有可行的针对上述问题的基于氧化物半导体薄膜晶体管的GOA电路，包括级联的多个GOA单元电路，每一级GOA单元电路均包括:上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400、自举电容模块500、及下拉维持模块600。但该现有的基于氧化物半导体薄膜晶体管的GOA电路仍存在一定的问题:下拉维持模块600是利用第一节点Q(N)讯号来控制其下拉关闭的能力，在元件阈值电压偏正的情况时，下拉维持模块600受第一节点Q(N)电位控制的能力减弱，无法正常有效地关闭，从而导致作用期间第一节点Q(N)无法正常抬升到高电位，进而引发整个GOA电路的功能性不良。

【发明内容】

[0007]本发明的目的在于提供一种基于氧化物半导体薄膜晶体管的GOA电路，能够防止因为阈值电压偏正时导致的下拉维持模块无法正常关闭，保证GOA电路的正常输出。
[0008]为实现上述目的，本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，包括级联的多个GOA单元电路，每一级GOA单元电路均包括:上拉控制模块、上拉模块、下传模块、第一下拉模块、自举电容模块、及下拉维持模块；
[0009]设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中:
[0010]所述上拉控制模块包括:第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接收上一级第N-1级GOA单元电路的级传信号，源极电性连接于恒压高电位，漏极电性连接于第一节点；
[0011]所述上拉模块包括:第二十一薄膜晶体管，所述第二十一薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第m条时钟信号，漏极输出扫描驱动信号；
[0012]所述下传模块包括:第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第m条时钟信号，漏极输出级传信号；
[0013]所述第一下拉模块包括:第四十薄膜晶体管，所述第四十薄膜晶体管的栅极与源极均电性连接于第一节点，漏极电性连接于第四十一薄膜晶体管的漏极；第四十一薄膜晶体管，所述第四十一薄膜晶体管的栅极电性连接于第m+2条时钟信号，源极输入扫描驱动信号;
[0014]所述自举电容模块包括:电容，所述电容的一端电性连接于第一节点，另一端电性连接于扫描驱动信号；
[0015]所述下拉维持模块至少包括:第五十一薄膜晶体管，所述第五十一薄膜晶体管的栅极与源极均电性连接于恒压高电位，漏极电性连接于第四节点；第五十二薄膜晶体管，所述第五十二薄膜晶体管的栅极电性连接于第一节点，漏极电性连接于第四节点，源极电性连接于第一负电位；第五十三薄膜晶体管，所述第五十三薄膜晶体管的栅极电性连接于第四节点，源极电性连接于恒压高电位，漏极电性连接于第二节点；第五十四薄膜晶体管，所述第五十四薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第五节点；第七十三薄膜晶体管)，所述第七十三薄膜晶体管的栅极电性连接于第四节点，源极电性连接于恒压高电位，漏极电性连接于第五节点；第七十四薄膜晶体管，所述第七十四薄膜晶体管的栅极电性连接于第一节点，源极电性连接于恒压低电位，漏极电性连接于第五节点；第五十五薄膜晶体管，所述第五十五薄膜晶体管的栅极接入上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号，源极电性连接于第四节点，漏极电性连接于第一负电位；第四十二薄膜晶体管，所述第四十二薄膜晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于第三节点；第三十二薄膜晶体管，所述第三十二薄膜晶体管的栅极电性连接于第二节点，源极电性连接于扫描驱动信号，漏极电性连接于第一负电位；第七十五薄膜晶体管，所述第七十五薄膜晶体管的栅极电性连接于第一节点，源极电性连接于第三节点，漏极电性连接于恒压高电位；第七十六薄膜晶体管，所述第七十六薄膜晶体管的栅极电性连接于第二节点，源极电性连接于第三节点，漏极电性连接于恒压低电位；
[0016]所述恒压低电位低于第一负电位；
[0017]所述每一级GOA单元电路中的所有薄膜晶体管均为氧化物半导体薄膜晶体管。
[0018]所述下拉维持模块还包括:第五十六薄膜晶体管，所述第五十六薄膜晶体管的栅极接入上一级第N-1级GOA单元电路的级传信号)或上一级第N-1级GOA单元电路的扫描驱动信号，源极电性连接于第五节点，漏极电性连接于恒压低电位。
[0019]所述下拉维持模块还包括:第五十六薄膜晶体管，所述第五十六薄膜晶体管的栅极接入上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号，源极电性连接于第五节点，漏极电性连接于恒压低电位；第五十七薄膜晶体管，所述第五十七薄膜晶体管的栅极接入上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号，源极电性连接于第二节点，漏极电性连接于第五节点。
[0020]在所述的基于氧化物半导体薄膜晶体管的GOA电路的第一级GOA单元电路中，所述第十一薄膜晶体管的栅极接入扫描启动信号，所述第五十五薄膜晶体管的栅极接入扫描启动信号。
[0021]在所述的基于氧化物半导体薄膜晶体管的GOA电路的第一级GOA单元电路中，所述第十一薄膜晶体管的栅极接入扫描启动信号，所述第五十五薄膜晶体管的栅极接入扫描启动信号，所述第五十六薄膜晶体管的栅极接入扫描启动信号。
[0022]在所述的基于氧化物半导体薄膜晶体管的GOA电路的第一级GOA单元电路中，所述第十一薄膜晶体管的栅极接入扫描启动信号，所述第五十五薄膜晶体管的栅极接入扫描启动信号，所述第五十六薄膜晶体管的栅极接入扫描启动信号，所述第五十七薄膜晶体管的栅极接入扫描启动信号。
[0023]所述下拉维持电路中，第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第七十 三薄膜晶体管、及第七十四薄膜晶体管构成一双重反相器，所述第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、及第五十四薄膜晶体管构成主反相器，所述第七十三薄膜晶体管、及第七十四薄膜晶体管构成辅助反相器。
[0024]所述时钟信号包括四条时钟信号:第一时钟信号、第二时钟信号、第三时钟信号、及第四时钟信号。
[0025]当所述第m条时钟信号为第三时钟信号时，所述第m+2条时钟信号为第一时钟信号，当所述第m条时钟信号为第四时钟信号时，所述第m+2条时钟信号为第二时钟信号。
[0026]所述每一级GOA单元电路中的所有薄膜晶体管均为IGZO薄膜晶体管。
[0027]本发明的有益效果:本发明提供了一种基于氧化物半导体薄膜晶体管的GOA电路，通过增设分别对应于下拉维持模块中的第四、第五、第二节点的第五十五、第五十六、第五十七薄膜晶体管，所述第五十五、第五十六、及第五十七薄膜晶体管的栅极均接入上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号，通过上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号控制第五十五、第五十六、及第五十七在第一节点还未完全抬升的情况下，下拉第四、第五、第二节点的电位，实现快速地关闭下拉维持模块，保证第一节点电位的正常抬升，确保在作用期间第一节点处于高电位，从而保证GOA电路的正常输出。
【附图说明】
[0028]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
[0029]附图中，
[0030]图1为一种现有的基于氧化物半导体薄膜晶体管的GOA电路的电路图；
[0031]图2为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一实施例的电路图；
[0032]图3为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二实施例的电路图；
[0033]图4为本发明基于氧化物半导体薄膜晶体管的GOA电路的第三实施例的电路图；
[0034]图5为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例的电路图；
[0035]图6为本发明基于氧化物半导体薄膜晶体管的GOA电路的第五实施例的电路图；
[0036]图7为本发明基于氧化物半导体薄膜晶体管的GOA电路的第六实施例的电路图；
[0037]图8为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一和第四实施例的第一级GOA单元电路的电路图；
[0038]图9为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二和第五实施例的第一级GOA单元电路的电路图；
[0039]图10为本发明基于氧化物半导体薄膜晶体管的GOA电路的第三和第六实施例的第一级GOA单元电路的电路图；
[0040]图11为本发明基于氧化物半导体薄膜晶体管的GOA电路的输入信号与关键节点的波形图。
【具体实施方式】
[0041]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0042]本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路。请参阅图2，图2为本发明基于氧化物半导体薄膜晶体管的GOA电路的第一实施例的电路图，包括级联的多个GOA单元电路，每一级GOA单元电路均包括:上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400、自举电容模块500、及下拉维持模块600。
[0043]设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中:
[0044]所述上拉控制模块100包括:第十一薄膜晶体管Tl I，所述第十一薄膜晶体管Tll的栅极接收上一级第N-1级GOA单元电路的级传信号ST (N-1)，源极电性连接于恒压高电位DCH，漏极电性连接于第一节点Q(N)。
[0045]所述上拉模块200包括:第二十一薄膜晶体管T21，所述第二十一薄膜晶体管T21的栅极电性连接于第一节点Q(N)，源极电性连接于第m条时钟信号CK(m)，漏极输出扫描驱动信号G (N)。
[0046]所述下传模块300包括:第二十二薄膜晶体管T22，所述第二十二薄膜晶体管T22的栅极电性连接于第一节点Q(N)，源极电性连接于第m条时钟信号CK(m)，漏极输出级传信号 ST (N)。
[0047]具体地，所述时钟信号包括四条时钟信号:第一时钟信号CK(I)、第二时钟信号CK(2)、第三时钟信号CK(3)、及第四时钟信号CK(4)。
[0048]当所述第m条时钟信号CK (m)为第三时钟信号CK (3)时，所述第m+2条时钟信号CK (m+2)为第一时钟信号CK(I)，当所述第m条时钟信号CK (m)为第四时钟信号CK (4)时，所述第m+2条时钟信号CK (m+2)为第二时钟信号CK (2)。
[0049]所述第一下拉模块400包括:第四十薄膜晶体管T40，所述第四十薄膜晶体管T40的栅极与源极均电性连接于第一节点Q(N)，漏极电性连接于第四十一薄膜晶体管T41的漏极；第四十一薄膜晶体管T41，所述第四十一薄膜晶体管T41的栅极电性连接于第m+2条时钟信号CK (m+2)，源极输入扫描驱动信号G(N)。
[0050]所述自举电容模块500包括:电容Cb，所述电容Cb的一端电性连接于第一节点Q (N)，另一端电性连接于扫描驱动信号G (N)。
[0051]所述下拉维持模块600包括:第五十一薄膜晶体管T51，所述第五十一薄膜晶体管T51的栅极与源极均电性连接于恒压高电位DCH，漏极电性连接于第四节点S(N);第五十二薄膜晶体管T52，所述第五十二薄膜晶体管T52的栅极电性连接于第一节点Q (N)，漏极电性连接于第四节点S (N)，源极电性连接于第一负电位VSS ;第五十三薄膜晶体管T53，所述第五十三薄膜晶体管T53的栅极电性连接于第四节点S(N)，源极电性连接于恒压高电位DCH，漏极电性连接于第二节点P (N);第五十四薄膜晶体管T54，所述第五十四薄膜晶体管T54的栅极电性连接于第一节点Q(N)，漏极电性连接于第二节点P(N)，源极电性连接于第五节点K(N);第七十三薄膜晶体管T73，所述第七十三薄膜晶体管T73的栅极电性连接于第四节点S(N)，源极电性连接于恒压高电位DCH，漏极电性连接于第五节点K(N);第七十四薄膜晶体管T74，所述第七十四薄膜晶体管T74的栅极电性连接于第一节点Q(N)，源极电性连接于恒压低电位DCL，漏极电性连接于第五节点K(N);第五十五薄膜晶体管T55，所述第五十五薄膜晶体管T55的栅极接入上一级第N-1级GOA单元电路的级传信号ST(N-1)，源极电性连接于第四节点S (N)，漏极电性连接于第一负电位VSS ;第四十二薄膜晶体管T42，所述第四十二薄膜晶体管T42的栅极电性连接于第二节点P(N)，漏极电性连接于第一节点Q(N)，源极电性连接于第三节点T (N);第三十二薄膜晶体管T32，所述第三十二薄膜晶体管T32的栅极电性连接于第二节点P(N)，漏极电性连接于扫描驱动信号G(N)，源极电性连接于第一负电位VSS ;第七十五薄膜晶体管T75，所述第七十五薄膜晶体管T75的栅极电性连接于第一节点Q(N)，源极电性连接于第三节点T(N)，漏极电性连接于恒压高电位DCH ;第七十六薄膜晶体管T76，所述第七十六薄膜晶体管T76的栅极电性连接于第二节点P (N)，漏极电性连接于第三节点T(N)，源极电性连接于恒压低电位DCL。
[0052]具体地，所述第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54、第七十三薄膜晶体管T73、及第七十四薄膜晶体管T74构成一双重反相器F1，其中，所述第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、及第五十四薄膜晶体管T54构成主反相器，所述第七十三薄膜晶体管T73、及第七十四薄膜晶体管T74构成辅助反相器。所述恒压低电位DCL低于第一负电位VSS。每一级GOA单元电路中的所有薄膜晶体管均为氧化物半导体薄膜晶体管，优选的，所述氧化物半导体薄膜晶体管为IGZO薄膜晶体管。
[0053]特别地，请参阅图8，在本发明的第一实施例的第一级GOA单元电路中，所述第十一薄膜晶体管Tl I的栅极接入扫描启动信号STV，所述第五十五薄膜晶体管T55的栅极接入扫描启动信号STV，所述第二十一薄膜晶体管T21的源极及第二十二薄膜晶体管T22的源极均电性连接于第一条时钟信号CK(I)，第四十一薄膜晶体管T41的栅极电性连接于第三条时钟信号CK(3)，源极输入第一级扫描驱动信号G(I)。
[0054]请同时参阅图2与图11，本发明基于氧化物半导体薄膜晶体管的GOA电路第一实施例的工作过程为:所述扫描启动信号STV启动第一级GOA单元电路，从第一级GOA单元电路向最后一级GOA单元电路依次逐级进行扫描驱动。设N为正整数，以第N级GOA单元电路为例，首先，上一级第N-1级 GOA单元电路的级传信号ST (N-1)向第^^一薄膜晶体管Tll与第五十五薄膜晶体管T55的栅极提供高电位(第一级GOA单元电路则由扫描启动信号STV向第十一薄膜晶体管Tl I与第五十五薄膜晶体管T55的栅极提供高电位)，第十一薄膜晶体管Tl I与第五十五薄膜晶体管T55导通，恒压高电位DCH通过第十一薄膜晶体管Tl I将第一节点Q(N)抬升到高电位，并对电容Cb充电，同时第五十五薄膜晶体管T55将第四节点S (N)的电位下拉至第一负电位VSS，这样可以在第一节点Q(N)还未完全抬升的情况下，利用上一级第N-1级GOA单元电路的级传信号ST(N-1)控制第五十五薄膜晶体管T55导通，迅速下拉第四节点S(N)的电位，快速地关闭下拉维持模块600，确保第一节点Q(N)能够抬升到高电位，此时第四节点S(N)为低电位，第一节点Q(N)为高电位，所述双重反相器Fl的主反相器中的第五十二薄膜晶体管T52与第五十四薄膜晶体管T54均导通，第五十三薄膜晶体管T53断开，辅助主反相器中的第七十四薄膜晶体管T74导通，第七十三薄膜晶体管T73断开，第二节点P(N)的电位被拉低到比第一负电位VSS更低的恒压低电位DCL，第四十二、第三十二、第七十六薄膜晶体管T42、T32、T76断开，确保第一节点Q(N)和扫描驱动信号G(N)稳定的输出高电位。随后，上一级第N-1级GOA单元电路的级传信号ST (N-1)转为低电位，第十一薄膜晶体管Tll断开，第一节点Q(N)通过电容Cb维持在高电位，使得第二十一薄膜晶体管Τ21与第二十二薄膜晶体管Τ22导通。接着，第m条时钟信号CK (m)向第二十一薄膜晶体管T21的源极与第二十二薄膜晶体管T22的源极提供高电位，并经由第二十一薄膜晶体管T21的漏极输出高电位的扫描驱动信号G(N)，第二十二薄膜晶体管T22的漏极输出高电位的级传信号ST(N)，同时第m条时钟信号CK(m)通过第二十一薄膜晶体管T21继续给电容Cb充电，使得第一节点Q(N)上升到一更高电位。然后，第m条时钟信号CK (m)变为低电位，第m+2条时钟信号CK(m+2)变为高电位，第四十一薄膜晶体管T41与第四十薄膜晶体管T40导通，第一节点Q(N)通过下拉模块400放电，转变为低电位，扫描结束，电路进入非作用期间，此时第一节点Q(N)为低电位，所述双重反相器Fl的主反相器中的第五十二薄膜晶体管T52与第五十四薄膜晶体管T54均断开，第五十一薄膜晶体管T51导通，使得第四节点S(N)的电位变为高电位，第五十三薄膜晶体管T53导通，辅助主反相器中的第七十四薄膜晶体管T74断开，第七十三薄膜晶体管T73导通，防止第五十四薄膜晶体管T54漏电，使得第二节点P(N)的电位保持在恒压高电位DCH，进而第四十二、第三十二、第七十六薄膜晶体管T42、T32、T76均导通，下拉并维持第一节点Q(N)的电位至恒压低电位DCL，扫描驱动信号G (N)的电位至第一负电位VSS。
[0055]在该第一实施例中，针对所述下拉维持模块600的关键节点四节点S(N)增设了第五十五薄膜晶体管T55，该第五十五薄膜晶体管T55受上一级第N-1级GOA单元电路的级传信号ST(N-1)控制下拉第四节点S(N)的电位至第一负电位VSS，这样可以在第一节点Q(N)还未完全抬升的情况下完成对第四节点S(N)点电位进行下拉，快速地关闭下拉维持模块600，能够避免因第五十二薄膜晶体管T52的阈值电压偏正时，导致在第一节点Q(N)还未完全抬升至高电位情况下，无法下拉第四节点S(N)的电位来关闭下拉维持模块600，进而使得第一节点Q(N)电位无法正常抬升，而第一节点Q(N)电位无法正常抬升又使得下拉维持模块600无法正常关闭，最终导致整个GOA电路功能不良的问题。
[0056]请同时参阅图3与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第二实施例，该第二实施例与第一实施例的区别在于，所述下拉维持模块600还包括:第五十六薄膜晶体管T56，所述第五十六薄膜晶体管T56的栅极接入上一级第N-1级GOA单元电路的级传信号ST(N-1)，源极电性连接于第五节点K(N)，漏极电性连接于恒压低电位DCL,当上一级第N-1级GOA单元电路的级传信号ST(N-1)为高电位时，该第五十六薄膜晶体管T56导通，将第五节点K(N)的电位下拉至恒压低电位DCL，进而在第一节点Q(N)还未完全抬升的情况下完成对第五节点K(N)的电位的下拉。
[0057]特别地，请参阅图9，在本发明的第二实施例的第一级GOA单元电路中，所述第十一薄膜晶体管Tll的栅极接入扫描启动信号STV，所述第五十五薄膜晶体管T55和第五十六薄膜晶体管T56的栅极接入扫描启动信号STV，所述第二十一薄膜晶体管T21的源极及第二十二薄膜晶体管T22的源极均电性连接于第一条时钟信号CK(I)，第四十一薄膜晶体管T41的栅极电性连接于第三条时钟信号CK (3)，源极输入扫描驱动信号G(I)。其余电路结构与工作过程均与第一实施例相同，此处不再赘述。
[0058]请同时参阅图4与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第三实施例，该第三实施例与第二实施例的区别在于，所述下拉维持模块600还包括:第五十七薄膜晶体管T57，所述第五十七薄膜晶体管T57的栅极接入上一级第N-1级GOA单元电路的级传信号ST(N-1)，源极电性连接于第二节点P(N)，漏极电性连接于第五节点K(N)，当上一级第N-1级GOA单元电路的级传信号ST(N-1)为高电位时，该第五十六薄膜晶体管T56、第五十七薄膜晶体管T57均导通，将第五节点K(N)和第二节点P(N)的电位均下拉至恒压低电位DCL，进而在第一节点Q (N)还未完全抬升的情况下完成对第五节点K (N)和第二节点P (N)的电位的下拉。
[0059]特别地，请参阅图10，在本发明的第三实施例中，在第一级GOA单元电路内，所述第十一薄膜晶体管Tll的栅极接入扫描启动信号STV，所述第五十五薄膜晶体管T55、第五十六薄膜晶体管T56和第五十七薄膜晶体管T57的栅极接入扫描启动信号STV，所述第二十一薄膜晶体管T21的源极及第二十二薄膜晶体管T22的源极均电性连接于第一条时钟信号CK(I)，第四十一薄膜晶体管T41的栅极电性连接于第三条时钟信号CK(3)，源极输入扫描驱动信号G(I)。其余电路结构与工作过程均与第一实施例相同，此处不再赘述。
[0060]请同时参阅图5、图8与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第四实施例，该第四实施例与第一实施例的区别在于，所述第五十五薄膜晶体管T55的栅极接入上一级第N-1级GOA单元电路的扫描驱动信号G (N-1)，即在第一节点Q(N)还未完全抬升的情况下，利用上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)控制第五十五薄膜晶体管T55下拉第四节点S(N)的电位。其余均与第一实施例相同，此处不再赘述。
[0061]请同时参阅图6、图9与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第五实施例，该第五实施例与第二实施例的区别在于，所述第五十五薄膜晶体管T55和第五十六薄膜晶体管T56的栅极接入上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)，即在第一节点Q(N)还未完全抬升的情况下，利用上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)控制第五十五薄膜晶体管T55和第五十六薄膜晶体管T56分别下拉第四节点S(N)和第五节点K(N)的电位。其余均与第二实施例相同，此处不再赘述。
[0062]请同时参阅图7、图10与图11，为本发明基于氧化物半导体薄膜晶体管的GOA电路的第六实施例，该第六实施例与第三实施例的区别在于，所述第五十五薄膜晶体管T55、第五十六薄膜晶体管T56、第五十七薄膜晶体管T57的栅极接入上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)，即在第一节点Q(N)还未完全抬升的情况下，利用上一级第N-1级GOA单元电路的扫描驱动信号G(N-1)控制第五十五薄膜晶体管T55、第五十六薄膜晶体管T56、及第五十七薄膜晶体管T57分别下拉第四节点S(N)、第五节点K(N)、及第二节点P(N)的电位。其余均与第三实施例相同，此处不再赘述。
[0063]综上所述，本发明提供了一种基于氧化物半导体薄膜晶体管的GOA电路，通过增设分别对应于下拉维持模块中的第四、第五、第二节点的第五十五、第五十六、第五十七薄膜晶体管，所述第五十五、第五十六、及第五十七薄膜晶体管的栅极均接入上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号，通过上一级第N-1级GOA单元电路的级传信号或上一级第N-1级GOA单元电路的扫描驱动信号控制第五十五、第五十六、及第五十七在第一节点还未完全抬升的情况下，下拉第四、第五、第二节点的电位，实现快速地关闭下拉维持模块，保证第一节点电位的正常抬升，确保在作用期间第一节点处于高电位，从而保证GOA电路的正常输出。
[0064]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【主权项】
1.一种基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，包括级联的多个GOA单元电路，每一级GOA单元电路均包括:上拉控制模块(100)、上拉模块(200)、下传模块(300)、第一下拉模块(400)、自举电容模块(500)、及下拉维持模块(600)； 设N为正整数，除第一级GOA单元电路以外，在第N级GOA单元电路中: 所述上拉控制模块(100)包括:第十一薄膜晶体管(Tll)，所述第十一薄膜晶体管(Tll)的栅极接收上一级第N-1级GOA单元电路的级传信号(ST(N-1))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第一节点(Q(N))； 所述上拉模块(200)包括:第二十一薄膜晶体管(T21)，所述第二十一薄膜晶体管(T21)的栅极电性连接于第一节点(Q(N))，源极电性连接于第m条时钟信号(CK(m))，漏极输出扫描驱动信号(G(N))； 所述下传模块(300)包括:第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接于第一节点(Q(N))，源极电性连接于第m条时钟信号(CK(m))，漏极输出级传信号(ST(N))； 所述第一下拉模块(400)包括:第四十薄膜晶体管(T40)，所述第四十薄膜晶体管(T40)的栅极与源极均电性连接于第一节点(Q(N))，漏极电性连接于第四十一薄膜晶体管(T41)的漏极；第四十一薄膜晶体管(T41)，所述第四十一薄膜晶体管(T41)的栅极电性连接于第m+2条时钟信号(CK (m+2))，源极输入扫描驱动信号(G(N)); 所述自举电容模块(500)包括:电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于扫描驱动信号(G(N)); 所述下拉维持模块(600)至少包括:第五十一薄膜晶体管(T51)，所述第五十一薄膜晶体管(T51)的栅极与源极均电性连接于恒压高电位(DCH)，漏极电性连接于第四节点(S(N));第五十二薄膜晶体管(T52)，所述第五十二薄膜晶体管(T52)的栅极电性连接于第一节点(Q(N))，漏极电性连接于第四节点(S(N))，源极电性连接于第一负电位(VSS);第五十三薄膜晶体管(T53)，所述第五十三薄膜晶体管(T53)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第二节点(P(N));第五十四薄膜晶体管(T54)，所述第五十四薄膜晶体管(T54)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第五节点(K(N));第七十三薄膜晶体管(T73)，所述第七十三薄膜晶体管(T73)的栅极电性连接于第四节点(S(N))，源极电性连接于恒压高电位(DCH)，漏极电性连接于第五节点(K(N));第七十四薄膜晶体管(T74)，所述第七十四薄膜晶体管(T74)的栅极电性连接于第一节点(Q(N))，源极电性连接于恒压低电位(DCL)，漏极电性连接于第五节点(K(N));第五十五薄膜晶体管(T55)，所述第五十五薄膜晶体管(T55)的栅极接入上一级第N-1级GOA单元电路的级传信号(ST(N-1))或上一级第N-1级GOA单元电路的扫描驱动信号(G(N-1))，源极电性连接于第四节点(S(N))，漏极电性连接于第一负电位(VSS);第四十二薄膜晶体管(T42)，所述第四十二薄膜晶体管(T42)的栅极电性连接于第二节点(P (N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第三节点(T(N));第三十二薄膜晶体管(T32)，所述第三十二薄膜晶体管(T32)的栅极电性连接于第二节点(P(N))，源极电性连接于扫描驱动信号(G(N))，漏极电性连接于第一负电位(VSS);第七十五薄膜晶体管(T75)，所述第七十五薄膜晶体管(T75)的栅极电性连接于第一节点(Q(N))，源极电性连接于第三节点(T(N))，漏极电性连接于恒压高电位(DCH);第七十六薄膜晶体管(T76)，所述第七十六薄膜晶体管(T76)的栅极电性连接于第二节点(P (N))，源极电性连接于第三节点(T(N))，漏极电性连接于恒压低电位(DCL)； 所述恒压低电位(DCL)低于第一负电位(VSS); 所述每一级GOA单元电路中的所有薄膜晶体管均为氧化物半导体薄膜晶体管。2.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述下拉维持模块(600)还包括:第五十六薄膜晶体管(T56)，所述第五十六薄膜晶体管(T56)的栅极接入上一级第N-1级GOA单元电路的级传信号(ST(N-1))或上一级第N-1级GOA单元电路的扫描驱动信号(G(N-1))，源极电性连接于第五节点(K(N))，漏极电性连接于恒压低电位(DCL) ο3.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述下拉维持模块(600)还包括:第五十六薄膜晶体管(T56)，所述第五十六薄膜晶体管(T56)的栅极接入上一级第N-1级GOA单元电路的级传信号(ST(N-1))或上一级第N-1级GOA单元电路的扫描驱动信号(G(N-1))，源极电性连接于第五节点(K(N))，漏极电性连接于恒压低电位(DCL);第五十七薄膜晶体管(T57)，所述第五十七薄膜晶体管(T57)的栅极接入上一级第N-1级GOA单元电路的级传信号(ST (N-1))或上一级第N-1级GOA单元电路的扫描驱动信号(G(N-1))，源极电性连接于第二节点(P (N))，漏极电性连接于第五节点(K(N))。4.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，在第一级GOA单元电路中，所述第十一薄膜晶体管(Tll)的栅极接入扫描启动信号(STV)，所述第五十五薄膜晶体管(T55)的栅极接入扫描启动信号(STV)。5.如权利要求2所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，在第一级GOA单元电路中，所述第十一薄膜晶体管(Tll)的栅极接入扫描启动信号(STV)，所述第五十五薄膜晶体管(T55)的栅极接入扫描启动信号(STV)，所述第五十六薄膜晶体管(T56)的栅极接入扫描启动信号(STV)。6.如权利要求3所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，在第一级GOA单元电路中，所述第十一薄膜晶体管(Tll)的栅极接入扫描启动信号(STV)，所述第五十五薄膜晶体管(T55)的栅极接入扫描启动信号(STV)，所述第五十六薄膜晶体管(T56)的栅极接入扫描启动信号(STV)，所述第五十七薄膜晶体管(T57)的栅极接入扫描启动信号(STV)。7.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述下拉维持电路(600)中，第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)、第五十四薄膜晶体管(T54)、第七十三薄膜晶体管(T73)、及第七十四薄膜晶体管(T74)构成一双重反相器(Fl)，所述第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)、及第五十四薄膜晶体管(T54)构成主反相器，所述第七十三薄膜晶体管(T73)、及第七十四薄膜晶体管(T74)构成辅助反相器。8.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述时钟信号包括四条时钟信号:第一时钟信号(CK(1))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、及第四时钟信号(CK(4))。9.如权利要求8所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，当所述第m条时钟信号(CK(m))为第三时钟信号(CK(3))时，所述第m+2条时钟信号(CK(m+2))为第一时钟信号(CK⑴)，当所述第m条时钟信号(CK(m))为第四时钟信号(CK(4))时，所述第m+2条时钟信号(CK(m+2))为第二时钟信号(CK(2))。10.如权利要求1所述的基于氧化物半导体薄膜晶体管的GOA电路，其特征在于，所述每一级GOA单元电路中的所有薄膜晶体管均为IGZO薄膜晶体管。
【专利摘要】本发明提供一种基于氧化物半导体薄膜晶体管的GOA电路，通过增设分别对应于下拉维持模块(600)中的第四、第五、第二节点(S(N)、K(N)、P(N))的第五十五、第五十六、第五十七薄膜晶体管(T55、T56、T57)，通过上一级第N-1级GOA单元电路的级传信号(ST(N-1))或上一级第N-1级GOA单元电路的扫描驱动信号(G(N-1))控制第五十五、第五十六、第五十七(T55、T56、T57)在第一节点(Q(N))还未完全抬升的情况下，下拉第四、第五、第二节点(S(N)、K(N)、P(N))的电位，实现快速地关闭下拉维持模块(600)，保证第一节点(Q(N))电位的正常抬升，确保在作用期间第一节点(Q(N))处于高电位，从而保证GOA电路的正常输出。
【IPC分类】G09G3/36
【公开号】CN104882108
【申请号】CN201510310266
【发明人】戴超
【申请人】深圳市华星光电技术有限公司
【公开日】2015年9月2日
【申请日】2015年6月8日