消除擦除干扰的flash芯片擦除方法

消除擦除干扰的flash芯片擦除方法
【技术领域】
[0001]本发明涉及存储器技术领域，尤其涉及一种消除擦除干扰的FLASH芯片擦除方 法。
【背景技术】
[0002]现有技术中闪存（FlashMemory)擦除时，预擦除区域中存储单元所在阱区及预擦 除存储单元的源极（S)施加正高压，控制栅极（CG)施加负高压，并息空漏极（D);W此，所施 加的正高压和负高压在存储单元的浮动栅极（FG)和源极之间形成电压差，产生隧道效应， 使得浮动栅极中电荷流向源极，进而改变存储单元的阔值电压，实现对预擦除存储单元的 擦除。同时，在擦除时，同一阱区中的非擦除区域的存储单元，源极施加也施加相同的正高 压，控制栅极施加正低压，并息空漏极；W此，在非擦除区域存储单元的控制栅极施加的正 低压和源极施加的正高压不会使浮动栅极和源极之间产生隧道效应。
[0003]在控制栅极和源极产生电压差的方式进行擦除时，虽对闪存中电介质要求较少， 但该种方式会对同一阱区中非擦除区域存储单元有较强的擦除干扰。擦除干扰是指擦除 时，预擦除区域预擦除存储单元栅极施加的正高压和阱区所述施加的正高压对非擦除区域 存储单元阔值电压产生的影响。例如，因在擦除时阱区施加了正高压，同时因非擦除区域存 储单元控制栅极施加的是正低压，会使得非擦除存储单元的控制栅极和阱区存在一个应力 作用，引起非擦除区域中存储单元浮动栅极中电荷的变化，进而改变非擦除区域中存储单 元的阔值电压，影响存储单元数据的正确读取等。
[0004]为了消除擦除时擦除干扰的影响，现有技术中在擦除结束后需对非擦除区域中存 储单元进行一次擦除修复操作，即对非擦除区域进行一次验证和写(编程)，也即是通过验 证操作确定受擦除干扰影响的存储单元，通过编程操作消除受擦除干扰影响存储单元的阔 值电压变化，W消除擦除干扰所引起的非擦除区域中存储单元的阔值电压的变化。但现有 技术中，为消除擦除干扰而进行的擦除修复操作，延长了擦除时间，增大了擦除的时间开 销，进而降低了擦除效率。

【发明内容】

[0005]本发明目的在于提出一种消除擦除干扰的FLA甜芯片擦除方法，W提升擦除效 率。
[0006]本发明实施例提供的消除擦除干扰的FLA甜芯片擦除方法，包括：
[0007]FLA甜芯片接收擦除指令；
[0008]施加一正高压至所述阱区；
[0009]施加所述正高压至阱区中非擦除区域中存储单元的控制栅极和源极，并息空所述 非擦除区域中存储单元的漏极；
[0010] 施加所述正高压至阱区中预擦除区域中存储单元的源极，并施加一负高压至所述 预擦除区域中存储单元的控制栅极，息空所述预擦除区域中存储单元的漏极；所述正高压 和所述负高压使所述预擦除区域中存储单元产生隧道效应，实现擦除。
[0011] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述存储阵列中同一阱 区的存储单元划分为至少两个子存储阵列；
[0012] 所述阱区中预擦除区域为预擦除子存储阵列；W及
[0013] 所述阱区中非擦除区域中为阱区中非擦除子存储阵列。
[0014] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述预擦除区域为一个 预擦除子存储阵列。
[0015] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述施加所述正高压至 阱区中非擦除区域存储单元的控制栅极和源极，并息空所述非擦除区域中存储单元的漏 极；包括：
[0016] 施加所述正高压至阱区中非擦除区域中第一预设范围内存储单元的控制栅极和 源极，并息空第一预设范围内存储单元的漏极
[0017] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述施加所述正高压至 阱区中预擦除区域中存储单元的源极，并施加一负高压至所述预擦除区域中存储单元的控 制栅极，息空所述预擦除区域中存储单元的漏极；包括：
[0018] 施加所述正高压至阱区中预擦除区域中全部存储单元的源极，并施加一负高压至 控制栅极，息空阱区中预擦除区域中全部存储单元的漏极。
[0019] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述施加所述正高压至 阱区中预擦除区域中存储单元的源极，并施加一负高压至所述预擦除区域中存储单元的控 制栅极，息空所述预擦除区域中存储单元的漏极；包括：
[0020] 施加所述正高压至阱区中预擦除区域中第二预设范围内存储单元的源极，并施加 一负高压至控制栅极，息空第二预设范围内存储单元的漏极。
[0021] 进一步的，所述的消除擦除干扰的FLA甜芯片擦除方法，所述阱区为P阱。
[0022] 本发明实施例提供的消除擦除干扰的FLA甜芯片擦除方法，擦除时，对预擦除区 域中存储单元的控制栅极施加负高压，源极施加正高压进行擦除，并同时在非擦除区域存 储单元的源极和控制栅极施加相同的正高压。因此，本发明实施例提供的技术方案，在对 预擦除区域中存储单元进行擦除时，同时施加正高压至非擦除区域中存储单元的控制栅极 和源极；使得非擦除区域的控制栅极、源极及阱区之间维持相同的电压值，控制栅极、源极 和阱区之间的电压维持平衡。因非擦除区域存储单元源极、控制栅极和阱区之间的电压平 衡，阱区和控制栅极之间的应力作用就会消失，非擦除区域存储单元受擦除干扰影响大大 降低，进而在擦除完成后不再需要擦除修复操作，减少了擦除的时间开销，提高了擦除的效 率。
【附图说明】
[0023] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不 构成对本发明的限定。在附图中：
[0024] 图1示出的是本发明实施例一中擦除时FLA甜芯片存储阵列同一阱区中擦除区域 和非擦除区域结构示意图；
[00巧]图2示出的是本发明实施例一中同一阱区中的擦除区域和非擦除区域中存储单 元分布示意图；
[0026] 图3示出的是本发明实施例一中消除擦除干扰的FLA甜芯片擦除方法流程示意 图；
[0027] 图4示出的是本发明实施例二中擦除时FLA甜芯片存储阵列同一阱区中擦除子存 储阵列和非擦除子存储阵列结构示意图；
[0028] 图5示出的是本发明实施例二中消除擦除干扰的FLA甜芯片擦除方法流程示意 图；
[0029] 图6示出的是本发明实施例二中存储阵列中预擦除区域为一个子存储阵列的结 构示意图。
【具体实施方式】
[0030] 下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可W理解的 是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的 是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0031] 图1示出的是本发明实施例一中擦除时FLA甜芯片存储阵列同一阱区中擦除区域 和非擦除区域结构示意图。
[0032] 图2示出的是本发明实施例一中同一阱区中的擦除区域和非擦除区域中存储单 元分布示意图。
[0033] 参考图1和图2,本实施例中，在擦除时，存储阵列同一阱区11中存储单元可W划 分为预擦除区域12和非擦除区域13。预擦除区域12和非擦除区域13中分别由阱区11中 多个存储单元14划分而成，其中，预擦除区域12和非擦除区域13位于同一阱区11，W及每 一存储单元14具有控制栅极（CG)、浮动栅极（FG)、源极（巧和漏极值）。具体的，预擦除区 域12或非擦除区域13中存储单元的数量根据FLASH芯片擦除时具体划分的擦除区域和非 擦除区域的大小为根据，本实施例中不作具体限定。
[0034] 同时，参考图1，本实施例中还示出了字线驱动电路15和位线选择电路16。字线 驱动电路15在擦除或写入(编程)时提供相应的电压，W完成擦除或写入；位线选择电路16 在对存储阵列中存储单元进行读取时，选择相应位置的存储单元实现读取。同时参考图2， 阱区11外设端点Q，通过外设端点Q对阱区提供所需施加的电压。
[00巧]图3示出的是本发明实施例一中消除擦除干扰的FLA甜芯片擦除方法流程示意 图；具体的，参考图1、图2及图3,本实施例中擦除方法包括：
[0036]Sla、FLA甜芯片接收擦除指令。
[0037]FLA甜芯片接收与其相连接的相关数据处理模块或信号产生模块发送的擦除指 令，经编译或解码等过程后，控制FLA甜芯片进入擦除操作。
[0038]S2a、施加一正高压至阱区。
[0039] 对阱区11施加一正高压Vhigh，具体的通过外设端点Q，施加一正高压Vhigh至阱区 11，W使阱区11的电压为正高压Vhigh。
[0040] S3a、施加正高压至阱区中非擦除区域存储单元的控制栅极和源极，并息空非擦除 区域存储单元的漏极。
[0041] 具体的，字线驱动电路15产生一正高压Vhigh的电压信号，通过与非擦除区域13存 储单元相连接的字线1以施加所述正高压Vhigh至非擦除区域13中存储单元的控制栅极；W及通过源极线化施加所述正高压Vhigh至非擦除区域存储单元的源极S。同时，息空漏极， W使漏极在擦除时不受信号干扰，也即是息空与存储单元漏极相连接的位线化。
[0042] 作为一种可W选方式，本实施例中，施加正高压Vhigh至阱区11中非擦除区域13中 第一预设范围内的存储单元。非擦除区域13中第一预设范围内的存储单元为受擦除干扰 较大的区域。本可选方式中，对可能受擦除干扰较大的存储单元的控制栅极和源极施加正 高压，简化了正高压Vhigh施加流程，进一步提升了擦除速度。
[0043]S4a、施加正高压Vhigh至阱区中预擦除区域存储单元的源极，并施加一负高压V"eg 至预擦除区域存储单元控制栅极，息空预擦除区域存储单元漏极；所述正高压Vhigh和负高 压V。。,使预擦除区域中存储单元产生隧道效应，实现擦除。
[0044] 具体的，字线驱动电路15产生一正高压Vhigh的电压信号，通过与预擦除区域12存 储单元相连接的字线1以施加所述正高压Vhigh至预擦除区域12中存储单元的控制栅极；W 及通过源极线化施加所述正高压Vhigh至预擦除区域12中存储 单元的源极。同时，息空预 擦除区域12中存储单元的漏极，也即是息空与预擦除区域12中存储单元相连接的位线化， W使漏极在擦除时不受信号干扰。
[0045]
[0046]表1
[0047] 表1是本实施例中预擦除区域和非擦除区域所施加的电压值。其中正高压Vhigh、 负高压V。。,，其中，所施加的正高压Vhigh和负高压V。^W使预擦除区域12中存储单元产生隧 道效应，实现擦除。
[004引作为一种可选方式，本实施例中，施加正高压Vhigh至阱区中预擦除区域12中全部 存储单元的源极，并施加一负高压V。。,至控制栅极，息空预擦除区域12中存储单元的漏极。 具体的，当预擦除区域12中全部存储单元都是预擦除存储单元时，同时对预擦除区域12中 全部存储单元实施上述操作。
[0049] 作为另一种可选方式，本实施例中，施加正高压Vhigh至阱区中预擦除区域12中第 二预设范围内存储单元的源极，并施加一负高压至控制栅极，息空漏极。第二预设范围内存 储单元为预擦除区域12中预擦除存储单元的范围。
[0050] 可选的，本实施例中，阱区为P阱。
[0051] 需要说明的是，在本实施例中当FLASH芯片接收擦除指令后，在对擦除操作的步 骤S2a至S4a的执行方式时，本实施中上述排序并不限制本发明；操作步骤S2a至S4a可W W任何操作顺序执行，或者也可W同时执行上述擦除操作的步骤S2a至S4a。
[0052] 本实施例提供的消除擦除干扰的FLA甜芯片擦除方法，擦除时，对预擦除区域中 存储单元的控制栅极施加负高压，源极施加正高压进行擦除时，并同时在非擦除区域存储 单元的源极和控制栅极施加相同正高压。因此，本实施例提供的技术方案，在对预擦除区域 中存储单元进行擦除时，同时施加正高压至非擦除区域中存储单元的控制栅极和源极；使 得非擦除区域的控制栅极、源极及阱区之间维持相同的电压值，控制栅极、源极和阱区之间 的电压维持平衡。因非擦除区域存储单元源极、控制栅极和阱区之间的电压平衡，阱区和控 制栅极之间的应力作用就会消失，非擦除区域存储单元受擦除干扰影响大大降低，进而在 擦除完成后不再需要擦除修复操作，减少了擦除的时间开销，提高了擦除的效率。
[0053] 图4示出的是本发明实施例二中擦除时FLA甜芯片存储阵列同一阱区中形成的擦 除子存储阵列和非擦除子存储阵列结构示意图。
[0054] 结合图4,本实施例中，存储阵列中同一阱区擦除单元又划分成多个子存储阵列 (子存储阵列1、子存储阵列n…子存储阵列m);则阱区中预擦除区域22为预擦除子存储阵 列1至子存储阵列n，W及阱区中非擦除区域23中为阱区中非擦除子存储阵列n+1至子存 储阵列m。进一步参考图4,还示出了字线驱动电路25和位线选择电路26。
[005引图5是本发明实施例二中消除擦除干扰的FLA甜芯片擦除方法流程示意图；参考 图4和图5,本实施例中，擦除方法包括：
[0056]S化、FLA甜芯片接收擦除指令。
[0057]S2b、施加一正高压至阱区。
[0058]S3b、施加所述正高压至阱区中非擦除子存储阵列存储单元的控制栅极和源极，并 息空非擦除子存储阵列存储单元的漏极。
[0059]具体的，字线驱动电路25产生一正高压的电压信号，通过与非擦除子存储阵列存 储单元相连接的字线，施加所述正高压至非擦除子存储阵列存储单元的控制栅极；W及通 过源极线施加所述正高压至非擦除子存储阵列存储单元的源极S。同时，息空非擦除子存储 阵列擦除单元的漏极，W使漏极在擦除时不受信号干扰。
[0060]作为一种可W选方式，本实施例中，施加所述正高压至阱区21中非擦除区域23中 第一预设范围内的存储单元。非擦除区域23中第一预设范围内的存储单元为受擦除干扰 较大的存储单元区域。本可选方式中，对可能受擦除干扰较大的存储单元的控制栅极和源 极施加正高压，简化了正高压施加流程，进一步提升了擦除速度。
[0061]S4b、施加所述正高压至阱区中预擦除子存储阵列存储单元的源极，并施加一负高 压至预擦除子存储阵列存储单元的控制栅极，息空预擦除子存储阵列存储单元的漏极；所 述正高压和所述负高压使所述预擦除子存储阵列中存储单元产生隧道效应，实现擦除。
[0062]具体的，字线驱动电路25产生一正高压的电压信号，通过与预擦除子存储阵列存 储单元相连接的字线，施加所述正高压至预擦除子存储阵列存储单元的控制栅极；W及通 过源极线施加所述正高压至预擦除子存储阵列存储单元的源极。同时，息空漏极，W使漏极 在擦除时不受信号干扰。
[0063]作为一种可选方式，本实施例中，施加所述正高压至阱区中预擦除子存储阵列中 全部存储单元的源极，并施加一负高压至栅极，息空漏极。具体的，当预擦除子存储阵列中 全部存储单元都是预擦除存储单元时，同时对预擦除子存储阵列中全部擦除单元实施上述 操作。
[0064]作为另一种可选方式，本实施例中，施加正高压至阱区中预擦除子存储阵列中第 二预设范围内存储单元的源极，并施加一负高压至栅极，息空漏极。第二预设范围内存储单 元为预擦除子存储阵列中预擦除存储单元的范围。
[0065] 作为本实施例擦除阵列结构的一种可选实施方式，参考图6,图6示出的是存储阵 列中预擦除区域为一个子存储阵列的结构示意图。
[0066] 具体的，在本可选方式中，预擦除区域22为一个预擦除子存储阵列1及所述阱 区中非擦除区域23中为阱区中非擦除子存储阵列2至子存储阵列m。具体擦除方法参考上 述说明及解释。
[0067] 需要说明的是，在本实施例中当FLASH芯片接收擦除指令后，在对擦除操作的步 骤S化至S4b的执行方式时，本实施中上述排序并不限制本发明；操作步骤S化至S4b可W W任何操作顺序执行，或者也可W同时执行上述擦除操作的步骤S化至S4b。
[0068] 本实施例提供的消除擦除干扰的FLA甜芯片的擦除方法，在对预擦除区域的栅极 施加负高压，源极施加正高压进行擦除时，同时在非擦除区域的源极和栅极施加一正高压。 因此，本实施例提供的技术方案，在对预擦除区域进行擦除时，同时施加正高压至非擦除区 域的栅极和源极；使得非擦除区域的栅极、源极和阱区之间维持统一电压值。因非擦除区域 的栅极、源极和阱区之间的电压维持平衡，因此在擦除时，预擦除区域所施加的电压对非擦 除区域的影响很小；进而在擦除完成后因非擦除区域受擦除干扰影响较小，不再需要擦除 后的修复操作，减少了擦除的时间开销，提高了擦除的效率。
[0069] W上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员 而言，本发明可W有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种消除擦除干扰的FLASH芯片擦除方法，应用于FLASH芯片存储阵列中形成于同 一阱区中的存储单元，其特征在于，包括： FLASH芯片接收擦除指令； 施加一正高压至所述阱区； 施加所述正高压至阱区中非擦除区域中存储单元的控制栅极和源极，并悬空所述非擦 除区域中存储单元的漏极； 施加所述正高压至阱区中预擦除区域中存储单元的源极，并施加一负高压至所述预擦 除区域中存储单元的控制栅极，悬空所述预擦除区域中存储单元的漏极；所述正高压和所 述负高压使所述预擦除区域中存储单元产生隧道效应，实现擦除。2. 如权利要求1所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述存储阵 列中同一阱区中的存储单元划分为至少两个子存储阵列； 所述阱区中预擦除区域为预擦除子存储阵列；以及 所述阱区中非擦除区域中为阱区中非擦除子存储阵列。3. 如权利要求2所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述预擦除 区域为一个预擦除子存储阵列。4. 如权利要求1所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述施加所 述正高压至阱区中非擦除区域存储单元的控制栅极和源极，并悬空所述非擦除区域中存储 单元的漏极；包括： 施加所述正高压至阱区中非擦除区域中第一预设范围内存储单元的控制栅极和源极， 并悬空第一预设范围内存储单元的漏极。5. 如权利要求1所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述施加所 述正高压至阱区中预擦除区域中存储单元的源极，并施加一负高压至所述预擦除区域中存 储单元的控制栅极，悬空所述预擦除区域中存储单元的漏极；包括： 施加所述正高压至阱区中预擦除区域中全部存储单元的源极，并施加一负高压至控制 栅极，悬空阱区中预擦除区域中全部存储单元的漏极。6. 如权利要求1所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述施加所 述正高压至阱区中预擦除区域中存储单元的源极，并施加一负高压至所述预擦除区域中存 储单元的控制栅极，悬空所述预擦除区域中存储单元的漏极；包括： 施加所述正高压至阱区中预擦除区域中第二预设范围内存储单元的源极，并施加一负 高压至控制栅极，悬空第二预设范围内存储单元的漏极。7. 如权利要求1-6任一所述的消除擦除干扰的FLASH芯片擦除方法，其特征在于，所述 阱区为P阱。
【专利摘要】本发明涉及存储器技术领域，尤其涉及一种消除擦除干扰的FLASH芯片擦除方法。所述方法包括FLASH芯片接收擦除指令；施加一正高压至所述阱区；施加所述正高压至阱区中非擦除区域中存储单元的控制栅极和源极，并悬空非擦除区域中存储单元的漏极；施加所述正高压至阱区中预擦除区域中存储单元的源极，并施加一负高压至预擦除区域中存储单元的控制栅极，悬空预擦除区域中存储单元的漏极；所述正高压和所述负高压使所述预擦除区域中存储单元产生隧道效应，实现擦除。本发明提供的擦除方法，在擦除完成后不再需要擦除修复操作，减少了擦除的时间开销，提高了擦除的效率。
【IPC分类】G11C16/10, G11C16/34
【公开号】CN104882163
【申请号】CN201410067898
【发明人】胡洪, 陈建梅
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月2日
【申请日】2014年2月27日