快速擦除的flash芯片及擦除方法

快速擦除的flash芯片及擦除方法
【技术领域】
[0001] 本发明涉及存储器技术领域，尤其涉及一种快速擦除的FLA甜芯片及擦除方法。
【背景技术】
[0002] 现有技术中闪存（FlashMemory)擦除时，预擦除区域中存储单元所在阱区及预擦 除区域中存储单元的源极（巧施加正高压，控制栅极（CG)施加负高压，并息空漏极值）；W 此，所施加的正高压和负高压在存储单元的浮动栅极（FG)和源极之间形成电压差，产生隧 道效应，使得浮动栅极中电荷流向源极，进而改变存储单元的阔值电压，实现对预擦除存储 单元的擦除。同时，在擦除时，同一阱区中的非擦除区域的存储单元，源极也施加相同的正 高压，控制栅极施加正低压，并息空漏极；W此，在非擦除区域存储单元的控制栅极施加的 正低压和源极施加的正高压不会使浮动栅极和源极之间产生隧道效应。
[0003] 在控制栅极和源极产生电压差的方式进行擦除时，虽对闪存中电介质要求较少， 但该种方式会对同一阱区中非擦除区域存储单元有较强的擦除干扰。擦除干扰是指擦除 时，预擦除区域中存储单元栅极施加的正高压和阱区所述施加的正高压对非擦除区域存储 单元阔值电压产生的影响。例如，因在擦除时阱区施加了正高压，同时因非擦除区域存储单 元控制栅极施加的是正低压，会使得非擦除区域存储单元的控制栅极和阱区存在一个应力 作用，引起浮动栅极中电荷的变化，进而改变非擦除区域中存储单元的阔值电压，影响存储 单元数据读取时的正确性等。
[0004] 为了消除擦除时擦除干扰的影响，现有技术中在擦除结束后需对非擦除区域中存 储单元进行一次擦除修复操作，即对非擦除区域进行验证和写（编程)，也即是通过验证操 作确定受擦除干扰影响的存储单元，通过编程操作消除受擦除干扰影响存储单元的阔值电 压变化，W消除擦除干扰所引起的非擦除区域中存储单元的阔值电压的变化。但现有技术 中，为消除擦除干扰而进行的擦除修复操作，延长了擦除时间，增大了擦除操作的时间开 销，进而降低了擦除效率。

【发明内容】

[000引为提升化A甜芯片的擦除效率，本发明实施例提供了一种快速擦除的化A甜芯片 及FLA甜芯片的擦除方法。
[0006] 在第一方面，本发明实施例提供了一种快速擦除的FLA甜芯片，包括：
[0007] 存储阵列，所述存储阵列包括m个子存储阵列和隔离字线区域；
[0008] 所述m个子存储阵列形成于同一阱区，W及每一个子存储阵列的大小和FLA甜芯 片预设的最小擦除范围的大小相同；
[0009] 隔离字线区域形成在相邻的子存储阵列之间；
[0010] m个子字线驱动电路，分别连接于m个子存储阵列，所述每一个子字线驱动电路对 与其相连接的子存储阵列提供驱动电压信号；W及
[0011] 位线选择电路，提供多根位线，连接于所述存储阵列中每列存储单元的漏极，用于 选择存储阵列中存储单元；
[001引其中，m为正整数，2《m。
[0013] 进一步的，快速擦除的FLA甜芯片，所述FLA甜芯片擦除时，所述FLA甜芯片配置 为：
[0014] 息空与存储阵列相连接的位线，并施加一正高压至阱区；
[0015] 施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
[0016] 施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔 离字线区域中存储单元的控制栅极；
[0017] 施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦 除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值W使所述预擦除子 存储阵列中存储单元产生隧道效应，W实现擦除。
[0018] 进一步的，所述的快速擦除的FLA甜芯片，所述隔离字线区域包括一行存储单元。
[0019] 进一步的，所述的快速擦除的FLA甜芯片，所述阱区为P阱。
[0020] 进一步的，所述的FLA甜芯片，还包括逻辑控制单元；
[0021] 所述逻辑控制单元连接于所述m个子字线驱动电路和所述位线选择电路；W提供 逻辑控制。
[0022] 在第二方面，本发明实施例提供了一种FLA甜芯片的擦除方法，包括：
[0023]FLA甜芯片接收擦除指令；
[0024] 息空与存储阵列相连接的位线，并施加一正高压至阱区；
[0025] 施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极；
[0026] 施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔 离字线区域中存储单元的控制栅极；
[0027] 施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦 除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值W使所述子存储阵 列中存储单元产生隧道效应，W实现擦除。
[0028] 进一步的，所述的FLA甜芯片的擦除方法，所述阱区为P阱。
[0029] 本发明实施例中提供的FLA甜芯片及其擦除方法，包括存储阵列，存储阵列包括 多个子存储阵列，其中，多个子存储阵列形成于同一阱区中，并且每个个子存储阵列的大小 和FLA甜芯片预设的最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列 的控制栅极，施加正高压至源极，并息空漏极；同时，在非擦除子存储阵列中存储单元的源 极和控制栅极施加相同的正高压，息空漏极；W及在阱区施加相同的正高压。因此，本实施 例中FLASH芯片及其擦除方法，因每个子存储阵列的大小同FLASH芯片预设的最小擦除范 围大小相同，每次擦除时都保证了擦除子存储阵列中所有存储单元都进行擦除操作；并且 同时非擦除子存储阵列中存储单元的控制栅极和源极都施加正高压，使得非擦除子存储阵 列中存储单元的控制栅极、源极和阱区保持电压平衡，阱区和控制栅极之间的应力作用就 会消失，非擦除子存储阵列中存储单元受擦除干扰影响就很小，进而在擦除完成后不再需 要再进行擦除修复操作，减少了擦除的时间开销，实现FLASH芯片的擦除速度，提高了擦除 的效率。
【附图说明】
[0030] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不 构成对本发明的限定。在附图中：
[003。 图1示出的是本发明实施例一中FLA細芯片存储阵列结构示意图；
[003引图2示出的是本发明实施例一中FLA細芯片存储阵列中存储单元分布示意图；
[0033] 图3示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布的截面结构 示意图；
[0034] 图4示出的是本发明实施例二中FLA細芯片结构示意图；
[003引图5示出的是本发明实施例H中FLA細芯片擦除方法流程示意图。
【具体实施方式】
[0036] 下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可W理解的 是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的 是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0037] 图1示出的是本发明实施例一中FLA細芯片结构示意图。
[0038] 图2示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布结构示意 图。
[0039] 图3示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布的截面结构 示意图。
[0040] 参考图1、图2和图3,本实施例中，化A甜芯片包括；存储阵列11，存储 阵列11包 括形成于同一阱区10的m个子存储阵列111 (子存储阵列1至子存储阵列m)和隔离字线 区域12,其中，m为正整数，2《m。本实施例中存储阵列11的划分并不用于限制本发明，在 其它【具体实施方式】中m可W为任意大于等于2的值，例如m为3或5为等。进一步的参考 图2,存储阵列11包括多个存储单元15,多个存储单元15又划分为m个子存储阵列111和 多个隔离字线区域12 ;具体的，本实施例中当每一相邻子存储阵列111之间形成有一个隔 离字线区域12时，则存储阵列11中隔离字线区域12的个数为m-1。每个存储单元15具 有控制栅极（CG)、浮动栅极（FG)、源极（S)和漏极（D)。参考图1，每一个子存储阵列111包 括多根字线限定的存储阵列11中的区域，例如子存储阵列1，包括字线WLi至WLi限定的存 储阵列11中的区域，每一字线限定一行存储单元，也即是子存储阵列1包括i行存储单元。 具体的，本实施例中，存储阵列11中每个子存储阵列111的大小和FLASH芯片预设的最小 擦除范围的大小相同。预设的最小擦除范围是指FLASH芯片每次擦除所能够擦除的最小擦 除范围；例如，可-定数量的存储块作为最小擦除范围，或者一定行数的存储单元作为 最小擦除范围。
[0041] 隔离字线区域12形成于相邻的子存储阵列111之间，亦即是在每两个相邻的子存 储阵列111之间形成有一个隔离字线区域12。其中，隔离字线区域12是指存储阵列11中 形成的用于隔离相邻两个子存储阵列111之间的区域，通常隔离字线区域12中存储单元不 存储数据。具体的，隔离字线区域12可W有多根字线至Wdmi限定的多行存储单元组成， 也可W有一根字线限定的一行存储单元组成。隔离字线区域12起到隔离相互相邻的两个 子存储阵列111的作用，在通常情况下不对数据进行存储；并且隔离字线区域12相对于现 有技术中的物理隔离，减小了存储阵列的面积开销，进而提升了存储阵列11的存储密度。
[0042] m个子字线驱动电路13，m个子字线驱动电路13分别连接于所述m个子存储阵列 111，也即是子存储阵列1至子存储阵列m分别配置一个字线驱动电路13 ;每一个子字线驱 动电路13对与其相连接的子存储阵列111提供驱动信号；W提供子存储阵列111中存储单 元在擦除、写入或读取时所需的电压信号；所述电压信号为擦除、写入或读取时在存储单元 的控制栅极所施加的电压信号。
[004引位线选择电路14,位线选择电路14提供多根位线化1至BL。，连接于存储阵列11 中每列存储单元的漏极，用于选择存储阵列11中存储单元15。在对存储阵列11中存储单 元进行读取时，通过位线选择电路14选取相应位置的存储单元进行读取。
[0044] 可选的，本实施例中，隔离字线区域12中存储单元的源极还可W连接于阱区10， 使在对阱区10施加电压的同时，同时将电压施加于隔离字线区域12的源极，W进一步减少 存储阵列中线路的数量，减小面积开销。具体的，本实施例中通过将隔离字线区域12中的 源极线化《至化"和阱区10的外设端点Q连接，W实现隔离字线区域12中存储单元的源 极与阱区10的连接。
[0045] 可选的，本实施例中，隔离字线区域12包括一行存储单元。参考图2,隔离字线区 域12包括字线WL?至字线WLdmi所限定的i+1行存储单元，当只有一行存储单元时，亦即是 隔离字线区域12中只有一根字线所限定的存储单元。只设置一行存储单元作为隔离字线 区域，在起到的隔离作用的同时，减小了存储阵列11的面积开销，进而极大的提升了存储 阵列11的存储密度。
[0046] 可选的，本实施例中，阱区为P阱。
[0047] 结合上述说明，当FLA甜芯片接收擦除指令进行擦除时，FLA甜芯片配置为：息空 与存储阵列相连接的位线，并施加一正高压至所述阱区；施加所正高压至存储阵列的非擦 除子存储阵列中存储单元的控制栅极和源极；施加所述正高压至隔离字线区域中存储单元 的源极，并施加一正低压至隔离字线区域中存储单元的控制栅极；施加一负高压至预擦除 子存储阵列中存储单元的控制栅极，并施加所述正高压至源极；所述正高压和所述负高压 的差值W使所述预擦除子存储阵列中存储单元产生隧道效应，实现擦除。
[0048] 具体的，本实施例中FLASH芯片在擦除时，W子存储阵列1为预擦除子存储阵列， 子存储阵列2至子存储阵列m为非擦除子存储阵列为例，息空与存储阵列11相连接的位线 BLi至BL。，并施加一正高压Vhigh至所述阱区10。
[0049] 施加正高压Vhigh至存储阵列11的非擦除子存储阵列，也即是子存储阵列2至子存 储阵列m中存储单元的控制栅极和源极。具体的通过字线驱动电路13在字线WLi至WLi和 WLi至WLi施加正高压Vhigh至非擦除子存储阵列；并同时通过源极线化1至化i和化1至化i 施加所述正高压至非擦除子存储阵列中存储单元的源极。因每个子存储阵列的大小等于 FLASH芯片的最小擦除范围，则每个子存储阵列的大小相同，也即是具有相同的字线数量和 位线数量。
[0050] 施加正高压Vhigh至隔离字线区域中存储单元的源极，并施加一正低压Vi?至隔离 字线区域12中存储单元的控制栅极。具体的，可W通过与隔离字线区域12相连接字线驱 动电路（图中未示出）提供所述正低压Vi"至字线WL?至WUa，进而施加所述正低压Vi"至 隔离字线区域12中存储单元的控制栅极，并同时通过源极线化《至化dmi施加所述正高压 至隔离字线区域12中存储单元的源极，W及息空W使隔离字线区域12中存储单元 的漏极息空。
[0051] 施加一负高压V。。,至预擦除子存储阵列（子存储阵列1)中存储单元的控制栅极， 并施加所述正高压Vhigh至源极。具体的，可W通过与预擦除子存储阵列1相连接子字线驱 动电路13提供所述负高压至预擦除子存储阵列1的字线；并同时通过源极线化1至化i 施加所述正高压Vhigh至预擦除子存储阵列1的源极。进而，根据所施加的正高压Vhigh和负 高压V。。，的差值，在预擦除子存储阵列1存储单元中产生隧道效应，实现擦除。
[0052] 表1是本实施例中各行存储单元所施加的电压值。其中，VcL代表位线、VwL代表字 线及VsL代表源极线；其中，W各行的字线代表该行存储单元。
[0053]
[0054] 表 1
[0055] 需要说明的是本实施例中正高压Vhigh的和负高压的差值W使预擦除子存储阵 列中存储单元产生隧道效应，实现擦除；正低压Vi"W使隔离字线中存储单元受擦除干扰 影响很小。W及，本实施例中，上述电压施加顺序并不用于限制本发明具体的实施方式，在 具体的实施方式，可W选择相应的施加顺序，作为一施加方式。
[0056] 需要说明的是，本实施例中FLA甜芯片可W包括一个上述存储阵列，在其它具体 实施方式中FLA甜芯片可W包括两个W上的上述存储阵列；W进行对数据的存储。
[0057] 本实施例中提供的FLA甜芯片，包括存储阵列，存储阵列包括多个子存储阵列，其 中，多个子存储阵列形成于同一阱区中，并且每个子存储阵列的大小和FLASH芯片预设的 最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列的控制栅极，施加正高 压至源极，并息空漏极；同时，在非擦除子存储阵列中存储单元的源极和控制栅极施加相同 的正高压，息空漏极；W及在阱区施加相同的正高压。因此，本实施例中FLA甜芯片，因每个 子存储阵列的大小同FLASH芯片预设的最小擦除范围大小大致相同，每次擦除时都保证了 擦除子存储阵列中所有存储单元都进行擦除操作；并且同 时非擦除子存储阵列中存储单元 的栅极和源极都施加正高压，使得非擦除子存储阵列中存储单元的栅极、源极和阱区保持 电压平衡，阱区和控制栅极之间的应力作用就会消失，非擦除子存储阵列中存储单元受擦 除干扰影响就很小，进而在擦除完成后不再需要进行擦除修复操作，减少了擦除的时间开 销，实现FLASH芯片的擦除速度，提高了擦除的效率。
[005引同时，在相邻两个字阵列之间使用隔离字线区域代替现有的物理隔离，减少了存 储阵列的面积，提升了存储阵列的存储密度。
[0059] 图4示出的是本发明实施例二中FLA甜芯片结构示意图；参考图1和图4本实施 例中，隔离字线区域12为一根字线WLdm所限定的一行存储单元，亦即是一根字线所限定的 存储阵列中一行存储单元所在的区域，W及源极线化和各存储单元漏极连接的
[0060] 本实施例中，划分的子存储阵列的大小为最小擦除范围，W及相邻的两个子存储 阵列之间设置一行存储单元。在擦除，在预擦除子存储阵列的源极施加正高压的同时，隔离 字线区域施加一正低压，W阻隔擦除电压对非擦除子存储阵列的影响；同时因阱区、非擦除 子存储阵列的源极和控制栅极电压相同，则非擦除子存储阵列不会受到擦除时阱区应力的 影响，因有隔离字线的存在也不会使得预擦除的子存储阵列和非擦除子存储阵列的字线之 间产生影响。进而在擦除后无需再进行擦除修复操作，节省了擦除时间。
[0061] 因只设置一行存储单元作为隔离字线区域，极大的减少了隔离字线区域的开销， 并相对于现有技术中物理隔离，更进一步的减小了面积开销；提高了存储阵列的密度。
[0062] 图5示出的是本发明实施例H中FLA甜芯片擦除方法流程示意图。参考图5,本实 施例中FLA甜芯片擦除方法，包括：
[0063]SUFLA甜芯片接收擦除指令。
[0064]S2、息空与存储阵列相连接的位线，并施加一正高压至阱区。
[0065]S3、施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极。
[0066]S4、施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压 至隔离字线区域中存储单元的控制栅极。
[0067]S5、施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至 预擦除子存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值W使所述子存 储阵列中存储单元产生隧道效应，实现擦除。
[0068] 需要说的是上述步骤S2至S5的具体实施顺序，并不用于限制本发明的具体实施 方式，上述步骤S2至S5可WW任何方式的顺序进行执行，W及同时执行。
[0069] 可选的，本实施例中，阱区为P阱。
[0070] 本实施例中提供的FLA甜芯片擦除方法，包括存储阵列，存储阵列包括多个子存 储阵列，其中，每个子存储阵列形成于同一阱区中，并且每个子存储阵列的大小和FLA甜芯 片预设的最小擦除范围大小一致。在擦除时，施加负高压至预擦除子存储阵列的控制栅极， 施加正高压至源极，并息空漏极；同时，在非擦除子存储阵列中存储单元的源极和控制栅极 施加相同的正高压，息空漏极；W及在阱区施加相同的正高压。因此，本实施例中FLA甜芯 片擦除方法，因每个子存储阵列的大小同FLASH芯片预设的最小擦除范围大小相同，每次 擦除时都保证了擦除子存储阵列中所有存储单元都进行擦除操作；并且同时非擦除子存储 阵列中存储单元的栅极和源极都施加正高压，使得非擦除子存储阵列中存储单元的栅极、 源极和阱区保持电压平衡，阱区和控制栅极之间的应力作用就会消失，非擦除子存储阵列 中存储单元受擦除干扰影响大大降低，进而在擦除完成后不再需要擦除修复操作，减少了 擦除的时间开销，实现FLASH芯片的擦除速度，提高了擦除的效率。
[0071]W上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员 而言，本发明可W有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种快速擦除的FLASH芯片，其特征在于，包括： 存储阵列，所述存储阵列包括m个子存储阵列和隔离字线区域； 所述m个子存储阵列形成于同一阱区，以及每一个子存储阵列的大小和FLASH芯片预 设的最小擦除范围的大小相同； 隔离字线区域形成在相邻的子存储阵列之间； m个子字线驱动电路，分别连接于m个子存储阵列，所述每一个子字线驱动电路对与其 相连接的子存储阵列提供驱动电压信号；以及 位线选择电路，提供多根位线，连接于所述存储阵列中每列存储单元的漏极，用于选择 存储阵列中存储单元； 其中，m为正整数，2彡m。2. 如权利要求1所述的快速擦除的FLASH芯片，其特征在于，所述FLASH芯片擦除时， 所述FLASH芯片配置为： 悬空与存储阵列相连接的位线，并施加一正高压至阱区； 施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极； 施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字 线区域中存储单元的控制栅极； 施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子 存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述预擦除子存储 阵列中存储单元产生隧道效应，以实现擦除。3. 如权利要求1或2所述的快速擦除的FLASH芯片，其特征在于，所述隔离字线区域包 括一行存储单元。4. 如权利要求1或2所述的快速擦除的FLASH芯片，其特征在于，所述阱区为P阱。5. 如权利要求1所述的FLASH芯片，其特征在于，还包括逻辑控制单元； 所述逻辑控制单元连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻辑 控制。6. -种FLASH芯片的擦除方法，应用于权利要求1所述的FLASH芯片，其特征在于，包 括： FLASH芯片接收擦除指令； 悬空与存储阵列相连接的位线，并施加一正高压至阱区； 施加所述正高压至非擦除子存储阵列中存储单元的控制栅极和源极； 施加所述正高压至隔离字线区域中存储单元的源极和漏极，并施加一正低压至隔离字 线区域中存储单元的控制栅极； 施加所述正高压至预擦除子存储阵列中存储单元的源极，并施加一负高压至预擦除子 存储阵列中存储单元的控制栅极；所述正高压和所述负高压的差值以使所述子存储阵列中 存储单元产生隧道效应，以实现擦除。7. 如权利要求6所述的FLASH芯片的擦除方法，其特征在于，所述阱区为P阱。
【专利摘要】本发明涉及存储器技术领域，尤其涉及一种快速擦除的FLASH芯片及擦除方法。快速擦除的FLASH芯片包括：存储阵列，存储阵列包括m个子存储阵列和隔离字线区域；m个子存储阵列形成于同一阱区，以及每一个子存储阵列的大小和FLASH芯片预设的最小擦除范围的大小相同；隔离字线区域形成在相邻的子存储阵列之间；m个子字线驱动电路，分别连接于m个子存储阵列，每一子字线驱动电路对与其相连接的子存储阵列提供驱动电压信号；以及位线选择电路，提供多根位线，连接于存储阵列每列存储单元中不包括隔离字线区域存储单元的漏极，用于选择存储阵列中存储单元。本发明技术方案，提升FLASH芯片的擦除速度，进而提升FLASH芯片的擦除效率。
【IPC分类】G11C16/14, G11C16/10
【公开号】CN104882164
【申请号】CN201410067930
【发明人】陈建梅, 胡洪
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月2日
【申请日】2014年2月27日