Flash芯片及flash芯片的擦除方法

Flash芯片及flash芯片的擦除方法
【技术领域】
[0001] 本发明涉及存储器技术领域，尤其涉及一种FLA甜芯片及应用此FLA甜芯片的擦 除方法。
【背景技术】
[0002] 现有技术中闪存（FlashMemory)擦除时，预擦除区域中存储单元所在阱区及预擦 除存储单元的源极（S)施加正高压，控制栅极（CG)施加负高压，并息空漏极（D);W此，所施 加的正高压和负高压在存储单元的浮动栅极（FG)和源极之间形成电压差，产生隧道效应， 使得浮动栅极中电荷流向源极，进而改变存储单元的阔值电压，实现对预擦除存储单元的 擦除。同时，在擦除时，同一阱区中的非擦除区域的存储单元，源极也施加相同的正高压，控 制栅极施加正低压，并息空漏极；W此，在非擦除区域存储单元的控制栅极施加的正低压和 源极施加的正高压不会使浮动栅极和源极之间产生隧道效应。
[0003] 在控制栅极和源极产生电压差的方式进行擦除时，虽对闪存中电介质要求较少， 但该种方式会对同一阱区中非擦除区域存储单元有较强的擦除干扰。擦除干扰是指擦除 时，预擦除区域预擦除存储单元控制栅极施加的正高压和阱区所施加的正高压对非擦除区 域存储单元阔值电压产生的影响。例如，因在擦除时阱区施加了正高压，同时因非擦除区域 存储单元控制栅极施加的是正低压，会使得非擦除区域中存储单元的控制栅极和阱区存在 一个应力作用，引起非擦除区域存储单元的浮动栅极中电荷的变化，进而改变非擦除区域 中存储单元的阔值电压，影响存储单元数据读取时的正确性等。
[0004] 为了消除擦除时擦除干扰的影响，现有技术中在擦除结束后需对非擦除区域中存 储单元进行一次擦除修复操作，即对非擦除区进行验证和写(编程)，也即是通过验证操作 确定受擦除干扰影响的存储单元，通过编程操作消除受擦除干扰影响存储单元的阔值电压 变化，W消除擦除干扰所引起的非擦除区域中存储单元的阔值电压的变化。但现有技术中， 为消除擦除干扰而进行的擦除修复操作，延长了擦除时间，增大了擦除操作的时间开销，进 而降低了擦除效率。

【发明内容】

[000引本发明的目的在于提出一种化A甜芯片及应用此化A甜芯片的擦除方法，W提高 擦除性能，进而提高FLA甜芯片的擦除效率。
[0006] 在第一方面，本发明实施例提供了一种FLA甜芯片，包括：
[0007] 存储阵列，所述存储阵列包括m个子存储阵列和兀余单元区域；
[0008] 所述m个子存储阵列形成于同一阱区；
[0009] 所述兀余单元区域形成于相邻两个子存储阵列之间；擦除时，所述兀余单元区域 中存储单元的漏极息空；
[0010] m个子字线驱动电路，所述m个子字线驱动电路分别连接于所述m个子存储阵列； 所述每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号；
[0011] 位线选择电路，所述位线选择电路提供多根位线，连接于所述存储阵列每列中子 存储阵列存储单元的漏极，用于选择子存储阵列中存储单元；
[001引其中，m为正整数，2《m。
[0013] 进一步的，所述的FLA甜芯片，所述FLA甜芯片擦除时，所述FLA甜芯片配置为：
[0014] 息空与存储阵列相连接的位线，并施加一正高压至所述阱区；
[0015] 施加所述正高压至存储阵列的非擦除子存储阵列中存储单元的控制栅极和源 极；
[0016] 施加所述正高压至兀余单元区域中存储单元的源极，并施加一正低压至兀余单元 区域中存储单元的控制栅极；
[0017] 施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加 所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；
[0018] 施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所 述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的 差值W使所述预擦除区域中存储单元产生隧道效应，实现擦除。
[0019] 进一步的，所述的FLA甜芯片，当FLA細芯片擦除完成后，执行：
[0020] 对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作W修复擦 除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阔值电压的变化。
[0021] 进一步的，所述的FLA服芯片，所述兀余单元区域中存储单元的源极电连接于所 述阱区。
[0022] 进一步的，所述的FLA甜芯片，所述兀余单元区域，包括一行存储单元。
[0023] 进一步的，所述的FLA甜芯片，所述阱区为P阱。
[0024] 进一步的，所述的FLA甜芯片，还包括逻辑控制单元；
[00巧]所述逻辑控制单元电连接于所述m个子字线驱动电路和所述位线选择电路；W提 供逻辑控制。
[0026] 在第二方面，本发明实施例还提供了一种FLA甜芯片的擦除方法，所述方法应用 于第一方面的FLA甜芯片，包括：
[0027] FLA甜芯片接收擦除指令；
[0028] 息空与存储阵列相连接的位线，并施加一正高压至阱区；
[0029] 施加所述正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极；
[0030] 施加所述正高压至兀余单元区域中存储单元的源极，并施加一正低压至兀余单元 区域中存储单元的控制栅极；
[0031] 施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加 所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极；
[0032] 施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所 述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的 差值W使所述预擦除区域中存储单元产生隧道效应，实现擦除。
[0033] 进一步的，所述的FLA甜芯片擦除方法，还包括：
[0034] 对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作W修复擦 除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阔值电压的变化。
[0035] 本发明实施例提供的FLA甜芯片及FLA甜芯片的擦除方法，擦除时，对非擦除子存 储阵列中存储单元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、 源极和阱区之间保持一个电压平衡。因此，本发明实施例提供的技术方案，因非擦除子存储 阵列的控制栅极、源极和阱区电压处于平衡状态，非擦除子存储阵列受擦除干扰影响很小， 提升了FLASH芯片擦除操作的擦除性能；同时因非擦除子存储阵列受擦除干扰影响很小， 在擦除完成后也无需对非擦除子存储阵列进行擦除修复操作；并只需对擦除子存储阵列中 的非擦除区域中存储单元进行擦除后的擦除修复操作，进而相对于现有技术中擦除后对整 个存储阵列进行擦除修复操作，提升了擦除速度，减少了擦除时间的开销。
【附图说明】
[0036] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不 构成对本发明的限定。在附图中：
[0037] 图1示出的是本发明实施例一中FLA細芯片的结构示意图；
[0038] 图la示出的是本发明实施例一中FLA甜芯片的存储阵列中存储单元分布结构示 意图；
[0039] 图化示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布的截面结 构W意图；
[0040] 图2示出的是本发明实施例二中FLA細芯片擦除方法流程示意图；
[0041] 图3示出的是本发明实施例H中FLA細芯片擦除方法流程示意图。
【具体实施方式】
[0042] 下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可W理解的 是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的 是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[004引图1示出的是本发明实施例一中FLA細芯片结构示意图。
[0044] 图la示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布结构示意 图。
[0045] 图化示出的是本发明实施例一中FLA甜芯片存储阵列中存储单元分布的截面结 构示意图。
[004引参考图1、图la和图化，本实施例中，化A甜芯片包括：
[0047] 存储阵列11，存储阵列11包括m个子存储阵列111 (子存储阵列1至子存储阵列 m)和兀余单元区域12,m个子存储阵列111和兀余单元区域12形成于同一阱区10 ;其中，m为正整数，2《m。本实施例中存储阵列11的划分并不用于限制本发明，在其它具体实施 方式中m可W为任意大于2的值，例如m为3或5等。进一步的参考图la,存储阵列 11包 括多个存储单元15,多个存储单元15又划分为m个子存储阵列111和多个兀余单元区域 12 ;具体的，本实施例中，当每一相邻子存储阵列111之间形成有一个兀余单元区域12时， 则存储阵列11中兀余单元区域12的个数为m-1。每个存储单元15具有控制栅极（CG)、浮 动栅极（FG)、源极（S)和漏极（D)。参考图1，每一个子存储阵列111包括多根字线限定的存 储阵列11中的区域，例如子存储阵列1，包括字线WLi至WLi限定的存储阵列11中的区域； 每一字线限定一行存储单元，也即是子存储阵列1包括i行存储单元。
[0048] 兀余单元区域12形成于相邻两个子存储阵列111之间；擦除时，兀余单元区域12 中存储单元的漏极息空，参考图la,也即是息空。其中，兀余单元区域12是指存储 阵列11中形成的，在通常情况下此区域中存储单元不存储数据。本实施例中，兀余单元区 域12起到隔离相邻的两个子存储阵列111的作用，不对数据进行存储。
[0049] m个子字线驱动电路13分别连接于所述m个子存储阵列111，也即是子存储阵列 1至子存储阵列m分别配置一个子字线驱动电路13 ;每一子字线驱动电路13对与其相连接 的子存储阵列111提供驱动信号；W提供子存储阵列111中存储单元在擦除、写入或读取时 所需的电压信号；所述驱动信号为擦除、写入或读取时在存储单元15的控制栅极施加的电 压。
[0050] 位线选择电路14提供多根位线化1至BL。，连接于存储阵列11中子存储阵列111 中存储单元的漏极，用于选择子存储阵列111中存储单元，也即是位线选择电路14不连接 兀余单元区域12中存储单元的漏极。在对存储阵列11进行读取时，通过位线选择电路14 选取相应位置的存储单元进行读取。
[0051] 可选的，本实施例中，兀余单元区域12中存储单元的源极还可W连接于阱区10， 使在对阱区10施加电压的同时，同时将电压施加于兀余单元区域12的源极，W进一步减少 存储阵列11中形成线路的数量，减小面积开销。具体的，本实施例中通过将兀余单元区域 12中的源极线化dm。至化《和阱区10的外设端点Q连接，W实现兀余单元区域12中存储 单元的源极与阱区10的连接。
[0052] 可选的，本实施例中，兀余单元区域12包括一行存储单元。参考图la,兀余单元区 域12包括字线WL?至字线WLdmi所限定的i+1行存储单元，当只有一行存储单元时，亦即是 兀余单元区域12中只有一根字线所限定的存储单元。只设置一行存储单元作为兀余单元 区域12,在起到的隔离作用的同时，减小了存储阵列11的面积开销，进而极大的提升了存 储阵列11的存储密度。
[0053] 可选的，本实施例中，阱区为P阱。
[0054] 结合上述说明，本实施例中，当FLA甜芯片接收擦除指令进行擦除时，FLA甜芯片 配置为：
[00巧]息空与存储阵列11相连接的位线，并施加一正高压至阱区；施加所述正高压至存 储阵列11的非擦除子存储阵列中存储单元的控制栅极和源极；施加所述正高压至兀余单 元区域12中存储单元的源极，并施加一正低压至兀余单元区域12中存储单元的控制栅极； 施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述正高 压至擦除子存储阵列的非擦除区域中存储单元的源极；施加一负高压至擦除子存储阵列的 预擦除区域中存储单元的控制栅极，并施加所述正高压至擦除子存储阵列的预擦除区域中 存储单元的源极；所述正高压和所述负高压的差值W使所述预擦除区域中存储单元产生隧 道效应，实现擦除。
[0056] 具体的，参考图1和图la,对存储阵列11中子存储阵列1中的区域Ilia进行擦除 为例。本实施例中子存储阵列1为擦除子存储阵列，擦除子存储阵列中预擦除区域为Ilia。 预擦除区域Ilia为一行存储单元，也即是一根字线限定的区域，但本实施例对预擦除区域 Ilia的大小只是示例性的示出，并不用于限制本发明。
[0057] 在擦除时，息空与存储阵列11相连接的位线化1至BL。，并施加一正高压Vhigh至阱 区10,具体的，通过阱区10的外设端点Q将欲施加的正高压施加于阱区10。
[0058] 施加正高压Vhigh至存储阵列11的非擦除子存储阵列，也即是子存储阵列2至子存 储阵列m中存储单元的控制栅极和源极。具体的通过子字线驱动电路13在字线WLi至WLj 和WLi至WLk施加正高压Vhigh至非擦除子存储阵列；并同时通过源极线化1至化j和化1至 SLk施加所述正高压Vhigh至非擦除子存储阵列中存储单元的源极。j、k及i的值根据对存 储阵列的划分为依据，可W相同或不同，本实施例中，不作具体限定。
[0059] 施加正高压Vhigh至兀余单元区域中12存储单元的源极，并施加一正低压Vi。，至兀 余单元区域12中存储单元的控制栅极。具体的，可W通过与兀余单元区域12相连接的字线 驱动电路（图中未示出）提供所述正低压Vi。，至字线WL?至进而施加所述正低压Vi。， 至兀余单元区域12中存储单元的控制栅极，并同时通过源极线化dm。至化施加所述正高 压Vhigh至兀余单元区域中存储单元的源极。
[0060] 施加正低压Vi"至擦除子存储阵列1的非擦除区域中存储单元的控制栅极，也即 是字线札2和WLi所限定的区域，并施加所述正高压Vhigh至擦除子存储阵列的非擦除区域 中存储单元的源极；具体的，可W通过与擦除子存储阵列1相连接子字线驱动电路13提供 所述正低压Vi。，至擦除子存储阵列1的非擦除区域的字线WL2至WLi，进而施加所述正低压 Vi。，至兀余单元区域12中存储单元的控制栅极；并同时通过源极线SL2至化i施加所述正 高压至非擦除子存储阵列的源极。
[0061] 施加一负高压V。。,至擦除子存储阵列1的预擦除区域Ilia中存储单元的控制栅 极，并施加所述正高压Vhigh至擦除子存储阵列1的预擦除区域111a中存储单元的源极。具 体的，可W通过与擦除子存储阵列相连接子字线驱动电路13提供所述负高压V。。,至擦除子 存储阵列1的预擦除区域Ilia的字线WLi，进而施加所述负高压V。。,至擦除子存储阵列1的 预擦除区域Ilia中存储单元的控制栅极；并同时通过源极线化1施加所述正高压Vhigh至擦 除子存储阵列1预擦除区域111a存储单元的源极。W此，根据所施加的正高压Vhigh和负高 压V。。,的差值，在擦除子存储阵列11的预擦除区域Ilia存储单元的源极产生隧道效应，实 现擦除。
[0062] 表1是本实施例中各行存储单元所述施加的电压值。其中，VcL代表位线、VwL代表 字线及VsL代表源极线；其中，W各行的字线代表该行存储单元。
[0063]
[0064] 表 1
[0065] 需要说明的是本实施例中正高压Vhigh的和负高压V。^的差值W使存储单元产生隧 道效应，实现擦除；正低压Vi。，W使擦除子存储阵列中非擦除区域和兀余单元区域中存储 单元不会产生隧道效应。W及，本实施例中，上述电压施加顺序并不用于限制本发明具体的 实施方式，在具体的实施方式，可W选择相应的施加方式。
[0066] 进一步的本实施例中，当对存储阵列进行擦除时或擦除完成后，还执行：对擦除子 存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作W修复擦除子存储阵列中非 擦除区域的存储单元因擦除干扰造成的阔值电压的变化。进而，通过擦除后的修复操作修 复擦除子存储阵列中非擦除区域中存储单元的阔值电压。
[0067] 需要说明的是，本实施例中FLA甜芯片可W包括上述一个存储阵列，在其它具体 实施方式中FLA甜芯片可W包括上述两个W上的存储阵列；W进行数据的存储。
[0068] 本实施例提供的FLA甜芯片，在擦除时，在对擦除子存储阵列预擦除区域施加正 高压和负高压进行擦除时，同时对非擦除子存储阵列中存储单元的控制栅极和源极施加正 高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间保持一个电压平衡。因此，本 实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源极和阱区电压处于平衡状态， 非擦除子存储阵列受擦除干扰影响较小，提升了FLASH芯片擦除操作的擦除的性能。因非 擦除子存储阵列控制栅极、源极和阱区电压处于平衡状态，在擦除完成后也无需对非擦除 子存储阵列进行过擦除修复操作；只需对擦除子存储阵列中的非擦除区域中存储单元进行 擦除后的擦除修复操作，进而相对于现有技术中擦除后对整个存储阵列进行修复操作，提 升了擦除速度，减少了擦除时间的开销。
[0069] 同时，在相邻两个字阵列之间使用兀余单元区域代替现有技术中的物理隔离，减 少了存储阵列的面积开销，提升了存储阵列的存储密度。
[0070] 图2示出的是本发明实施例二中FLA甜芯片擦除方法流程示意图；本实施例中擦 除方法的实施W上述实施例一中FLA甜芯片的具体实施为基础，结合实施例一及参考图2， 本实例中，FLA甜芯片擦除方法，包括：
[0071] S化、FLA甜芯片接收擦除指令。
[0072] S2b、息空与存储阵列相连接的位线，并施加一正高压至阱区。
[0073] S3b、施加正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极。
[0074] S4b、施加正高压至兀余单元区域中存储单元的源极，并施加一正低压至兀余单元 区域中存储单元的控制栅极。
[00巧]S5b、施加正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极施加，并 施加所述正高压至擦除子存储阵列的非擦除区域中存储单元的源极。
[0076] S6b、施加一负高压至擦除子存储阵列的预擦除区域中存储单元的栅极，并施加所 述正高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的 差值W使所述预擦除区域中存储单元产生隧道效应，实现擦除。
[0077] 需要说的是上述实现步骤S化至S6b的具体实施顺序，并不用于限制本发明的具 体实施方式，上述步骤S化至S化可任何方式的顺序进行执行，W及亦可W同时执行。
[0078] 本实施例提供的FLASH芯片的擦除方法，在擦除时对非擦除子存储阵列中存储单 元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间 保持一个电压平衡。因此，本实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源 极和阱区的电压平衡作用下，非擦除子存储阵列受擦除干扰较小，在擦除完成后无需对非 擦除子存储阵列进行过擦除修复操作。只需对擦除子存储阵列中的非擦除区域存储单元进 行擦除后的擦除修复操作，进而相对于现有技术中擦除对整个存储阵列进行修复操作，提 升了擦除速度，减小了擦除的时间开销。
[0079] 图3示出的是本发明实施例H中FLA甜芯片擦除方法流程示意图；本实施例中擦 除方法的实施W上述实施例一中FLA甜芯片的具体实施为基础，结合实施例一及参考图3， 本实施例中FLA甜芯片擦除方法，包括：
[0080] Sic、FLA甜芯片接收擦除指令。
[0081] S2c、息空与存储阵列相连接的位线，并施加一正高压至阱区。
[0082] S3c、施加正高压至存储阵列的非擦除子阵列中存储单元的栅极和源极；
[0083] S4c、施加正高压至兀余单元区域中存储单元的源极，并施加一正低压至兀余单元 区域中存储单元的栅极。
[0084] S5c、施加正低压至擦除子存储阵列的非擦除区域中存储单元的栅极施加，并施加 正高压至擦除子存储阵列的非擦除区域中存储单元的源极。
[0085] S6c、施加一负高压至擦除子存储阵列的预擦除区域中存储单元的栅极，并施加正 高压至擦除子存储阵列的预擦除区域中存储单元的源极；正高压和负高压的差值W使所述 预擦除区域中存储单元产生隧道效应，实现擦除。
[0086] S7c、对擦除子存储阵列的非擦除区域进行擦除修复操作；擦除修复操作W修复擦 除子存储阵列中非擦除区域的存储单元因擦除干扰造成的阔值电压的变化。
[0087] 需要说的是上述实现步骤S2c至S6c的具体实施顺序，并不用于限制本发明的具 体实施方式，上述实现步骤S2c至S6c可WW任何方式的顺序进行执行，W及亦可W同时执 行。同时，本实施例中，S7c也可W与S2c和S6c同时执行。
[008引本实施例提供的FLASH芯片的擦除方法，在擦除时对非擦除子存储阵列中存储单 元的控制栅极和源极施加正高压，进而使非擦除子存储阵列的控制栅极、源极和阱区之间 保持一个电压平衡。因此，本实施例提供的技术方案，因非擦除子存储阵列的控制栅极、源 极和阱区的电压平衡作用下，非擦除子存储阵列受擦除干扰较小，在擦除完成后无需对非 擦除子存储阵列进行过擦除修复操作。只需对擦除子存储阵列中的非擦除区域中存储单元 进行擦除后的擦除修复操作，进而相对于现有技术中对整个存储阵列进行修复操作，提升 了擦除速度，减少了擦除的时间开销。
[0089]W上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员 而言，本发明可W有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种FLASH芯片，其特征在于，包括： 存储阵列，所述存储阵列包括m个子存储阵列和冗余单元区域； 所述m个子存储阵列形成于同一阱区； 所述冗余单元区域形成于相邻两个子存储阵列之间；擦除时所述冗余单元区域中存储 单元的漏极悬空； m个子字线驱动电路，所述m个子字线驱动电路分别连接于所述m个子存储阵列；所述 每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号； 位线选择电路，所述位线选择电路提供多根位线，连接于所述存储阵列每列中子存储 阵列存储单元的漏极，用于选择子存储阵列中存储单元； 其中，m为正整数，2彡m。2. 如权利要求1所述的FLASH芯片，其特征在于，所述FLASH芯片擦除时，所述FLASH 芯片配置为： 悬空与存储阵列相连接的位线，并施加一正高压至阱区； 施加所述正高压至存储阵列的非擦除子存储阵列中存储单元的控制栅极和源极； 施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域 中存储单元的控制栅极； 施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述 正高压至所述擦除子存储阵列的非擦除区域中存储单元的源极； 施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正 高压至所述擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的 差值以使所述预擦除区域中存储单元产生隧道效应，实现擦除。3. 如权利要求2所述的FLASH芯片，其特征在于，当FLASH芯片擦除完成后，执行： 对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子 存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。4. 如权利要求1所述的FLAHS芯片，其特征在于，所述冗余单元区域中存储单元的源极 电连接于所述阱区。5. 如权利要求1或2所述的FLASH芯片，其特征在于，所述冗余单元区域包括一行存储 单元。6. 如权利要求1或2所述的FLASH芯片，其特征在于，所述阱区为P阱。7. 如权利要求1-4任一所述的FLASH芯片，其特征在于，还包括逻辑控制单元； 所述逻辑控制单元电连接于所述m个子字线驱动电路和所述位线选择电路；以提供逻 辑控制。8. -种FLASH芯片擦除方法，应用于权利要求1所述的FLASH芯片，其特征在于，包括： FLASH芯片接收擦除指令； 悬空与存储阵列相连接的位线，并施加一正高压至阱区； 施加所述正高压至存储阵列的非擦除子阵列中存储单元的控制栅极和源极； 施加所述正高压至冗余单元区域中存储单元的源极，并施加一正低压至冗余单元区域 中存储单元的控制栅极； 施加所述正低压至擦除子存储阵列的非擦除区域中存储单元的控制栅极，并施加所述 正高压至擦除子存储阵列的非擦除区域中存储单元的源极； 施加一负高压至擦除子存储阵列的预擦除区域中存储单元的控制栅极，并施加所述正 高压至擦除子存储阵列的预擦除区域中存储单元的源极；所述正高压和所述负高压的差值 以使所述预擦除区域中存储单元产生隧道效应，实现擦除。9.如权利要求8所述的FLASH芯片擦除方法，其特征在于，还包括： 对擦除子存储阵列的非擦除区域进行擦除修复操作；所述擦除修复操作以修复擦除子 存储阵列中非擦除区域的存储单元因擦除干扰造成的阈值电压的变化。
【专利摘要】本发明涉及存储器技术领域，尤其涉及一种FLASH芯片及FLASH芯片的擦除方法。所述FLASH芯片，包括：存储阵列，存储阵列包括m个子存储阵列和冗余单元区域；m个子存储阵列形成于同一阱区；冗余单元区域形成于相邻两个子存储阵列之间；擦除时冗余单元区域中存储单元的漏极悬空；m个子字线驱动电路，m个子字线驱动电路分别连接于m个子存储阵列；每一子字线驱动电路对与其相连接的子存储阵列提供驱动信号；位线选择电路，位线选择电路提供多根位线，连接于存储阵列每列中子存储阵列存储单元的漏极，用于选择子存储阵列中存储单元。本发明实施例提供的FLASH芯片提高了擦除性能，减少了FLASH芯片的擦除时间，进而提升了擦除效率。
【IPC分类】G11C16/14
【公开号】CN104882165
【申请号】CN201410067925
【发明人】胡洪, 陈建梅
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年9月2日
【申请日】2014年2月27日