等离子体处理装置的清洁方法

等离子体处理装置的清洁方法
【技术领域】
[0001]本发明涉及对等离子体处理装置的处理容器内进行清洁的方法，特别是用于除去含Ti反应物的清洁方法。
【背景技术】
[0002]最近的半导体器件，为了对应于高速化、低消耗电力等的要求，配线材料使用与铝相比阻抗小的铜，层间绝缘膜使用降低配线间的电容的Low-k膜(低介电常数膜)。作为这种Low-k膜，积极研宄S1F膜等的无机类材料、多孔膜，也有希望使用2.5以下的相对介电常数的氟树脂或非晶氟碳等的有机类材料。即使采用任一种Low-k膜，在半导体器件制造的作为配线形成步骤的BEOL(back)中进行的Low_k膜的蚀刻加工中，由TiN膜构成的蚀刻掩模较硬而多用作蚀刻耐性或者选择比优异的金属硬掩模。与S12膜的蚀刻加工同样，蚀刻气体广泛使用CF类气体例如CF4气体。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:特开2003-282539号公报

【发明内容】

[0006]发明想要解决的技术问题
[0007]在等离子体蚀刻装置中，当使用TiN膜的金属硬掩模进行Low-k膜的蚀刻时，从暴露在CF类气体的等离子体的金属硬掩模产生含Ti的反应物(主要是T1-Fx或T1-OF等)，在处理容器内浮游。这样的含Ti反应物的大多从处理容器与其他反应生成物或未反应气体等一起被排气，但一部分残留在处理容器内。
[0008]残留在处理容器内的含Ti反应物，附着在处理容器的内壁、容器内的各种各样的部件上。特别是，麻烦的是当结束了 Low-k膜的蚀刻处理的处理完成的被处理体例如半导体晶片被从处理容器搬出时，直到此时载置有被处理体的载置台的上表面即晶片载置面成为空的状态，在该空的状态的晶片载置面上附着或者堆积含Ti反应物。
[0009]一旦在载置台的晶片载置面上附着含Ti反应物时，即使载置台所具备的静电吸盘通过静电力吸附处理对象的半导体晶片，也在该半导体晶片和晶片载置面之间存在硬的含Ti反应物而产生间隙，该半导体晶片有时产生位置偏移。这样一来，从晶片载置面的气体喷射口供给到半导体晶片的背面的传热用的背面气体有可能泄漏到晶片的外部。或者，在蚀刻步骤完成后，搬送臂使处理完成的半导体晶片离开载置台的晶片载置面时，搬送臂上反映该半导体晶片的位置偏移，有可能引起TNS(Transfer Navigat1n System)错误。
[0010]本发明用于解决上述这样的现有技术的问题点，提供一种能够简便且有效地除去残留在等离子体处理装置的处理容器内的含Ti反应物的等离子体处理装置的清洁方法。
[0011]用于解决技术课题的技术方案
[0012]本发明的清洁方法，其用于除去残留在等离子体处理装置的处理容器内的含Ti反应物，上述清洁方法的特征在于，包括:第一干清洁步骤，其一边对上述处理容器内进行排气，一边向减压状态的上述处理容器内导入包含H2气体和N 2气体的第一清洁气体，使上述第一清洁气体放电而生成等离子体，使上述等离子体的任一种活性种与上述含Ti反应物反应，将该反应生成物从上述处理容器排出。
[0013]在本发明的清洁方法中，在第一干清洁步骤中，等离子体所包含的氢类活性种与残留在处理容器内的含Ti反应物反应，生成挥发性的反应生成物。另一方面，等离子体中所包含的氮类活性种不直接与含Ti反应物引起化学反应，反而会促进氢类活性种和含Ti反应物的化学反应或者适当地抑制。如此生成的含有Ti反应生成物，与其他的反应生成物、未反应气体等一起从处理容器排出。
[0014]在本发明中，活性种是与其他原子或者分子进行化学反应或者物理反应的任意的种，包括激发原子、自由基、离子。
[0015]发明效果
[0016]根据本发明的清洁方法，利用上述这样的结构和作用，能够简便并且有效地除去残留在等离子体处理装置的处理容器内的含Ti反应物。
【附图说明】
[0017]图1为表示能够适用本发明的清洁方法的等离子体处理装置的一结构例的截面图。
[0018]图2为示意性表示在半导体器件制造的BEOL中进行的多层抗蚀剂法的蚀刻加工的主要的步骤的图。
[0019]图3为表示实施方式中的Low-k膜蚀刻加工的详细的步骤的流程图。
[0020]图4为针对腔室内的晶片载置面上的Ti污染量降低效果，将实施中具有晶片的干清洁和比较例中具有晶片的吹扫对比表示的图。
[0021]图5为实施方式中反复进行包括5个步骤(S1-S6)的全部的Low-k膜蚀刻加工的情况(实施例)和除去具有晶片的干清洁步骤(S3)之外反复进行包括其他4个步骤(S1'S2、S4?S5)的Low-k膜蚀刻加工的情况(比较例)下，对比表示测定用晶片的径方向的各位置中Ti堆积量的图。
[0022]图6为表示实施方式中时效处理的顺序的流程图。
[0023]图7为以具有晶片的干清洁步骤中使用的清洁气体的气体种类和流量比为参数，将腔室内的晶片载置面上的Ti污染量降低效果对比表示的图。
[0024]附图标记说明
[0025]10 腔室
[0026]12基座(下部电极)
[0027]26排气装置
[0028]30第一高频电源
[0029]32第二高频电源
[0030]40静电吸盘
[0031]60喷淋头(上部电极)
[0032]70处理气体供给部
[0033]82控制部
【具体实施方式】
[0034]以下，参照附图对本发明的优选实施方式进行说明。
[0035][装置整体的构成]
[0036]图1表示能够适用本发明的清洁方法的等离子体处理装置的一结构例。该等离子体处理装置构成为采用下部双频施加方式的阴极电偶的电容耦合性等离子体蚀刻装置，例如，具有铝或者不锈钢等金属制的圆筒型腔室(处理容器)10。腔室10被安全接地。
[0037]在腔室10内，载置作为被处理基板例如半导体晶片W的大致圆板状或者大致圆柱状的基座12作为下部电极水平配置。该基座12，例如由铝构成，支承于从腔室10的底部垂直向上方延伸的绝缘性的筒状支承部14。沿着该筒状支承部14的外周，在从腔室10的底部垂直向上方延伸的导电性的筒状支承部(内壁部)16和腔室10的侧壁之间形成有环状的排气路径18。该排气路径18的入口安装有环状的缓冲板(排气环)20，在排气路径18的底部设置有I个或者多个排气口 22。排气口 22经由排气管24和压力调整器例如APC阀25与排气装置26连接。排气装置26具有涡轮分子泵等的真空泵。压力调整器25调整排气装置26的排气量，来调整腔室10内的压力。通过压力调整器25和排气装置26，能够将腔室10内的等离子体生成空间S减压到规定的真空度。此外，使排气装置26动作，由此能够从基座12的周围经由排气路径18和排气口 22将气体排出到排气装置26侧。在腔室10的侧壁安装有打开和关闭半导体晶片W的搬入搬出口的门阀28。
[0038]基座12经由匹配单元34和供电棒36连接有第一和第二高频电源30、32。在此，第一高频电源30，主要输出适合于处理气体的高频放电即等离子体的生成的固定的频率(优选为27MHz以上)例如40MHz的第一高频HF。第二高频电源32，主要是输出适合于控制引入到在基座12上的半导体晶片W的离子的能量的固定的频率(优选为13.56MHz以下)例如2MHz的第二高频LF。匹配单元34收纳有用于在第一高频电源30侧的阻抗和负载(主要是电极、等离子体、腔室)侧的阻抗之间取得匹配的第一匹配器和用于在第二高频电源32侧的阻抗和负载侧的阻抗之间取得匹配的第二匹配器。
[0039]基座12具有比半导体晶片W大一圈的直径或者口径。基座12的上表面以载置处理对象的半导体晶片W、并包围该半导体晶片W的方式设置有聚焦环(补正环)38。该聚焦环38由对处理影响少的导电性的材质例如S1、SiC等构成，作为消耗部件可装卸地安装在基座12的上表面。
[0040]在基座12的上表面设置有晶片吸附用的静电吸盘40。该静电吸盘40，在膜状或者板状的电介体中夹着片状或者网状的导电体。该导电体经由开关44、阻抗器45和供电线46与配置在腔室10外的直流电源42电连接。利用由直流电源42施加的直流电压，能够利用静电力将半导体晶片W吸附保持在静电吸盘40上。
[0041]在基座12的内部设置有例如在圆周方向上延伸的环状的冷却剂室48。从制冷单元(未图示)通过配管50、52对该冷却剂室48循环供给规定温度的冷却剂例如冷却水cw。基座12的内部还能够具备加 热器(未图示)。根据冷却剂的温度和流量，能够进一步通过加热器的发热来控制静电吸盘40上的半导体晶片W的温度。并且，为了更加提高晶片温度的精度，从传热气体供给部(未图示)将传热用的背面气体例如He气体经由气体供给管54和基座12内部的气体通路56供给到静电吸盘40和半导体晶片W之间。
[0042]在腔室10的顶部设置有与基座12平行相对且兼作上部电极的喷淋头60。该喷淋头60具有与基座12相对的电极板62和从上述电极板62的背后(上方)可安装地对该电极板62进行支承的电极支承体64，在电极支承体64的内部设置气体扩散室66，在电极支承体64和电极板62形成有从该气体扩散室66贯通基座12侧的多个气体喷出孔68。电极板62和基座12之间的空间成为等离子体生成空间或者处理空间S。设置在气体扩散室66的上部的气体导入口 66a与来自处理气体供给部70的气体供给管72连接。电极板62例如由S1、SiC构成，电极支承体64例如由氧化铝膜处理过的铝构成。
[0043]在喷淋头(上部电极)60和腔室10之间插入环状的绝缘体65，喷淋头60 (上部电极)以电游离的状态安装在腔室10上。而且，上部电极60具备负极性的优选用于施加可变的直流电压-Edc的直流电源74。该直流电源74的输出端子经由开关76、滤波电路78和直流供电线路80与上部电极60电连接。滤波电路78构成为将来自直流电源74的直流电压-Edc直接施加到上部电极60上，另一方面，使从基座12通过处理空间S和上部电极60进入直流供电线路80的高频流向接地线路而不流向直流电源74侧。此外，在腔室10内与处理空间S相对的适当部位安装有例如由S1、SiC等导电性材料构成的DC接地部件(未图示)。该DC接地部件通过接地线路(未图示)总是接地。
[0044]控制部82包括微机和各种接口，基于外部存储器或者内部存储器所存储的软件(程序)和方案信息，控制该等离子体蚀刻装置内的各部例如排气装置24、高频电源30、32、匹配单元34、开关44、处理气体供给部70、76、(可变)直流电源74、制冷单元(未图示)和传热气体供给部(未图示)等的各个的动作和装置整体的动作(顺序)。在图示的结构例中，控制部82表示为一个控制单元，但是也可以采用多个控制单元并列或者分级地分担控制部82的功能的形式。
[0045]该等离子体蚀刻装置中单个干蚀刻的基本动作如下进行。首先，打开门阀28，将加工对象的半导体晶片W搬入腔室10内，载置在静电吸盘40之上。然后，使得腔室10成为密闭状态，从处理气体供给部70以规定的流量和流量比将蚀刻气体(通常为混合气体)导入腔室10内，通过排气装置26和压力调整器25，使腔室10内的压力成为设定值。并且，从第一和第二高频电源30、32各自以规定的功率分别输出第一高频HF和第二高频LF，将这些高频HF、LF经由匹配单元34和供电棒36施加到基座12。并且，根据需要，使开关76导通，从直流电源74对喷淋头(上部电极)60施加负极性的直流电压-Edc。此外，从传热气体供给系统向静电吸盘40和半导体晶片W之间的接触表面供给背面气体(He)，同时，使开关44导通，利用静电吸盘40的静电吸附力将背面气体(He)关闭在上述接触表面。利用喷淋头60喷射到等离子体生成空间S的蚀刻气体，在高频电场下放电而生成等离子体。通过该蚀刻气体的等离子体中所包含的自由基或者离子，将半导体晶片W表面的被加工膜蚀刻为规定的图案。
[0046]该等离子体蚀刻装置，对基座12施加适合于等离子体生成的比较高的频率(27MHz以上)的第一高频HF，由此，能够使等离子体以优选的解离状态高密度化，在更低压的条件下也形成高密度等离子体。与此同时，通过施加适合于向基座12引入离子的比较低的频率(13.56MHz以下)的第二高频LF，相对于基座12上的半导体晶片W实施选择性高的各向异性的蚀刻。但是，等离子体生成用的第一高频HF在腔室10内的无论如何的等离子体步骤中都必须使用，但离子引入控制用的第二高频LF有时根据步骤的种类不同而不使用。
[0047][实施方式中Low-k膜蚀刻加工的一个例子]
[0048]图2示意性表示在半导体器件制造的BEOL中进行的多层抗蚀剂法的蚀刻加工的主要的步骤。其中，以TiN层为蚀刻掩模对Low-k膜(层间绝缘膜)进行蚀刻的加工能够适合使用上述等离子体蚀刻装置(图1)。
[0049]如图2的(a)所示，在处理对象的半导体晶片W中，已经形成第(n_l)层配线100和其上层的第η层配线102。接着，为了形成作为接着的上层配线的第(η+1)层配线(未图示)，在第η层配线102之上依次层叠Low-k膜(层间绝缘膜)104、TiN层106、防反射膜(BARC) 108和光致抗蚀剂110。在此，Lowk膜104和防反射膜108通过旋转涂覆或者CVD (化学真空蒸镀)成膜。TiN层106通过溅射成膜。光致抗蚀剂110通过光刻而图案化，形成有开口 112。该开口 112位于在Low-k膜104形成通孔的位置的正上方。
[0050]该多层抗蚀剂法中，首先，为了将光致抗蚀剂110的图案转印到TiN层106上，在其他的等离子体蚀刻装置中，将光致抗蚀剂110用作蚀刻掩模，对防反射膜108进行蚀刻。在防反射膜108由高分子树脂构成的情况下，在该防反射膜108的蚀刻中，例如使用包含HF3气体和HBr气体的混合气体作为蚀刻气体。接着，在同一或者另外的等离子体蚀刻装置中，将光致抗蚀剂110和防反射膜108用作蚀刻掩模，对TiN层106进行蚀刻。该TiN层106的蚀刻例如使用包含Cl2气体和N2气体的混合气体作为蚀刻气体。
[0051]这样一来，如图2的(b)表不，光致抗蚀剂110的开口图案隔着防反射膜108被转印到TiN层106，在TiN层106在与光致抗蚀剂110的开口 112对应的位置形成有开口 114。之后，在等离子体蚀刻装置中，通过使用02气体的等离子体的灰化将光致抗蚀剂110和防反射膜108剥离或者除去。其结果，在半导体晶片W的表面上，如图2的(c)所示具有开口114的TiN层106露出。
[0052]该实施方式中的等离子体蚀刻装置(图1)，将如上所述利用多层抗蚀剂法而图案化后的TiN层106露出在表面的半导体晶片W作为被处理体，将TiN层106用作蚀刻掩模，对Low-k膜104进行蚀刻。该Low-k膜104的蚀刻，蚀刻气体使用包含CF类的气体例如CF4气体和Ar气体的混合气体。通过该干蚀刻，如图2的(d)所示，在Low_k膜104上，在与TiN层106的开口 114的对应的位置形成有贯通孔或者通孔116。
[0053]然后，残留在半导体晶片W的表面的TiN层106即蚀刻掩模的残膜，例如通过使用氢氟酸的湿处理而被除去。而且，在通孔116中埋入导体金属例如铜，在Low-k膜104的上表面形成第(η+1)层配线。
[0054][实施方式中Low-k膜蚀刻加工的详细内容]
[0055]该等离子体蚀刻装置中进行的上述那样的Low-k膜104的蚀刻加工，更详细来说如图3所示分割为多个步骤S1' S 5。
[0056]首先，如图2的(C)所示，将TiN层106露出在表面的半导体晶片W作为被处理体搬入腔室10内(步骤S1)，并载置在静电吸盘40之上。接着，由处理气体供给部70开始包含CF4气体和Ar气体的蚀刻气体的供给，通过排气部(25、26)的排气动作，将腔室10内的压力调整为设定值，并且，通过制冷单元、加热器、传热气体供给部等的温度调整机构将腔室10内的各部分的温度调整为设定值。
[0057]而且，在结束了压力调整和温度调整后，使第一和第二高频电源30、32接通，根据需要，使上部DC偏压(_Ed。)施加用的开关76接通，开始用于在Low-k膜104上形成贯通孔116的干蚀刻的处理(步骤S2)。
[0058]在该干蚀刻步骤(S2)中，在腔室10内的处理空间S中，通过蚀刻气体的高频放电生成等离子体，该等离子体的活性种、特别是氟自由基、氩离子与Low-k膜104的材质发生化学或者物理反应，由此产生挥发性的反应生成物。这些反应生成物大多通过排气部(25、26)排出，但一部分残留在腔室10内，浮游在处理空间S，或附着在腔室10的内壁、基座12等的部件上。
[0059]另一方面，等离子体的活性种、特别是氟自由基、氩离子，与作为蚀刻掩模的TiN层106发生化学或者物理反应，由此，产生挥发性的反应物。从TiN层106产生的这些反应生成物其大多通过排气部(25、26)排气，但一部分残留在腔室10内，浮游在处理空间S，或附着在腔室10的内壁、基座12等的各种部件上。其中，包括T1-Fx、T1-OF等的含Ti反应物。
[0060]当像 这样形成在Low-k膜104上的蚀刻孔116到达基底层的第η层配线102时，通过规定的蚀刻终点检测，使该干蚀刻步骤(S2)的处理完成。即，使高频电源30、32断开，该处理中从直流电源74向喷淋头(上部电极)60施加直流电压-E1J^情况下，使开关76断开。此外，将来自处理气体供给部70的气体供给断开。其中，排气部(25、26)的排气动作继续。
[0061]在该实施方式中，紧接在完成上述干蚀刻步骤(S2)之后，执行将半导体晶片W保持在基座12上的状态下的干清洁、即具有晶片的干清洁的处理(步骤S3)。
[0062]该具有晶片的干清洁步骤(S3)主要是为了将残留在腔室10内的含Ti反应物除去而进行的。因此，由处理气体供给部70向腔室10内以规定的流量比(优选为1:0?1:3)导入包含H2气体和\气体的清洁气体，在压力调整后使第一高频电源30导通，以规定的功率向基座12施加等离子体生成用的第一高频HF，在腔室10内利用清洁气体的高频放电生成等离子体。此外，该干清洁步骤(S3)是等离子体的活性种中主要自由基的化学反应支配地起作用的处理，因此，如果没有从等离子体将离子引入基座12上的半导体晶片W的必要性，则没有使离子与喷淋头60的电极板62抵接地进行溅射的必要性。因此，通常使第二高频电源32或直流电源74保持断开状态。
[0063]该具有晶片的干清洁(S3)中，清洁气体的等离子体中所包括的氢类的活性种即氢激发原子、氢自由基和氢离子的任一者，与腔室10内的任意的部位所浮游或者附着的T1-Fx或者T1-OF等的含Ti反应物反应，生成TiH等的包括Ti的挥发性的反应生成物。另一方面，等离子体中所包括的氮类的活性种、即氮激发原子、氮自由基和氮离子等，几乎不与含Ti反应物直接进行化学反应，反而促进氢类活性种和含Ti反应物的化学反应、或者发挥作用使得适当地进行抑制。这样生成的含Ti反应生成物，与其他的反应生成物或未反应气体等一起从腔室10排出到排气部(25、26)。
[0064]该具有晶片的干清洁(S3)，为了得到实际使用上的Ti污染降低效果，优选需要一定的处理时间优选8秒以上的处理时间进行。能够利用该具有晶片的干清洁(S3)有效地除去通过上述干蚀刻步骤(S2)在腔室10内产生的含Ti反应物的大部分或者大多。此外，通过上述干蚀刻步骤(S2)在腔室10内产生的其他的氟类反应物、特别是氟与H2O分子的反应而产生的氟化氢HF，容易对Low-k膜造成损害。这样的不期望的其他的氟类反应物，也可以通过该具有晶片的干清洁(S3)与含Ti反应物一起除去。
[0065]上述具有晶片的干清洁步骤(S3)，通过使第一高频电源30断开而完成。紧接之后，处理气体供给部70的气体供给也停止。但是，排气部(25、26)的排气动作按原样继续。
[0066]通常，该等离子体蚀刻装置(图1)，通过门阀28与通常减压状态的传输腔室(未图示)连结。此时的传输腔室内所配备的搬送臂(未图示)，为了进行半导体晶片W的搬入或者搬出，穿过打开状态的门阀28，出入腔室10。
[0067]当上述那样的具有晶片的干清洁步骤(S3)完成时，在保持腔室10内的减压状态下，紧接之后，打开门阀28，通过上述搬送臂搬出处理完成的半导体晶片W(步骤S4)。
[0068]当将如上述方式处理完成的半导体晶片W从腔室10搬出时，静电吸盘40的上表面即晶片载置面成为空的状态。在该实施方式中，如上述方式在静电吸盘40上没有半导体晶片的状态下的干清洁、即无晶片干清洁步骤作为最后的后处理进行(步骤S5)。
[0069]该无晶片干清洁步骤(S5)主要是为了除去残留在腔室10内的有机类浮游物或者堆积膜而进行的。因此，由处理气体供给部70将包括O2气体的清洁气体导入腔室10内，在压力调整后使第一高频电源30接通，向基座12以规定的功率施加等离子体生成用第一高频HF，在腔室10内利用清洁气体的高频放电产生等离子体。该无晶片干清洁步骤(S5)，如果没有从等离子体将离子引入无晶片的静电吸盘40的必要性，则也没有使离子与喷淋头60的电极板62抵接地进行溅射的必要性。因此，通常，将第二高频电源32、直流电源74保持断开状态。
[0070]该无晶片干蚀刻(S5)中，等离子体所包括的氧自由基与腔室10内的有机类的浮游物、堆积膜反应，生成挥发性的反应生成物。这些反应生成物，与其他的反应生成物、未反应气体等一起从腔室10排出到排气部(25、26)。在这样的情况下，腔室10内几乎没有或者极少量残留含Ti反应物，因此，该无晶片干蚀刻(S5)的处理中腔室10内几乎没有含Ti反应物扩散、或附着在静电吸盘40的晶片载置面上的问题，即使有也非常少。
[0071]当上述那样的无晶片干清洁(S5)完成时，对I个半导体晶片W的Low-k膜蚀刻加工的全部处理完成。之后，如图2的(c)所示，对TiN层106露出在表面的新的半导体晶片W，与上述同样反复进行相同的步骤(Si?S5)。
[0072][实施方式中作用效果(验证实验I)]
[0073]本发明人，在上述等离子体蚀刻装置(图1)中进行的Low-k膜蚀刻加工的第三步骤(S3)中，如上述方式使用含有H2气体和N2气体的清洁气体的等离子体进行在腔室10内的清洁的情况(实施例)、和腔室10内不产生等离子体而使不活泼气体(Ar气体、N2气体)流过对腔室10内进行换气的情况(比较例1、比较例2)下，各自通过实验测定比较对I个半导体晶片W的Low-k膜蚀刻加工的全部处理完成后、附着在静电吸盘40的晶片载置面上的Ti污染量(10atms/cm2)。图4表示该验证实验的结果。该验证实验中实施例和比较例1、2的处理条件如下。
[0074][实验例的处理条件]
[0075]腔室内的压力:150mTorr
[0076]高频的功率:HF= 400W、LF = Off
[0077]清洁气体:H2/N2=100/300sccm
[0078]处理时间:30秒
[0079][比较例I的处理条件]
[0080]腔室内的压力:20mTorr
[0081]高频的功率:HF= Off, LF = Off
[0082]吹扫气体:Ar= 100sccm
[0083]处理时间:30秒
[0084][比较例2的处理条件]
[0085]腔室内的压力:20mTorr
[0086]高频的功率:HF= Off, LF = Off
[0087]吹扫气体:N2=100sccm
[0088]处理时间:30秒
[0089]另外，第五步骤即无晶片干清洁步骤(S5)的处理条件，与实施例和比较例1、2完全相同(共用)，如下所述。
[0090][无晶片干清洁步骤的处理条件]
[0091]腔室内的压力:400mTorr
[0092]高频的功率:HF= 400W、LF = Off
[0093]清洁气体:02=1500sccm
[0094]处理时间:36秒
[0095]如图4所示，与不进行第三步骤(S3)的情况下、即具有晶片的清洁或者具有晶片的吹扫的任一个都不进行的情况下(比较基准)相比，根据比较例1、2仅能够使Ti污染量降低到约1/2左右，根据实施例确认将Ti污染量降低到1/10以下。
[0096][实施方式的作用效果(验证实验2)]
[0097]本发明人，为了根据另外的观点确认在上述等离子体蚀刻装置(图1)中进行的Low-k膜蚀刻加工的第三步骤即具有晶片的干清洁步骤(S3)的效果，在对700个半导体晶片W反复进行包括上述5个步骤⑶?S 5)的全部的Low-k膜蚀刻加工(单个处理)的情况下和反复进行除去第三步骤即具有晶片的干清洁步骤(S3)之外包括其他四个步骤(S1'S2、S4?S 5)的Low-k膜蚀刻加工(单个处理)的情况(比较例)下，分别通过实验测定比较测定用晶片的径方向中各位置的Ti堆积量。图5表示该验证实验的结果。
[0098]在该验证实验中，在无晶片的干清洁(S5)中，将具有与半导体晶片W相同形状的测定用的晶片载置在静电吸盘40的晶片载置面上，作为对700个半导体晶片W的Low-k膜蚀刻加工的结果，将该测定用晶片上得到的径方向上各位置的Ti堆积量看作静电吸盘40的晶片载置面上的径方向上各位置的Ti堆积量。具有晶片的清洁步骤(S3)和无晶片的清洁步骤(S5)的处理条件，分别与上述第一验证实验相同。
[0099]此外，在该验证实验中，每处理20个半导体晶片W时，进行与实际步骤相同的时效处理。
[0100]图6表示时效处理的顺序。在时效处理中，代替被 处理体的半导体晶片W而使用相同形状的仿真晶片，在第二步骤(S12)中，代替干蚀刻步骤，而使用规定的清洁气体的等离子体进行腔室10内的定期清理、初始化等。在其他的步骤(Sn、S13?S 15)中，进行与上述Low-k膜蚀刻加工大致相同的处理或动作。在定期的清洁(S12)中，例如使用包括O2气体的清洁气体或者包括O2气体和CF类气体的清洁气体，进行除去腔室10内的有机类的堆积膜的清洁。
[0101]如图5所示，在没有具有晶片的清洁步骤(S3)的比较例中，Ti堆积量在测定用晶片的边缘附近最大，约60nm，向晶片中心部去而依次减少，从边缘进入20_的位置不到70nm以上。与此相对，在实施例中，Ti堆积量在测定用晶片的边缘附近最大，向晶片的中心部去而依次减少，与比较例同样，但是，各位置的Ti堆积量的绝对量显著减少。即，在测定用晶片的边缘附近仅为12nm左右，从边缘进入1mm以上的内侧实质上为Onm0
[0102]因此，在径方向上晶片上的各位置的比较例和实施例各自的Ti堆积量为A、B，相对于比较例的实施例的减少率为C，见下式(I)。
[0103]C = 100% X (B-A)/B- (I)
[0104]从图5可知，减少率C在晶片的边缘附近最大约80%，从边缘到1mm以上的内侧为100%。如上所述，C ^ 80%，在实施例中，确认Ti堆积量大幅度降低。
[0105][实施方式中作用效果(验证实验(3))]
[0106]本发明人，为了决定本发明中具有晶片的干清洁步骤(S3)中使用的清洁气体的必要条件，将清洁气体的气体种类和流量比作为参数，与上述第一验证实验同样，各自通过实验测定比较对I个半导体晶片W的Low-k膜蚀刻加工的全部处理完成后附着在静电吸盘40的晶片载置面上的Ti污染量(10atms/cm2)。
[0107]具有晶片的干清洁步骤中实施例1、2、3和比较例1、2、3中固有的气体条件和全部共用的其他处理条件，如下所述。另外，无晶片的清洁步骤(S5)的处理条件与上述第一验证实验相同。
[0108][实施例1]
[0109]清洁气体:H2=400sccm
[0110][实施例2]
[0111]清洁气体:H2/N2=100/300sccm
[0112][实施例3]
[0113]清洁气体:H2/N2=200/200sccm
[0114][比较例I]
[0115]清洁气体:CHF3/02= 23/1500sccm
[0116][比较例2]
[0117]清洁气体:N2=400sccm
[0118][比较例3]
[0119]清洁气体:Ar= 800sccm
[0120][共通的处理条件]
[0121]腔室内压力！I5OmTorr
[0122]高频功率:HF= 400W、LF = Off
[0123]处理时间:30秒
[0124]如图7所示，确认:与不进行第三步骤(S3)的情况、即不进行具有晶片的清洁或者具有晶片的吹扫的任一个的情况(比较基准)相比，根据比较例1、2、3仅能够将Ti污染量降低到约20%左右，根据实施例1、2、3能够将Ti污染量降低到1/10左右。特别是，在H2气体和N2气体的流量比相同的实施例3中，Ti污染降低效果最大。即使利用1气体的单一气体，也能得到充分的Ti污染降低效果。
[0125]在比较例1、2、3中特别应该关注的点在于，在清洁气体仅使用队气体的单独气体的比较例2中，几乎没有发现Ti污染降低效果。即，通过该验证实验确认，在实施方式的具有晶片的清洁步骤(S3)中，H2气体支配性地有助于Ti污染降低效果。
[0126][其他实施方式或变形例]
[0127]根据上述第一验证实验的结果，在Low-k膜蚀刻加工中紧接在干蚀刻步骤之后在腔室10内不产生等离子体而使不活泼气体(Ar气体、N2气体)流动对腔室10内进行换气的方法(具有晶片的吹扫步骤)、与使用包括H2气体和N2气体的清洁气体的等离子体对腔室10内进行清洁的方法(具有晶片的干清洁步骤)相比，虽然前者的效果远差于后者的效果，但是也具有一定的Ti污染降低效果。因此，这样的具有晶片的吹扫步骤能够放入实施方式中具有晶片的干清洁步骤的之前或者之后(并用)。
[0128]本发明不限于适用于在上述实施方式的下部双频施加方式，例如也能够适用于对喷淋头(上部电极)60施加等离子体生成用的第一高频HF方式的等离子体蚀刻装置。
[0129]本发明不限于电容耦合型等离子体蚀刻装置，也能够适用于微波等离子体蚀刻装置、电感耦合型等离子体蚀刻装置、螺旋波等离子体蚀刻装置等，并且也适用于等离子体CVD、等离子体氧化、等离子体氮化、溅射等其他的等离子体处理装置。此外，本发明中的被处理基板不限于半导体晶片，可以为平面平板显示器、有机EL、太阳电池用的各种基板、光掩模、CD基板、印刷基板等。
【主权项】
1.一种等离子体处理装置的清洁方法，其用于除去残留在等离子体处理装置的处理容器内的含Ti反应物，所述等离子体处理装置的清洁方法的特征在于，包括: 第一干清洁步骤，其一边对所述处理容器内进行排气，一边向减压状态的所述处理容器内导入包含H2气体和N2气体的第一清洁气体，使所述第一清洁气体放电而生成等离子体，使所述等离子体的任一种活性种与所述含Ti反应物反应，将该反应生成物从所述处理容器排出。2.如权利要求1所述的清洁方法，其特征在于: 在所述处理容器内使用CF类的蚀刻气体对由作为被蚀刻材料的绝缘层和含Ti的蚀刻掩模层层叠而成的被处理体进行的干蚀刻步骤完成后，在所述被处理体尚在所述处理容器内的状态下，进行所述第一干清洁步骤。3.如权利要求2所述的清洁方法，其特征在于: 所述绝缘层为Low-k膜。4.如权利要求1?3中任一项所述的清洁方法，其特征在于，包括: 第二干清洁步骤，其为了定期对所述处理容器内进行清扫，在所述处理容器内代替被处理体而配置与被处理体相同形状的仿真部件，一边对所述处理容器内进行排气，一边向减压状态下的所述处理容器内导入第二清洁气体，使所述第二清洁气体放电而生成等离子体，使所述等离子体的任一种活性种与所述处理容器内的堆积物或者污染物质反应，将该反应生成物从所述处理容器内排出， 在所述第二干清洁步骤结束后，进行所述第一干清洁步骤。5.如权利要求1?4中任一项所述的清洁方法，，其特征在于，包括: 第三干清洁步骤，其在所述第一干清洁步骤结束后，将所述被处理体从所述处理容器搬出，一边对没有被处理体的所述处理容器内进行排气，一边向减压状态的所述处理容器内导入第三清洁气体，使所述第三清洁气体放电而生成等离子体，使所述等离子体的活性种与所述处理容器内的堆积物或者污染物质反应，将该反应生成物从所述处理容器排出。6.如权利要求5所述的清洁方法，其特征在于: 所述第二清洁气体包括O2气体。7.如权利要求1?6中任一项所述的清洁方法，其特征在于，包括: 第一吹扫步骤，在所述第一干清洁步骤前，在所述处理容器内不生成等离子体而使不活泼气体流过，对所述处理容器内进行换气。8.如权利要求1?7中任一项所述的清洁方法，其特征在于，包括: 第二吹扫步骤，紧接在所述第一干清洁步骤完成之后，在所述处理容器内不生成等离子体而使不活泼气体流过，对所述处理容器内进行换气。9.如权利要求1?8中任一项所述的清洁方法，其特征在于: 在所述处理气体中，H2气体和N2气体的流量比为1:0?1:3。
【专利摘要】本发明涉及简便且有效地除去残留在等离子体处理装置的处理容器内的含Ti反应物的方法。在Low-k膜的蚀刻加工中，紧接在完成了干蚀刻步骤(S2)之后，在将半导体晶片保持在静电吸盘(40)上的状态下，执行具有晶片的干清洁的步骤(步骤S3)。该具有晶片的干清洁步骤(S3)，主要为了除去残留在腔室(10)内的含Ti反应物，由处理气体供给部(70)以规定的流量比将包括H2气体和N2气体的清洁气体导入腔室(10)内，将等离子体生成用的第一高频(HF)以规定的功率施加到基座(12)上，在腔室(10)内，利用清洁气体的高频放电生成等离子体。
【IPC分类】B08B3/00, H01L21/02
【公开号】CN104882360
【申请号】CN201510089197
【发明人】宇田浩, 辻本宏, 原田彰俊, 药师寺秀明, 杉山正治
【申请人】东京毅力科创株式会社
【公开日】2015年9月2日
【申请日】2015年2月27日
【公告号】EP2913845A1, US20150243489