半导体器件的制作方法

半导体器件的制作方法
【专利说明】半导体器件
[0001](关联申请)
[0002]本申请享受以日本专利申请2014-37564号(申请日:2014年2月27日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
[0003]本发明的实施方式涉及半导体器件。
【背景技术】
[0004]例如，通过将在封装内收纳了晶体管、二极管等半导体芯片的半导体器件安装到印刷基板上，构筑半导体系统。为了实现半导体系统的小型化，期望缩小半导体器件之间的布线所需的区域。

【发明内容】

[0005]本发明实现安装多个半导体器件的半导体系统的小型化。
[0006]实施方式的半导体器件具备:半导体芯片；封装，包围半导体芯片；第I电极端子，在封装的上侧，上端部与封装的上表面一致或者从上表面突出而露出，在封装的下侧，下端部与封装的下表面一致或者从下表面突出而露出；以及第2电极端子，在封装的上侧，上端部与上表面一致或者从上表面突出而露出，在封装的下侧，下端部与下表面一致或者从下表面突出而露出。
【附图说明】
[0007]图1是第I实施方式的半导体器件的示意图。
[0008]图2是第I实施方式的半导体器件的示意立体图。
[0009]图3是第I实施方式的半导体器件的作用的说明图。
[0010]图4是第I实施方式的半导体器件的作用的说明图。
[0011]图5是第I实施方式的变形例的半导体器件的示意立体图。
[0012]图6是第2实施方式的半导体器件的示意图。
[0013]图7是第3实施方式的半导体器件的示意图。
[0014]图8是第4实施方式的半导体器件的示意图。
[0015]图9是第5实施方式的半导体器件的示意图。
[0016]图10是第6实施方式的半导体器件的示意图。
[0017]图11是第7实施方式的半导体器件的示意图。
[0018]图12是第8实施方式的半导体器件的示意图。
[0019]图13是第9实施方式的半导体器件的示意图。
[0020]图14是第10实施方式的半导体器件的示意图。
[0021]图15是第11实施方式的半导体器件的示意立体图。
[0022]图16是具有第11实施方式的半导体器件的半导体系统的示意立体图。
[0023]图17是具有第11实施方式的半导体器件的半导体系统的示意立体图。
[0024]图18是第12实施方式的半导体器件的示意立体图。
[0025]图19是具有第13实施方式的半导体器件的半导体系统的示意立体图。
[0026]图20是具有第13实施方式的半导体器件的半导体系统的变形例的示意立体图。
[0027]图21是第14实施方式的半导体系统的示意图。
[0028]图22是第14实施方式的半导体系统的示意图。
【具体实施方式】
[0029]以下，参照附图，说明本发明的实施方式。另外，在以下的说明中，对同一部件等附加同一符号，对于说明了一次的部件等，适宜省略其说明。
[0030]在本说明书中，“半导体芯片”是指以半导体为材料的有源元件。例如，是二极管、
晶体管、晶闸管等。
[0031]另外，在本说明书中，“封装”是指设置于半导体芯片的周围、并从物理性冲击、湿气等中保护半导体芯片的部件。例如，考虑应用树脂、硅凝胶、陶瓷等材料或者它们的组合。
[0032]另外，在本说明书中，“上侧”、“下侧”、“上表面”、“下表面”、“上方”、“下方”等用语不一定是表示相对重力方向的上下的用语，而是为了规定部件等的相对位置关系而使用的用语。
[0033]另外，在本说明书中，“半导体系统”是指将多个封装化了的半导体器件安装到印刷基板等电路基板或半导体模块而构成的半导体电路。在半导体系统中，除了半导体器件以外，也可以安装电阻、电容器等无源部件。
[0034](第I实施方式)
[0035]本实施方式的半导体器件具备:半导体芯片；封装，包围半导体芯片；第I电极端子，上端部在封装的上侧与封装的上表面一致或者从上表面突出而露出，下端部在封装的下侧与封装的下表面一致或者从下表面突出而露出；以及第2电极端子，上端部在封装的上侧与封装的上表面一致或者从上表面突出而露出，下端部在封装的下侧与封装的下表面一致或者从下表面突出而露出。
[0036]图1是本实施方式的半导体器件的示意图。图1(a)是示意截面图、图1(b)是示意俯视图。图1(b)是将半导体芯片上方的树脂罩以及覆盖半导体芯片的保护材料去除后的状态的图。图2是示出本实施方式的半导体器件的外观的示意立体图。
[0037]本实施方式的半导体器件是例如3端子的纵型的IGBT(Insulated Gate BipolarTransistor:绝缘栅双极晶体管)。本实施方式的半导体器件具备半导体芯片10、封装12、发射极端子(第I电极端子)14、集电极端子(第2电极端子)16、栅极端子(第3电极端子)18。
[0038]半导体芯片10例如以硅为材料。在半导体芯片10中，形成了纵型的IGBT。
[0039]本实施方式的封装12包围半导体芯片10，具备半导体芯片10下方的散热板20、半导体芯片10侧方的树脂壳体22、半导体芯片10上方的树脂罩24。散热板20是例如金属，例如是铜、铝。
[0040]在散热板20上，设置了绝缘基板26。在绝缘基板26上，载置了半导体芯片10。绝缘基板26形成为导电层26a、绝缘层26b、导电层26c的3层构造。导电层26a、导电层26c是例如铜等金属。另外，绝缘层26b是例如氧化铝、氮化铝等的陶瓷。
[0041]在封装12的上侧，发射极端子14的上端部与封装12的上表面一致或者从上表面突出而露出。在本实施方式的情况下，从树脂罩24的上表面突出而露出。
[0042]在封装12的下侧，发射极端子14的下端部与封装12的下表面一致或者从下表面突出而露出。在本实施方式的情况下，从散热板20的下表面突出而露出。
[0043]发射极端子14通过接合线30而与半导体芯片10的发射极电极连接。接合线30是金属，例如是金或者铝。
[0044]在封装12的上侧，集电极端子16的上端部与封装12的上表面一致或者从上表面突出而露出。在本实施方式的情况下，从树脂罩24的上表面突出而露出。
[0045]在封装12的下侧，集电极端子16的下端部与封装12的下表面一致或者从下表面突出而露出。在本实施方式的情况下，从散热板20的下表面突出而露出。
[0046]集电极端子16通过接合线30，经由导电层26c而与半导体芯片10的集电极电极连接。接合线30是金属，例如是金或者铝。
[0047]在封装12的上侧，栅极端子18的上端部与封装12的上表面一致或者从上表面突出而露出。在本实施方式的情况下，从树脂罩24的上表面突出而露出。
[0048]在封装12的下侧，栅极端子18的下端部与封装12的下表面一致或者从下表面突出而露出。在本实施方式的情况下，从散热板20的下表面突出而露出。
[0049]栅极端子18通过接合线30而与半导体芯片10的栅极电极连接。接合线30是金属，例如是金或者铝。
[0050]半导体芯片10在封装12内，例如利用硅凝胶32来密封。硅凝胶32是半导体芯片10的保护材料。硅凝胶32与树脂罩24之间是中空。
[0051]在本实施方式的半导体器件中，发射极端子14以及集电极端子16在封装12的侧方也露出。发射极端子14以及集电极端子16与封装12的侧面一致或者从侧面突出而露出。
[0052]以下，说明本实施方式的半导体器件的作用以及效果。
[0053]图3是本实施方式的半导体器件的作用的说明图。图3(a)是示出组合了多个本实施方式的半导体器件的结构的图、图3(b)是图3(a)的电路图。
[0054]在图3(a)中，纵向层叠了 3层本实施方式的IGBT。在各个IGBT中，发射极端子14、集电极端子16、栅极端子18从封装12的上表面以及下表面突出。因此，仅通过使上下的IGBT的端子接触，就确保了各个端子的电导通。通过纵向层叠3层IGBT，如图3(b)所示，实现了将3个IGBT并联地连接而成的电路。
[0055]图4是说明本实施方式的半导 体器件的作用的图。图4(a)是示出组合了多个本实施方式的半导体器件的结构的图、图4(b)是图4(a)的电路图。
[0056]在图4(a)中，横向排列了 2个本实施方式的IGBT。在各个IGBT中，发射极端子14、集电极端子16从封装12的侧面突出。因此，仅通过使左右的IGBT的端子接触，就确保了各个端子的电导通。通过横向排列2个IGBT，如图4(b)所示，实现了将2个IGBT串联地连接而成的电路。
[0057]在本实施方式的IGBT中，通过使各端子从封装12的上表面、下表面、侧面突出，从而在纵向方向上层叠多个IGBT、或者在横向方向上排列多个IGBT时，不需要附加的连接布线，而能够将各IGBT的端子间进行连接。另外，如图3、图4所示，能够实现立体的IGBT的配置。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0058]另外，通过适当地选择在纵向方向上层叠或者在横向方向上排列时的IGBT的个数，能够容易地将额定电流、额定电压等设定为期望的值。因此，半导体系统的设计的自由度得到提高。
[0059]另外，各IGBT的端子间的电导通也可以只是通过将各端子间进行压焊来实现。另外，也可以在各端子之间设置焊锡层等粘接层。
[0060](变形例)
[0061]图5是示出本实施方式的变形例的半导体器件的外观的示意立体图。端子的形状与实施方式的半导体器件不同。
[0062]在本变形例的IGBT中，发射极端子14、集电极端子16、栅极端子18呈现圆柱形状。通过本变形例的半导体器件，也能够与实施方式同样地，实现半导体系统的尺寸的小型化。
[0063](第2实施方式)
[0064]在本实施方式的半导体器件中，除了半导体芯片的保护材料是模具树脂(moldresin)的点以及不具备散热板以外，与第I实施方式相同。因此，关于与第I实施方式重复的内容，省略部分记载。
[0065]图6是本实施方式的半导体器件的示意图。图6(a)是示意截面图、图6(b)是示意俯视图。图6(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0066]本实施方式的封装12包围半导体芯片10。封装12具备半导体芯片10下方的支撑基板36、成为半导体芯片10的保护材料的模具树脂38。支撑基板36是绝缘体，是例如树脂或者陶瓷。
[0067]在支撑基板36上，设置了绝缘基板26。在绝缘基板26上载置了半导体芯片10。绝缘基板26形成为导电层26a、绝缘层26b、导电层26c的3层构造。导电层26a、导电层26c是例如铜。另外，绝缘层26b是例如氧化铝、氮化铝等的陶瓷。
[0068]本实施方式的IGBT与第I实施方式同样地,各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0069]另外，相比于第I实施方式，部件件数也少，能够容易地制造。
[0070](第3实施方式)
[0071]在本实施方式的半导体器件中，半导体芯片并非通过接合线而是通过粘接层而直接与各端子或者导电层连接，除此以外，与第2实施方式相同。因此，对于与第2实施方式重复的内容，省略部分记载。
[0072]图7是本实施方式的半导体器件的示意图。图7(a)是示意截面图、图7(b)是示意俯视图。图7(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0073]在本实施方式的IGBT中，发射极端子14通过未图示的粘接层而与半导体芯片10的发射极电极直接连接。另外，集电极端子16通过未图示的粘接层而与导电层26c直接连接。导电层26c与半导体芯片10的集电极电极连接。另外，栅极端子18通过未图示的粘接层而与半导体芯片10的栅极电极直接连接。粘接层具有导电性，例如是焊锡。
[0074]本实施方式的IGBT与第I实施方式同样地,各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0075]另外，相比于第2实施方式，通过将各端子与半导体芯片10的电极直接连接，从而电流流过的区域的截面面积增加。因此，连接部的电阻降低，IGBT的动作特性提高。
[0076](第4实施方式)
[0077]本实施方式的半导体器件是2端子的半导体器件，除此以外，与第3实施方式相同。因此，对于与第3实施方式重复的内容,省略部分记载。
[0078]图8是本实施方式的半导体器件的示意图。图8(a)是示意截面图、图8(b)是示意俯视图。图8(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0079]本实施方式的半导体器件是例如2端子的纵型的二极管。本实施方式的半导体器件具备半导体芯片10、封装12、阳极端子(第I电极端子)44、阴极端子(第2电极端子)46。
[0080]在本实施方式的IGBT中，阳极端子44通过未图示的粘接层而与半导体芯片10的阳极电极直接连接。另外，阴极端子46通过未图示的粘接层而与导电层26c直接连接。导电层26c与半导体芯片10的阴极电极连接。粘接层具有导电性，例如是焊锡。
[0081]本实施方式的二极管与第3实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个二极管安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0082](第5实施方式)
[0083]本实施方式的半导体器件除了具备2个半导体芯片以外，与第3实施方式相同。因此，对于与第3实施方式重复的内容,省略部分记载。
[0084]图9是本实施方式的半导体器件的示意图。图9(a)是示意截面图、图9(b)是示意俯视图。图9(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0085]本实施方式的半导体器件例如具备第I半导体芯片50和第2半导体芯片52。第I半导体芯片50是例如3端子的纵型的IGBT。第2半导体芯片52是例如作为续流二极管发挥功能的2端子的纵型的二极管。
[0086]本实施方式的半导体器件具备第I电极端子54、第2电极端子56、栅极端子58。第I电极端子54是第I半导体芯片50的发射极端子和第2半导体芯片52的阳极端子的共用端子。第2电极端子56是第I半导体芯片50的集电极端子和第2半导体芯片52的阴极端子的共用端子。
[0087]在本实施方式的半导体器件中，第I电极端子54通过未图示的粘接层而直接连接于第I半导体芯片50的发射极电极和第2半导体芯片52的阳极电极。另外，第2电极端子46通过未图示的粘接层而与导电层26c直接连接。导电层26c连接于第I半导体芯片50的集电极电极和第2半导体芯片52的阴极电极。粘接层具有导电性，例如是焊锡。
[0088]本实施方式的二极管与第3实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将具备IGBT和二极管这2个半导体芯片的多个半导体器件安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0089]另外，2个半导体芯片不限于IGBT和二极管的组合。例如，也可以是MOSFET和二极管等其他组合。另外，还能够具备大于或等于3个的半导体芯片。
[0090](第6实施方式)
[0091]在本实施方式的半导体器件中，半导体芯片并非形成在绝缘基板上而是形成在与电极端子一体化了的框架上，除此以外，基本上与第2实施方式相同。因此，对于与第2实施方式重复的内容，省略部分记载。
[0092]图10是本实施方式的半导体器件的示意图。图10(a)是示意截面图、图10(b)是示意俯视图。图10(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0093]在本实施方式的IGBT中，半导体芯片10载置于与集电极端子16 —体化了的金属制的框架60上。半导体芯片10和框架60通过未图示的粘接层、例如焊锡而被粘接。
[0094]本实施方式的IGBT与第2实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0095]另外，相比于第2实施方式，部件件数也少，能够容易地制造。
[0096](第7实施方式)
[0097]本实施方式的半 导体器件代替支撑基板而具备散热板，除此以外，与第2实施方式相同。因此，对于与第2实施方式重复的内容,省略部分记载。
[0098]图11是本实施方式的半导体器件的示意图。图11(a)是示意截面图、图11(b)是示意俯视图。图11(b)是将半导体芯片上方的保护材料进行去除后的状态的图。
[0099]本实施方式的IGBT具备散热板20。在散热板20上，设置了绝缘基板26。在绝缘基板26上载置了半导体芯片10。
[0100]本实施方式的IGBT与第2实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0101]另外，通过具备散热板20，散热性提高。因此，实现具备稳定的动作和高可靠性的半导体器件。
[0102](第8实施方式)
[0103]在本实施方式的半导体器件中，在第I电极端子的上端或者下端的一方设置了凹部，在另一方设置了凸部，在第2电极端子的上端或者下端的一方设置了凹部，在另一方设置了凸部，除此以外，与第I实施方式的变形例相同。因此，对于与第I实施方式及其变形例重复的内容，省略部分记载。
[0104]图12是本实施方式的半导体器件的示意图。示出纵向层叠了 2个本实施方式的半导体器件而成的结构。
[0105]本实施方式的半导体器件是例如3端子的纵型的IGBT。本实施方式的半导体器件具备内部含有半导体芯片的封装12、发射极端子(第I电极端子)14、集电极端子(第2电极端子)16、栅极端子(第3电极端子)18。
[0106]在发射极端子14、集电极端子16、栅极端子18各自的上端设置了凹部62，在下端设置了凸部64。构成为在上下层叠了 IGBT的情况下使上侧的IGBT的各端子的凸部64与下侧的IGBT的各端子的凹部62嵌合。
[0107]本实施方式的IGBT与第I实施方式同样地,各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0108]而且，通过在各端子中设置嵌合构造，能够防止纵向层叠多个IGBT时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0109](第9实施方式)
[0110]在本实施方式的半导体器件中，在第I或者第2电极端子的一方的侧面设置了凹部，在另一方的侧面设置了凸部，除此以外，与第I实施方式相同。因此，对于与第I实施方式重复的内容，省略部分记载。
[0111]图13是本实施方式的半导体器件的示意图。示出横向配置了 2个本实施方式的半导体器件而成的结构。
[0112]本实施方式的半导体器件是例如3端子的纵型的IGBT。本实施方式的半导体器件具备内部含有半导体芯片的封装12、发射极端子(第I电极端子)14、集电极端子(第2电极端子)16、栅极端子(第3电极端子)18。
[0113]在集电极端子16的侧面设置了凹部62，在发射极端子14的侧面设置了凸部64。构成为在横向排列配置了 IGBT的情况下使一方的IGBT的发射极端子14的凸部64与另一方的集电极端子16的凹部62嵌合。
[0114]本实施方式的IGBT与第I实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0115]而且，通过在端子的侧面设置嵌合构造，能够防止横向排列配置多个IGBT时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0116](第10实施方式)
[0117]在本实施方式的半导体器件中，在第I电极端子的上端以及下端设置了螺丝孔，在第2电极端子的上端以及下端设置了螺丝孔，除此以外，与第I实施方式的变形例相同。因此，对于与第I实施方式及其变形例重复的内容，省略部分记载。
[0118]图14是本实施方式的半导体器件的示意图。示出纵向层叠了 2个本实施方式的半导体器件而成的结构。
[0119]本实施方式的半导体器件是例如3端子的纵型的IGBT。本实施方式的半导体器件具备内部含有半导体芯片的封装12、发射极端子(第I电极端子)14、集电极端子(第2电极端子)16、栅极端子(第3电极端子)18。
[0120]在发射极端子14、集电极端子16、栅极端子18各自的上端以及下端，设置了螺丝孔66。在上下层叠IGBT的情况下，在上侧的IGBT的各端子的螺丝孔66与下侧的IGBT的各端子的螺丝孔66之间，插入上下具备螺纹的螺栓68。通过该螺栓68来固定上下的IGBT。
[0121]本实施方式的IGBT与第I实施方式同样地，各端子从封装12的上表面、下表面、侧面突出。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0122]而且，在各端子中设置了螺丝孔66，能够用螺栓68来固定上下的IGBT。因此，能够防止纵向层叠多个IGBT时的对齐偏移以及分离。因此，实现易于制造且特性稳定的半导体系统。
[0123](第11实施方式)
[0124]在本实施方式的半导体器件中，除了第I以及第2电极端子具有从电极端子的上端贯通至下端的贯通孔以外，基本上与第4实施方式相同。因此，对于与第4实施方式重复的内容，省略部分记载。
[0125]图15是本实施方式的半导体器件的示意立体图。本实施方式的半导体器件是例如2端子的纵型的二极管。本实施方式的半导体器件具备内部含有半导体芯片的封装12、阳极端子(第I电极端子)44、阴极端子(第2电极端子)46。
[0126]阳极端子44以及阴极端子46是圆柱形状。并且，在阳极端子44中，设置了从端子的上端贯通至下端的贯通孔70。另外，在阴极端子46中，也设置了从端子的上端贯通至下端的贯通孔70。另外，阳极端子44以及阴极端子46也可以是圆柱形状以外的形状，例如是方柱形状。
[0127]图16是具有本实施方式的半导体器件的半导体系统的示意立体图。图16(a)是具备印刷布线73的印刷基板的结构图，图16(b)是在印刷基板中安装了本实施方式的半导体器件时的结构图。
[0128]如图16(a)所示，在印刷基板72中，设置了用于安装本实施方式的半导体器件的支撑棒74。支撑棒74例如与印刷布线73电导通。并且，如图16(b)所示，通过使支撑棒74穿过各二极管的端子的贯通孔70，纵向层叠3个二极管。通过该结构，在印刷基板上并联地安装3个二极管。
[0129]支撑棒74是例如金属。另外，支撑棒74和二极管的各端子通过例如焊锡而被连接。
[0130]图17是具有本实施方式的半导体器件的半导体系统的示意立体图。图17是在印刷基板中安装了本实施方式的半导体器件时的结构图。
[0131]如图17所示，通过使支撑棒74穿过各二极管的端子的贯通孔70，从而在纵向方向以及横向方向上配置3个二极管。通过该结构，在印刷基板72上串联地安装3个二极管。
[0132]在本实施方式的二极管中，各端子从封装12的上表面、下表面突出，从而在纵向方向上层叠多个二极管时，无需附加性的连接布线，而能够将各二极管的端子间进行连接。另外，如图16、图17所示，能够实现立体的二极管的配置。因此，例如在构筑将多个二极管安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0133]另外，通过适当地选择在纵向方向、横向方向上配置时的二极管的个数，能够容易地将额定设定为期望的值。因此，半导体系统的设计的自由度得到提高。
[0134]而且，通过在各端子中设置贯通孔70，能够防止纵向层叠多个二极管时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0135](第12实施方式)
[0136]本实施方式的半导体器件并非是2端子而是3端子，除此以外，与第11实施方式的变形例相同。因此，对于与第11实施方式重复的内容，省略部分记载。
[0137]图18是本实施方式的半导体器件的示意立体图。本实施方式的半导体器件是例如3端子的纵型IGBT。本实施方式的半导体器件具备内部含有半导体芯片的封装12、发射极端子(第I电极端子)14、集电极端子(第2电极端子)16、栅极端子(第3电极端子)18。
[0138]发射极端子14、集电极端子16、以及栅极端子18是圆柱形状。并且，在 发射极端子14、集电极端子16、以及栅极端子18中，设置了从端子的上端贯通至下端的贯通孔70。另外，发射极端子14、集电极端子16、以及栅极端子18也可以是圆柱形状以外的形状，例如是方柱形状。
[0139]在本实施方式的IGBT中，各端子从封装12的上表面、下表面突出，从而在纵向方向上层叠多个IGBT时，不需要附加性的连接布线，而能够将各IGBT的端子间进行连接。另夕卜，能够实现立体的IGBT的配置。因此，例如在构筑将多个IGBT安装到印刷基板而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0140]另外，通过适当地选择在纵向方向、横向方向上配置时的IGBT的个数，能够容易地将额定设定为期望的值。因此，半导体系统的设计的自由度得到提高。
[0141]而且，通过在各端子中设置贯通孔70，能够防止纵向层叠多个IGBT时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0142](第13实施方式)
[0143]本实施方式的半导体器件除了与半导体模块连接以外，基本上与第11实施方式相同。因此，对于与第11实施方式重复的内容，省略部分记载。
[0144]图19是具有本实施方式的半导体器件的半导体系统的示意立体图。如图19所示，半导体模块76的端子是棒状的支撑棒74。半导体模块76是例如大功率用的模块。另外，例如半导体模块76的信号端子成为支撑棒74。在印刷基板72中，设置了用于安装本实施方式的半导体器件的支撑棒74。
[0145]如图19所示，使支撑棒74穿过各二极管的端子的贯通孔70，从而纵向层叠2个二极管。通过该结构，与半导体模块76的信号端子并联地安装2个二极管。
[0146]支撑棒74是例如金属。另外，支撑棒74和二极管的各端子通过例如焊锡78而被连接。
[0147]另外，在图19中，例示了在半导体模块76与各二极管之间存在印刷基板72的情况。还能够设为省略了印刷基板72的结构。
[0148]在本实施方式的二极管中，各端子从封装12的上表面、下表面突出，从而在纵向方向上层叠多个二极管时，无需附加性的连接布线，而能够将各二极管的端子间进行连接。另外，如图19所示，能够实现立体的二极管的配置。因此，例如在构筑将多个二极管安装到半导体模块上而成的半导体系统时，能够实现半导体系统的尺寸的小型化。
[0149]另外，通过适当地选择在纵向方向、横向方向上配置时的二极管的个数，能够容易地将额定设定为期望的值。因此，半导体系统的设计的自由度得到提高。
[0150]而且，通过在各端子中设置贯通孔70，能够防止纵向层叠多个二极管时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0151](变形例)
[0152]图20是具有本实施方式的半导体器件的半导体系统的变形例的示意立体图。在中，各二极管并非通过锡焊而是使用翼型螺丝80固定于支撑棒74。根据本变形例，能够将二极管容易地固定到半导体模块76。
[0153](第14实施方式)
[0154]本实施方式是在印刷基板上安装了二极管或者IGBT、并具备转换器电路或者逆变器电路的半导体系统。关于二极管或者IGBT，与第11或者第12实施方式相同。因此，对于与第11或者第12实施方式重复的内容,省略部分记载。
[0155]图21是本实施方式的半导体系统的示意图。图21(a)是本实施方式的半导体系统的示意立体图。图21(b)是图21 (a)的电路图。本实施方式的半导体系统具备转换器电路。
[0156]在本实施方式的半导体系统中，在印刷基板72上，在纵向方向以及横向方向上配置了 4个二极管(半导体器件)并固定于支撑棒74。本实施方式的各二极管具备内部含有半导体芯片的封装12、阳极端子(第I电极端子)44、阴极端子(第2电极端子)46。
[0157]通过如图21(a)所示配置各二极管，实现具备图21(b)所示的转换器电路的半导体系统。
[0158]图22是本实施方式的半导体系统的示意图。图22(a)是本实施方式的半导体系统的示意立体图。图22(b)是图22(a)的电路图。本实施方式的半导体系统具备转换器电路以及逆变器电路。
[0159]本实施方式的半导体系统包括使用下部印刷基板72a、上部印刷基板72b立体地安装的4个二极管、4个IGBT以及I个电容器82。本实施方式的各二极管具备阳极端子
44、阴极端子46。本实施方式的各IGBT具备发射极端子14、集电极端子16、栅极端子18。
[0160]通过如图22(a)所示配置各二极管、IGBT、电容器82，实现具备图22(b)所示的转换器电路以及逆变器电路的半导体系统。
[0161]在本实施方式的半导体系统中，不使用附加性的连接布线而立体地配置二极管、IGBT等半导体器件。因此，能够实现半导体系统的尺寸的小型化。
[0162]另外，通过适当地选择在纵向方向、横向方向上配置时的半导体器件的个数，能够容易地将额定设定为期望的值。因此，半导体系统的设计的自由度得到提高。
[0163]而且，通过在各端子中设置贯通孔70，能够防止纵向层叠多个二极管、IGBT时的对齐偏移。因此，实现易于制造且特性稳定的半导体系统。
[0164]在实施方式中，作为半导体器件，以纵型IGBT、纵型二极管为例子进行了说明，但还能够将本发明应用于纵型IGBT或二极管以外的器件、例如具备源极端子、漏极端子、栅极端子的纵型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)、纵型晶闸管等。另外，还能够在仅在半导体器件的上部或者下部中的某一方的面中具备电极的横型器件中应用本发明。
[0165]在实施方式中，以作为半导体使用了硅的器件为例子进行了说明。但是，不限于硅，也可以应用SiC等碳化物半导体、GaN类半导体等氮化物半导体。
[0166]虽然说明了本发明的几个实施方式，但这些实施方式仅为例示，而并非意图限定发明的范围。这些新的实施方式能够通过其他各种方式来实施，能够在不脱离发明的精神的范围内进行各种省略、置换、变更。例如，也可以将一个实施方式的构成要素与其他实施方式的构成要素进行置换或者变更。这些实施方式、其变形包含于发明的范围、精神，并且包含在权利要求书记载的发明和其等同的范围内。
【主权项】
1.一种半导体器件，其特征在于，具备: 半导体芯片； 封装，包围所述半导体芯片； 第I电极端子，在所述封装的上侧，上端部与所述封装的上表面一致或者从所述上表面突出而露出，在所述封装的下侧，下端部与所述封装的下表面一致或者从所述下表面突出而露出；以及 第2电极端子，在所述封装的上侧，上端部与所述上表面一致或者从所述上表面突出而露出，在所述封装的下侧，下端部与所述下表面一致或者从所述下表面突出而露出。2.根据权利要求1所述的半导体器件，其特征在于， 在所述封装的侧方，所述第I以及所述第2电极端子与所述封装的侧面一致或者从侧面突出而露出。3.根据权利要求1或者2所述的半导体器件，其特征在于， 在所述第I电极端子的上端或者下端中的一方设置了凹部，在另一方设置了凸部， 在所述第2电极端子的上端或者下端中的一方设置了凹部，在另一方设置了凸部。4.根据权利要求1或者2所述的半导体器件，其特征在于， 所述第I以及第2电极端子具有从电极端子的上端贯通至下端的贯通孔。5.根据权利要求1或者2所述的半导体器件，其特征在于， 所述封装是树脂。
【专利摘要】本发明提供一种半导体器件，实现安装多个半导体器件的半导体系统的小型化。实施方式的半导体器件具备：半导体芯片；封装，包围半导体芯片；第1电极端子，在封装的上侧，上端部与封装的上表面一致或者从上表面突出而露出，在封装的下侧，下端部与封装的下表面一致或者从下表面突出而露出；以及第2电极端子，在封装的上侧，上端部与上表面一致或者从上表面突出而露出，在封装的下侧，下端部与下表面一致或者从下表面突出而露出。
【IPC分类】H01L23/48, H01L23/40, H01L23/31
【公开号】CN104882423
【申请号】CN201410303075
【发明人】松冈信孝
【申请人】株式会社东芝
【公开日】2015年9月2日
【申请日】2014年6月30日
【公告号】US20150243638