Mos开关电容电路的芯片集成结构的制作方法

Mos开关电容电路的芯片集成结构的制作方法
【技术领域】
[0001]本发明属于半导体器件领域，涉及一种MOS开关电容电路的芯片集成结构。
【背景技术】
[0002]开关电容滤波器、开关电容放大器、开关电容积分器等广泛应用于通信系统、采样电路等应用电路中，由于MOS器件在速度、集成度、相对精度控制和微功耗等方面的独特优势，为开关电容电路的迅猛发展提供了很好的条件。开关电容电路是由MOS开关MOS电容和MOS运算放大器构成的一种大规模集成电路。在使用NMOS或CMOS工艺制造时，制造技术关系到分布电容、开关的通导电阻、放大器的带宽、电容器公差以及电压节点的泄漏电流等。
[0003]图1示出开关电容电路的一种典型应用，MOS管Ml作为开关器件连接开关电容C，开关电容C作为采样保持原件连接MOS管M2的栅极，M2作为被控制器件，可以作为后续放大电路、积分电路或滤波电路的输入级。现有集成电路工艺在设计和制造上述Ml、M2和开关电容C时，均为利用工艺规则分别设计和制造，器件版图面积较大，在大量使用开关电容电路的集成电路芯片时，元件分离设计和制造造成不可忽视的版图面积膨大，造成芯片整体成本的上升。

【发明内容】

[0004]为克服现有开关电容器件设计制造过程中面积较大，成本较高的技术缺陷，本发明公开了一种MOS开关电容电路的芯片集成结构。
[0005]本发明所述MOS开关电容电路的芯片集成结构，包括A型外延层，还包括位于A型外延层上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一 B型器件内侧有源区，所述A型重掺杂区的底部具有向第一 B型器件的内侧有源区底部延伸的延伸部；所述第一 B型器件的内侧有源区与第二 B型器件栅极电连接；
所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。
[0006]优选的，所述A型重掺杂区的电位与第一 B型器件和/或第二 B型器件衬底电位相同。
[0007]优选的，所述A型重掺杂区包围第一 B型器件内侧有源区底面和各个侧面，但不包括内侧有源区面向第一 B型器件沟道方向的侧面。
[0008]优选的，所述A型为P型，B型为N型。
[0009]优选的，所述第一 B型器件靠近内侧有源区的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的的掺杂浓度小于第一 B型器件沟道。
[0010]进一步的，所述第一 B型器件的栅极未覆盖所述A型浅掺杂区。
[0011]优选的，所述A型重掺杂区与第二 B型器件的内侧有源区之间具有第二 A型浅掺杂区，所述第二A型浅掺杂区的的掺杂浓度小于第二 B型器件沟道。
[0012]优选的，所述第一 B型器件的内侧有源区与第二 B型器件栅极通过底层金属导线电连接。
[0013]采用本发明所述的MOS开关电容电路的芯片集成结构，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。
【附图说明】
[0014]图1为本发明所述开关电容电路的一种典型实现方式示意图；
图2示出本发明所述MOS开关电容电路的芯片集成结构的一种【具体实施方式】结构示意图；
图2中附图标记名称为:1_第一 NMOS管内侧有源区2-P型重掺杂区3-第二 NMOS管内侧有源区4-第一 NMOS管沟道5-第一 P型浅掺杂区6-第一 NMOS管栅极7-金属导线8-第二 P型浅掺杂区9-外延层，Ml-第一 NMOS管，M2-第二 NMOS管。
【具体实施方式】
[0015]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0016]本发明所述MOS开关电容电路的芯片集成结构，MOS开关电容电路的芯片集成结构，包括A型外延层，其特征在于，还包括位于A型外延层上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一 B型器件内侧有源区，所述A型重掺杂区的底部具有向第一 B型器件的内侧有源区底部延伸的延伸部；所述第一 B型器件的内侧有源区与第二B型器件栅极电连接；
所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件，例如A型为P型时，B型为N型，B型器件为NMOS器件。
[0017]如图2所示的本发明一种【具体实施方式】中，A型为P型，B型为N型为例，左边虚线框内为第一 B型器件，为第一 NMOS管Ml，右边虚线框内为第二 B型器件，为第二 NMOS管M2 ο
[0018]包括P型外延层，两个NMOS管均以P型外延层9为基础构建。
[0019]P型重掺杂区2位于两个NMOS管之间，两个NMOS管靠近P型重掺杂区的有源区为内侧有源区。
[0020]第一 NMOS管的内侧有源区I作为第一 NMOS管的源极或漏极，第一 NMOS管的内侧有源区I外侧为第一 NMOS管沟道4，P型重掺杂区2与第一 NMOS管的内侧有源区I形成结电容作为开关电容C，在图1所示电路中，开关电容C 一端接地，另一端连接Ml的源极和M2的栅极，对应在图2中利用内侦陏源区和P型重掺杂区构成的结电容，内侦陏源区为第一NMOS管的源极，P型重掺杂区接地。图2所示的半导体硅片剖面结构形成了如图1电路图虚线框内所示的Ml、M2、C器件及其连接关系。
[0021]第一 NMOS管的内侧有源区I可以通过淀积底层金属导线7直接连接第二 NMOS管的栅极，也可以以本领域公知的走线方式以其他层次的金属导线连接。
[0022]本发明中，利用内侧有源区作为第一 NMOS管源级，同时作为开关电容的一级，相对于传统的NMOS管和电容采用分离的集成元件的设计，减小了电路面积。
[0023]为增大电容容值，P型重掺杂区2底部向第一 NMOS管内侧有源区I底部 延伸，使PN结结面积增大，P型重掺杂区可以包围第一 NMOS管内侧有源区底面和各个侧面，但不包括内侧有源区面向第一 NMOS管沟道方向的侧面，实现最大的结面积。
[0024]采用P型重掺杂区和NMOS管内侧有源区形成结电容的配置更适宜得到较大的电容，由于P型空穴的迀移率为N型电子迀移率的一半，因此P型重掺杂区体积比N型大，更易达到载流子平衡。
[0025]在P型重掺杂区电位和第一 NMOS管和第二 NMOS管衬底电位相同时，例如同时接地电位时，该P型重掺杂区在作为开关电容另一级的同时还作为两个NMOS管的衬底电位接触，进一步节省了 MOS管的衬底电位接触环所需要的面积。
[0026]本发明应用于开关电容电路，在开关电容C上储存采样电荷，但由于MOS器件的亚阈值效应，即使第一 NMOS管栅极电压很低，在栅极下方仍可能形成较小的亚阈值电流，关闭后，开关电容C上存储的电荷会持续泄露。
[0027]为降低亚阈值电流，本发明提供一种优选的实施方式，所述第一 B型器件靠近内侧有源区的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的的掺杂浓度小于第一 B型器件沟道。
[0028]例如图1所示的【具体实施方式】中，在第一 NMOS管沟道靠近内侧有源区的一侧设置掺杂浓度低于第一 NMOS管沟道的第一 P型浅掺杂区5，形成高阻，可用载流子浓度低，达到降低亚阈值电流的目的。
[0029]为降低栅极电压的影响，进一步的还可以将第一 NMOS管栅极6不覆盖该浅掺杂区，从而使得浅掺杂区难以被栅极残存电荷感应反型，降低浅掺杂区电流。
[0030]P型重掺杂区2与第二 NMOS管的内侧有源区3形成二极管，虽然P型重掺杂区电位接地，但仍然可能有较小的二极管反向电流从第二 NMOS管的内侧有源区流向P型重掺杂区2，在P型重掺杂区由于金属走线原因存在一定的到地电阻时，抬高P型重掺杂区电位，实际造成以P型重掺杂区作为一级的结电容的电荷损失。为此，可以在所述P型重掺杂区与第二 NMOS管的内侧有源区之间设置第二 P型浅掺杂区8，所述第二 P型浅掺杂区的掺杂浓度小于第二 NMOS管沟道的掺杂浓度。
[0031 ] 采用上述三种方式均能有效减小本发明中作为开关电容的结电容的泄露电流，稳定开关电容上的电压值。
[0032]采用本发明所述的MOS开关电容电路的芯片集成结构，将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。
[0033]进一步的，本发明采用构造浅掺杂区的方式对结电容进行了隔离，减小了各个次级效应所带来的电荷泄露。
[0034]前文所述的为本发明的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程，并非用以限制本发明的专利保护范围，本发明的专利保护范围仍然以其权利要求书为准，凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.MOS开关电容电路的芯片集成结构，包括A型外延层，其特征在于，还包括位于A型外延层上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一 B型器件内侧有源区，所述A型重掺杂区的底部具有向第一 B型器件的内侧有源区底部延伸的延伸部；所述第一 B型器件的内侧有源区与第二 B型器件栅极电连接； 所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。2.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述A型重掺杂区的电位与第一 B型器件和/或第二 B型器件衬底电位相同。3.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述A型重掺杂区包围第一 B型器件内侧有源区底面和各个侧面，但不包括内侧有源区面向第一 B型器件沟道方向的侧面。4.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述A型为P型，B型为N型。5.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述第一B型器件靠近内侧有源区的沟道边缘具有第一 A型浅掺杂区，所述第一 A型浅掺杂区的的掺杂浓度小于第一B型器件沟道。6.如权利要求5所述的MOS开关电容电路的芯片集成结构，其特征在于，所述第一B型器件的栅极未覆盖所述A型浅掺杂区。7.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述A型重掺杂区与第二 B型器件的内侧有源区之间具有第二 A型浅掺杂区，所述第二 A型浅掺杂区的的掺杂浓度小于第二 B型器件沟道。8.如权利要求1所述的MOS开关电容电路的芯片集成结构，其特征在于，所述第一B型器件的内侧有源区与第二B型器件栅极通过底层金属导线电连接。
【专利摘要】MOS开关电容电路的芯片集成结构，包括A型外延层，还包括位于A型外延层上的第一B型器件和第二B型器件，所述第一B型器件和第二B型器件之间为A型重掺杂区，所述A型重掺杂区的掺杂浓度大于A型外延层，所述A型重掺杂区紧邻第一B型器件内侧有源区，所述A型重掺杂区的底部具有向第一B型器件的内侧有源区底部延伸的延伸部；所述第一B型器件的内侧有源区与第二B型器件栅极电连接；所述A型、B型为载流子是空穴或电子的导电类型，B型器件为MOS器件。本发明将常用的开关电容电路各个器件统一设计和制造，显著减小了开关电容电路的面积，减少了芯片制造过程的器件连线，简化设计的同时降低了开关电容电路芯片的制造成本。
【IPC分类】H01L27/02
【公开号】CN104882443
【申请号】CN201510246279
【发明人】王建全, 彭彪, 张干, 王作义, 崔永明
【申请人】四川广义微电子股份有限公司
【公开日】2015年9月2日
【申请日】2015年5月15日