一种阵列基板及其制作方法、显示装置的制造方法

一种阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-1XD)是目前常用的平板显示器，TFT-1XD显示器以其低电压、低功耗、适宜于电路集成、轻巧便携等优点而受到广泛的研宄与应用。
[0003]随着TFT-LCD显示技术的不断更新，增加制造阵列基板和/或彩膜基板的衬底基板的尺寸对提升生产效率具有至关重要的作用。但是，随着衬底基板尺寸的增加，极大地增加了对阵列基板和彩膜基板的对位精度的要求，当阵列基板和彩膜基板的对位工艺发生波动，导致阵列基板和彩膜基板的对位发生偏移时，对位偏移尺寸越大，产品的透过率降低的越多，严重影响了产品的显示品质，降低了产品的良率。
[0004]具体地，现有技术的阵列基板的平面结构示意图如图1所示，衬底基板10上设置有栅极线20、屏蔽电极层11、数据线12和像素电极13，屏蔽电极层11在衬底基板10的正投影区域与像素电极13在衬底基板10的正投影区域重叠，重叠部分形成存储电容，屏蔽电极层11与栅极线20同层设置，且在同一次构图工艺中形成，屏蔽电极层11与栅极线20的材料为金属材料。由于金属材料不透光，屏蔽电极层11在衬底基板10的正投影区域与像素电极13在衬底基板10的正投影区域的重叠区域的面积不能太大。图2为图1所示的阵列基板的剖面结构示意图，图中14表示设置在阵列基板对侧的彩膜基板上的黑矩阵。当阵列基板和彩膜基板的对位偏移较大时，黑矩阵14和屏蔽电极层11均会由于自身的挡光特性导致产品透过率降低。
[0005]综上所述，现有技术阵列基板和彩膜基板的对位工艺发生波动时，导致阵列基板和彩膜基板的对位发生偏移，进而导致产品的透过率降低。

【发明内容】

[0006]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低对位工艺波动对产品透过率的影响。
[0007]本发明实施例提供的一种阵列基板，包括衬底基板、栅极线、屏蔽电极层、栅极绝缘层、数据线、钝化层和像素电极，其中，所述屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，
[0008]所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置；
[0009]所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。
[0010]由本发明实施例提供的阵列基板，由于屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，第一屏蔽电极层为非透明电极层，第二屏蔽电极层为透明电极层，第一屏蔽电极层与第二屏蔽电极层直接接触设置，第二屏蔽电极层在衬底基板上的正投影区域与像素电极在衬底基板上的正投影区域部分重叠，与现有技术的屏蔽电极层为不透明的电极层相比，当阵列基板和彩膜基板的对位工艺发生波动时，降低了对位偏移导致的不透明的屏蔽电极层对像素区的遮挡作用，降低了对位工艺波动对产品透过率的影响。
[0011]较佳地，所述第一屏蔽电极层的材料为金属材料。
[0012]较佳地，所述第二屏蔽电极层的材料为氧化铟锡或氧化铟锌的单层膜，或为氧化铟锡和氧化铟锌的复合膜。
[0013]较佳地，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触；或，
[0014]所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第一屏蔽电极层位于所述第二屏蔽电极层上；或，
[0015]所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第二屏蔽电极层位于所述第一屏蔽电极层上。
[0016]本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
[0017]本发明实施例还提供了一种阵列基板的制作方法，所述方法包括栅极线、栅极绝缘层、数据线、钝化层和像素电极的制作，其中，所述方法还包括:采用构图工艺在衬底基板上制作第一屏蔽电极层和第二屏蔽电极层，其中:
[0018]所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置；
[0019]所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。
[0020]较佳地，所述方法具体包括:
[0021]在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层；
[0022]在完成上述步骤的衬底基板上制作栅极绝缘层；
[0023]在所述栅极绝缘层上采用构图工艺制作数据线；
[0024]在所述数据线上采用构图工艺制作钝化层；
[0025]在所述钝化层上采用构图工艺制作像素电极。
[0026]较佳地，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括:
[0027]在衬底基板上沉积一层金属层；
[0028]通过第一次构图工艺制作栅极线和第一屏蔽电极层；
[0029]在完成上述步骤的衬底基板上沉积一层透明电极层；
[0030]通过第二次构图工艺制作第二屏蔽电极层，其中，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触，或，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。
[0031]较佳地，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括:
[0032]在衬底基板上依次沉积一层透明电极层和金属层；
[0033]在完成上述步骤的衬底基板上涂覆光刻胶，使用半色调或灰色调掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成第二屏蔽电极层的区域，所述光刻胶完全保留区对应形成第一屏蔽电极层和栅极线的区域；
[0034]对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线。
[0035]较佳地，所述对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线，具体包括:
[0036]通过第一次刻蚀，去除光刻胶完全去除区的透明电极层和金属层；
[0037]去除光刻胶部分保留区的光刻胶；
[0038]通过第二次刻蚀，去除光刻胶部分保留区的金属层，形成第二屏蔽电极层；
[0039]去除光刻胶完全保留区的光刻胶，形成第一屏蔽电极层和栅极线，其中，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。
【附图说明】
[0040]图1为现有技术阵列基板的平面结构示意图；
[0041]图2为现有技术阵列基板的剖面结构示意图；
[0042]图3为本发明实施例提供的一种阵列基板的平面结构示意图；
[0043]图4为本发明实施例提供的一种阵列基板的剖面结构示意图；
[0044]图5(a)和图5(b)分别为本发明实施例提供的第一屏蔽电极层和第二屏蔽电极层叠层设置时的位置关系示意图；
[0045]图6为本发明实施例提供的一种阵列基板的制作方法流程图；
[0046]图7-图10分别为本发明实施例采用方法二制作第一屏蔽电极层和第二屏蔽电极层在制作过程中的不同阶段的结构示意图；
[0047]图11为本发明实施例采用方法一制作第一屏蔽电极层和第二屏蔽电极层后形成的阵列基板的剖面结构示意图；
[0048]图12为本发明实施例采用方法二制作第一屏蔽电极层和第二屏蔽电极层后形成的阵列基板的剖面结构示意图。
【具体实施方式】
[0049]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低对位工艺波动对产品透过率的影响。
[0050]为了使本 发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0051]下面结合附图详细介绍本发明具体实施例提供的阵列基板。
[0052]如图3所示，本发明具体实施例提供了一种阵列基板，包括衬底基板10、栅极线20、屏蔽电极层、栅极绝缘层(图中未示出)、数据线12、钝化层(图中未示出)和像素电极13，其中，屏蔽电极层包括第一屏蔽电极层311和第二屏蔽电极层312，
[0053]第一屏蔽电极层311为非透明电极层，第二屏蔽电极层312为透明电极层，第一屏蔽电极层311与栅极线20位于同一层，第二屏蔽电极层312与第一屏蔽电极层311直接接触设置；
[0054]第二屏蔽电极层312在衬底基板10上的正投影区域与像素电极13在衬底基板10上的正投影区域部分重叠。
[0055]优选地，本发明具体实施例中的第二屏蔽电极层312的材料为氧化铟锡(ITO)或氧化铟锌(IZO)的单层膜，或为氧化铟锡和氧化铟锌的复合膜，当然，本发明具体实施例中的第二屏蔽电极层312还可以选择其它透明的导电膜层，本发明具体实施例并不对第二屏蔽电极层312的具体材料做限定。
[0056]优选地，本发明具体实施例中的第一屏蔽电极层311的材料为金属材料，本发明具体实施例中的第一屏蔽电极层311可以选择金属钼(Mo)，当然，也可以选择其它导电性好的金属材料，当然，第一屏蔽电极层311还可以为多种金属组合而成的复合金属层，本发明具体实施例并不对第一屏蔽电极层311的具体材料做限定。
[0057]本发明具体实施例提供的阵列基板的剖面结构示意图如图4所示，与现有技术的阵列基板的剖面结构示意图2相比，由于本发明具体实施例中的屏蔽电极层包括不透明的第一屏蔽电极层311和透明的第二屏蔽电极层312，由于第二屏蔽电极层312透明，因此第二屏蔽电极层312在衬底基板10上的正投影区域与像素电极13在衬底基板10上的正投影区域的重叠区域的面积可以增大，该重叠区域的面积决定了阵列基板存储电容的大小，故本发明具体实施例提供的阵列基板的存储电容得到了提升。由于本发明具体实施例中的屏蔽电极层包括不透明的第一屏蔽电极层311和透明的第二屏蔽电极层312，与现有技术相比，阵列基板和彩膜基板的对位工艺发生波动时，降低了对位偏移导致的不透明的屏蔽电极层对像素区的遮挡作用，进而降低了对位工艺波动对产品透过率的影响。
[0058]另外，本发明具体实施例提供的阵列基板能够降低屏蔽电极层与像素电极的高度差产生的摩擦阴影区。具体地，在阵列基板的制作工艺中，透明电极层制作的厚度一般为
0.04微米(μπι)到0.07 μ m，金属层制作的厚度一般为0.3 μ m。由于本发明具体实施例中的第二屏蔽电极层采用透明电极层制作，与现有技术的屏蔽电极层采用金属层制作相比，本发明具体实施例中的第二屏蔽电极层与像素电极在衬底基板的正投影方向上交叠后的区域的高度差减小，进而可以降低高度差产生的摩擦阴影区。
[0059]优选地，本发明具体实施例中的第一屏蔽电极层311与第二屏蔽电极层312不重叠且通过接触面直接接触，如图4所示；或，本发明具体实施例中的第一屏蔽电极层311和第二屏蔽电极层312叠层设置，且第一屏蔽电极层311位于第二屏蔽电极层312上，如图5(a)所示；或，本发明具体实施例中的第一屏蔽电极层311和第二屏蔽电极层312叠层设置，且第二屏蔽电极层312位于第一屏蔽电极层311上，如图5(b)所示。
[0060]下面结合附图详细介绍本发明具体实施例提供的阵列基板的制作方法。
[0061]如图3所示，本发明具体实施例提供了一种阵列基板的制作方法，所述方法包括栅极线20、栅极绝缘层(图中未示出)、数据线12、钝化层(图中未示出)和像素电极13的制作，其中，该方法还包括:采用构图工艺在衬底基板10上制作第一屏蔽电极层311和第二屏蔽电极层312，其中:
[0062]第一屏蔽电极层311为非透明电极层，第二屏蔽电极层312为透明电极层，第一屏蔽电极层311与栅极线20位于同一层，第二屏蔽电极层312与第一屏蔽电极层311直接接触设置；
[0063]第二屏蔽电极层312在衬底基板10上的正投影区域与像素电极13在衬底基板10上的正投影区域部分重叠。
[0064]本发明具体实施例中的阵列基板包括若干阵列排列的薄膜晶体管，本发明具体实施例中的薄膜晶体管以底栅型薄膜晶体管为例介绍，本发明具体实施例中的薄膜晶体管还可以为顶栅型、侧栅型等类型的薄膜晶体管。
[0065]如图6所示，本发明具体实施例提供的阵列基板的制作方法包括:
[0066]S601、在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层；
[0067]S602、在完成上述步骤的衬底基板上制作栅极绝缘层；
[0068]S603、在所述栅极绝缘层上采用构图工艺制作数据线；
[0069]S604、在所述数据线上采用构图工艺制作钝化层；
[0070]S605、在所述钝化层上采用构图工艺制作像素电极。
[0071]优选地，本发明具体实施例采用如下两种方法在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层。
[0072]方法一:
[0073]参见图4和图5 (b)，首先，在衬底基板10上沉积一层金属层，本发明具体实施例中的衬底基板10可以为玻璃基板，沉积的金属层与现有技术制作栅极时沉积的金属层相同，金属层的沉积方法也与现有技术相同，这里不再赘述。
[0074]接着，通过第一次构图工艺制作栅极线(图中未示出)和第一屏蔽电极层311，本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀以及去除光刻胶的部分或全部过程，本发明具体实施例通过第一次构图工艺制作栅极线和第一屏蔽电极层311时的方法与现有技术制作栅极线和屏蔽电极层的方法类似，这里不再赘述。
[0075]接着，在完成上述步骤的衬底基板10上沉积一层透明电极层，本发明具体实施例沉积的透明电极层的材料为ITO或IZO的单层膜。或为ITO和IZO的复合膜，透明电极层的沉积方法可以采用现有技术通常采用的磁控溅射或蒸发镀膜等方法进行沉积。
[0076]接着，通过第二次构图工艺制作第二屏蔽电极层312，本发明具体实施例中的第二次构图工艺包括，在沉积得到的透明电极层上涂覆一层光刻胶，对涂覆的光刻胶进行曝光、显影，暴露出不需要形成第二屏蔽电极层位置处的透明电极层，对暴露出的透明电极层进行刻蚀，刻蚀后去除剩余的光刻胶，形成第二屏蔽电极层312。其中，第一屏蔽电极层311与第二屏蔽电极层312不重叠且通过接触面直接接触，参见图4中第一屏蔽电极层311和第二屏蔽电极层312的位置关系，或，第一屏蔽电极层311和第二屏蔽电极层312部分重叠，参见图5(b) ο
[0077]参见图3所示，本发明具体实施例形成的第一屏蔽电极层311在平行于栅极线20方向上的宽度为2μπι到6μπι，第二屏蔽电极层312在平行于栅极线20方向上的宽度为4μηι到7μηι。由于本发明具体实施例中的屏蔽电极层由第一屏蔽电极层311和第二屏蔽电极层312两部分组成，因此，第一屏蔽电极层311在平行于栅极线20方向上的宽度比现有技术屏蔽电极层在平行于栅极线20方向上的宽度小。与现有技术相比，阵列基板和彩膜基板的对位工艺发生波动时，降低了对位偏移导致的不透光的屏蔽电极层对像素区的遮挡作用，降低了对位工艺波动对产品透过率的影响。
[0078]方法二:
[0079]如图7所示，首先，在衬底基板10上依次沉积一层透明电极层71和金属层72，透明电极层71和金属层72的具体沉积方法与方法一相同，这里不再赘述。
[0080]接着，如图8所示，在完成上述步骤的衬底基板10上涂覆光刻胶80，使用半色调或灰色调掩膜板对光刻胶80曝光、显影，形成光刻胶完全去除区81、光刻胶部分保留区82以及光刻胶完全保 留区83 ;光刻胶部分保留区82对应形成第二屏蔽电极层的区域，光刻胶完全保留区83对应形成第一屏蔽电极层和栅极线的区域。
[0081]接着，如图9所示，通过第一次刻蚀，去除光刻胶完全去除区的透明电极层和金属层，优选地，本发明具体实施例中对透明电极层和金属层的刻蚀采用湿法刻蚀。接着去除光刻胶部分保留区的光刻胶，此时衬底基板10上仅保留有光刻胶完全保留区对应的光刻胶。
[0082]接着，如图10所示，通过第二次刻蚀，去除光刻胶部分保留区的金属层，形成第二屏蔽电极层312，优选地，本发明具体实施例中的第二次刻蚀采用湿法刻蚀。之后，参见图5 (a)，去除光刻胶完全保留区的光刻胶，形成第一屏蔽电极层311和栅极线(图中未示出)。
[0083]如图11所示，本发明具体实施例在制作阵列基板时，在图5(b)所示的制作完成栅极线、第一屏蔽电极层和第二屏蔽电极层的衬底基板上制作栅极绝缘层111，栅极绝缘层111的具体制作方法与现有技术相同，这里不再赘述。接着，在栅极绝缘层111上采用构图工艺制作数据线12，数据线12的具体制作方法与现有技术相同，这里不再赘述。接着，在数据线12上采用构图工艺制作钝化层112，钝化层112的具体制作方法与现有技术相同，这里不再赘述。接着，在钝化层112上采用构图工艺制作像素电极13，像素电极13的具体制作方法与现有技术相同，这里不再赘述。
[0084]如图12所示，本发明具体实施例在制作阵列基板时，在图5(a)所示的制作完成栅极线、第一屏蔽电极层和第二屏蔽电极层的衬底基板上制作栅极绝缘层111，栅极绝缘层111的具体制作方法与现有技术相同，这里不再赘述。接着，在栅极绝缘层111上采用构图工艺制作数据线12，数据线12的具体制作方法与现有技术相同，这里不再赘述。接着，在数据线12上采用构图工艺制作钝化层112，钝化层112的具体制作方法与现有技术相同，这里不再赘述。接着，在钝化层112上采用构图工艺制作像素电极13，像素电极13的具体制作方法与现有技术相同，这里不再赘述。
[0085]综上所述，本发明具体实施例提供一种阵列基板及其制作方法，阵列基板包括衬底基板、栅极线、屏蔽电极层、栅极绝缘层、数据线、钝化层和像素电极，其中，所述屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置；所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。由于本发明具体实施例中的屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，第一屏蔽电极层为非透明电极层，第二屏蔽电极层为透明电极层，第一屏蔽电极层与第二屏蔽电极层直接接触设置，第二屏蔽电极层在衬底基板上的正投影区域与像素电极在所述衬底基板上的正投影区域部分重叠，与现有技术的屏蔽电极层为不透明的电极层相比，当阵列基板和彩膜基板的对位工艺发生波动时，降低了对位偏移导致的不透光的屏蔽电极层对像素区的遮挡作用，降低了对位工艺波动对产品透过率的影响。
[0086]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种阵列基板，包括衬底基板、栅极线、屏蔽电极层、栅极绝缘层、数据线、钝化层和像素电极，其特征在于，所述屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层； 所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置； 所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。2.根据权利要求1所述的阵列基板，其特征在于，所述第一屏蔽电极层的材料为金属材料。3.根据权利要求1所述的阵列基板，其特征在于，所述第二屏蔽电极层的材料为氧化铟锡或氧化铟锌的单层膜，或为氧化铟锡和氧化铟锌的复合膜。4.根据权利要求1所述的阵列基板，其特征在于，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触；或， 所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第一屏蔽电极层位于所述第二屏蔽电极层上；或， 所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第二屏蔽电极层位于所述第一屏蔽电极层上。5.一种显示装置，其特征在于，所述装置包括权利要求1-4任一权项所述的阵列基板。6.—种如权利要求1-4任一权项所述的阵列基板的制作方法，所述方法包括栅极线、栅极绝缘层、数据线、钝化层和像素电极的制作，其特征在于，所述方法还包括:采用构图工艺在衬底基板上制作第一屏蔽电极层和第二屏蔽电极层，其中: 所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置； 所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。7.根据权利要求6所述的方法，其特征在于，所述方法具体包括: 在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层； 在完成上述步骤的衬底基板上制作栅极绝缘层； 在所述栅极绝缘层上采用构图工艺制作数据线； 在所述数据线上采用构图工艺制作钝化层； 在所述钝化层上采用构图工艺制作像素电极。8.根据权利要求7所述的方法，其特征在于，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括: 在衬底基板上沉积一层金属层； 通过第一次构图工艺制作栅极线和第一屏蔽电极层； 在完成上述步骤的衬底基板上沉积一层透明电极层； 通过第二次构图工艺制作第二屏蔽电极层，其中，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触，或，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。9.根据权利要求7所述的方法，其特征在于，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括: 在衬底基板上依次沉积一层透明电极层和金属层； 在完成上述步骤的衬底基板上涂覆光刻胶，使用半色调或灰色调掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成第二屏蔽电极层的区域，所述光刻胶完全保留区对应形成第一屏蔽电极层和栅极线的区域； 对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线。10.根据权利要求9所述的方法，其特征在于，所述对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线，具体包括: 通过第一次刻蚀，去除光刻胶完全去除区的透明电极层和金属层； 去除光刻胶部分保留区的光刻胶； 通过第二次刻蚀，去除光刻胶部分保留区的金属层，形成第二屏蔽电极层； 去除光刻胶完全保留区的光刻胶，形成第一屏蔽电极层和栅极线，其中，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。
【专利摘要】本发明公开了一种阵列基板及其制作方法、显示装置，用以降低对位工艺波动对产品透过率的影响。所述阵列基板包括衬底基板、栅极线、屏蔽电极层、栅极绝缘层、数据线、钝化层和像素电极，其中，屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层；第一屏蔽电极层为非透明电极层，第二屏蔽电极层为透明电极层，第一屏蔽电极层与所述栅极线位于同一层，第二屏蔽电极层与第一屏蔽电极层直接接触设置；第二屏蔽电极层在衬底基板上的正投影区域与像素电极在衬底基板上的正投影区域部分重叠。
【IPC分类】H01L27/12, H01L21/77
【公开号】CN104882450
【申请号】CN201510220017
【发明人】刘晓那, 王宝强
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年9月2日
【申请日】2015年4月30日