阵列基板及其制作方法、显示装置的制造方法

阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、以及包括该阵 列基板的显示装置。
【背景技术】
[0002] 随着显示屏的分辨率越来越高，单个像素的尺寸逐渐减小，像素之间的间距也逐 渐变窄。对于顶层电极充当像素电极的产品，如图1所示，由于像素电极1在边缘处的电场 最强，液晶偏转最明显，因此为了提高透过率，通常将像素电极1设计成具有两条分电极的 分立图形结构，如图2所示。
[0003] 与单条像素电极的设计方案相比，分立像素电极的透过率明显提高。并且，在具有 分立图形结构的像素电极中，两条分电极之间的间隙越小，产品的整体透过率越高。
[0004] 然而，分立像素电极在设计上不同于公共电极，两条分电极的间隙处不允许有电 极材料残留。因此当显示屏的分辨率继续提高时，具有分立结构的像素电极在尺寸设计上 会受到曝光机分辨率的限制，过于精细的间隙将无法实现，而只能采用单条像素电极的结 构，这会使透过率大大降低，不利于产品特性的提升。

【发明内容】

[0005] 本发明的目的在于提供一种阵列基板及其制作方法、显示装置，以解决具有分立 结构的像素电极在尺寸设计和制作过程中受到曝光机分辨率限制的技术问题。
[0006] 为解决上述技术问题，作为本发明的第一个方面，提供一种阵列基板，所述阵列基 板包括像素电极和薄膜晶体管，所述像素电极包括第一分电极、与该第一分电极一体形成 的第一连接部、第二分电极和与该第二分电极一体形成的第二连接部，所述第一分电极和 所述第二分电极绝缘分层设置，所述第一连接部和所述第二连接部均与所述薄膜晶体管的 漏极电连接。
[0007] 优选地，所述第一分电极和所述第二分电极之间设置有第一钝化层，所述第一分 电极和所述第二分电极通过所述第一钝化层绝缘设置。
[0008] 优选地，所述第一钝化层的厚度在300A-500A之间。
[0009]优选地，制作所述第一钝化层的材料包括硅的氧化物和硅的氮化物中的任意一种 或几种。
[0010] 优选地，所述第一分电极包括第一条形部和与所述第一条形部连接的第一弯折 部，所述第一弯折部与所述第一连接部分别位于所述第一条形部的两端，所述第二分电极 包括第二条形部和与所述第二条形部连接的第二弯折部，所述第二弯折部与所述第二连接 部分别位于所述第二条形部的两端，所述第一弯折部在所述阵列基板上的正投影和所述第 二弯折部在所述阵列基板上的正投影至少部分重叠。
[0011] 优选地，所述第一分电极和所述第二分电极中位于下层的一者的宽度大于或者等 于位于上层的一者的宽度。
[0012] 优选地，所述阵列基板还包括衬底和依次设置在所述衬底上的栅极、栅绝缘层、有 源层、源极和漏极、平坦化层、公共电极、以及第二钝化层，所述像素电极形成在所述第二钝 化层上。
[0013] 优选地，所述第二钝化层上设置有第二过孔，所述第一连接部穿过所述第二过孔 与所述漏极电连接，所述第一分电极和所述第二分电极之间设置有第一钝化层，所述第一 钝化层上设置有第一过孔，所述第二连接部穿过所述第一过孔与所述漏极电连接，所述第 一过孔和所述第二过孔同轴设置。
[0014] 作为本发明的第二个方面，还提供一种显示装置，所述显示装置包括本发明所提 供的上述阵列基板。
[0015] 作为本发明的第三个方面，还提供一种阵列基板的制作方法，包括以下步骤：
[0016] 形成第一分电极和与该第一分电极连接为一体的第一连接部；
[0017] 形成与所述第一分电极绝缘分层设置的第二分电极、以及与该第二分电极连接为 一体的第二连接部；
[0018] 其中，所述第一连接部和所述第二连接部均与所述薄膜晶体管的漏极电连接。
[0019] 优选地，形成与所述第一分电极绝缘分层设置的第二分电极、以及与该第二分电 极连接为一体的第二连接部的步骤包括：
[0020] 在所述第一分电极和与该第一分电极连接为一体的第一连接部上形成第一钝化 层；
[0021] 在所述第一钝化层上形成所述第二分电极和所述第二连接部。
[0022] 优选地，所述制作方法还包括在形成所述第一分电极之前进行的：
[0023] 提供衬底；
[0024] 在所述衬底上依次形成栅极、栅绝缘层、有源层、源极和漏极、平坦化层、公共电 极、以及第二钝化层；
[0025] 在所述第二钝化层上形成第二过孔，所述第二过孔贯穿所述第二钝化层到达所述 漏极；
[0026] 其中，所述第一分电极和所述第一连接部形成在所述第二钝化层上，所述第一连 接部穿过所述第二过孔与所述漏极电连接。
[0027] 优选地，所述制作方法还包括在形成所述第二分电极之前进行的：
[0028] 在所述第一钝化层上形成第一过孔，所述第一过孔贯穿所述第一钝化层到达所述 漏极；
[0029] 其中，所述第一过孔和所述第二过孔同轴设置，所述第二连接部穿过所述第一过 孔与所述漏极电连接。
[0030] 优选地，所述第一分电极包括第一条形部和与所述第一条形部连接的第一弯折 部，所述第一弯折部与所述第一连接部分别位于所述第一条形部的两端，所述第二分电极 包括第二条形部和与所述第二条形部连接的第二弯折部，所述第二弯折部与所述第二连接 部分别位于所述第二条形部的两端，所述第一弯折部在所述阵列基板上的正投影和所述第 二弯折部在所述阵列基板上的正投影至少部分重叠。
[0031] 本发明能够实现低于曝光机分辨率的窄间隙分立像素电极的制作，解决了现有曝 光机对于单层分立像素电极无法解析的问题。由于在具有分立图形结构的像素电极中，两 条分电极之间的间隙越小，产品的整体透过率越高，因此本发明能够有效提高产品的整体 透过率。
【附图说明】
[0032] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。
[0033] 图1是现有阵列基板的示意图；
[0034] 图2是像素电极的俯视图；
[0035] 图3是本发明实施例所提供的阵列基板的示意图；
[0036] 图4是本发明实施例中像素电极形成过程中的俯视图。
[0037] 在附图中，1、2_像素电极；201-第一分电极；202-第二分电极；201a-第一条形 部；201b-第一弯折部；202a-第二条形部；202b-第二弯折部；203-第一连接部；204-第二 连接部；3-第一钝化层；4-衬底；5-栅极；6-栅绝缘层；7-有源层；8-源极；9-漏极；10-平 坦化层；11-公共电极；12-第二钝化层；13-同轴过孔。
【具体实施方式】
[0038] 以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0039] 本发明首先提供了一种阵列基板，所述阵列基板包括像素电极和薄膜晶体管，如 图3所不，所述像素电极包括第一分电极201、与该第一分电极201 -体形成的第一连接部 203、第二分电极202和与该第二分电极202 -体形成的第二连接部204,第一分电极201和 第二分电极202绝缘分层设置，第一连接部203和第二连接部204均与所述薄膜晶体管的 漏极9电连接。
[0040] 如上所述，像素电极在边缘处的电场最强，液晶偏转最明显，因此为了提尚显不广 品的透过率，通常将像素电极设计成分立图形结构。然而，随 着显示产品分辨率的提高，像 素之间的间距也逐渐变窄，现有技术中受到曝光机分辨率的限制，具有分立结构的像素电 极的两部分之间很难将间隙制作得比较小，从而使得显示产品的透过率受到制约。
[0041] 本发明将像素电极分成两部分进行制作，如图4所示，第一分电极201和第二分电 极202拼接形成像素电极2,因此能够实现低于曝光机分辨率的窄间隙分立像素电极的制 作，即能够使第一分电极201和第二分电极202之间具有较小的间隙，从而解决了现有曝光 机对于单层分立像素电极无法解析的问题。
[0042] 由于在具有分立图形结构的像素电极中，两条分电极之间的间隙越小，产品的整 体透过率越高，因此本发明能够有效提高产品的整体透过率。
[0043] 作为本发明的一种实施方式，第一分电极201和第二分电极202之间设置有第一 钝化层3,第一分电极201和第二分电极202通过第一钝化层3绝缘设置。
[0044] 本发明对于用于隔绝第一分电极201和第二分电极202的第一钝化层3在材料和 厚度方面可以进行最大程度的优化选择，以使得本发明中的像素电极2与现有技术中的单 层像素电极在驱动液晶偏转方面功效一致。
[0045] 例如，当第一钝化层3的厚度较薄时，第一分电极201和第二分电极202在纵向高 度上几乎没有区别，结合当前的工艺能力，第一钝化层3的厚度优选在300人-500人之间。
[0046] 此外，在后续工艺中，还可以通过调整取向层对应于第一分电极201区域和第二 分电极202区域的厚度来降低第一分电极201区域和第二分电极202区域在纵向高度上的 差别，以维持阵列基板表面的平整性。
[0047] 本发明对于制作第一钝化层3的材料不做限定，只要能够满足上述厚度要求，同 时其介电常数满足绝缘的要求即可。例如，制作第一钝化层3的材料可以是硅的氧化物和 硅的氮化物中的任意一种或几种。
[0048] 具体的，如图4所示，第一分电极201包括第一条形部201a和与第一条形部201a 连接的第一弯折部201b，第一弯折部201b与第一连接部203分别位于第一条形部201a的 两端，第二分电极202包括第二条形部202a和与第二条形部202a连接的第二弯折部202b， 第二弯折部202b与第二连接部204分别位于第二条形部202a的两端，第一弯折部201b在 所述阵列基板上的正投影和第二弯折部202b在所述阵列基板上的正投影至少部分重叠。
[0049] 将第一弯折部201b和第二弯折部202b在所述阵列基板上的正投影设置为至少部 分重叠是为了保证两个分电极组成完整的像素电极2,与公共电极之间形成完整的电场，以 维持液晶的正常偏转。因此，在第一弯折部201b和第二弯折部202b交接的部位，应当设计 预留出交叠的尺寸，以保证显示效果。
[0050] 优选地，第一分电极201和第二分电极202中位于下层的一者的宽度大于或者等 于位于上层的一者的宽度。假设第一分电极201位于下层，那么以图4为例，第一条形部 201a的宽度大于或者等于第二条形部202a的宽度。将下层分电极的线宽适当增大，能够 减小两个分电极与公共电极之间电场的差别，从而有效减小两个分电极驱动液晶偏转的差 另IJ，这也是保证本发明中的像素电极2与现有技术中的单层分立像素电极具有相同的光效 和显示效果的手段。
[0051] 进一步地，参考图3,所述阵列基板还包括衬底4和依次设置在衬底4上的栅极5、 栅绝缘层6、有源层7、源极8和漏极9、平坦化层10、公共电极11、以及第二钝化层12。本 发明所提供的像素电极形成在第二钝化层12上。
[0052] 在图3所示的实施例中，像素电极制作在阵列基板的顶层，可以理解的是，本发明 所提供的这种像素电极结构也可以应用于其它形式的阵列基板中，此处不再赘述。
[0053] 如上所述，第二钝化层12上设置有第二过孔，第一连接部203穿过所述第二过孔 与漏极9电连接，第一分电极201和第二分电极202之间设置有第一钝化层3,第一钝化层 3上设置有第一过孔，第二连接部204穿过所述第一过孔与漏极9电连接，所述第一过孔和 所述第二过孔同轴设置。
[0054] 参考图4所示的俯视图，第一连接部203和第二连接部204均穿过同轴过孔13与 薄膜晶体管的漏极9电连接。
[0055] 显然，第一连接部203和第二连接部204也可以分别通过不同的过孔与薄膜晶体 管的漏极9电连接，然而采用上述套孔的方式便于布局设计，且能够节约成本。
[0056] 本发明还提供了一种显示装置，所述显示装置包括本发明所提供的上述阵列基 板。所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪 等任何具有显示功能的产品或部件。在本发明所提供的显示装置中，由于分立像素电极的 两条分电极之间的间隙可以制作得比较小，因此能够增强液晶偏转效果，使得所述显示装 置具有较高的透过率。
[0057] 本发明还提供了一种阵列基板的制作方法，所述制作方法包括形成薄膜晶体管和 形成像素电极的步骤，其中，所述形成像素电极的步骤包括：
[0058] 形成第一分电极和与该第一分电极连接为一体的第一连接部；
[0059] 形成与所述第一分电极绝缘分层设置的第二分电极、以及与该第二分电极连接为 一体的第二连接部；
[0060] 其中，所述第一连接部和所述第二连接部均与所述薄膜晶体管的漏极电连接。
[0061] 本发明将像素电极分成两部分进行制作，能够实现低于曝光机分辨率的窄间隙分 立像素电极的制作，从而解决了现有曝光机对于单层分立像素电极无法解析的问题。由于 在具有分立图形结构的像素电极中，两条分电极之间的间隙越小，产品的整体透过率越高， 因此本发明能够有效提高产品的整体透过率。
[0062] 优选地，形成与所述第一分电极绝缘分层设置的第二分电极、以及与该第二分电 极连接为一体的第二连接部的步骤包括：
[0063] 在所述第一分电极和与该第一分电极连接为一体的第一连接部上形成第一钝化 层；
[0064] 在所述第一钝化层上形成所述第二分电极和所述第二连接部。
[0065] 在本发明中，可以将所述第一钝化层的厚度控制在较薄的状态，有利于保证两个 分电极相对于公共电极的电场相一致，从而使得本发明中的像素电极与现有技术中的单层 像素电极在驱动液晶偏转方面功效一致。
[0066] 优选地，所述第一钝化层的厚度优选在300A-500A之间。本发明对于制作所述 第一钝化层的材料不做限定，只要能够满足上述厚度要求，同时其介电常数满足绝缘的要 求即可。例如，制作所述第一钝化层的材料可以是硅的氧化物和硅的氮化物中的任意一种 或几种。
[0067] 进一步地，所述制作方法还包括在形成所述第一分电极之前进行的：
[0068] 提供衬底；
[0069] 在所述衬底上依次形成栅极、栅绝缘层、有源层、源极和漏极、平坦化层、公共电 极、以及第二钝化层；
[0070] 在所述第二钝化层上形成第二过孔，所述第二过孔贯穿所述第二钝化层到达所述 漏极；
[0071] 其中，所述第一分电极和所述第一连接部形成在所述第二钝化层上，所述第一连 接部穿过所述第二过孔与所述漏极电连接。
[0072] 进一步地，所述制作方法还包括在形成所述第二分电极之前进行的：
[0073] 在所述第一钝化层上形成第一过孔，所述第一过孔贯穿所述第一钝化层到达所述 漏极；
[0074] 其中，所述第一过孔和所述第二过孔同轴设置，所述第二连接部穿过所述第一过 孔与所述漏极电连接。
[0075] 需要说明 的是，所述第一连接部和所述第二连接部也可以分别通过不同的过孔与 薄膜晶体管的漏极电连接，然而采用上述套孔的方式便于布局设计，且能够节约成本。
[0076] 优选地，所述第一分电极包括第一条形部和与所述第一条形部连接的第一弯折 部，所述第一弯折部与所述第一连接部分别位于所述第一条形部的两端，所述第二分电极 包括第二条形部和与所述第二条形部连接的第二弯折部，所述第二弯折部与所述第二连接 部分别位于所述第二条形部的两端，所述第一弯折部在所述阵列基板上的正投影和所述第 二弯折部在所述阵列基板上的正投影至少部分重叠。
[0077] 下面结合图3和图4对本发明所提供的制作方法进行详细的阐述。
[0078] 首先，提供衬底4,然在衬底4上依次制作形成栅极5、栅绝缘层6、有源层7、源极 8和漏极9、平坦化层10、公共电极11、以及第二钝化层12,第二钝化层12上形成有第二过 孔。
[0079] 然后，采用第一掩膜版在第二钝化层12上形成像素电极2中的第一分电极201和 第一连接部203,其中，第一连接部203通过贯穿第二钝化层12的所述第二过孔与漏极9电 连接。
[0080] 之后，在第一分电极201上沉积一层较薄的第一钝化层3,并在第一钝化层3上刻 蚀形成与所述第二过孔位置相同的第一过孔。
[0081] 之后，采用第二掩膜版在第一钝化层3上形成像素电极2中的第二分电极202和 第二连接部204,其中，第二连接部204通过所述第一过孔与漏极9电连接。
[0082] 并且，如图4所示，第一分电极201包括第一条形部201a和与第一条形部201a连 接的第一弯折部201b，第二分电极202包括第二条形部202a和与第二条形部202a连接的 第二弯折部202b。为了保证两个分电极组成完整的像素电极2,与公共电极11之间形成完 整的电场，以维持液晶的正常偏转，第一弯折部201b和第二弯折部202b至少部分重叠。
[0083] 通过以上制程，可以制作出间隙尺寸小于现有曝光机分辨率的分立像素电极，从 而有效提尚显不广品的整体透过率。
[0084] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1. 一种阵列基板，所述阵列基板包括像素电极和薄膜晶体管，其特征在于，所述像素电 极包括第一分电极、与该第一分电极一体形成的第一连接部、第二分电极和与该第二分电 极一体形成的第二连接部，所述第一分电极和所述第二分电极绝缘分层设置，所述第一连 接部和所述第二连接部均与所述薄膜晶体管的漏极电连接。2. 根据权利要求1所述的阵列基板，其特征在于，所述第一分电极和所述第二分电极 之间设置有第一钝化层，所述第一分电极和所述第二分电极通过所述第一钝化层绝缘设 置。3. 根据权利要求2所述的阵列基板，其特征在于，所述第一钝化层的厚度在 300A-500A 之间。4. 根据权利要求2所述的阵列基板，其特征在于，制作所述第一钝化层的材料包括硅 的氧化物和硅的氮化物中的任意一种或几种。5. 根据权利要求1至4中任意一项所述的阵列基板，其特征在于，所述第一分电极包括 第一条形部和与所述第一条形部连接的第一弯折部，所述第一弯折部与所述第一连接部分 别位于所述第一条形部的两端，所述第二分电极包括第二条形部和与所述第二条形部连接 的第二弯折部，所述第二弯折部与所述第二连接部分别位于所述第二条形部的两端，所述 第一弯折部在所述阵列基板上的正投影和所述第二弯折部在所述阵列基板上的正投影至 少部分重叠。6. 根据权利要求5所述的阵列基板，其特征在于，所述第一分电极和所述第二分电极 中位于下层的一者的宽度大于或者等于位于上层的一者的宽度。7. 根据权利要求1至4中任意一项所述的阵列基板，其特征在于，所述阵列基板还包 括衬底和依次设置在所述衬底上的栅极、栅绝缘层、有源层、源极和漏极、平坦化层、公共电 极、以及第二钝化层，所述像素电极形成在所述第二钝化层上。8. 根据权利要求7所述的阵列基板，其特征在于，所述第二钝化层上设置有第二过孔， 所述第一连接部穿过所述第二过孔与所述漏极电连接，所述第一分电极和所述第二分电极 之间设置有第一钝化层，所述第一钝化层上设置有第一过孔，所述第二连接部穿过所述第 一过孔与所述漏极电连接，所述第一过孔和所述第二过孔同轴设置。9. 一种显示装置，其特征在于，包括权利要求1至8中任意一项所述的阵列基板。10. -种阵列基板的制作方法，包括形成薄膜晶体管和形成像素电极的步骤，其特征在 于，所述形成像素电极的步骤包括： 形成第一分电极和与该第一分电极连接为一体的第一连接部； 形成与所述第一分电极绝缘分层设置的第二分电极、以及与该第二分电极连接为一体 的第二连接部； 其中，所述第一连接部和所述第二连接部均与所述薄膜晶体管的漏极电连接。11. 根据权利要求10所述的制作方法，其特征在于，形成与所述第一分电极绝缘分层 设置的第二分电极、以及与该第二分电极连接为一体的第二连接部的步骤包括： 在所述第一分电极和与该第一分电极连接为一体的第一连接部上形成第一钝化层； 在所述第一钝化层上形成所述第二分电极和所述第二连接部。12. 根据权利要求11所述的制作方法，其特征在于，所述制作方法还包括在形成所述 第一分电极之前进行的： 提供衬底； 在所述衬底上依次形成栅极、栅绝缘层、有源层、源极和漏极、平坦化层、公共电极、以 及第二钝化层； 在所述第二钝化层上形成第二过孔，所述第二过孔贯穿所述第二钝化层到达所述漏 极； 其中，所述第一分电极和所述第一连接部形成在所述第二钝化层上，所述第一连接部 穿过所述第二过孔与所述漏极电连接。13. 根据权利要求12所述的制作方法，其特征在于，所述制作方法还包括在形成所述 第二分电极之前进行的： 在所述第一钝化层上形成第一过孔，所述第一过孔贯穿所述第一钝化层到达所述漏 极； 其中，所述第一过孔和所述第二过孔同轴设置，所述第二连接部穿过所述第一过孔与 所述漏极电连接。14. 根据权利要求10至13中任意一项所述的制作方法，其特征在于，所述第一分电极 包括第一条形部和与所述第一条形部连接的第一弯折部，所述第一弯折部与所述第一连接 部分别位于所述第一条形部的两端，所述第二分电极包括第二条形部和与所述第二条形部 连接的第二弯折部，所述第二弯折部与所述第二连接部分别位于所述第二条形部的两端， 所述第一弯折部在所述阵列基板上的正投影和所述第二弯折部在所述阵列基板上的正投 影至少部分重叠。
【专利摘要】本发明公开了一种阵列基板及其制作方法、显示装置，所述阵列基板包括像素电极和薄膜晶体管，所述像素电极包括第一分电极、与该第一分电极一体形成的第一连接部、第二分电极和与该第二分电极一体形成的第二连接部，所述第一分电极和所述第二分电极绝缘分层设置，所述第一连接部和所述第二连接部均与所述薄膜晶体管的漏极电连接。本发明能够实现低于曝光机分辨率的窄间隙分立像素电极的制作，解决了现有曝光机对于单层分立像素电极无法解析的问题。由于在具有分立图形结构的像素电极中，两条分电极之间的间隙越小，产品的整体透过率越高，因此本发明能够有效提高产品的整体透过率。
【IPC分类】H01L27/12, H01L21/77, G02F1/1343
【公开号】CN104882453
【申请号】CN201510320010
【发明人】史大为
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司
【公开日】2015年9月2日
【申请日】2015年6月11日