半导体器件及其制造方法和控制方法

半导体器件及其制造方法和控制方法
【专利说明】半导体器件及其制造方法和控制方法
[0001]相关申请的交叉引用
[0002]2014年2月27日提交的日本专利申请N0.2014-036886包括说明书、附图和摘要通过引用整体并入本文。
技术领域
[0003]本发明涉及半导体器件、制造半导体器件的方法以及控制半导体器件的方法，具体地涉及包括诸如光电二极管之类的光电转换元件的半导体器件、制造半导体器件的方法以及控制半导体器件的方法。
【背景技术】
[0004]用于车载数字相机、特别是数字单透镜反射相机的图像传感器通常通过形成布线、向布线施加玻璃涂层并继而在玻璃涂层上形成分色彩色滤光片和光收集片上透镜而制造。来自拍摄对象的反射光依赖于拍摄对象的颜色而穿过相应颜色的彩色滤光片，并且该光在光电转换元件中穿行。光然后通过光电转换被转换为电荷。通过分析这些电荷的量，拍摄对象的颜色被检测到。
[0005]彩色滤光片由富含金属的有机材料制成，所以彩色滤光片不能在娃工艺线上制造。晶片在硅工艺后被转移到外包公司，并且在那里制造彩色滤光片。这增加产品的节拍时间并且提高成本。
[0006]除了上述问题之外，充当彩色滤光片的原始材料的有机材料在高温环境下质量上发生变化。使用彩色滤光片的图像传感器因此不适合用于例如车载数字相机。这是因为例如车引擎室的温度在车运行时甚至增加到125°C。进一步地，当入射光穿过彩色滤光片时，其强度被衰减约30%或更多且50%或更少。
[0007]例如，以下专利文献公开了针对光的每个颜色、也就是针对光的每个波长来分析光量的方法，以便克服上述问题。
[0008][专利文献]
[0009][专利文献I]日本专利公开N0.2004-221506
[0010][专利文献2]国际公开N0.2011/067879
[0011][专利文献3]日本专利公开N0.2008-283057
[0012][专利文献4]日本专利公开N0.2008-283058
[0013][专利文献5]日本专利公开N0.2009-5061
[0014][专利文献6]日本专利公开N0.Hei4 (1992)-72664

【发明内容】

[0015]在专利文献I和专利文献2中，多个光电转换元件(pn结)被接连地堆叠在一个像素区域中，并且光电转换元件均具有被设计以具有对于它们执行多色分离最优的厚度或深度的配置。增加在一个像素区域中形成的pn结的数目可以增加在无光地方中非期望地流动的漏电流并且使输出图像的质量退化。
[0016]在专利文献3、4和5中，对从短波长光至长波长光敏感的光电转换元件被形成，并且它改变将向在像素中提供的载流子提取区域施加的偏置电压。这改变电子的提取深度并且区分谱特性，从而使得有可能实现依赖于颜色而不同的谱特性。然而，即使当对应于每个颜色的谱特性可以仅通过单个光电转换元件实现时，因此输出的像素的图像质量也可以变得次于针对相应的颜色使用多个光电转换元件的典型图像传感器的图像质量。
[0017]在专利文献6中，通过每个颜色的光的光电转换可获得的电荷的检测灵敏度通过改变用于每个颜色的像素的深度而被增强。然而，在该文献中，需要最大深度的配置红色检测像素的P阱通过离子注入形成。在这种情况下，可以形成的P阱具有深度限制，使得通过在比深度限制更深的区域中发生的光电转换所形成的电荷不能被检测到并且电荷的灵敏度相应地降低。因此输出的像素的图像质量的退化也可以在该专利文献中公开的方法中发生。
[0018]其它目的和新颖特征从本文的描述和附图中将显而易见。
[0019]根据一个实施例的半导体器件具有P型半导体衬底以及第一像素区域、第二像素区域和第三像素区域。第一像素区域、第二像素区域和第三像素区域均具有在P型半导体衬底中形成的P型阱区域和与P型阱区域构成pn结的η型区域。第一像素区域的P型阱区域的从主表面至距主表面最远的最下部分的深度比第二像素区域和第三像素区域的P型阱区域的从主表面至距主表面最远的最下部分的深度更小。在与第一像素区域和第二像素区域的P型阱区域的主表面相对的侧上，与P型阱区域邻接的掩埋P型阱区域进一步被放置。
[0020]根据一个实施例的制造半导体器件的方法包括:在将成为第一像素区域和第二像素区域的相应区域中的P型半导体衬底中形成掩埋P型阱区域，在将成为第一像素区域、第二像素区域和第三像素区域的相应区域中的主表面中形成P型阱区域，以及在P型阱中的主表面中形成与P型阱区域构成pn结的η型区域。在第一像素区域中的掩埋P型阱区域比第二像素区域中的掩埋P型阱区域更浅。与掩埋P型阱区域邻接的P型阱区域被形成在其主表面侧上。在第一像素区域中的P型阱区域的从主表面到距主表面最远的最下部分的深度比第二像素区域和第三像素区域中的P型阱区域的从主表面到距主表面最远的最下部分的深度更小。
[0021]根据一个实施例的控制半导体器件的方法包括:检测基于通过在第一像素区域中的光电转换获得的在光电二极管中收集的电荷的第一数目获得的信号值，作为短波长光接收量；检测通过从基于通过在第二像素区域中的光电转换获得的在光电二极管中收集的电荷的第二数目获得的信号值减去基于在光电二极管中收集的电荷的第一数目获得的信号值所得到的差值，作为中波长光接收量；以及检测通过从基于通过在第三像素区域中的光电转换获得的在光电二极管中收集的电荷的第三数目获得的信号值减去基于在光电二极管中收集的电荷的第二数目获得的信号值所得到的值，作为长波长光接收量。
[0022]在一个实施例的半导体器件及其制造方法中，第一至第三像素区域使得能够在没有彩色滤光片的情况下检测每个颜色的光。另外，第三像素区域使得能够检测通过在距主表面远的深区域中长波长光的光电转换获得的电荷。作为结果，半导体器件能够提供具有改善的图像质量的图像。
[0023]通过一个实施例的半导体器件的控制方法，半导体器件能够提供具有改善的图像质量的图像，因为使用在第一至第三像素区域中检测的电荷的收集的数目使得能够高度准确地分析每个颜色的光接收量。
【附图说明】
[0024]图1是示出根据第一实施例的晶片形式的半导体器件的示意平面视图；
[0025]图2是在图1中的用虚线圆圈住的区域II的示意放大平面视图；
[0026]图3是在图2中的用虚线圆圈住的区域III的示意放大平面视图；
[0027]图4是示出在图2中用虚线圈住的区域A中的第一实施例的半导体器件的配置的示意截面视图；
[0028]图5是示出第一实施例的半导体器件的制造方法的第一步骤的示意截面视图；
[0029]图6是示出第一实施例的半导体器件的制造方法的第二步骤的示意截面视图；
[0030]图7是示出第一实施例的半导体器件的制造方法的第三步骤的示意截面视图；
[0031]图8是示出第一实施例的半导体器件的制造方法的第四步骤的示意截面视图；
[0032]图9是示出第一实施例的半导体器件的制造方法的第五步骤的示意截面视图；
[0033]图10是示出第一实施例的半导体器件的制造方法的第六步骤的示意截面视图；
[0034]图11是示出第一实施例的半导体器件的制造方法的第七步骤的示意截面视图；
[0035]图12是示出第一实施例的半导体器件的制造方法的第八步骤的示意截面视图；
[0036]图13是示出第一实施例的半导体器件的制造方法的第九步骤的示意截面视图；
[0037]图14是示出第一实施例的半导体器件的制造方法的第十步骤的示意截面视图；
[0038]图15是示出第一实施例的半导体器件的制造方法的第十一步骤的示意截面视图；
[0039]图16是示出第一实施例的半导体器件的制造方法的第十二步骤的示意截面视图；
[0040]图17是示出第一实施例的半导体器件的制造方法的第十三步骤的示意截面视图；
[0041]图18是示出第一实施例的半导体器件的制造方法的第十四步骤的示意截面视图；
[0042]图19是示出第一实施例的半导体器件的制造方法的第十五步骤的示意截面视图；
[0043]图20是示出第一实施例的半导体器件的制造方法的第十六步骤的示意截面视图；
[0044]图21是示出第一实施例的半导体器件的制造方法的第十七步骤的示意截面视图；
[0045]图22是示出第一实施例的半导体器件的制造方法的第十八步骤的示意截面视图；
[0046]图23是示出第一实施例的半导体器件的制造方法的第十九步骤的示意截面视图；
[0047]图24是示出第一实施例的半导体器件的制造方法的第二十步骤的示意截面视图；
[0048]图25是示出第一实施例的半导体器件的制造方法的第二十一步骤的示意截面视图；
[0049]图26是示出作为在每个像素中的每个波长的光的光电转换的结果收集的电荷数目的曲线图；
[0050]图27是示出基于在图26中的在每个像素中的光电二极管中的收集的电荷数目的数据获得的每个颜色的光的输出的曲线图；
[0051]图28是示出在图2中用虚线圈出的区域A中的第二实施例的半导体器件的配置的示意截面图；
[0052]图29是示出第二实施例的半导体器件的制造方法的第一步骤的示意截面图；
[0053]图30是示出第二实施例的半导体器件的制造方法的第二步骤的示意截面图；
[0054]图31是示出第二实施例的半导体器件的制造方法的第三步骤的示意截面图；
[0055]图32是示出在图2中用虚线圈出的区域A中的第三实施例的半导体器件的配置的示意截面视图；
[0056]图33是示出第三实施例的半导体器件的制造方法的第一步骤的示意截面视图；
[0057]图34是示出第三实施例的半导体器件的制造方法的第二步骤的示意截面视图；
[0058]图35是示出第四实施例的第一示例的半导体器件的配置的示意截面视图；以及
[0059]图36是示出第四实施例的第二示例的半导体器件的配置的示意截面视图。
【具体实施方式】
[0060]下面将基于一些附图描述一个实施例。
[0061](第一实施例)
[0062]首先，参考图1和图2描述本实施例的以晶片形式的半导体器件。
[0063]如图1所示，半导体晶片SCW具有用于图像传感器的多个芯片区域MC。芯片区域IMC均具有矩形平面形状，并且它们被以矩阵形式放置。
[0064]如图2所示，芯片区域MC作为光电转换元件均具有例如像素部分PDR和外围电路部分PCR，其中像素部分PDR是光电二极管的形成区域，而外围电路部分PCR是用于控制光电二极管的外围电路的形成区域。外围电路部分PCR位于例如像素部分I3DR的两侧上。芯片区域MC在其间具有划片线区域DLR。该划片线区域DLR其中具有对准标记。通过沿着该划片线区域DLR划片，半导体晶片SCW被分为多个半导体芯片。
[0065]接下来，参考图3和图4描述像素部分PDR和外围电路部分PCR中的光电二极管的配置。
[0066]如图3所示，在图2所示的芯片区域MC中的每个芯片区域MC中形成的像素部分PDR具有多个像素区域，例如在平面视图中该多个像素区域相互排列。更特别地，这些像素区域是作为第一像素区域的L像素区域(在图3中由“L”表示)、作为第二像素区域的M像素区域(在图3中由“M”表示)以及作为第三像素区域的N像素区域(在图3中由“N”表示)。虽然在图3中未示出，但彼此邻近的像素区域(L像素区域、M像素区域、N像素区域)在其间通常具有预定距离。
[0067]单个单元像素由在图3中配置任意两行X两列的总计四个像素区域构成。该单个单元像素具有一个L像素区域、两个M像素区域和一个N像素区域。两个M像素区域在矩阵形式的布置中被布置在对角方向上。L像素区域和N像素区域在矩阵形式中在行方向和列方向二者上邻近M像素区域。换句话说，L像素区域和N像素区域在行 方向和列方向二者上被夹在M像素区域之间。
[0068]如图4所示，图2中的芯片区域MC和半导体晶片SCW由p型半导体衬底SUB的p_区域SB构成，半导体衬底SUB由例如硅制成。半导体衬底SUB具有主表面SI和S2。半导体衬底SUB的主表面SI被指定为在其中每个像素区域中的光电二极管被形成的侧上的主表面，并且主表面S2被指定为在与主表面SI相对侧上的主表面。
[0069]在芯片区域MC中的像素部分PDR中(参考图2)的半导体衬底SUB其中具有如图3所示的L像素区域、M像素区域和N像素区域。像素部分I3DR的L像素区域、M像素区域和N像素区域均具有光电二极管。这意味着L像素区域是其中作为L像素的光电二极管将被形成的区域，并且同样地，M像素区域是其中作为M像素的光电二极管将被形成的区域，并且N像素区域是其中作为N像素的光电二极管将被形成的区域。
[0070]例如，L像素区域和M像素区域的光电二极管具有通过依次堆叠掩埋P型阱区域DPW2、P型阱区域DPW1、η型区域DN和ρ型区域DPR所获得的配置。N像素区域的光电二极管具有通过依次堆叠ρ型阱区域DPWl、n型区域DN和ρ型区域DPR所获得的配置。在L像素区域和M像素区域的光电二极管以及N像素区域的光电二极管二者中，上文提到的区域优选地在图4中的垂直方向上、也就是在垂直于半导体衬底SUB的主表面SI和S2的方向上以上文提到的顺序被布置。
[0071]掩埋ρ型阱区域DPW2是在半导体衬底SUB中、特别是在半导体衬底SUB的p—区域SB中在沿着主表面SI和S2的方向上延伸的薄P+型杂质区域。这意味着掩埋ρ型阱区域DPW2的ρ型杂质浓度高于配置半导体衬底SUB的ρ_区域SB的ρ型杂质浓度。
[0072]只有L像素区域和M像素区域其中具有掩埋P型阱区域DPW2，N像素区域其中不具有它。
[0073]ρ型阱区域DPWl被形成在半导体衬底SUB中以便占据每个像素区域中的半导体衬底SUB的大部分。ρ型阱区域DPWl优选地被形成在例如半导体衬底SUB的主表面SI中。ρ型阱区域DPWl被形成为ρ_区域，但是ρ型阱区域DPWl中的ρ型杂质浓度可以高于配置半导体衬底SUB的ρ_区域SB的ρ型杂质浓度。
[0074]L像素区域的ρ型阱区域DPWl具有在附图的垂直方向上从主表面SI至距其最远的最下部分的深度，该深度小于M像素区域和N像素区域的ρ型阱区域DPWl的深度。换句话说，L像素区域的ρ型阱区域DPWl具有在附图的垂直方向上从主表面SI至最下部分的距离，该距离短于M像素区域和N像素区域的ρ型阱区域DPWl的距离。进一步地，这意味着特别是当在半导体衬底SUB的主表面SI中形成ρ型阱区域DPWl时，L像素区域的ρ型阱区域DPWl在图4中的垂直方向厚度上比M像素区域和N像素区域的ρ型阱区域DPWl更薄。
[0075]M像素区域的P型阱区域DPW2位于距半导体衬底SUB的主表面SI比L像素区域的P型阱区域DPW2更深的区域中，也就是，在距主表面SI更远的区域中。在L像素区域和M像素区域中，掩埋P型阱区域DPW2在ρ型阱区域DPWl的下侧上、也就是在主表面S2侧上(在与主表面SI相对的侧上)与ρ型阱区域DPWl邻接。如上文所描述的那样，在L像素区域中P型阱区域DPWl的最下部分位于比在M像素区域中更浅的位置处。在L像素区域中与P型阱区域DPWl的最下部分邻接的掩埋ρ型阱区域DPW2因此位于比在M像素区域中与P型阱区域DPWl的最下部分邻接的掩埋ρ型阱区域DPW2更接近主表面SI的区域中，也就是距主表面SI更浅的区域中。
[0076]η型区域DN是在ρ型阱区域DPWl中形成的rT区域，并且与ρ型阱区域DPWl构成pn结。η型区域DN优选地被形成在例如半导体衬底SUB的主表面SI中，并且η型区域DN通常被形成为具有比P型阱区域DPWl的最下部分更浅(比ρ型阱区域DPWl更薄)的距主表面SI最远的最下部分。在这种情况下，η型区域DN的最下部分与其中它被形成的P型阱区域DPWl邻接并且因此在其间形成pn结。该pn结形成俘获通过由光电二极管的光电转换生成的电荷的耗尽层。
[0077]L像素区域中的η型区域DN比M像素区域和N像素区域中的η型区域DN更薄。换句话说，例如，当每个像素区域的η型区域DN被形成在半导体衬底SUB的主表面SI中时，在L像素区域中的η型区域DN的距主表面SI最远的最下部分被形成在具有比在M像素区域和N像素区域中的η型区域DN的距主表面SI最远的最下部分更短的距主表面SI的距离(图中垂直方向的距离)的区域中。
[0078]ρ型区域DPR是在η型区域DN中形成的ρ+区域。ρ型区域DPR优选地被形成在例如半导体衬底SUB的主表面SI中。ρ型区域DPR的距主表面SI最远的最下部分通常比η型区域DN的最下部分更浅(ρ型区域比η型区域DN更薄)。在这种情况下，ρ型区域DPR的最下部分与其中它被形成的η型区域DN邻接，并因此在它们之间形成pn结。
[0079]L像素区域中的ρ型区域DPR比M像素区域和N像素区域中的ρ型区域DPR更厚。换句话说，例如，当每个像素区域的P型区域DPR被形成在半导体衬底SUB的主表面SI中时，L像素区域中的ρ型区域DPR的距主表面SI最远的最下部分被形成在具有比M像素区域和N像素区域中的ρ型区域DPR的距主表面SI最远的最下部分更长的距主表面SI的距离(图中垂直方向)的区域中。
[0080]L像素区域、M像素区域和N像素区域其中均具有诸如转移晶体管之类的MIS (金属绝缘体半导体)晶体管以便包括光电二极管。特别地，转移晶体管具有成组的源极和漏极区域DN、NNR和NR，栅极绝缘膜GI以及栅极电极GE。特别地，上文提到的光电二极管的η型区域DN与转移晶体管的源极区域被集成。
[0081]η型区域DN、轻掺杂η型杂质区域NNR以及配置转移晶体管的成组的源极和漏极区域的η型杂质区域NR均被间隔一定距离放置在例如ρ型阱区域DPWl中的半导体衬底SUB的主表面SI中。作为转移晶体管的漏极区域的η型杂质区域NR是作为重掺杂区域的η+杂质区域，并且轻掺杂η型杂质区域NNR是作为所谓的LDD (轻掺杂漏极)的η _型杂质区域。夹在成组的源极区域DN和漏极区域NNR和NR之间的半导体衬底SUB的主表面SI在其上经由栅极绝缘膜GI具有栅极电极GE。
[0082]半导体衬底SUB在其主表面SI上具有氧化硅膜OF和氮化硅膜NF以所述顺序的堆叠膜，以便用其覆盖光电二极管(转移晶体管的源极区域)。这些膜的氮化硅膜NF用作抗反射膜ARF。氧化硅膜OF和氮化硅膜NF均在其一个端部处爬在一侧上的栅极电极GE的部分上。
[0083]栅极电极GE在一侧上的其部分上具有由氧化膜制成的硬掩膜0ΗΜ，并且氧化硅膜OF和抗反射膜ARF可以被形成以便爬在由氧化膜制成的该硬掩膜OHM上。栅极电极GE在另一侧上的其侧壁上具有由作为氧化硅膜OF和抗反射膜ARF的残留的氧化硅膜OF和氮化硅膜NF制成的侧壁绝缘膜SW。
[0084]邻近彼此的L像素区域、M像素区域和N像素区域中的任何两个(例如，在矩形形式的行方向或列方向中邻近)在其间的主表面SI中具有作为位于像素边界区域中的P型阱DPW3的ρ+区域。位于像素边界区域中的ρ型阱DPW3例如位于图3所示的L像素区域、M像素区域和N像素区域之中的在行方向或列方向上彼此邻近的任何两个像素区域之间的区域中。
[0085]两个邻近像素区域之间的主表面SI可以具有元件隔离绝缘膜SI。元件隔离绝缘膜SI是由例如氧化硅膜制成的所谓的STI (浅沟槽隔离)膜。元件隔离绝缘膜SI优选地具有截面形状，在其下的侧上(在主表面侧S2的侧上)的区域中，该截面形状在附图的水平方向上的宽度与最靠近主表面SI的区域中相比更窄。
[0086]元件隔离绝缘膜SI在η型区域DN的侧上的其横向部分上可以具有作为P+区域的P型保护环区域PGR。该P型保护环区域PGR被提供以便抑制在彼此邻近的两个像素区域之间的微小的漏电流。
[0087]在图4中，在芯片区域MC的像素部分TOR中，L像素区域、M像素区域和N像素区域被布置在附图中的水平方向上的直线中。它们被以这样的方式布置以便帮助描述。实际上，这些像素区域在平面视图中如图3所示被布置。在这些像素区域之间的区域被从图4中省略，但是这些区域可以类似于像素区域中每个像素区域的端部部分那样具有位于像素边界区域中的P型阱DPW3、元件隔离绝缘膜SI等。
[0088]另一方面，芯片区域MC的外围电路部分PCR在其半导体衬底SUB中具有例如诸如MIS晶体管之类的控制元件。该MIS晶体管具有含η型MIS晶体管的所谓的匪IS区域和含ρ型MIS晶体管的所谓的PMIS区域。
[0089]匪IS区域中的半导体衬底SUB其中具有依次相继地堆叠的掩埋P型阱区域DPW2和η型阱区域NW。η型阱区域NW位于例如主表面SI中。类似于像素部分PDR的掩埋ρ型阱区域DPW2，掩埋ρ型阱区域DPW2是沿着半导体衬底SUB的主表面SI延伸的薄膜ρ+区域并且与在附图的垂直方向上距主表面SI最远的η型阱区域NW的最下部分邻接。
[0090]η型MIS晶体管具有成对的源极和漏极区域NNR和NR、栅极绝缘膜GI和栅极电极GE。类似于每个像素区域的漏极区域，源极区域和漏极区域由轻掺杂η型杂质区域NNR和η型杂质区域NR构成。夹在成对的η型源极和漏极区域NNR和NR之间的半导体衬底SUB的主表面SI其上经由栅极绝缘膜GI具有栅极电极GE。栅极电极GE在其侧壁上具有由作为包括抗反射膜ARF的光电二极管上的绝缘膜的残留的氧化硅膜OF和氮化硅膜NF制成的侧壁绝缘层SW。
[0091]PMIS区域中的半导体衬底SUB其中具有P型阱区域PW。ρ型阱区域PW位于例如主表面SI中。
[0092]ρ型MIS晶体管具有成对的源极和漏极区域PR、栅极绝缘膜GI和栅极电极GE。源极区域和漏极区域均由P型杂质区域PR制成。夹在成对的P型源极和漏极区域PR之间的半导体衬底SUB的主表面SI在其上经由栅极绝缘膜GI具有栅极电极GE。栅极电极GE在其侧壁上具有由作为包括抗反射膜ARF的光电二极管上的绝缘膜的残留的氧化硅膜OF和氮化硅膜NF制成的侧壁绝缘层SW。
[0093]同样在外围电路部分PCR中，类似于像素部分I3DR中的像素区域之间的区域，匪IS区域和PMIS区域之间的区域具有作为元件隔离绝缘膜SI的STI膜。
[0094]在像素部分I3DR的像素区域中的每个区域中并且在外围电路部分PCR的区域的每个区域中，半导体衬底SUB在其主表面SI上具有用其覆盖上文提到的元件(光电二极管、MIS晶体管)的上部部分的层间绝缘膜III。在像素部分PDR和外围电路部分PCR中，层间绝缘膜IIl在其上具有图形化的第一层金属布线ML1。该第一层金属布线MLl经由由例如导电层TUN构成的接触层Cl被电耦合到例如像素部分的漏极区域NR或者外围电路部分的栅极电极GE，导电层TUN由填充层间绝缘膜IIl中的接触孔的薄钨膜和阻挡金属层BRL制成。
[0095]金属布线MLl具有通过依次相继堆叠例如阻挡金属层BRL、铝层AL、阻挡金属层BRL和氮化硅膜NF获得的配置。铝层AL由诸如铝之类的薄金属膜制成。阻挡金属层BRL其间在附图的垂直方向上夹有铝层AL，以便抑制金属元素在垂直方向上从铝层AL扩散。作为最上层的氮化硅膜NF防止在图4中从上面照射的光的反射。
[0096]层间绝缘膜IIl在其上具有层间绝缘膜112以便用其覆盖金属布线MLl的上部部分。在像素部分PDR和外围电路部分PCR中，层间绝缘膜112在其上具有图形化的第二层金属布线ML2。该第二层金属布线ML2经由由例如导电层TUN构成的接触层C2被电耦合到例如像素部分和外围电路部分中的每个部分的金属布线ML1，导电层TUN由填充层间绝缘膜Π2的接触孔的薄钨膜和阻挡金属层BRL制成。类似于金属布线ML1，金属布线ML2具有例如通过依次相继堆叠阻挡金属层BRL、铝层AL、阻挡金属层BRL和氮化硅膜NF获得的配置。
[0097]层间绝缘膜112在其上具有层间绝缘膜113以便用其覆盖金属布线ML2的上部部分。在像素部分 PDR和外围电路部分PCR中，层间绝缘膜113在其上具有图形化的第三层金属布线ML3。该第三层金属布线ML3经由由例如导电层TUN构成的接触层C3被电耦合到例如像素部分和外围电路部分中的每个部分的金属布线ML2，导电层TUN由填充层间绝缘膜Π3的接触孔的薄钨膜和阻挡金属层BRL制成。金属布线ML3具有例如通过依次相继堆叠阻挡金属层BRL、铝层AL和阻挡金属层BRL获得的配置。然而金属布线ML3可以类似于金属布线MLl和金属布线ML2那样包括氮化硅膜NF。
[0098]层间绝缘膜113在其上具有层间绝缘膜114以便覆盖金属布线ML3的上部部分。聚光透镜LNS位于层间绝缘膜II上，并且同时在每个像素区域的光电二极管的正上方。该聚光透镜LNS是用于收集光并继而将其照射到光电二极管的透镜。
[0099]优选的是，层间绝缘膜IIl至层间绝缘膜114均由例如氧化硅膜制成，并且阻挡金属层BRL由例如氮化钛化合物的薄膜制成。
[0100]接下来，参考图5至图25描述制造本实施例的半导体器件的方法。
[0101]首先，提供由诸如硅或锗之类的半导体材料制成的半导体衬底SUB，半导体材料依赖于使用时将被照射的光的波长而不同。该半导体衬底SUB包括包含相对低浓度的ρ型杂质的P_区域SB，并且具有主表面SI和S2。半导体衬底SUB具有隔开的(提供的)像素部分和外围电路部分。像素部分具有彼此隔开的L像素区域(将成为该区域的区域)、M像素区域(将成为该区域的区域)和N像素区域(将成为该区域的区域)，而外围电路部分具有彼此隔开的NMIS区域(将成为该区域的区域)和PMIS区域(将成为该区域的区域)。L像素区域(将成为该区域的区域)、M像素区域(将成为该区域的区域)和N像素区域(将成为该区域的区域)优选地在如图3所示的平面视图中以矩阵形式被布置。
[0102]例如通过CVD (化学气相沉积)在半导体衬底SUB的基本整个主表面SI上依次形成氧化硅膜OX和氮化硅膜NF。接下来，作为未图示的感光体的光致抗蚀剂被涂覆到氮化硅膜NF上。氧化硅膜OX和氮化硅膜NF通过典型的光刻和刻蚀被从像素部分的像素区域之间的边界及其附近以及外围电路区域的MOS晶体管区域之间的边界及其附近去除。作为结果，由氧化硅膜OX和氮化硅膜NF的堆叠膜结构制成的图案被形成在像素区域中的每个像素区域和MOS晶体管区域的每个MOS晶体管区域中。
[0103]在去除光致抗蚀剂后，在氮化硅膜NF的图案作为掩膜的情况下，在已经通过上文提到的步骤从其去除氧化硅膜OX和氮化硅膜NF的区域正下方的半导体衬底SUB(p_区域SB)被部分去除以形成沟槽TCH1。
[0104]如图6所示，例如，作为沟槽绝缘膜TIF的氧化硅膜例如通过CVD被形成在氮化硅膜NF上以便填充沟槽TCHl。
[0105]如图7所示，例如通过称为“CMP”的化学机械抛光，去除氮化硅膜NF上的沟槽绝缘膜TIF，以在沟槽TCHl中留下沟槽绝缘膜TIF。保留在沟槽TCHl中的沟槽绝缘膜TIF成为元件隔离绝缘膜SI，并且其上表面成为与氮化硅膜NF的上表面基本上齐平的平整表面。元件隔离绝缘膜SI是例如在将在L像素区域中形成的光电二极管和将在M像素区域中形成的光电二极管之间形成以便使它们之间电绝缘的绝缘膜。
[0106]如图8所示，氧化硅膜OX和氮化硅膜NF通过刻蚀被去除，使得在其截面视图中元件隔离绝缘膜SI的角落通过刻蚀被部分去除。
[0107]接下来，作为感光体的光致抗蚀剂PHR被再次涂覆到半导体衬底SUB的基本整个主表面SI上。通过典型的光刻，去除在将成为M像素区域的区域中的光致抗蚀剂PHR。光致抗蚀剂PHR因此具有在将成为M像素区域的区域中的开口。
[0108]接下来，通过典型的离子注入，ρ型杂质离子被注入到将成为M像素区域的区域中的卩_区域SB中。作为结果，掩埋ρ型阱区域DPW2被形成在将成为M像素区域的区域中的P.区域SB中。掩埋ρ型阱区域DPW2优选地被形成在半导体衬底SUB (ρ -区域SB)中的距主表面SI相对远(相对靠近主表面S2)的深区域中。图8中的箭头示出离子注入的方向，但是离子注入可以以稍微倾向于垂直于主表面SI的方向的方向被注入。
[0109]如图9所示，在通过灰化等去除图8所示的光致抗蚀剂PHR后，光致抗蚀剂PHR被再次涂覆在半导体衬底SUB的基本整个主表面SI上。光致抗蚀剂PHR的开口被形成在将成为M像素区域的区域和将成为N像素区域的区域中。在这样的状态下，ρ型杂质离子通过典型的离子注入从主表面SI上方被注入到p.区域SB中。ρ型阱区域DPWl由此被形成在将成为M像素区域的区域和将成为N像素区域的区域中的ρ_区域SB中。ρ型阱区域DPWl优选地被形成为在附图的垂直方向上从主表面SI向图8的掩埋ρ型阱区域DPW2的最上表面的深度延伸。作为结果，P型阱区域DPWl被形成为与主表面SI的侧上的掩埋ρ型阱区域DPW2的最上表面邻接。在该离子注入期间，杂质离子还可以在稍微倾向于垂直于主表面SI的方向的方向上被注入。
[0110]如图10所示，在通过灰化等去除图9的光致抗蚀剂PHR后，光致抗蚀剂PHR被再次涂覆到半导体衬底SUB的基本整个主表面SI上，并且通过典型的光刻，光致抗蚀剂PHR的开口被形成在将成为L像素区域的区域中。在这样的状态下，ρ型杂质离子通过典型的离子注入从主表面SI上方被注入到p_区域SB中。掩埋ρ型阱区域DPW2由此被形成在将成为L像素区域的区域中的]^区域SB中。
[0111]在将成为L像素区域的区域中形成掩埋P型阱区域DPW2时，它优选地被形成使得它在附图的垂直方向上从主表面SI到距其最远的最下部分的距离变得比从主表面SI到将成为M像素区域的区域中的掩膜ρ型阱区域DPW2和将成为N像素区域的区域中的ρ型阱区域DPWl的距其最远的最下部分的距离更短。
[0112]接下来，ρ型杂质离子通过典型的离子注入从主表面SI上方被注入到p_区域SB中。P型阱区域DPWl由此被形成在将成为L像素区域的区域中的p_区域SB中。P型阱区域DPWl在附图的垂直方向上从主表面SI向掩埋ρ型阱区域DPW2的最上表面延伸。作为结果，P型阱区域DPWl与主表面SI的侧上的掩埋ρ型阱区域DPW2的最上表面接触。
[0113]由于在将成为L像素区域的区域中的掩埋ρ型阱区域DPW2被形成在比分别将成为M像素区域和N像素区域的区域中的掩埋ρ型阱区域DPW2更浅的位置处，因此，被形成为与P型阱区域DPW2的最上表面邻接的L像素区域的ρ型阱区域DPWl具有比M像素区域或N像素区域的ρ型阱区域DPWl更小的从主表面SI到距其最远的最下部分的深度。在离子注入期间，类似于上文所描述的那样，杂质离子可以在稍微倾向于垂直于主表面SI的方向的方向上被注入。
[0114]如图11所示，在通过灰化等去除图10的光致抗蚀剂PHR之后，光致抗蚀剂PHR被再次涂覆到半导体衬底SUB的基本整个主表面SI上，并且通过典型的光刻，光致抗蚀剂PHR的开口被形成在像素区域之一和与其邻近的另一像素区域之间的边界处。在这样的状态下，P型杂质离子从主表面SI上方通过典型的离子注入被注入到L像素区域、M像素区域和N像素区域中的两个像素区域之间的主表面SI中。位于像素边界区域中的ρ型阱DPW3由此被形成在元件隔离绝缘膜SI的形成区域的正下方。在离子注入期间，杂质离子可以从基本上垂直于主表面SI的方向被注入。在平面视图中位于像素边界区域中的P型阱DPW3可以例如与元件隔离绝缘膜SI重叠。
[0115]如图12所示，在将成为外围电路部分的匪IS区域的区域中具有开口的光致抗蚀剂PHR的图案类似于上文所描述的那样通过典型的光刻被形成。通过从主表面SI上方的典型的离子注入，掩埋P型阱区域DPW2被形成在将成为匪IS区域的区域中的口_区域SB中。
[0116]如图13所示，ρ型保护环区域PGR通过典型的光刻和离子注入被形成在位于像素部分中的元件隔离绝缘膜SI的在附图右侧上的横向部分上。
[0117]如图14所示，η型杂质离子从主表面SI上方通过典型的光刻和离子注入被注入到将成为匪IS区域的区域的ρ_区域SB中，并且从主表面SI向掩埋ρ型阱区域DPW的最上表面延伸的η型阱区域NW被形成。
[0118]在图14中，η型阱区域NW的从主表面SI到距主表面SI最远的最下部分的深度比例如M像素区域和N像素区域的ρ型阱区域DPWl的从主表面SI到距主表面SI最远的最下部分的深度更浅。该深度不限于这样的方面，而是η型阱区域NW的从半导体衬底SUB的主表面SI到距主表面SI最远的最下部分的深度是任意的。
[0119]如图15所示，ρ型杂质离子从主表面SI上方通过典型的光刻和离子注入被注入到将成为PMIS区域的区域中的p_区域SB中，并且形成ρ型阱区域PW，该ρ型阱区域PW从主表面SI延伸到基本上等于例如WIS区域的掩埋ρ型阱区域DPW2的最下部分的深度。从半导体衬底SUB的主表面到距该主表面最远的最下部分的ρ型阱区域PW的深度然而不被限制。
[0120]如图16所示，在去除图15的光致抗蚀剂PHR之后，栅极绝缘膜GI和多晶硅膜PS以所述顺序相继被堆叠在半导体衬底SUB的基本整个主表面SI上。作为栅极绝缘膜GI，例如氧化硅膜优选地例如通过热氧化处理形成。多晶硅膜PS例如通过CVD被优选地形成在栅极绝缘膜GI的上表面上。
[0121]接下来，例如，氧化硅膜和氮氧化硅膜以所述顺序相继被堆叠在多晶硅膜PS的上表面上，并且光致抗蚀剂PHR然后被涂覆到堆叠的膜上。通过利用光致抗蚀剂PHR的典型的光刻和刻蚀，氧化硅膜和氮氧化硅膜被图形化以便使它们留在将成为像素部分的每个像素区域的区域中的转移晶体管的栅极电极的形成区域中以及外围电路部分的MIS晶体管的栅极电极的形成区域中。上文提到的氧化硅膜由此被形成为由氧化膜制成的硬掩膜OHM，并且在其正下方的氮氧化硅膜被形成为用作抗反射膜的氮氧化硅膜NOF。
[0122]如图17所示，在去除图16的光致抗蚀剂PHR和氮氧化硅膜NOF之后，利用由氧化膜制成的硬掩膜OHM作为掩膜，通过典型的刻蚀对多晶硅膜PS进行刻蚀，以使其留在由氧化膜制成的硬掩膜OHM的正下方。
[0123]接下来，在其中M像素区域和N像素区域的光电二极管将分别被形成的区域的正上方具有开口的光致抗蚀剂PHR的图案被形成在半导体衬底SUB的主表面SI上，并且η型杂质离子通过典型的离子注入被注入，以在M像素区域和N像素区域中的每个像素区域的ρ型阱区域DPWl中的主表面SI中形成η型区域DN。由于η型区域DN在比ρ型阱区域DPWl的最下部分更浅的位置处具有距主表面SI最远的最下部分，因此η型区域DN的最下部分被形成在P型阱区域DPWl中。η型阱区域DN的最下部分和ρ型阱区域DPWl因此在其间构成png。η型区域DN在附图中的垂直厚度优选地不多于(在L像素区域、M像素区域和N像素区域中的任意像素区域中)Ρ型阱区域DPWl的垂直厚度的一半。
[0124]如图18所示，η型杂质离子通过典型的光刻和离子注入被注入在主表面SI上，以在L像素区域的ρ型阱区域DPWl中的主表面SI中形成η型区域DN。
[0125]L像素区域中的η型区域DN优选地比M像素区域和N像素区域中的η型区域DN更薄。这意味着L像素区域中的η型区域DN在附图中的垂直方向上优选地具有比M像素区域和N像素区域中的η型区域DN的厚度更小的厚度。进一步地，这意味着当L像素区域中的η型区域DN以及M像素区域和N像素区域中的η型区域DN均被形成在主表面SI中时，L像素区域中的η型区域DN的距主表面最远的最下部分优选地比距主表面SI最远的M像素区域和N像素区域中的η型区域DN的最下部分更靠近主表面SI (或更浅)。
[0126]如图19所示，ρ型区域DPR通过典型的光刻和离子注入被形成在分别将成为M像素区域和N像素区域的区域中的每个区域的η型区域DN中的主表面SI中。在图17的步骤中，η型杂质离子优选地在相对于与主表面SI垂直的方向从左上到右下稍微下倾的方向上被倾斜地注入。在图19的步骤中，相反，ρ型杂质离子优选地在相对于与主表面SI垂直的方向从右上到左下下倾的方向上被 倾斜地注入。在附图中的水平方向上，P型区域DPR的宽度可以稍微窄于在附图中的水平方向上的η型区域DN的宽度。
[0127]ρ型区域DPR的距主表面SI最远的最下部分被形成在比η型区域DN的最下部分更浅的位置处，使得P型区域DPR的最下部分优选地被形成在η型区域DN中。
[0128]如图20所示，ρ型杂质离子通过典型的光刻和离子注入被注入，以在将成为L像素区域的区域中的η型区域DN中的主表面SI中形成ρ型区域DPR。
[0129]在L像素区域中的P型区域DPR在附图中的垂直方向上优选地比M像素区域和N像素区域中的P型区域DPR更厚。换句话说，当L像素区域、M像素区域和N像素区域中的每个像素区域的P型区域DPR被形成在主表面SI中时，距主表面SI最远的、L像素区域中的P型区域DPR的最下部分优选地被形成在比距主表面SI最远的M像素区域和N像素区域中的每个像素区域中的P型区域DPR的最下部分距主表面SI更深的区域中。
[0130]同样在图20的步骤中，类似于图19的步骤，ρ型杂质离子优选地被注入，以便在相对于与主表面SI垂直的方向从右上向左下稍微下斜的方向上倾斜。
[0131]如图21所示，将成为LDD的轻掺杂η型杂质区域NNR通过典型的光刻和离子注入被形成在P型阱区域DPWl和η型阱区域NW中的半导体衬底SUB的主表面SI中。
[0132]如图22所示，例如，氧化硅膜OF和氮化硅膜NF以所述顺序相继地被堆叠并且因此被沉积在半导体衬底SUB的整个表面上。然后，通过光刻和刻蚀，氧化硅膜OF和氮化硅膜NF被图形化，以便用其覆盖光电二极管的至少上部部分，从而形成氧化硅膜OF和作为抗反射膜的氮化硅膜NF。
[0133]如图所示，由氧化膜制成的硬掩膜OHM可以被部分刻蚀掉。
[0134]如图23所示，作为PMIS区域中的ρ型MIS晶体管的源极/漏极区域的ρ型杂质区域PR通过典型的光刻和离子注入被形成在PMIS区域中的ρ型阱区域PW的主表面SI中。
[0135]如图24所示，η型杂质区域NR通过典型的光刻和离子注入被形成在ρ型阱区域DPffl和η型阱区域NW中的主表面SI的预定区域中。
[0136]如图25所示，由氧化硅制成的层间绝缘膜III例如通过CVD被形成，并且层间绝缘膜IIl的上表面通过CMP被抛光。达到η型区域NR或栅极电极GE的接触孔通过典型的光刻和刻蚀被形成，并且它被用阻挡金属层BRL和导电层TUN通过例如典型的溅射而填充，从而形成接触层Cl。
[0137]通过典型的溅射和CVD获得的薄堆叠膜被形成为具有通过典型的光刻和刻蚀依次堆叠阻挡金属层BRL、铝层AL、阻挡金属层BRL和氮化硅层NF所获得的配置的金属布线MLl0
[0138]层间绝缘膜112被形成在层间绝缘膜IIl上以便覆盖金属布线MLl的上表面。接下来执行类似于上文所描述的处理，以形成接触层C2和金属布线ML2。层间绝缘膜113被形成在层间绝缘膜Π2上以便覆盖金属布线ML2的上表面。接下来执行类似于上文所描述的处理，以形成接触层C3和金属布线ML3。
[0139]如上文所描述的那样，然后形成层间绝缘膜114，并且最后将聚光透镜LNS安装在光电二极管正上方，以形成图4所示的图像传感器。
[0140]接下来，参考图26和图27，在描述上文提到的每个像素区域的光学检测特性的同时，接下来将描述本实施例的有益效果。
[0141]如图26所示，入射在作为半导体器件的图像传感器上的光的波长沿着该曲线图的横坐标被绘出，而通过由已经接收到上文所提到的波长的光的L像素、M像素和N像素的光电转换生成的并由它们收集的电荷的数目沿着纵坐标作为相对值被绘出。彼此邻近并且包含在由图3所示的以两行和两列布置的总计四个像素区域构成的一个像素区域中的像素被选择为L像素、M像素和N像素。
[0142]L像素、M像素和N像素均广泛地接收具有400nm或更多但不超过700nm的波长的可见光，并且引起光电转换。可能引起光电转换的光的波长范围然而在像素之间是不同的。
[0143]更特别地，L像素接收具有相对低到约450nm或更多但不超过500nm的波长的可见光，并且由此积极地执行光电转换。收集的由它生成的电荷的量因此是大的。除了蓝色可见光之外，M像素还接收具有中波长，更具体地约500nm或更多但不超过550nm的可见光(例如，绿色可见光)，并且由此积极地执行光电转换。收集的由它生成的电荷的量因此是大的。除了绿色可见光之外，N像素接收具有长如550nm或更多的波长的可见光(例如，红色可见光)，并且由此积极地执行光电转换。收集的由它生成的电荷的量因此是大的。
[0144]如图27所示，沿着该曲线图的横坐标绘制的数值类似于图26的曲线图的数值，但是沿着纵坐标绘制的，除了类似于图26所示的那样由L像素收集的电荷的数目之外，是从通过从由N像素收集的电荷的数目减去由M像素收集的电荷的数目获得的差值和通过从由M像素收集的电荷的数目减去由L像素收集的电荷的数目获得的差值所得到的算术结果。
[0145]L像素在接收具有短波长的蓝光后执行光电转换，使得每个单元像素中的蓝光接收量被近似检测为基于通过由L像素接收的短波长可见光的光电转换生成的在光电二极管中的收集的电荷的第一数目所获得的信号值本身。
[0146]M像素在接收具有短波长的蓝光和具有中波长的绿光后执行光电转换，使得由每个单元像素接收的中波长可见光接收量可以通过从基于由通过M像素的光电转换生成的在光电二极管中的收集的电荷的第二数目获得的信号值减去基于通过由邻近M像素的L像素的光电二极管中的收集的电荷的第一数目获得的上述信号值而被检测。M像素和在相同单元像素中的与其邻近的L像素被假定接收几乎相同的短波长可见光，使得中波长可见光接收量例如由M像素接收的绿光可以被近似检测。
[0147]N像素在接收中波长绿色可见光和长波长红色光之后执行光电转换，使得长波长光接收量例如由单元像素接收的红色光可以通过从基于通过N像素的光电转换在光电二极管中的收集的电荷的第三数目可获得的信号值减去基于由通过M像素的光电转换生成的在光电二极管中的收集的电荷的第二数目获得的上述信号值而被检测。通过L元件的红光的光电转换量极小可忽略，使得该量可以如上文所描述的仅从收集的电荷的第二数目和第三数目而忽略L像素中的数量被近似确定。
[0148]如上文所描述的计算使得可以按照本实施例的图像传感器中的颜色分析入射光的量，本实施例的图像传感器不使用彩色滤光片用于将光分离成颜色。本实施例不需要使用彩色滤光片，使得可以消除诸如通过使用彩色滤光片可能另外发生的光强度的降低或者高温环境下的质量变化之类的不便。
[0149]有可能引起光电转换的光的波长如图26所示在像素之间不同的原因是每个像素的配置中的差异。L像素区域的ρ型阱区域DPWl位于比M像素区域和N像素区域的ρ型阱区域DPWl更浅的位置处。因此，L像素的光电二极管(特别地，η型区域DN)收集通过已主要在厚度方向上相对浅的区域发生的光电转换生成的电荷。
[0150]短波长可见光可以在半导体衬底SUB中穿行的距离与长波长光相比更小，使得光电转换发生在距主表面SI相对浅的区域中且在由于pn结导致的耗尽层的扩展范围内。在距主表面SI相对浅的区域中形成的由P型阱区域DPWl和η型区域DN之间的pn结生成的电荷的大部分有可能源于短波长可见光。
[0151]P型阱区域DPWl在其主表面S2侧上具有与P型阱区域DPWl邻接的掩埋P型阱区域DPW2。由于掩埋P型阱区域DPW2具有比P型阱区域DPWl和p_区域SB更高的p型杂质浓度，因此掩埋P型阱区域DPW2变成对于通过光电转换获得的电荷的阻挡。假定电荷通过在比L像素区域中的掩埋P型阱区域DPW2更深(在主表面S2的侧上)的区域中的光电转换生成，则这些电荷被掩埋P型阱区域DPW2防止移动到主表面SI的侧并且难以到达诸如η型区域DN之类的电荷收集区域。
[0152]L像素因此主要收集源于短波长可见光的电荷并且难以收集源于长波长光的电荷，而长波长光有可能很深地穿透在半导体衬底SUB中。
[0153]接下来，M像素区域其中也具有掩埋P型阱区域DPW2使得类似于L像素，M像素被抑制收集在Ρ_区域SB的深区域中生成的电荷并且由此被抑制收集源于长波长光的电荷。M像素的P型阱区域DPWl具有比L像素的P型阱区域DPWl的最下部分更深的最下部分，使得与M像素的P型阱区域DPWl邻接的掩埋P型阱区域DPW2位于比L像素的掩埋P型阱区域DPW2更深的位置处。与L像素相比，这有助于M像素收集源于穿透很深的光(中波长绿光)的电荷。
[0154]N像素收集通过比M像素收集的更长波长的红光的光电转换生成的电荷，使得在半导体衬底SUB中的更深区域中生成的电荷的收集不被干扰。更具体地，N像素区域未装备有掩埋P型阱区域DPW2。这使得N像素能够收集源于已穿透在P型阱区域DPWl的主表面S2侧上的p.区域SB中的长波长光的电荷。
[0155]接下来，在本实施例中，L像素区域、M像素区域和N像素区域中的任何邻近两个像素区域(例如，在配置矩阵形式的行方向和列方向上)在其间的主表面SI中具有位于像素边界区域中的P型阱DPW3。位于像素边界区域中的P型阱DPW3具有比在其周围的P型区域的杂质浓度更高的P型杂质浓度，并且类似于掩埋P型阱区域DPW2，它起干扰电荷前进的阻挡的作用。位于像素边界区域中的P型阱区域DPW3可以因此防止电荷进入彼此邻近的两个或者更多像素之间。
[0156]例如，当由L像素区域中的L像素生成的电荷进入与其邻近的M像素区域时，L像素不能收集它应当收集的电荷，并且M像素收集它不应当收集的电荷。作为结果，由于这些电荷在信号值中的误差并继而在检测光接收量中的误差发生，这可以使图像质量退化。
[0157]当电子被用作将由光电二极管(η型区域DN)收集的电荷时，如在本实施例中其中具有Ρ_区域SB (P型杂质)半导体衬底SUB促进在P _区域SB中生成的电荷(电子)向与其邻近的像素区域的转移。例如，另一方面，当半导体衬底SUB包含η型杂质时，在衬底中生成的电荷(电子)停留在衬底中并且在η型区域DN中很难被收集。这使得难以检测通过光电转换获得的电荷的量。
[0158]如在本实施例中，将半导体衬底SUB形成为P型衬底(包含ρ_区域SB)并且提供位于在彼此邻近的两个像素区域之间的区域中的像素边界区域中的P型阱DPW3，使得可以防止电荷进入邻近像素并且允许应当收集电荷的像素确实收集该电荷。
[0159]接下来，在本实施例中，中波长(绿色)可见光通过从在M像素的光电二极管中的收集电荷的第二数目的信号值减去L像素的光电二极管中的收集电荷的第一数目的信号值而被检测。如果L像素的检测灵敏度非常高，则有可能在光电二极管中的收集电荷的第一数目的信号值变大并且中波长可见光的检测量降低。L像素收集特别是在靠近主表面SI的浅区域中生成的电荷，使得P型区域DPR优选地被减薄以便增强收集灵敏度。
[0160]从抑制L像素检测灵敏度超过M像素的检测灵敏度的角度而言，在本实施例中L像素区域的P型区域DPR被制成比M像素区域或N像素区域的P型区域DPR更厚。同样地，L像素区域的η型区域DN被制成比M像素区域或者N像素区域的η型区域DN更薄，以便抑制L像素的检测灵敏度超过M像素的检测灵敏度。
[0161](第二实施例)
[0162]如图28所示，本实施例使用由例如氧化硅膜制成的并且由LOCOS (硅的局部氧化)形成的元件隔离绝缘膜SI，而不是由STI形成的第一实施例的元件隔离绝缘膜SI。
[0163]第二实施例在上文提到的点上与第一实施例不同，但是除其之外本实施例的配置几乎相似于第一实施例。在图28中，相似的元件由相似的附图标记标识并且重合的描述被省略。也在本实施例中，可以获得基本上类似于第一实施例的有益效果。
[0164]如图29所示，在本实施例的制造方法中，例如，通过CVD等形成氮氧化硅膜NOF而不是在图5的步骤中在半导体衬底SUB的基本整个主表面SI上形成的氧化硅膜0Χ，并且形成具有比沟槽TC Hl在附图中的垂直方向上更小的深度的凹槽LCHl而不是沟槽TCH1。图29的步骤在上文提到的点上与图5的步骤不同，但在其它点上基本类似于图5的步骤，所以与图5共同的点的细节被省略。
[0165]如图30所示，例如通过使凹槽LCHl的底侧壁部分(内壁的底部分和横向部分)经受热氧化处理形成由氧化硅膜制成的场氧化膜F01。更特别地，凹槽LCHl的底侧壁部分的硅通过热氧化处理被氧化，以利用由氧化硅膜制成的场氧化膜FOl填充凹槽LCHl。虽然这里未图示，但是光致抗蚀剂可以被涂覆到氮化硅膜NF的上表面。
[0166]如图31所示，氮化硅膜NF和氮氧化硅膜NOF然后可以通过刻蚀被去除，以扩展半导体衬底SUB的主表面SI的上方和下方的场氧化膜FOl的最上表面。这样的通过热氧化处理局部形成氧化膜的技术被称为“L0C0S”，并且通过该技术形成元件隔离绝缘膜LI。元件隔离绝缘膜SI在其垂直中心部分处(位于与主表面SI的垂直高度几乎相等的垂直高度处的部分)具有优选地在横向宽度上比在另一区域(上侧和下侧区域)中更宽的截面形状。
[0167]之后的步骤类似于在第一实施例中的图8至图25示出的步骤。
[0168](第三实施例)
[0169]如图32所示，本实施例具有称为DTI (深沟槽隔离)膜的元件隔离绝缘膜DI而不是第一实施例中的由STI形成的元件隔离绝缘膜SI，元件隔离绝缘膜DI在主表面S2侧上延伸得比元件隔离绝缘膜SI更深，并且由例如氧化硅膜制成。
[0170]类似于元件隔离绝缘膜SI，元件隔离绝缘膜DI被优选地形成在一个像素区域和与其邻近的另一像素区域之间的边界部分处。例如，它可以被形成在平面视图中与位于像素边界区域中的P型阱区域DPW3重叠的区域的至少部分中的主表面SI中。元件隔离绝缘膜DI优选地延伸到比像素区域(邻近该元件隔离绝缘膜)的P型阱区域DPWl的距主表面SI最远的最下部分更深的主表面S2侧。与最靠近主表面SI的区域相比，元件隔离绝缘膜DI优选地具有如下截面形状，该截面形状在最靠近区域(在主表面S2侧上的区域中)下方的区域中具有水平方向上更窄的宽度。
[0171]如图33所示，在本实施例中，形成具有与被形成以便形成第一实施例中的元件隔离绝缘膜SI的沟槽TCHl的宽度类似的宽度的沟槽TCHl并且然后在该沟槽上(在半导体衬底SUB的主表面上)形成栅极电极GE、氧化硅膜OF、氮化硅膜NF等。
[0172]如图34所示，通过典型光刻和刻蚀形成比沟槽TCHl向主表面S2侧更深地延伸的沟槽TCH2。该沟槽TCH2优选地向主表面S2侧比(邻近沟槽的)像素区域的P型阱区域DPffl的距主表面SI最远的最下部分更深地延伸。
[0173]如在本实施例中，使用比元件隔离绝缘膜SI或LI向主表面S2侧更深地延伸的元件隔离绝缘膜DI可以增强抑制电荷从其中具有元件隔离膜DI的像素区域向与其邻近的像素区域的转移的效果。这使得可以允许应收集电荷的像素更确实地收集它们并改善图像质量。
[0174]可以使用包含例如P型杂质的元件隔离绝缘膜DI。
[0175](第四实施例)
[0176]根据上文提到的实施例中的每个实施例的半导体器件具有像素部分和图像处理部分，像素部分包括上文提到的L像素区域、M像素区域和N像素区域，执行光电转换并且输出因此收集的电荷，而图像处理部分计算从像素部分输出的电荷的信号值并由此输出来自L像素区域、M像素区域和N像素区域的信号值。
[0177]如图26和图27的曲线图所示，图像处理部分检测从L像素区域获得的信号值作为由于诸如蓝光之类的短波长可见光导致的信号；检测通过从M像素区域获得的信号值减去从L像素区域获得的信号值所得的差值作为由于诸如绿光之类的中波长可见光导致的信号；并且检测通过从N像素区域获得的信号值减去从M像素区域获得的信号值所得的差值作为由于诸如红光之类的长波长光导致的信号。
[0178]更特别地，如图35所示，来自像素部分I3DR的每个像素区域的图像的数据S1、S2、S3和S4被传输到图像处理部分CCU。在附图中，SI表示来自L像素的电荷的信号，S2表示来自M像素的电荷的信号，S3表示来自N像素的电荷的信号，并且S4表示诸如通过向来自每个像素的电荷的信号应用特定比重所获得的IR信号之类的信号。
[0179]信号SI至信号S4被输入到图像处理部分CXU中并且然后在图像处理部分处经受算术处理(减法)。结果被作为相应颜色的信号值R、G和B从图像处理部分CXU输出。
[0180]图像处理部分CCU可以被形成在例如如图35所示其中具有像素部分TOR的半导体芯片的芯片区域MC(的半导体衬底SUB(参考图4))中。在这种情况下，图像处理部分C⑶被放置在例如芯片区域MC的外围电路部分PCR中。备选地，图像处理部分CXU可以例如如图36所示被形成在作为半导体衬底的芯片区域IMC2中，而不是在其中具有像素部分PDR的半导体芯片的芯片区域MCl (的半导体衬底SUB (参考图4))中。在这种情况下，从芯片区域頂Cl输出的图像的数据S1、S2、S3和S4被输入在芯片区域MC2中并且在芯片区域MC2中的算术处理后，结果被作为相应颜色的信号值R、G和B从图像处理部分CCU输出。
[0181]已经基于实施例具体地描述了由本发明人做出的本发明。然而，不用说，本发明不限于上述实施例并且在不脱离本发明的主旨的情况下可以对其做出各种改变。
【主权项】
1.一种半导体器件，包括: P型半导体衬底，具有主表面；以及 第一像素区域、第二像素区域和第三像素区域，在平面视图中在所述P型半导体衬底中彼此排列； 其中所述第一像素区域、所述第二像素区域和所述第三像素区域均包括: P型阱区域，在所述P型半导体衬底中形成；以及 η型区域，在所述P型阱区域中形成并且与所述P型阱区域构成ρη结， 其中所述第一像素区域的所述P型阱区域的从所述主表面到距所述主表面最远的最下部分的深度比所述第二像素区域和所述第三像素区域的所述P型阱区域的从所述主表面到距所述主表面最远的最下部分的深度更小，并且 其中在与所述第一像素区域和所述第二像素区域的所述P型阱区域的所述主表面相对的侧上，掩埋P型阱区域被进一步放置以便与所述P型阱区域邻接。2.根据权利要求1所述的半导体器件，进一步包括: P型阱，在平面视图中位于第一像素区域至第三像素区域中的两个像素区域之间的区域中的像素边界区域中。3.根据权利要求1所述的半导体器件， 其中所述第一像素区域、所述第二像素区域和所述第三像素区域均进一步包括在所述η型区域中形成的P型区域，并且 其中在所述第一像素区域中的所述P型区域比在所述第二像素区域和所述第三像素区域中的所述P型区域更厚。4.根据权利要求1所述的半导体器件， 其中在所述第一像素区域中的所述η型区域比在所述第二像素区域和所述第三像素区域中的所述η型区域更薄。5.根据权利要求2所述的半导体器件， 其中元件隔离绝缘膜位于在平面视图中与位于所述像素边界区域中的所述P型阱重叠的区域的至少部分中的主表面中，并且 其中所述元件隔离绝缘膜延伸到比所述P型阱区域的所述最下部分更深的区域。6.根据权利要求1所述的半导体器件，包括: 像素部分，包括第一像素区域、第二像素区域和第三像素区域；以及 图像处理部分，执行来自所述像素部分的信号的算术处理， 其中所述图像处理部分: 检测从所述第一像素区域获得的信号值，作为由于短波长可见光导致的信号； 检测通过从所述第二像素区域获得的信号值减去从所述第一像素区域获得的所述信号值所得的差值，作为由于中波长可见光导致的信号；以及 检测通过从所述第三像素区域获得的信号值减去从所述第二像素区域获得的所述信号值所得的差值，作为由于长波长光导致的信号。7.根据权利要求6所述的半导体器件， 其中所述图像处理部分被形成在所述P型半导体衬底中。8.根据权利要求6所述的半导体器件， 其中所述图像处理部分被形成在与所述P型半导体衬底不同的半导体衬底中。9.一种制造半导体器件的方法，包括以下步骤: 提供具有主表面的P型半导体衬底；以及 形成第一像素区域、第二像素区域和第三像素区域，以便使它们在平面视图中在所述P型半导体衬底中彼此排列， 形成第一像素区域、第二像素区域和第三像素区域的所述步骤包括以下子步骤:在分别将成为所述第一像素区域和所述第二像素区域的区域中的所述P型半导体衬底中形成掩埋P型阱区域； 在分别将成为所述第一像素区域、所述第二像素区域和所述第三像素区域的区域的所述主表面中形成P型阱区域；以及 在所述P型阱区域的所述主表面中形成与所述P型阱区域构成ρη结的η型区域，其中所述第一像素区域的所述掩埋P型阱区域的到所述最下部分的深度比所述第二像素区域的所述掩埋P型阱区域的到所述最下部分的深度更小， 其中在形成P型阱区域的所述步骤中，所述P型阱区域被形成在所述第一像素区域和所述第二像素区域中以便与在所述主表面侧上的所述掩埋P型阱区域邻接，并且 其中所述第一像素区域的所述P型阱区域的从所述主表面到距所述主表面最远的所述最下部分的深度比所述第二像素区域和所述第三像素区域的从所述主表面到距所述主表面最远的所述最下部分的深度更小。10.根据权利要求9所述的制造半导体器件的方法，进一步包括: 形成在平面视图中位于所述第一像素区域至所述第三像素区域中的两个像素区域之间的区域中的所述像素边界区域中的P型阱。11.根据权利要求9所述的制造半导体衬底的方法， 进一步包括在将成为所述第一像素区域、所述第二像素区域和所述第三像素区域的相应区域中的每个区域的所述η型区域中的所述主表面中形成P型区域， 其中在所述第一像素区域中形成的所述P型区域比在所述第二像素区域和所述第三像素区域中形成的所述P型区域更厚。12.根据权利要求9所述的制造半导体器件的方法， 其中在所述第一像素区域中形成的所述η型区域比在所述第二像素区域和所述第三像素区域中形成的所述η型区域更薄。13.根据权利要求10所述的制造半导体器件的方法，进一步包括: 在平面视图中与位于所述像素边界区域中的所述P型阱重叠的区域的至少部分的所述主表面中形成元件隔离绝缘膜， 其中所述元件隔离绝缘膜延伸到比所述P型阱区域的所述最下部分更深的区域。14.一种控制半导体器件的方法，所述半导体器件包括:具有主表面的P型半导体衬底；以及在平面视图中在所述P型半导体衬底中彼此排列的第一像素区域、第二像素区域和第三像素区域， 使用分析方法实现图像分析的所述控制方法包括以下步骤: 检测基于通过在所述第一像素区域中的光电转换获得的在光电二极管中收集的电荷的所述第一数目获得的信号值，作为短波长光接收量； 检测通过从基于通过在所述第二像素区域中的光电转换获得的在光电二极管中收集的电荷的所述第二数目获得的信号值减去基于在光电二极管中收集的电荷的所述第一数目获得的所述信号值所得到的值，作为中波长光接收量；以及 检测通过从基于通过在所述第三像素区域中的光电转换获得的在光电二极管中收集的电荷的所述第三数目获得的信号值减去基于在光电二极管中收集的电荷的所述第二数目获得的所述信号值所得到的值，作为长波长光接收量。
【专利摘要】提供一种半导体器件及其制造方法和控制方法，该半导体器件能够在不使用彩色滤光片的情况下高精确度地检测每个颜色的光，特别是增强通过长波长光的光电转换获得的电荷的检测精确度。该半导体器件具有p型半导体衬底以及第一像素区域、第二像素区域和第三像素区域。这些区域均包括在p型半导体衬底中的p型阱区域和与其构成pn结的n型区域。第一像素区域的p型阱区域从主表面到最下部分比第二像素区域和第三像素区域的p型阱区域从主表面到最下部分更薄。在与第一像素区域和第二像素区域的p型阱区域的主表面相对的侧上，与p型阱区域邻接的掩埋p型阱区域被进一步放置。
【IPC分类】H01L21/66, H01L27/146
【公开号】CN104882459
【申请号】CN201510088918
【发明人】板垣圭一, 国清辰也
【申请人】瑞萨电子株式会社
【公开日】2015年9月2日
【申请日】2015年2月26日
【公告号】US20150243702