一种深沟槽隔离结构及其制备方法

一种深沟槽隔离结构及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种深沟槽隔离结构及其制备方法。
【背景技术】
[0002]随着集成电路的内部元件的积集度(integrat1n)不断地提升,相邻元件间的间由于距离缩短，彼此电子干扰的可能性因而提高，为此，必须有适当的隔离结构，以避免元件之间的互相干扰。
[0003]一般而言，特别是针对高压元件而言，为了隔绝位于低浓度深阱区或是低浓度多晶硅层中的高压元件，必须使用深沟槽(de印trench)来达到所需要的隔绝程度。
[0004]通常将深度在3μπι以上的沟槽称为深沟槽，深沟槽结构在现今的半导体技术中得到较为广泛的应用，深沟槽隔离结构主要用于高功率的集成BCD电路或者智能功率技术(smart power technology),其中深沟槽良好的隔离可以使得各种高低压器件例如模拟、数字、高压以及EE等集成在一起，而不会引起EMI (电磁干扰)的干扰。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。
[0005]现有技术中深沟槽隔离的制备方法如图1a-1d所示，首先提供半导体衬底，所述半导体衬底中形成有有源区102，以在所述有源区102中形成各种有源器件，然后在所述有源区102中蚀刻形成深沟槽10，在所述深沟槽的侧壁上形成氧化物层103，所述氧化物层作为保护层，然后在所述深沟槽10中填充掺杂的多晶硅材料104，以形成所述深沟槽隔离，最后在所述有源区内形成浅沟槽隔离结构。进一步，所述半导体衬底的背面还形成有导电材料层101，作为优选，所述导电材料层101为多晶硅材料层。
[0006]上述工艺方法虽然简单，但是随着器件的不断缩小，所述深沟槽隔离的顶部隔离问题成为需要克服的问题，在深沟槽隔离的顶部要求在于将有源区102和所述深沟槽10中填充掺杂的多晶硅材料104有良好的隔离，在STI的边缘，还有有源区102区有漏电的风险；受到STI形貌的限制，不可避免的在有源区102与浅沟槽隔离结构顶端有一个狭窄的区域，如图1d圆圈所述的区域，造成有源区102与深沟槽的多晶硅材料区域隔离不良。
[0007]因此，需要对目前所述深沟槽隔离结构的制备方法作进一步的改进，以便消除上述问题。

【发明内容】

[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]本发明为了克服目前存在问题，提供了一种深沟槽隔离结构的制备方法，包括:
[0010]提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；
[0011]图案化所述浅沟槽隔离结构和所述半导体衬底，以在所述浅沟槽隔离结构和所述半导体衬底中形成深沟槽；
[0012]在所述深沟槽的侧壁上形成氧化物保护层；
[0013]选用半导体材料填充所述深沟槽，以形成深沟槽隔离结构。
[0014]作为优选，所述深沟槽位于所述浅沟槽隔离结构的中间部位，以使所述浅沟槽隔离结构包围所述深沟槽的顶部。
[0015]作为优选，所述半导体衬底中形成有有源区，所述深沟槽隔离结构位于所述有源区内。
[0016]作为优选，选用半导体材料填充所述深沟槽之后，还进一步包括平坦化的步骤。
[0017]作为优选，所述半导体材料选用掺杂的多晶硅。
[0018]本发明还提供了一种深沟槽隔离结构，包括:
[0019]半导体衬底；
[0020]浅沟槽隔离结构，位于所述半导体衬底中；
[0021]深沟槽隔离，嵌于所述浅沟槽隔离结构和所述半导体衬底中，所述浅沟槽隔离结构环绕包围住所述深沟槽隔离的顶部。
[0022]作为优选，所述半导体衬底中还形成有有源区，所述浅沟槽隔离结构和所述深沟槽隔离位于所述有源区中。
[0023]作为优选，所述深沟槽隔离包括位于深沟槽侧壁上的氧化物保护层以及位于中心的半导体材料。
[0024]本发明为了解决现有技术中深沟槽隔离结构顶部隔离不良的问题，提供了一种新的制备方法，在所述方法中首先在所述半导体衬底中形成浅沟槽隔离结构，然后在所述隔离结构和所述半导体衬底中形成深沟槽，然后形成侧壁氧化物层并填充掺杂的多晶硅，以形成所述深沟槽隔离结构，通过所述方法制备得到的深沟槽隔离被所述浅沟槽隔离结构包围，增强了所述深沟槽隔离结构的隔离效果，工艺上对准要求降低，减少了工艺步骤，增加了工艺可实现度。
【附图说明】
[0025]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0026]图1a-1d为现有技术中深沟槽隔离结构的制备过程示意图；
[0027]图2a_2d本发明一具体实施例中所述深沟槽隔离结构的制备过程示意图；
[0028]图3本发明一具体实施例中所述深沟槽隔离结构的工艺流程图。
【具体实施方式】
[0029]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0030]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述深沟槽隔离结构及制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0032]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0033]本发明为了解决现有技术中存在的问题，提供了一种新的制备深沟槽隔离结构的方法，包括:
[0034]提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；
[0035]图案化所述浅沟槽隔离结构和部分所述半导体衬底，以在所述浅沟槽隔离结构和部分所述半导体衬底中形成深沟槽；
[0036]在所述深沟槽的侧壁上形成氧化物保护层；
[0037]选用半导体材料填充所述深沟槽，并平坦化所述半导体材料，以形成深沟槽隔离结构。
[0038]实施例1
[0039]下面结合图2a_2d对本发明一【具体实施方式】中所述深沟槽隔离结构的制备方法。
[0040]首先，执行步骤201，提供半导体衬底，在所述半导体衬底中形成浅沟槽隔离结构203。
[0041]具体地，如图2a所示，提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种:娃、绝缘体上娃(SOI)、绝缘体上层叠娃(SSOI)等。进一步,所述半导体衬底的背面还形成有导电材料层201，作为优选，所述导电材料层201为多晶硅材料层。
[0042]进一步，所述半导体衬底上可以被定义有源区202。在该有源区202上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
[0043]在所述有源区202中形成浅沟槽隔离结构203，所述浅沟槽隔离203的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
[0044]然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构203。
[0045]执行步骤202，图案化所述浅沟槽隔离结构204和所述半导体衬底的有源区，以在所述浅沟槽隔离结构204和所述半导体衬底中形成深沟槽20。
[0046]具体地，如图2b所示，在所述浅沟槽隔离结构204和所述半导体衬底上形成图案化的掩膜层，所述掩膜层中定义了所述深沟槽的位置以及开口的关键尺寸。
[0047]在一【具体实施方式】中，在所述浅沟槽隔离结构204和所述半导体衬底上形成硬掩膜层，其材料为无定型碳，可以采用化学气相沉积、等离子体增强化学气相沉积来形成无定型碳层，在硬掩膜层上形成电介质抗反射涂层(DARC)，其材料为氮氧化硅，可以采用化学气沉积的方法制备电 介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成图案化的光刻胶层。
[0048]根据图案化的光刻胶依次刻蚀电介质抗反射涂层、硬掩膜层。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。
[0049]最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为O?200立方厘米/分钟(sccm),反应室内压力可为5?20毫毫米萊柱(mTorr)。接着,去除图案化的光刻胶层、电介质抗反射涂层和硬掩膜层，以形成开口。
[0050]其中，使用原位灰化工艺(In-situ Asher)去除图案化的光刻胶、电介质抗反射涂层和硬掩膜层，灰化工艺采用的气体优选为氧气，具体的，将硅半导体衬底置入反应刻蚀装置中，通过附加的加热装置例如卤素灯，直接加热反应刻蚀装置的腔室内，加热的温度范围为60°C?250°C，然后，使用含氧气体供给加热过的反应刻蚀装置的腔室内，所述含氧气体为02、O3> H2O, N2O, CH3OH或其任意组合。含氧气体的流量问4000?8000立方厘米/分钟(sccm)，灰化功率为300瓦?1200瓦，同时还通入有氮气和氢气。
[0051]接着，根据所述硬掩膜层中形成的开口刻蚀半导体衬底，以形成深沟槽20。通常采用的刻蚀剂为含氟的气体，例如CF4或者CHF3。可以采用干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、02的一种或者几种气体，和一些添加气体如氮气、気气。所述刻蚀气体的流量范围可为O?150立方厘米/分钟(sccm)，反应室内压力可为3?50毫托(mTorr)，在射频功率为600W?1500W的条件下进行等离子体刻蚀。
[0052]作为优选，所述深沟槽20位于所述浅沟槽隔离结构的中间部位，以使后续工艺形成的所述深沟槽隔离结构被所述浅沟槽隔离结构包围，以避免现有技术中深沟槽隔离结构顶部隔离不良的问题。
[0053]进一步，所述深沟槽位于所述浅沟槽隔离结构的中心位置，位于所述浅沟槽隔离结构横切面的中心轴线上。
[0054]执行步骤203，在所述深沟槽20的侧壁上形成氧化物保护层204。
[0055]具体地，如图2c所示，在所述深沟槽20的侧壁上形成氧化物保护层204，其中所述氧化物保护层204可以选用本领域常用的氧化物，优选为Si02。
[0056]所述氧化物保护层204的形成方法可以CVD、ALD或者PVD等常用的沉积方法沉积形成，然后选择性的蚀刻去除所述半导体衬底表面以及所述深沟槽20底部沉积形成的氧化物，仅保留位于所述深沟槽侧壁上的氧化物，以形成所述氧化物保护层。
[0057]或者所述氧化物保护层204还可以通过热氧化所述深沟槽20中露出的所述半导体材料，以形成所述氧化物保护层204。在本发明的一具体实施例中，采用热氧化(thermaloxidat1n)工艺形成所述氧化物保护层204，热氧化工艺可以为湿热氧化工艺或者干热氧化工艺，可选地，可通过氧源，如在分子氧或/和臭氧的氛围中进行热氧化工艺。
[0058]需要说明的是，上述执行热氧化工艺的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
[0059]执行步骤204，选用半导体材料205填充所述深沟槽20，以形成深沟槽隔离结构。
[0060]具体地，如图2d所示，在该步骤中选用半导体材料205，填充所述深沟槽20，然后执行平坦化步骤，平坦化所述半导体材料至所述浅沟槽隔离结构203，以形成所述深沟槽隔离，所述深沟槽隔离结构被所述浅沟槽隔离结构包围。
[0061]在本发明的一【具体实施方式】中,所述半导体材料205包含但不限于娃、非晶娃、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约IXlO18到大约I X 122个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属娃化物叠层材料)。
[0062]类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括化学气相沉积工艺、热处理工艺或者物理气相沉积工艺。通常，所述栅极材料包括具有厚度从大约50埃到大约1500埃的掺杂的多晶硅材料。
[0063]所述半导体材料205的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括:反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100?200立方厘米/分钟(sccm)，如150sccm;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350mTorr，如300mTorr ;所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气,所述氦气和氮气的流量范围可为5?20升/分钟(slm)，如8slm、1slm 或 15slm。
[0064]然后执行平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0065]本发明为了解决现有技术中深沟槽隔离结构顶部隔离不良的问题，提供了一种新的制备方法，在所述方法中首先在所述半导体衬底中形成浅沟槽隔离结构，然后在所述隔离结构和所述半导体衬底中形成深沟槽，然后形成侧壁氧化物层并填充掺杂的多晶硅，以形成所述深沟槽隔离结构，通过所述方法制备得到的深沟槽隔离结构被所述浅沟槽隔离结构包围，增强了所述深沟槽隔离结构的隔离效果，工艺上对准要求降低，减少了工艺步骤，增加了工艺可实现度。
[0066]实施例2
[0067]本发明还提供了一种深沟槽隔离结构，包括:
[0068]浅沟槽隔离结构，位于所述半导体衬底中；
[0069]深沟槽隔离结构，嵌于所述浅沟槽隔离结构和所述半导体衬底中，所述浅沟槽隔离结构环绕包围住所述深沟槽隔离结构。
[0070]所述半导体衬底还形成有有源区，所述浅沟槽隔离结构和所述深沟槽隔离结构位于所述有源区中。
[0071]参照图3，其中示出了本发明制备所述深沟槽隔离结构的工艺流程图，用于简要示出整个制造工艺的流程。
[0072]步骤201提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；
[0073]步骤202图案化所述浅沟槽隔离结构和所述半导体衬底，以在所述浅沟槽隔离结构和所述半导体衬底中形成深沟槽；
[0074]步骤203在所述深沟槽的侧壁上形成氧化物保护层；
[0075]步骤204选用半导体材料填充所述深沟槽，以形成深沟槽隔离结构。
[0076]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种深沟槽隔离结构的制备方法，包括: 提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构； 图案化所述浅沟槽隔离结构和所述半导体衬底，以在所述浅沟槽隔离结构和所述半导体衬底中形成深沟槽； 在所述深沟槽的侧壁上形成氧化物保护层(204)； 选用半导体材料填充所述深沟槽，以形成深沟槽隔离结构。2.根据权利要求1所述的方法，其特征在于，所述深沟槽位于所述浅沟槽隔离结构的中间部位，以使所述浅沟槽隔离结构包围所述深沟槽的顶部。3.根据权利要求1所述的方法，其特征在于，所述半导体衬底中形成有有源区，所述深沟槽隔离结构位于所述有源区内。4.根据权利要求1所述的方法，其特征在于，选用半导体材料填充所述深沟槽之后，还进一步包括平坦化的步骤。5.根据权利要求1所述的方法，其特征在于，所述半导体材料选用掺杂的多晶硅。6.一种深沟槽隔离结构，包括: 半导体衬底； 浅沟槽隔离结构，位于所述半导体衬底中； 深沟槽隔离，嵌于所述浅沟槽隔离结构和所述半导体衬底中，所述浅沟槽隔离结构环绕包围住所述深沟槽隔离的顶部。7.根据权利要求6所述的深沟槽隔离结构，其特征在于，所述半导体衬底中还形成有有源区，所述浅沟槽隔离结构和所述深沟槽隔离位于所述有源区中。8.根据权利要求7所述的深沟槽隔离结构，其特征在于，所述深沟槽隔离包括位于深沟槽侧壁上的氧化物保护层以及位于中心的半导体材料。
【专利摘要】本发明涉及一种深沟槽隔离结构及其制备方法，所述方法包括：提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；图案化所述浅沟槽隔离结构和所述半导体衬底，以在所述浅沟槽隔离结构和所述半导体衬底中形成深沟槽；在所述深沟槽的侧壁上形成氧化物保护层；选用半导体材料填充所述深沟槽，以形成深沟槽隔离结构。通过本发明所述方法制备得到的深沟槽隔离被所述浅沟槽隔离结构包围，增强了所述深沟槽隔离结构的隔离效果，工艺上对准要求降低，减少了工艺步骤，增加了工艺可实现度。
【IPC分类】H01L29/06, H01L21/762
【公开号】CN104882471
【申请号】CN201410072259
【发明人】王刚宁, 王海强, 陈宗高, 俞谦荣, 杨广立, 蒲贤勇
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月2日
【申请日】2014年2月28日