薄膜晶体管及其制造方法

薄膜晶体管及其制造方法
【技术领域】
[0001] 本发明涉及一种薄膜晶体管及其制造方法。
【背景技术】
[0002] 薄膜晶体管（Thin Film Transistor，TFT)已被广泛应用于显示领域作为开关 组件使用。薄膜晶体管具有连接源极与漏极的沟道层，该沟道层采用非晶硅（a-Si)、低温 多晶娃（Low Temperature Poly-Silicon，LTPS)或金属氧化物制成。而具有轻掺杂漏极 (Lightly Doped Drain, LDD)结构的薄膜晶体管因可在偏压时降低漏极附近空乏层中电 子和电洞的生成速率而进一步降低漏电流而得到广泛使用。然在植入离子形成LDD结构的 过程中需要单独光罩制程，从而使制程复杂并增加制造成本。

【发明内容】

[0003] 有鉴于此，有必要提供一种可减少薄膜晶体管制程的薄膜晶体管及其制造方法。
[0004] 一种薄膜晶体管，包括： 基板； 半导体层，该半导体层包括沟道区，设置在该沟道区两侧的轻掺杂漏极区及设置在该 轻掺杂漏极区外侧的重掺杂区； 依次层叠设置在该沟道区上的第一间介电层及第二间介电层； 贯穿该第一间介电层与该第二间介电层的连接孔，且该连接孔位于该第一间介电层的 侧壁相对于该基板倾斜设置形成倾斜部。
[0005] 优选的，该连接孔包括电性连接源极、漏极及半导体层的第一连接孔与第二连接 孔，该源极填充该第一连接孔，该漏极填充该第二连接孔。
[0006] 优选的，该第一连接孔包括贯穿该第二间介电层的第一连接部及贯穿该第一间介 电层与该栅极绝缘层的第二连接部，该第一连接部的侧壁与该基板垂直，该第二连接部的 侧壁与该基板倾斜设置；该第二连接孔包括贯穿该第二间介电层的第一连接部及贯穿该第 一间介电层与该栅极绝缘层的第二连接部，该第一连接部的侧壁与该基板垂直，该第二连 接部的侧壁与该基板倾斜设置。
[0007] 优选的，该第一、第二连接孔的第一连接部在该基板上的投影长度大于该重掺杂 区的长度且小于该第一重掺杂区与该第一轻掺杂漏极区长度之和。
[0008] 优选的，该第一间介电层与第二间介电层的材料不同具有不同的蚀刻速率。
[0009] 优选的，该轻掺杂漏极区与该重掺杂区经该倾斜部阻挡在在同一离子植入制程中 形成。
[0010] 一种薄膜晶体管的制造方法，包括： 形成沟道层； 形成覆盖该沟道层的第一介电层与第二介电层； 蚀刻该第一间介电层与该第二间介电层形成连接孔，且该连接孔位于该第一间介电层 的侧壁与该沟道层倾斜形成倾斜部； 进行离子植入制程，以该倾斜部做阻挡形成轻掺杂区及设置在该轻掺杂区两侧的重掺 杂区。
[0011] 优选的，该连接孔包括电性连接源极、漏极及半导体层的第一连接孔与第二连接 孔，该源极填充该第一连接孔，该漏极填充该第二连接孔；该第一连接孔包括贯穿该第二间 介电层的第一连接部及贯穿该第一间介电层与该栅极绝缘层的第二连接部，该第一连接部 的侧壁与该基板垂直，该第二连接部的侧壁与该基板倾斜设置；该第二连接孔包括贯穿该 第二间介电层的第一连接部及贯穿该第一间介电层与该栅极绝缘层的第二连接部，该第一 连接部的侧壁与该基板垂直，该第二连接部的侧壁与该基板倾斜设置。
[0012] 优选的，该第一间介电层与第二间介电层的材料不同具有不同的蚀刻速率。
[0013] 优选的，该轻掺杂漏极区与该重掺杂区经该倾斜部阻挡在在同一离子植入制程中 形成。
[0014] 相较于先前技术，本发明的薄膜晶体管及其制造方法在形成连接孔后再进行离子 植入制程且以连接孔的倾斜部做阻挡在同一离子植入制程中形成轻掺杂漏极区与重掺杂 区，从而使轻掺杂漏极区与重掺杂区在同一制程中形成以减少制程降低制造成本。
【附图说明】
[0015] 图1是本发明第一实施方式的薄膜晶体管平面结构示意图。
[0016] 图2是图1所示的薄膜晶体管沿II-II线的剖面结构示意图。
[0017] 图3-图8是图1所示薄膜晶体管制造流程示意图。
[0018] 图9是本发明第二实施方式的薄膜晶体管平面结构示意图。
[0019] 图10是图9所示的薄膜晶体管沿X-X线的剖面结构示意图。
[0020] 图11-图18是图10所示薄膜晶体管制造流程示意图。
[0021] 主要元件符号说明

如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0022] 请一并参阅图1、图2,图1是本发明第一实施方式薄膜晶体管组件的平面结构示 意图；图2是图1所示的薄膜晶体管组件沿II-II线的剖面结构示意图。该薄膜晶体管结 构可应用于P型薄膜晶体管、N型薄膜晶体管及互补型金属薄膜晶体管（Complementary Metal Oxide Semiconductor, CMOS)，且可应用于像素区域或外围驱动电路区域。在本实 施方式中以N型顶栅型薄膜晶体管为例进行说明。
[0023] 该薄膜晶体管10包括基板110、依次层叠设置在该基板110上的缓冲层120、半导 体层130、栅极绝缘层140、栅极150、第一间介电层（inter layer dielectric，ILD) 160、第 二间介电层（ILD) 170、源极190及漏极192。
[0024] 该薄膜晶体管10还包括用于电性连接源极190、漏极192及半导体层130的第一 连接孔180与第二连接孔182。第一连接孔180与第二连接孔182贯穿该栅极绝缘层140、 第一间介电层160、第二间介电层170。该第一连接孔180与第二连接孔182位于该栅极绝 缘层140及该第一间介电层160的侧壁与该基板110倾斜形成倾斜部181、183。源极290 填充该第一连接孔180,漏极192填充该第二连接孔182。
[0025] 在本实施方式中，该基板110可为玻璃基板或者石英基板，该第一金属层150、第 二金属层190可为金属材料或金属合金，如钼（Mo)、错（A1)、络（Cr)、铜（Cu)、钕（Nd)等。 该栅极绝缘层140为可以包括氮化硅（SiNx)或氧化硅（SiOx)。该第一间介电层160为氧 化物材料、第二间介电层170为氮化物材料。该第一间介电层160与该第二间介电层170 具有不同的蚀刻速率。该半导体层130为多晶硅（Poly-Si)层。
[0026] 该半导体层130包括位于中部的沟道区132,设置该沟道区132两侧的第一轻掺杂 漏极区（Lightly Doped Drain，LDD) 133与第二轻掺杂漏极区134、设置该第一、第二轻掺 杂漏极区133、134外侧的第一重掺杂区135、第二重掺杂区136。该第一重掺杂区135为源 极区、该第二重掺杂区136为漏极区。该第一重掺杂区135用于连接源极190,该第二重掺 杂区136用于连接漏极192。
[0027] 请一并参阅图6,该第一连接孔180包括贯穿该第二间介电层170的第一连接部 1801及贯穿该第一间介电层160与该栅极绝缘层140的第二连接部1802。该第一连接部 1801的侧壁与该基板110垂直，该第二连接部1802的侧壁与该基板110倾斜设置。该第一 连接部1801在该基板110上的投影大于该第一重掺杂区135且小于该第一重掺杂区135 与该第一轻掺杂漏极区133之和。该第二连接部1802的底部设置在该第一重掺杂区135 上。该第二连接孔182包括贯穿该第二间介电层170的第一连接部1821及贯穿该第一间 介电层160与该栅极绝缘层140的第二连接部1822。该第一连接部182的侧壁与该基板 110 垂直，该第二连接部1822的侧壁与该基板110倾斜设置。该第一连接部1821在该基板 110上的投影长度大于该第一重掺杂区135且小于该第一重掺杂区135与该第一轻掺杂漏 极区133之和。该第二连接部1822的底部设置在该第一重掺杂区135上。
[0028] 请一并参阅图3-图9,其中图3-图8为图1所示的薄膜晶体管10各制作步骤结 构示意图。图9是图1所示薄膜晶体管10的制造流程图。
[0029] 步骤S201，请参阅图3,提供一基板110,于基板110上沉积缓冲层120,及在该缓 冲层120上形成半导体层130。在本实施方式中，该半导体层的制作方法可采用低温多晶硅 (Low Temperature Poly-Silicon, LTPS)制程，先于基板上形成一非晶层（a-Si)层，然后 利用热处理或准分子错射退火（Excimer Laser Annealing, ELA)的方式将非晶娃转换为 多晶娃材质。
[0030] 步骤S203,请参阅图4,在该半导体层130沉积栅极绝缘层140,并在该栅极绝缘层 140上沉积第一金属层，图案化该第一金属层形成栅极150,并在该栅极150上依次沉积第 一间介电层160与第二间介电层170。
[0031] 步骤S205，请参阅图5，在该第二间介电层170上涂布光阻层172，并利用黄光制程 图案化该光阻层172从而在该光阻层172上定义出通孔H1、H2。该通孔H1、H2为贯穿该光 阻层172设置。
[0032] 步骤S207,请参阅图6,以该图案化光阻层172作屏蔽蚀刻该第二间介电层170、第 一间介电层160与该栅极绝缘层140,形成沿厚度方向贯穿该第一间介电层160、第二间介 电层170及该栅极绝缘层140的第一连接孔180与第二连接孔182。该第一连接孔180包 括贯穿该第二间介电层170的第一连接部1801及贯穿该第一间介电层160与该栅极绝缘 层140的第二连接部1802。该第一连接部1801的侧壁与该基板110垂直，该第二连接部 1802的侧壁与该基板110倾斜设置形成倾斜部181。该第二连接孔182包括贯穿该第二间 介电层170的第一连接部1821及贯穿该第一间介电层160与该栅极绝缘层140的第二连 接部1822。该第一连接部1821的侧壁与该基板110垂直，该第二连接部1822的侧壁与该 基板110倾斜设置形成倾斜部183。该倾斜部181、183由于该第一间介电层160与第二间 介电层170由不同材料制成而形成。在本实施方式中，可利用电衆蚀刻（Plasma Etching)、 反应离子蚀刻（Reactive Ion Etching，RIE)、等离子蚀刻等蚀刻方法。
[0033] 步骤S209,请参阅图7,进行一离子植入制程，利用通孔H1、H2及图案化光阻层172 做掩膜，，于该半导体层130形成一未掺杂的沟道区132、及位于该沟道区132两侧的第一 轻掺杂漏极区（LDD) 133与第二轻掺杂漏极区134、位于该第一、第二轻掺杂漏极区133、134 外侧的第一重掺杂区135、第二重掺杂区136。在本实施方式中，该第一、第二轻掺杂漏极区 133、134为N-掺杂区，该第一、第二重掺杂区135、136为N+掺杂区。在其他实施方式中， 该薄膜晶体管10为P型，则该第一、第二轻掺杂漏极区133、134为P-掺杂区，该第一、第二 重掺杂区135、136为P+掺杂区。在本实施方式中，该第一、第二轻掺杂漏极区133、134的 掺杂浓度为Ixl0 12~lxl014atom/cm2,该第一重掺杂区135、第二重掺杂区136的掺杂浓度为 Ixl0 14~lxl016atom/cm2。该第一连接部1821在该基板110上的投影大于该第一重掺杂区 135且小于该第一重掺杂区135与该第一轻掺杂漏极区133之和。该第二连接部1822的底 部设置在该第一重掺杂区135上。
[0034] 步骤S211，请参阅图8,移除剩余光阻层172,在第一连接孔180上形成源极190、 第二连接孔182上形成漏极192,源极190与漏极192分别填充该第一连接孔182、第二连接 孔184。该源极190、漏极192为金属材料或金属合金，如钼（Mo)、铝（A1)、铬（Cr)、铜（Cu)、 钕（Nd)等。
[0035] 请一并参阅图10、图11，图10是本发明第二实施方式薄膜晶体管组件的平面结构 示意图；图11是图10所示的薄膜晶体管组件沿II-II线的剖面结构示意图。该薄膜晶体管 结构可应用于P型薄膜晶体管、N型薄膜晶体管及互补型金属薄膜晶体管（Complementary Metal Oxide Semiconductor, CMOS)，且可应用于像素区域或外围驱动电路区域。在本实 施方式中以N型底栅型薄膜晶体管为例进行说明。
[0036] 该薄膜晶体管20包括基板210、依次层叠设置在该基板210上的栅极230、栅极绝 缘层240、半导体层250、第一间介电层（ILD) 260、第二间介电层（ILD) 270、源极290及漏极 292〇
[0037] 该薄膜晶体管20还包括用于电性连接源极290、漏极292及半导体层250的第一 连接孔280与第二连接孔282。该第一连接孔280与该第二连接孔282贯穿该第一间介电 层260、第二间介电层270。该第一连接孔280与第二连接孔282位于该第一间介电层260 的侧壁与该基板210倾斜形成倾斜部281、283。该源极290填充该第一连接孔280,该漏极 292填充该第二连接孔282。
[0038] 在本实施方式中，该基板210可为玻璃基板或者石英基板，该栅极230、源极290与 漏极292可为金属材料或金属合金，如钼（Mo)、铝（A1)、铬（Cr)、铜（Cu)、钕（Nd)等。该栅 极绝缘层240为可以包括氮化娃（SiNx)或氧化娃（SiOx)。该第一间介电层260为氧化物 材料、第二间介电层270为氮化物材料。该第一间介电支260与该第二间介电层270具有 不同的蚀刻速率。该半导体层250为多晶硅（Poly-Si)层。
[0039] 该半导体层250包括位于中部的未掺杂部252为该薄膜晶体管20的沟道层，设置 该未掺杂部252两侧的第一轻掺杂漏极区（LDD) 253与第二轻掺杂漏极区254、设置该第一、 第二轻掺杂漏极区253、254外侧的第一重掺杂区255、第二重掺杂区256。该第一重掺杂区 255为源极区、该第二重掺杂区256为漏极区。
[0040] 请一并参阅图15,该第一连接孔280包括贯穿该第二间介电层270的第一连接部 2801及贯穿该第一间介电层260的第二连接部2802。该第一连接部2801的侧壁与该基板 210垂直，该第二连接部2802的侧壁与该基板210倾斜设置形成该倾斜部281。该第一连 接部2801在该基板210上的投影长度大于该第一重掺杂区235且小于该第一重掺杂区235 与该第一轻掺杂漏极区233之和。该第二连接部2802的底部设置在该第一重掺杂区235 上。该第二连接孔282包括贯穿该第二间介电层270的第一连接部2821及贯穿该第一间 介电层260的第二连接部2822。该第一连接部2821的侧壁与该基板210垂直，该第二连接 部2822的侧壁与该基板210倾斜设置形成倾斜部283。该第一连接部2821在该基板210 上的投影长度大于该第一重掺杂区255且小于该第一重掺杂区255与该第一轻掺杂漏极区 253之和。该第二连接部2822的底部设置在该第一重掺杂区255上。
[0041] 请一并参阅图12-图18,其中图12-图17为图10所示的薄膜晶体管20各制作步 骤结构示意图。图18是图10所示薄膜晶体管20的制造流程图。
[0042] 步骤S401，请参阅图12,提供一基板210,于基板210上沉积第一金属层，图案化第 一金属层形成栅极230,并在该栅极上沉积栅极绝缘层240。
[0043] 步骤S403,请参阅图13,在该栅极绝缘层240对应该栅极位置形成半导体层250， 并在该半导体层250上依次沉积第一间介电层260与第二间介电层270。在本实施方式中， 该半导体层的制作方法可采用低温多晶娃（Low Temperature Poly-Silicon, LTPS)制程， 先于基板上形成一非晶层（a-Si)层，然后利用热处理或准分子镭射退火（Excimer Laser Annealing, ELA)的方式将非晶娃转换为多晶娃材质。
[0044] 步骤S405,请参阅图14,在该第二间介电层270上涂布光阻层272,并利用黄光制 程图案化该光阻层272从而在该光阻层272上定义出通孔H11、H22。该通孔H11、H22为贯 穿该光阻层272设置。
[0045] 步骤S407,请参阅图15,以该图案化光阻层272作屏蔽蚀刻该第二间介电层270、 第一间介电层260,形成沿厚度方向贯穿该第一间介电层260与第二间介电层270的第一连 接孔280与第二连接孔282。该第一连接孔280包括贯穿该第二间介电层170的第一连接 部2801及贯穿该第一间介电层260的第二连接部1802。该第一连接部2801的侧壁与该基 板210垂直，该第二连接部2802的侧壁与该基板210倾斜设置形成倾斜部281。该第二连 接孔282包括贯穿该第二间介电层270的第一连接部2821及贯穿该第一间介电层260的 第二连接部2822。该第一连接部2821的侧壁与该基板210垂直，该第二连接部2822的侧 壁与该基板210倾斜设置形成倾斜部183。由于该第一间介电层260与第二间介电层270 由不同材料制成而具有不同的蚀刻速率，从而该第一连接孔280与第二连接孔282位于该 第一间介电层260的侧壁与该基板210倾斜形成倾斜部281、283。在本实施方式中，可利用 电衆蚀刻（Plasma Etching)、反应离子蚀刻（Reactive Ion Etching，RIE)、等离子蚀刻等 蚀刻方法。
[0046] 步骤S409,请参阅图16,进行一离子植入制程，利用该倾斜部281、283作屏蔽， 于该半导体层250形成一未掺杂部252、及位于该未掺杂部252两侧的第一轻掺杂漏极区 (LDD) 253与第二轻掺杂漏极区254、位于该第一、第二轻掺杂漏极区253、254外侧的第一 重掺杂区255、第二重掺杂区256。在本实施方式中，该第一、第二轻掺杂漏极区253、254 为N-掺杂区，该第一、第二重掺杂区255、256为N+掺杂区。在其他实施方式中，该薄膜 晶体管20为P型，则该第一、第二轻掺杂漏极区253、254为P-掺杂区，该第一、第二重掺 杂区255、256为P+掺杂区。在本实施方式中，该第一、第二轻掺杂漏极区253、254的掺 杂浓度为Ixl0 12~lxl014atom/cm2,该第一重掺杂区255、第二重掺杂区256的掺杂浓度为 Ixl0 14~lxl016atom/cm2〇
[0047] 步骤S411，请参阅图17,移除剩余光阻层272,填充该第一连接孔282、第二连接孔 284形成源极290与漏极292。该源极290、漏极292为金属材料或金属合金，如钼（Mo)、铝 (A1)、铬（Cr)、铜（Cu)、钕（Nd)等。
[0048] 该薄膜晶体管及其制造方法在蚀刻形成连接孔后再进行离子植入制程且以连接 孔的倾斜部做阻挡在同一离子植入制程中形成轻掺杂漏极区与重掺杂区，从而使轻掺杂漏 极区与重掺杂区在同一制程中形成以减少制程降低制造成本。
[0049] 以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发 明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改 或等同替换，而不脱离本发明技术方案的精神和范围。
【主权项】
1. 一种薄膜晶体管，包括： 基板； 半导体层，该半导体层包括沟道区，设置在该沟道区两侧的轻掺杂漏极区及设置在该 轻掺杂漏极区外侧的重掺杂区； 依次层叠设置在该沟道区上的第一间介电层及第二间介电层； 贯穿该第一间介电层与该第二间介电层的连接孔，且该连接孔位于该第一间介电层的 侧壁相对于该基板倾斜设置形成倾斜部。2. 如权利要求1所述的薄膜晶体管，其特征在于，该连接孔包括电性连接源极、漏极及 半导体层的第一连接孔与第二连接孔，该源极填充该第一连接孔，该漏极填充该第二连接 孔。3. 如权利要求2所述的薄膜晶体管，其特征在于，该第一连接孔包括贯穿该第二间介 电层的第一连接部及贯穿该第一间介电层与该栅极绝缘层的第二连接部，该第一连接部的 侧壁与该基板垂直，该第二连接部的侧壁与该基板倾斜设置；该第二连接孔包括贯穿该第 二间介电层的第一连接部及贯穿该第一间介电层与该栅极绝缘层的第二连接部，该第一连 接部的侧壁与该基板垂直，该第二连接部的侧壁与该基板倾斜设置。4. 如权利要求3所述的薄膜晶体管，其特征在于，该第一、第二连接孔的第一连接部在 该基板上的投影长度大于该重掺杂区的长度且小于该第一重掺杂区与该第一轻掺杂漏极 区长度之和。5. 如权利要求1所述的薄膜晶体管，其特征在于，该第一间介电层与第二间介电层的 材料不同具有不同的蚀刻速率。6. 如权利要求1-5任意一项所述的薄膜晶体管，其特征在于，该轻掺杂漏极区与该重 掺杂区经该倾斜部阻挡在在同一离子植入制程中形成。7. -种薄膜晶体管的制造方法，包括： 形成沟道区； 形成覆盖该沟道区的第一介电层与第二介电层； 蚀刻该第一间介电层与该第二间介电层形成连接孔，且该连接孔位于该第一间介电层 的侧壁与该沟道层倾斜形成倾斜部； 进行离子植入制程，以该倾斜部做阻挡形成轻掺杂区及设置在该轻掺杂区两侧的重掺 杂区。8. 如权利要求7所述的薄膜晶体管制造方法，其特征在于，该连接孔包括电性连接源 极、漏极及半导体层的第一连接孔与第二连接孔，该源极填充该第一连接孔，该漏极填充该 第二连接孔；该第一连接孔包括贯穿该第二间介电层的第一连接部及贯穿该第一间介电层 与该栅极绝缘层的第二连接部，该第一连接部的侧壁与该基板垂直，该第二连接部的侧壁 与该基板倾斜设置；该第二连接孔包括贯穿该第二间介电层的第一连接部及贯穿该第一间 介电层与该栅极绝缘层的第二连接部，该第一连接部的侧壁与该基板垂直，该第二连接部 的侧壁与该基板倾斜设置。9. 如权利要求8所述的薄膜晶体管制造方法，其特征在于，该第一间介电层与第二间 介电层的材料不同具有不同的蚀刻速率。10. 如权利要求7-9任意一项所述的薄膜晶体管制造方法，其特征在于，该轻掺杂漏极 区与该重掺杂区经该倾斜部阻挡在在同一离子植入制程中形成。
【专利摘要】本发明涉及一种薄膜晶体管，包括：基板；半导体层，该半导体层包括沟道区，设置在该沟道区两侧的轻掺杂漏极区及设置在该轻掺杂漏极区外侧的重掺杂区；依次层叠设置在该沟道区上的第一间介电层及第二间介电层；贯穿该第一间介电层与该第二间介电层的连接孔，且该连接孔位于该第一间介电层的侧壁相对于该基板倾斜设置形成倾斜部。本案还涉及一种薄膜晶体管的制造方法。
【IPC分类】H01L21/336, H01L21/265, H01L29/06, H01L29/08, H01L29/786
【公开号】CN104882485
【申请号】CN201510143210
【发明人】彭裕清
【申请人】深超光电（深圳）有限公司
【公开日】2015年9月2日
【申请日】2015年3月30日