一种抑制直流通路的负压电平转换电路的制作方法

一种抑制直流通路的负压电平转换电路的制作方法
【技术领域】
[0001]本发明属于集成电路设计领域，具体涉及一种抑制直流通路的负压电平转换电路。
【背景技术】
[0002]集成电路在运行过程中，对于不同的应用场景一般需要不同的电压。例如在高速芯片接口电路中，不同电平间是不能直接互联的，需要相应的电平转换电路进行连接。因此，将输入电压转换为不同场景下相应电压的电平转换电路已成为集成电路设计者必须攻克的方向。
[0003]图1所示为业内现有通用技术中典型的负压电平转换电路结构。IN是O和DVDD12之间的输入信号，OUT是Vneg和AVDD33之间的输出信号，其中DVDD12是数字电路1.2V电源电压，AVDD33是模拟电路3.3V电源电压，Vneg是负电压信号。为了叙述方便，以下将P沟道MOSFET和N沟道MOSFET简称为P管和N管。
[0004]该电路的输入信号IN首先通过由Pl管和NI管组成的反相器，Pl管的G、S、D分别连接输入信号IN、数字电源DVDD12、N1管的漏极，NI管的G、S、D分别连接输入信号IN、0V,Pl管的漏极。P2管的G、S、D分别连接反相器的输出信号、数字电源DVDD12、N2管的漏极；P3管的G、S、D分别连接输入信号IN、数字电源DVDD12、N3管的漏极。N2管和N3管组成第一正反馈对，N2管的G、S、D分别连接N3管的漏极、负电压Vneg、N3管的栅极，N3管的G、S、D分别连接N2管的漏极、负电压Vneg、N2管的栅极。P4管和P5管组成第二正反馈对，P4管的G、S、D分别连接P5管的漏极、模拟电源AVDD33、P5管的栅极，P5管的G、S、D分别连接P4管的漏极、模拟电源AVDD33、P4管的栅极。N4管的G、S、D分别连接P2管的漏极、负电压Vneg、P4管的漏极，N5管的G、S、D分别连接P3管的漏极、负电压Vneg、P5管的漏极，N5的漏极和P5管的漏极与输出信号OUT相连。
[0005]参照图1，当输入信号IN为低电平(OV)时，Pl管导通，NI管关断，反相器输出高电平1.2V。此时，P2管关断，P3管导通，则P3管漏极电压被上拉至1.2V，继而N2管导通，N3管关断，使得P2管漏极电压稳定在Vneg，P3管电压稳定在1.2V。从而N4管关断，N5管导通，其漏极电压被下拉至Vneg，因此，P4管导通，P5管关断，则可将P5漏极电压(即输出信号OUT)稳定在Vneg。
[0006]相反的，当输入信号IN为高电平(1.2V)时，Pl管关断，NI管导通，反相器输出低电平0V。此时，P2管导通，P3管关断，则P2管漏极电压被上拉至1.2V，继而N3管导通，N2管关断，使得P2管漏极电压稳定在1.2V，P3管电压稳定在Vneg。从而N5管关断，N4管导通，其漏极电压被下拉至Vneg，因此，P5管导通，P4管关断，则可将P5漏极电压(即输出信号OUT)上拉并稳定在AVDD33。这样，图1电路实现了从O?1.2V到Vneg?1.2V再到Vneg?3.3V的电压转换。
[0007]但是，如图1所示的电路存在如下缺点:
[0008]第一，假如该电平转换电路的上级电路所提供的Vneg为一个初始值不确定的信号，例如前级接入一个负压电荷泵模块，初始值不确定时Vneg有可能为正值，其最差情况假设为3.3V。此时，以输入信号IN = 1.2V为例，N3管的栅极电压为1.2V，然而其源极电压为3.3V，则等效于P衬底NMOSFET的栅源PN结外接正向电压，此PN结导通，这种情况下P2管是导通的，那么则会形成一股从数字电源DVDD12到负电压Vneg的直流漏电通路，增大该电平转换单元的功耗。对于一个大规模电平转换阵列而言，该直流通路会积聚一个相当可观的大电流，增加系统功耗的同时极有可能无法满足前级电路的驱动能力，导致前级电路无法正常工作。
[0009]第二，对于前级信号Vneg不确定的情况，该电平转换电路的输入信号IN在传递到第一正反馈对时电路各个节点已经处于不定态，导致输出节点也处于不确定状态，则该电平转换电路无法实现功能。
[0010]从以上分析可见，需要发明一种结构，确保在前级信号Vneg不确定的情况下可以避免电源到Vneg间直流电流通路，降低系统直流功耗，确保不影响其他模块的正常使用。此外，该发明还需保证在Vneg不确定的前提下，电平转换电路仍然可以正常的工作。

【发明内容】

[0011]本发明的目的在于针对上述现有技术中的缺陷，提供一种抑制直流通路的负压电平转换电路，解决由于前级Vneg不确定导致的晶体管PN结正向导通现象，避免电源到Vneg间直流漏电通路，以及Vneg不确定引起的电平转换电路各结点工作状态的不确定，从而保证电路电平转换电路能够在任何条件下正常工作。
[0012]为了实现上述目的，本发明采用的技术方案为:
[0013]包括与信号输入端相连的反相器，反相器由第六P沟道MOSFET与第六N沟道MOSFET组成，所述第六P沟道MOSFET与第六N沟道MOSFET的S极分别连接数字电路电源与地；反相器的输出端连接第七N沟道MOSFET的G极，第七N沟道MOSFET的D极连接第七P沟道MOSFET的D极，第七P沟道MOSFET与第八P沟道MOSFET组成第一正反馈对，第七P沟道MOSFET与第八P沟道MOSFET的S极连接模拟电路电源，第八P沟道MOSFET的D极连接第八N沟道MOSFET的D极，第八N沟道MOSFET的G、S极分别连接信号输入端与地；所述第七P沟道MOSFET与第八P沟道MOSFET的D极还分别连接第九P沟道MOSFET与第十P沟道MOSFET的G极，第九P沟道MOSFET与第十P沟道MOSFET的S极连接模拟电路电源，第九P沟道MOSFET与第十P沟道MOSFET的D极分别连接第九N沟道MOSFET与第十N沟道MOSFET的D极，第九N沟道MOSFET与第十N沟道MOSFET组成第二正反馈对，第九N沟道MOSFET与第十N沟道MOSFET的S极连接负电压电源，负电压电源与模拟电路电源之间连接信号输出端。
[0014]所述的数字电路电源为数字电路1.2V电压电源。
[0015]所述的模拟电路电源为模拟电路3.3V电压电源。
[0016]所述的第一正反馈对中第七P沟道MOSFET的G、S、D极分别连接第八P沟道MOSFET的D极、模拟电路电源和第八P沟道MOSFET的G极，第八P沟道MOSFET的G、S、D极分别连接第七P沟道MOSFET的D极、模拟电路电源和第七P沟道MOSFET的G极。
[0017]所述的第二正反馈对中第九N沟道MOSFET的G、S、D极分别连接第十N沟道MOSFET的D极、负电压电源和第十N沟道MOSFET的G极，第十N沟道MOSFET的G、S、D极分别连接第九N沟道MOSFET的D极、负电压电源和第九N沟道MOSFET的G极。
[0018]与现有技术相比，本发明具有的有益效果为:
[0019]第一，当前级负电压电源信号Vneg不确定时，抑制了由于PN结正向导通造成的数字电路电源到负电压电源间的直流电流通路，确保了电平转换电路的正常工作，有效降低了直流功耗。此外，对于大规模电平转换阵列而言，该电平转换电路极大的抑制了大的直流漏电，确保该模块对系统中其他模块无大电流注入现象，保证系统的正常工作。
[0020]第二，该电路首先将OV到数字电路电源电压转换为OV到模拟电路电源电压，每个结点的工作状态均不受前级信号的影响，即如果前级负电压电源信号Vneg不确定，也不会影响该电平转换电路的工作状态，然后再将OV到模拟电路电源电压转换为负电压电源电压Vneg到模拟电路电源电压。克服了现有技术中由于负电压电源电压Vneg信号的不确定性，在输入信号经过反相器后电路各个结点工作状态均无法确定的现象，保证了正电压到负电压间的高可靠性转换。
【附图说明】
[0021]图1现有通用技术负压电平转换电路的电路图；
[0022]图2本发明负压电平转换电路的电路图。
【具体实施方式】
[0023]下面结合附图对本发明做进一步的详细说明。
[0024]参见图2，本发明负压电平转换电路包括五个P沟道金属氧化物半导体场效应管P6、P7、P8、P9、P10,以及五个N沟道金属氧化物半导体场效应管N6、N7、N8、N9、N10。
[0025]为了叙述方便，以下将P沟道MOSFET和N沟道MOSFET简称为P管和N管。
[0026]DVDD12是数字电路1.2V电源电压，AVDD33是模拟电路3.3V电源电压，Vneg是负电压信号。IN是O和DVDD12之间的输入信号，OUT是Vneg和AVDD33之间的输出信号。
[0027]图中所示本发明负压电平转换电路主要包括以下几条支路:
[0028]第一支路，该支路为P6管和N6管组成的反相器，P6管的G、S、D分别连接输入信号IN、数字电源DVDD12、N6管的漏极，N6管的G、S、D分别连接输入信号IN、0V、P6管的漏极。
[0029]第二支路，该支路包括由P7管和P8管组成第一正反馈对，以及此反馈对的驱动晶体管对N7和N8。N7管的G、S、D 分别连接反相器的输出信号、0V、P7管的漏极；N8管的G、S、D分别连接输入信号IN、0V、P8管的漏极。第一正反馈对中P7管的G、S、D分别连接P8管的漏极、模拟电源AVDD33、P8管的栅极，P8管的G、S、D分别连接P7管的漏极、模拟电源AVDD33、P7管的栅极。
[0030]第三支路，该支路包括由N9管和NlO管组成第二正反馈对，以及此反馈对的驱动晶体管对P9和P10。P9管的G、S、D分别连接P7管的漏极、模拟电源AVDD33、N9管的漏极；PlO管的G、S、D分别连接P8管的漏极、模拟电源AVDD33、NlO管的漏极。第二正反馈对中N9管的G、S、D分别连接NlO管的漏极、负电压Vneg、N10管的栅极，NlO管的G、S、D分别连接N9管的漏极、负电压Vneg、N9管的栅极，PlO的漏极和NlO管的漏极与输出信号OUT相连。[0031 ] 与图1现有技术负压电平转换电路相比，本发明当输入信号IN为低电平OV时，P6管导通，N6管关断，反相器输出高电平1.2V。此时，NS管关断，N7管导通，其漏极电压被下拉至0V，继而P8管导通，P7管关断，使得N7管漏极电压稳定在0V，NS管漏电压稳定在3.3V。从而PlO管关断，P9管导通，其漏极电压被上拉至3.3V，因此，NlO管导通，N9管关断，则可将NlO漏极电压，即输出信号OUT，拉低并稳定在Vneg。
[0032]相反的，当输入信号IN为高电平1.2V时，P6管关断，N6管导通，反相器输出低电平0V。此时，NS管导通，N7管关断，则NS管漏极电压被下拉至0V，继而P7管导通，P8管关断，使得N7管漏极电压稳定在3.3V，NS管电压稳定在0V。从而P9管关断，PlO管导通，其漏极电压被上拉至3.3V，因此，N9管导通，NlO管关断，则可将PlO漏极电压，即输出信号OUT，稳定在 AVDD33。
[0033]这样，本发明电路实现了从OV?1.2V到OV?3.3V再到Vneg?3.3V的电压转换。
[0034]下面对本发明电路的工作过程进行分析，以说明其功能和效果。对每一对晶体管，Vg表不其栅极电压，Vs表不其源极电压，Vd表不其漏极电压，Vb表不其基极电压。
[0035]当输入信号IN为OV时，第一支路中P6管导通，其Vg = 0V, Vs = Vd = Vb = 1.2V ；N6管截止，Vg = Vs = Vb = 0V, Vd = 1.2V。第二支路中，驱动对中N7管导通，Vg = 1.2V，Vs = Vb = Vd = OV ；N8 管截止，Vg = Vs = Vb = OV ;第一正反馈对中 P8 管导通，Vg = 0V,Vs = Vb = Vd = 3.3V ；P7 管截止，Vg = Vs = Vb = 3.3V，Vd = OVo 第三支路中，驱动对中P9 管导通，Vg = 0V, Vs = Vb = Vd = 3.3V ；P10 管截止，Vg = Vs = Vb = 3.3V ;第二正反馈对中 NlO 管导通，Vg = 3.3V，Vs = Vb = Vd = Vneg ；N9 管截止，Vg = Vs = Vb = Vneg,Vd = 3.3V。此时输出信号OUT为Vneg值。
[0036]当输入信号IN为1.2V时，第一支路中N6管导通，其Vg = 1.2V，Vs = Vd = Vb =OV ；P6管截止，Vg = Vs = Vb = 1.2V，Vd = OVo第二支路中，驱动对中N8管导通，Vg =1.2V，Vs = Vb = Vd = OV ；N7 管截止，Vg = Vs = Vb = OV ;第一正反馈对中 P7 管导通，Vg=0V, Vs = Vb = Vd = 3.3V ；P8 管截止，Vg = Vs = Vb = 3.3V，Vd = 0V。第三支路中，驱动对中 PlO 管导通，Vg = 0V, Vs = Vb = Vd = 3.3V ；P9 管截止，Vg = Vs = Vb = 3.3V ;第二正反馈对中 N9 管导通，Vg = 3.3V，Vs = Vb = Vd = Vneg ；N10 管截止，Vg = Vs = Vb =Vneg, Vd = 3.3V。此时输出信号OUT为3.3V。
[0037]本发明电路当前级信号Vneg不确定时，抑制了由于PN结正向导通造成的数字电源DVDD12到Vneg间的直流电流通路，确保了电平转换电路的正常工作，有效降低了直流功耗。此外，对于大规模电平转换阵列而言，该发明极大的抑制了大的直流漏电，确保该模块对系统中其他模块无大电流注入现象，保证系统的正常工作。
[0038]此外，本发明电平转换电路首先将OV?1.2V转换为OV?3.3V，此过程电路中每个结点的工作状态均不受前级信号的影响，即如果Vneg不确定，也不会影响该电平转换电路的工作状态，然后再将OV?3.3V转换为Vneg?3.3V。克服了现有技术中由于Vneg信号不确定性，在输入信号经过反相器后电路各个结点工作状态均无法确定的现象，保证了正电压到负电压间的高可靠性转换。
[0039]从以上分析可见，本发明的负压电平转换电路有效防止了 Vneg状态不确定对本级电平转换电路的影响，避免了 PN结正向导通所导致的直流漏电，提高了电路的可靠性，降低了直流功耗，此外，避免了对系统前、后级模块注入大电流，保证系统的正常工作。
【主权项】
1.一种抑制直流通路的负压电平转换电路，其特征在于:包括与信号输入端(IN)相连的反相器，反相器由第六P沟道MOSFET (P6)与第六N沟道MOSFET (N6)组成，所述第六P沟道MOSFET (P6)与第六N沟道MOSFET (N6)的S极分别连接数字电路电源与地；反相器的输出端连接第七N沟道MOSFET (N7)的G极，第七N沟道MOSFET (N7)的D极连接第七P沟道MOSFET (P7)的D极，第七P沟道MOSFET (P7)与第八P沟道MOSFET (P8)组成第一正反馈对，第七P沟道MOSFET (P7)与第八P沟道MOSFET (P8)的S极连接模拟电路电源，第八P沟道MOSFET (P8)的D极连接第八N沟道MOSFET (N8)的D极，第八N沟道MOSFET (N8)的G、S极分别连接信号输入端(IN)与地；所述第七P沟道MOSFET(P7)与第八P沟道MOSFET (P8)的D极还分别连接第九P沟道MOSFET (P9)与第十P沟道MOSFET (PlO)的G极，第九P沟道MOSFET (P9)与第十P沟道MOSFET (PlO)的S极连接模拟电路电源，第九P沟道MOSFET (P9)与第十P沟道MOSFET (PlO)的D极分别连接第九N沟道MOSFET (N9)与第十N沟道MOSFET (NlO)的D极，第九N沟道MOSFET (N9)与第十N沟道MOSFET (NlO)组成第二正反馈对，第九N沟道MOSFET (N9)与第十N沟道MOSFET (NlO)的S极连接负电压电源(Vneg)，负电压电源(Vneg)与模拟电路电源之间连接信号输出端(OUT)。2.根据权利要求1所述的抑制直流通路的负压电平转换电路，其特征在于:所述的数字电路电源为数字电路1.2V电压电源(DVDD12)。3.根据权利要求1所述的抑制直流通路的负压电平转换电路，其特征在于:所述的模拟电路电源为模拟电路3.3V电压电源(AVDD33)。4.根据权利要求1所述的抑制直流通路的负压电平转换电路，其特征在于:所述的第一正反馈对中第七P沟道MOSFET (P7)的G、S、D极分别连接第八P沟道MOSFET (P8)的D极、模拟电路电源和第八P沟道MOSFET (P8)的G极，第八P沟道MOSFET (P8)的G、S、D极分别连接第七P沟道MOSFET (P7)的D极、模拟电路电源和第七P沟道MOSFET (P7)的G极。5.根据权利要求1所述的抑制直流通路的负压电平转换电路，其特征在于:所述的第二正反馈对中第九N沟道MOSFET (N9)的G、S、D极分别连接第十N沟道MOSFET (NlO)的D极、负电压电源(Vneg)和第十N沟道MOSFET (NlO)的G极，第十N沟道MOSFET (NlO)的G、S、D极分别连接第九N沟道MOSFET (N9)的D极、负电压电源(Vneg)和第九N沟道MOSFET (N9)的G极。
【专利摘要】一种抑制直流通路的负压电平转换电路，包括五个P沟道金属氧化物半导体场效应管P6、P7、P8、P9、P10以及五个N沟道金属氧化物半导体场效应管N6、N7、N8、N9、N10，该电路首先将0V到数字电路电源电压转换为0V到模拟电路电源电压，再将0V到模拟电路电源电压转换为负电压电源电压Vneg到模拟电路电源电压，克服了Vneg不确定引起的电平转换电路各结点工作状态的不确定，并且当Vneg不确定时，抑制了由于PN结正向导通造成的数字电路电源到负电压电源间的直流电流通路，确保了电平转换电路的正常工作。
【IPC分类】H03K19/0175
【公开号】CN104883178
【申请号】CN201510279537
【发明人】肖筱
【申请人】中国航天科技集团公司第九研究院第七七一研究所
【公开日】2015年9月2日
【申请日】2015年5月27日