基于无线通信的时间同步中继系统与方法

基于无线通信的时间同步中继系统与方法
【技术领域】
[0001] 本发明涉及时间同步技术领域，具体涉及一种基于无线通信的时间同步中继系统 与方法。
【背景技术】
[0002] 时间同步不仅在人们日常生活中占据着重要的位置，也对国家的国防、军事起着 至关重要的作用。随着社会科学生产力的快速发展，时钟同步的应用领域也越来越广泛。当 前人们需要实时掌握发生在全球各地的各种信息，但这些信息容量大，包含范围广，为了让 这些信息快速、准确且可靠的传递就需要有高精度的时间同步。
[0003] 随着高精度原子钟技术的发展，时间计量精度也在不断提高，它和快速发展的通 信技术、高精度的时间间隔测量技术共同促进了时间同步技术的发展，大幅度提高了时间 同步的精度。
[0004] 目前，高精度的时间同步系统有单向时间同步和双向时间同步等方法。单向时间 同步和双向时间同步方法都是通过无线信号传输实现时间同步，这些无线信号采用的信号 频段无论是微波、短波或长波，都多少会周围障碍物（高楼、高植被或地球曲面等）的遮挡， 而使得时间同步终端之间不能直视，这会影响传输距离或时间同步精度，甚至使得终端不 能实现时间同步。

【发明内容】

[0005] 本发明所要解决的技术问题是现有时间同步方式会因周围障碍物而影响传输距 离或时间同步精度，提供一种基于无线通信的时间同步中继系统与方法，其可以实现非直 视各终端之间的时间同步和数据传输。
[0006] 为解决上述问题，本发明是通过以下技术方案实现的：
[0007] 基于无线通信的时间同步中继系统，由信号发射部分和信号接收部分组成；其中 信号接收部分包括接收天线、接收射频前端单元、AD转换器和同步信号接收单元；接收天 线将接收到的射频信号经过接收射频前端单元的处理后下变频至模拟中频信号；该模拟中 频信号通过AD转换器转换为数字中频信号；同步信号接收单元对数字中频信号做载波解 调和伪码解扩，并把解调出的电文数据信息输出，同时根据接收信号中包含的时间信息输 出秒脉冲信号；信号发射部分包括同步信号生成单元、DA转换器、发射射频前端单元和发 射天线；同步信号生成单元利用信号接收部分输出的秒脉冲信号驯服本地时钟的秒脉冲信 号，并对信号接收部分解调出的电文数据信息重新编码和调制为数字中频信号；DA转换器 件将调制好的数字中频信号转换为模拟中频信号；该模拟中频信号经过发射射频前端单元 上变频至射频信号通过发射天线发射出去。
[0008] 上述同步信号生成单元包括基准秒脉冲生成模块、时钟管理模块、通信模块、扩频 码生成模块、载波生成模块和信号调制模块；基准秒脉冲生成模块，利用信号接收部分输出 的秒脉冲信号驯服本地时钟，并送入时钟管理模块；时钟管理模块，完成输入时钟的锁相和 倍频，为系统提供全局稳定时钟；通信模块，把来自信号接收部分的解调信息数据与帧头帧 尾组成完整的一帧，并由此形成电文数据；扩频码生成模块，用于产生扩频码；载波生成模 块，用于产生载波；信号调制模块，根据产生的扩频码和载波，完成通信电文的扩频和载波 调制，并发送至DA转换器。
[0009] 上述基准秒脉冲生成模块包括时钟计数器、计数比较器、电压转换器和压控晶振； 时钟计数器接收信号接收部分输出的秒脉冲信号，并在秒脉冲信号的控制下对压控晶振 的CLK时钟输出计数；计数比较器将时钟计数器输出的实际CLK时钟个数与压控晶振的额 定CLK时钟个数进行比较，判断压控晶振的时钟快慢；电压转换器根据计数比较器判断的 压控晶振的时钟快慢结果，去改变压控晶振的控制电压；压控晶振向时钟计数器输出实际 CLK时钟个数，同时接受控域电压转换器输出电压的控制，并最终实现时钟驯服。
[0010] 上述同步接收模块包括同步信号捕获模块、相干器、同步信号跟踪模块、秒脉冲信 号的输出模块和信号同步解码模块；同步信号捕获模块，通过对接收射频前端单元输出的 数字中频信号进行降采样处理、数字相关运算、非相干累加处理和峰值检测处理后，完成对 信号的搜索，获得电文数据的码相位和载波频率；相干器，对同步信号捕获模块输出的码相 位和载波频率做相关运算得到积分值；同步信号跟踪模块，根据同步信号捕获模块输出的 码相位和载波频率，完成对数字中频信号的解调和解扩，并对相干器输出的积分值进行鉴 频和鉴相处理；秒脉冲提取模块，对接收到的信号进入跟踪状态以后，本地产生的扩频码码 相位与接收信号的扩频码码相位保持同步，由此获得秒脉冲信号；信号同步解码模块，对同 步信号跟踪模块输出的信号进行同步和帧同步处理，从而获取通信电文。
[0011] 基于无线通信的时间同步中继方法，包括信号发射过程和信号接收过程；其中：
[0012] 在信号发射过程中，接收天线将接收到的射频信号经过接收射频前端单元的处理 后下变频至模拟中频信号；该模拟中频信号通过AD转换器转换为数字中频信号；同步信号 接收单元对数字中频信号做载波解调和伪码解扩，并把解调出的电文数据信息输出，同时 根据接收信号中包含的时间信息输出秒脉冲信号；
[0013] 在信号接收过程中，同步信号生成单元利用信号接收部分输出的秒脉冲信号驯服 本地时钟的秒脉冲信号，并对信号接收部分解调出的电文数据信息重新编码和调制为数字 中频信号；DA转换器件将调制好的数字中频信号转换为模拟中频信号；该模拟中频信号经 过发射射频前端单元上变频至射频信号通过发射天线发射出去。
[0014] 在信号发射过程中，本地时钟采用的是压控晶振，利用信号接收部分获得的秒脉 冲信号调节该压控晶振，以获得本地基准秒脉冲信号。
[0015] 在信号发射过程中，同步信号生成单元对信号接收部分解调出的电文数据信息采 用扩频调制和BPSK调制方式，并利用扩频码作为时间度量标准。
[0016] 在信号发射过程中，同步信号生成单元还需要确定生成秒脉冲信号的最小时间刻 度标准，以保证秒脉冲信号的生成精度。
[0017] 与现有技术相比，本发明不受周围障碍物，并能够实现非直视各终端之间的时间 同步和数据传输。
【附图说明】
[0018] 图1为基于无线通信的时间同步中继方法的原理图。
[0019]图2为基于无线通信的时间同步中继系统组成结构图。
[0020]图3为信号生成的流程图。
[0021]图4为同步信号生成单元的原理框图。
[0022] 图5为基准秒脉冲生成模块的原理框图。
[0023] 图6为信号接收模块的原理框图。
【具体实施方式】
[0024] 一种基于无线通信的时间同步中继方法的原理图如图1所示，包括信号接收部分 和信号发射部分两个部分。信号接收部分将天线接收到的信号经过射频前端单元的处理后 下变频至中频，并通过AD转换器转换为数字中频信号，接下来对数字信号做载波解调和伪 码解扩，然后把解调出的数据信息输出，同时根据接收信号中包含的时间信息输出秒脉冲 信号；信号发射部分利用信号接收部分输出的秒脉冲信号驯服本地时钟的秒脉冲信号，并 对信号接收部分解调出的数据信息重新编码和调制，DA转换器件将调制好的数字中频信号 转换为模拟信号，经过上变频至射频信号通过天线发射出去。
[0025] 在本发明中，本地时钟采用的是压控晶振，利用信号接收部分获得的秒脉冲信号 调节该压控晶振，以获得本地基准秒脉冲信号。对信号接收部分解调出的数据信息采用扩 频调制和BPSK调制方式，并利用扩频码作为时间度量标准。在信号发射过程中，同步信号 生成单元还需要确定生成秒脉冲信号的最小时间刻度标准，以保证秒脉冲信号的生成精 度。
[0026] 一种基于无线通信的时间同步中继系统，由信号发射部分和信号接收部分组成。 信号接收部分包括接收天线、接收射频前端单元、AD转换器和同步信号接收单元；接收天 线将接收到的射频信号经过接收射频前端单元的处理后下变频至模拟中频信号；该模拟中 频信号通过AD转换器转换为数字中频信号；同步信号接收单元对数字中频信号做载波解 调和伪码解扩，并把解调出的电文数据信息输出，同时根据接收信号中包含的时间信息输 出秒脉冲信号。信号发射部分包括同步信号生成单元、DA转换器、发射射频前端单元和发 射天线；同步信号生成单元利用信号接收部分输出的秒脉冲信号驯服本地时钟的秒脉冲信 号，并对信号接收部分解调出的电文数据信息重新编码和调制为数字中频信号；DA转换器 件将调制好的数字中频信号转换为模拟中频信号；该模拟中频信号经过发射 射频前端单元 上变频至射频信号通过发射天线发射出去。
[0027] 系统硬件平台主要是由FPGA和DSP组成，如图2所示，信号发射部分主要由FPGA 来实现，而信号接收部分主要由FPGA+DSP来实现，另外再加上一些外围器件构成。在信 号接收过程中，信号处理过程分为捕获、跟踪、数据解调和秒脉冲提取；其中信号的捕获在 FPGA中进行，其他处理是用DSP实现。在信号发射过程中，信号生成部分包括本地时钟驯 月艮、基准秒脉冲生成、信息编码和信号调制。
[0028] 下面详细介绍其组成：
[0029] 1、同步信号生成部分
[0030]信号发射部分的主要功能是基准秒脉冲信号的生成、通信电文编码、信号调制、数 模转换、上变频和天线发射。利用信号接收部分获得的秒脉冲驯服本地时钟，并利用本地产 生驯服时钟的秒脉冲作为基准秒脉冲信号。信号接收部分以该基准秒脉冲信号为基准，同 步产生扩频码、载波、编码和信号调制，其中，编码是对信号接收部分解调出的通信电文重 新编码。信号生成的流程如图3所示。
[0031] 首先对信号接收部分解调出的电文信息再按照一定的格式编码组成完整的通信 电文D(t)。然后电文D(t)与伪码x(t)通过乘法器做模二加运算，形成包含数据信息的复合 码。最后将该复合码再与余弦信号AcosQjif^t+e)做BPSK调制得到数字中频信号f(t)， 数学表达式为
[0032]f(t) =A(x(t) ?D(t)) ?cos(2nf〇t+ 0 ) (1)
[0033] 其中，A为信号的幅度值，&为载波的中心频率，0为载波的初始相位。调制后的 中频信号再进入到AD转换器中转换为模拟信号，最后通后上变频器上变频为射频信号发 射出去。
[0034] 发射信号结构参数
[0035] 信号的主要组成部分分为：电文、扩频码、载波。主要的信号结构参数如下：
[0036] ①.信息速率：50bps;
[0037] ②.多址方式：CDMA ;
[0038] ③.扩频方式：直接序列扩频（DSSS);
[0039] ④.扩频码码片速率：lMcps;
[0040] ⑤.扩频码：Gold码（1000个码片）；
[0041] ⑥.调制方式：BPSK;
[0042] ⑦.输出频率：16MHz中频。
[0043] 发射信号的FPGA实现总体结构
[0044] 基带信号的生成是基于FPGA硬件平台实现的，如图4所示，FPGA实现部分主要包 括基准秒脉冲生成模块、时钟管理模块、通信模块、扩频码生成模块、载波生成模块和信号 调制t吴块。
[0045] 1. 1、基准秒脉冲生成模块
[0046] 利用信号接收部分的秒脉冲信号驯服压控晶振（VC0)原理框图如图5所示，时钟 计数器对本地压控晶振的CLK时钟输出计数，例如，本振为16MHz的晶振，每秒应该输出 6400000个时钟数。在信号接收部分的pps秒脉的上升沿比较，并用计数比较器对两个计数 结果比较：
[0047]An=n-6400000 (2)
[0048] 其中，n为压控晶振1秒输出的CLK个数，如果An大于0,说明本地时钟快了，减 小压控晶振的外部电压，即可以改变压控晶振的负载电容，使其振荡频率变小，即每秒输出 的CLK时钟数变小；相反，如果An小于0,说明本地时钟慢了，提高压控晶振的外部电压， 即可以改变压控晶振的负载电容，使其振荡频率变大，即每秒输出的CLK时钟数变大。
[0049] 在本发明中秒脉冲要实现高精度输出，还需要确定生成秒脉冲信号的最小时间刻 度标准，本最小时间刻度决定了秒脉冲信号的生成精度。在本系统中所采用的信号体制为 扩频调制和BPSK载波调制，而扩频调制中采用的对扩频码为GL0D码。设扩频码的周期为 N，即一个扩频码的长度有N个码片，码速率为K(Mcps)，那么扩频码持续一个周期的时间T 为
[0050]
[0051] -个码片的时间宽度为1\为
[0052]
[0053] 信号接收部分对接收到的信号进行跟踪处理时，跟踪环路中的码环通过不断调整 本地产生的码相位，保持与接收信号中的码相位达到一致。若本地时钟精度高的话，那么 接收信号中一个码片的时间宽度T2应该十分接近于Ti。如果以一个码片作为计时刻度的 标准，那么在信号产生端累计KXTiXlO6个码片所需要的时间应该与信号接收部分累加 KXT2X106个码片所需的时间接近，若这两个数值有差别，微调节本地时钟，使得这两个脉 冲信号的相对位置基本是固定的，即系统也就达到了时间同步。
[0054] 1.2、时钟管理模块
[0055] 时钟管理模块实现的主要功能是完成输入时钟的锁相和倍频，为系统提供64MHz 的全局稳定时钟。具体实现方式是：当外部提供10MHz恒温晶振时，调用QuartusII13. 0 内置的DCMIP核使输入的10MHz倍频到64MHz的全局工作时钟。
[0056] 1. 3、通信模块
[0057] 通信模块把来自信号接收部分的解调信息数据与帧头帧尾组成完整的一帧。
[0058] 1. 4、扩频码生成模块
[0059] 扩频码在FPGA中的生成方式有两种，一种是由扩频码发生器生成扩频码；另外一 种是在matlab中生成二进制序列，然后把.m文件转换为.mif文件存入ROM核中，通过DDS 来控制ROM核读取的速率。扩频码生成模块的主要功能除了生成扩频码以外，还具有产生 时间信息的作用。一个扩频码周期长度为lms，对扩频码周期进行计数达到20次时产生一 个20ms脉冲信号用于控制对通信电文的读取速率。
[0060] 1. 5、载波生成模块
[0061] 载波信号的生成与扩频码生成方式类似，但载波模块中的ROM核存储的是余弦信 号。程序中读取地址位相位累加器的高9位，幅度量化位宽为12。当载波速率为16MHz，相 位累加器的位数为32时，频率控制字K为
[0062]
[0063] 1. 6、信号调制模块
[0064] 信号调制模块实现的主要功能是完成通信电文的扩频和BPSK载波调制。1比特 电文的位宽等于20个伪码周期，所以需要每隔20ms从完整的通信电文中读取一比特电文， 20ms的计数是来自扩频码生成模块计数得到。对信号进行扩频时还需要注意在同一时钟上 升沿到来时电文翻转要与扩频码的翻转对齐。信号扩频后再与载波做BPSK调制生成数字 中频信号。
[0065] 2、同步信号接收部分
[0066] 信号接收部分主要由射频前端、基带数字信号处理、电文解析和秒脉冲信号输出 四大模块构成。射频信号通过天线进入接收设备，信号先后经过前置滤波器和前置放大器， 滤除接收信号中的噪声和其它杂散信号，并对信号功率进行放大；然后经过下变频器变频 为模拟的中频信号，最后通过模数转换器后，成为数字中频信号。在对数字中频信号进行处 理时，实时提取出时间信息和电文信息，并根据时间信息来输出PPS秒脉冲信号。
[0067] 信号接收部分的硬件实现是基于FPGA+DSP平台构成的，FPGA模块中主要完成对 信号的捕获和系统时钟的控制，而信号的跟踪是由FPGA与DSP共同完成。跟踪过程中，本 地载波和扩频码在FPGA生成，完成对接收信号的相关运算后，将运算结果通过EMIF接口发 送到DSP中；DSP根据相关积分结果进行鉴频鉴相处理，将处理过后的值转换成频率控制字 发送给FPGA ;FPGA再从DSP发送过来的信息中调整码相位和载波相位，实现对信号的实时 跟踪。跟踪时，FPGA提取扩频码的整数码片作为输出秒脉冲信号的时间刻度值，提取小数 码片用来减小系统的钟模糊度；DSP通过对通信电文的位同步与帧同步处理后进行电文解 析，解析的结果再通过EMIF接口发送到FPGA中，最后将数据信息传递给信号发射部分。如 图6所示，
[0068] 2. 1、同步信号捕获的FPGA实现
[0069] 对信号的捕获在FPGA中完成，捕获过程分为四个部分：降采样处理、数字相关运 算、非相干累加处理和Tong检测输出。数字中频信号先与同相支路和正交支路上的载波信 号进行混频，然后对复数形式的混频结果做FFT运算，将去载波后的运算结果与做FFT运算 的扩频码取共轭后的值做乘积运算，最后对乘积的结果做傅里叶反变换送入到峰值检测模 块中 ，完成对信号的搜索。
[0070] 2. 2、同步信号的跟踪实现
[0071] 信号的跟踪处理过程由FPGA和DSP共同完成。FPGA由载波NC0、码NC0和积分清 除三个子模块组成。模块的主要功能是通过DSP发送的载波和伪码频率控制字，完成数字 中频信号的解调和解扩，并将积分值发送给DSP进行鉴频、鉴相处理。
[0072] 信号进入到积分清除模块后，先与载波NC0模块生成的正弦和余弦信号做混频， 混频后的信号接着与超前、即时和滞后码做相关运算得到积分值。然后将相关运算结果进 行累加发送给DSP作鉴相处理。DSP获取到积分累加值后，向FPGA发送一个有效标志位，通 知FPGA发送下一时刻的积分结果，并将信号处理状态转为跟踪。
[0073] 2. 3、信号的同步解码
[0074] 信号在进入跟踪状态后，接下来需要对它进行位同步和帧同步处理，从而获取通 信电文。信号的同步和解码都是在DSP中进行的，解码后的电文发送到FPGA再通过串口传 给上位机。
[0075] 在信号确认位同步以后，就意味着程序已经确认每一真实的比特电文，接下来就 需要找到通信电文的帧头和帧尾组成一帧信号，最后将每帧数据存储在寄存器中。
[0076] 在信号判断帧同步以后，根据帧头是否翻转来转换电文的电平值。然后把帧头后 面的值发送到一个数组中，同时对发送的电文比特统计个数。
[0077] 2. 4、时钟管理与秒脉冲信号的输出
[0078] 接收机中对整个系统时钟的管理控制是在FPGA中进行的，接收机的时钟源由外 部的10MHz压控晶振提供，系统的整个工作时钟为64MHz，产生方式是调用FPGA内部的PLL 环，使外部输入的10MHz时钟振倍频到64MHz，这与信号产生端的时钟倍频方式一样，不同 点是，为了提高秒脉冲信号的同步精度，时钟还同时倍频到了 160MHz，之所以不用160MHz 做全局时钟是因为从FPGA的资源和时序上进行考虑的。
[0079] FPGA除了利用PLL环产生工作时钟以外，还生成不同的时间标志位，包括本地时 钟计数产生的lms脉冲，作为捕获时的lms信号采样标志位；10ms脉冲用于对载波频率控 制字的更新；产生的〇. 5ms脉冲发送到DSP中作为其产生中断的计时刻度。
[0080] 脉冲的生成方式是以扩频码码片为最小时间刻度，然后对其累加输出的。扩频码 的设计速率为lMcps，一个周期有1000个码片，每个码片持续的时间为1000ns。对接收到的 信号进入跟踪状态以后，本地产生的扩频码码相位与接收信号的扩频码码相位保持同步。
【主权项】
1. 基于无线通信的时间同步中继系统，其特征是，由信号发射部分和信号接收部分组 成；其中 信号接收部分包括接收天线、接收射频前端单元、AD转换器和同步信号接收单元；接 收天线将接收到的射频信号经过接收射频前端单元的处理后下变频至模拟中频信号；该模 拟中频信号通过AD转换器转换为数字中频信号；同步信号接收单元对数字中频信号做载 波解调和伪码解扩，并把解调出的电文数据信息输出，同时根据接收信号中包含的时间信 息输出秒脉冲信号； 信号发射部分包括同步信号生成单元、DA转换器、发射射频前端单元和发射天线；同 步信号生成单元利用信号接收部分输出的秒脉冲信号驯服本地时钟的秒脉冲信号，并对信 号接收部分解调出的电文数据信息重新编码和调制为数字中频信号；DA转换器件将调制 好的数字中频信号转换为模拟中频信号；该模拟中频信号经过发射射频前端单元上变频至 射频信号通过发射天线发射出去。2. 根据权利要求1所述基于无线通信的时间同步中继系统，其特征是，同步信号生成 单元包括基准秒脉冲生成模块、时钟管理模块、通信模块、扩频码生成模块、载波生成模块 和信号调制模块； 基准秒脉冲生成模块，利用信号接收部分输出的秒脉冲信号驯服本地时钟，并送入时 钟管理模块； 时钟管理模块，完成输入时钟的锁相和倍频，为系统提供全局稳定时钟； 通信模块，把来自信号接收部分的解调信息数据与帧头帧尾组成完整的一帧，并由此 形成电文数据； 扩频码生成模块，用于产生扩频码； 载波生成模块，用于产生载波； 信号调制模块，根据产生的扩频码和载波，完成通信电文的扩频和载波调制，并发送至 DA转换器。3. 根据权利要求2所述基于无线通信的时间同步中继系统，其特征是，基准秒脉冲生 成模块包括时钟计数器、计数比较器、电压转换器和压控晶振； 时钟计数器接收信号接收部分输出的秒脉冲信号，并在秒脉冲信号的控制下对压控晶 振的CLK时钟输出计数； 计数比较器将时钟计数器输出的实际CLK时钟个数与压控晶振的额定CLK时钟个数进 行比较，判断压控晶振的时钟快慢； 电压转换器根据计数比较器判断的压控晶振的时钟快慢结果，去改变压控晶振的控制 电压； 压控晶振向时钟计数器输出实际CLK时钟个数，同时接受控域电压转换器输出电压的 控制，并最终实现时钟驯服。4. 根据权利要求1所述基于无线通信的时间同步中继系统，其特征是，同步接收模块 包括同步信号捕获模块、相干器、同步信号跟踪模块、秒脉冲信号的输出模块和信号同步解 码模块； 同步信号捕获模块，通过对接收射频前端单元输出的数字中频信号进行降采样处理、 数字相关运算、非相干累加处理和峰值检测处理后，完成对信号的搜索，获得电文数据的码 相位和载波频率； 相干器，对同步信号捕获模块输出的码相位和载波频率做相关运算得到积分值； 同步信号跟踪模块，根据同步信号捕获模块输出的码相位和载波频率，完成对数字中 频信号的解调和解扩，并对相干器输出的积分值进行鉴频和鉴相处理； 秒脉冲提取模块，对接收到的信号进入跟踪状态以后，本地产生的扩频码码相位与接 收信号的扩频码码相位保持同步，由此获得秒脉冲信号； 信号同步解码模块，对同步信号跟踪模块输出的信号进行同步和帧同步处理，从而获 取通信电文。5. 基于无线通信的时间同步中继方法，其特征是，包括信号发射过程和信号接收过 程； 在信号发射过程中，接收天线将接收到的射频信号经过接收射频前端单元的处理后下 变频至模拟中频信号；该模拟中频信号通过AD转换器转换为数字中频信号；同步信号接收 单元对数字中频信号做载波解调和伪码解扩，并把解调出的电文数据信息输出，同时根据 接收信号中包含的时间信息输出秒脉冲信号； 在信号接收过程中，同步信号生成单元利用信号接收部分输出的秒脉冲信号驯服本地 时钟的秒脉冲信号，并对信号接收部分解调出的电文数据信息重新编码和调制为数字中频 信号；DA转换器件将调制好的数字中频信号转换为模拟中频信号；该模拟中频信号经过发 射射频前端单元上变频至射频信号通过发射天线发射出去。6. 根据权利要求5所述基于无线通信的时间同步中继方法，其特征是，在信号发射过 程中，本地时钟采用的是压控晶振，利用信号接收部分获得的秒脉冲信号调节该压控晶振， 以获得本地基准秒脉冲信号。7. 根据权利要求5所述基于无线通信的时间同步中继方法，其特征是，在信号发射过 程中，同步信号生成单元对信号接收部分解调出的电文数据信息采用扩频调制和BPSK调 制方式，并利用扩频码作为时间度量标准。8. 根据权利要求5所述基于无线通信的时间同步中继方法，其特征是，在信号发射过 程中，同步信号生成单元还需要确定生成秒脉冲信号的最小时间刻度标准，以保证秒脉冲 信号的生成精度。
【专利摘要】本发明公开一种基于无线通信的时间同步中继系统与方法，包括信号接收部分和信号发射部分两个部分。信号接收部分将天线接收到的信号经过射频前端单元的处理后下变频至中频，并通过AD转换器转换为数字中频信号，接下来对数字信号做载波解调和伪码解扩，然后把解调出的数据信息输出，同时根据接收信号中包含的时间信息输出秒脉冲信号；信号发射部分利用信号接收部分输出的秒脉冲信号驯服本地时钟的秒脉冲信号，并对信号接收部分解调出的数据信息重新编码和调制，DA转换器件将调制好的数字中频信号转换为模拟信号，经过上变频至射频信号通过天线发射出去。本发明不受周围障碍物，并能够实现非直视各终端之间的时间同步和数据传输。
【IPC分类】H04L7/00, H04J3/06
【公开号】CN104883249
【申请号】CN201510333718
【发明人】孙希延, 纪元法, 严素清, 邓洪高, 符强, 吴孙勇, 王守华, 肖建明, 廖桂生
【申请人】桂林电子科技大学
【公开日】2015年9月2日
【申请日】2015年6月16日