一种印刷电路板及印刷电路板的制造方法

一种印刷电路板及印刷电路板的制造方法
【技术领域】
[0001] 本发明涉及电子技术领域，特别涉及一种印刷电路板及印刷电路板的制造方法。【背景技术】
[0002]目前的印制电路板（PrintedCircuitBoard，PCB)，为了保证高速走线的数据传 输速率，一般采用下述方法来降低链路传输损耗：通过PCB埋空腔技术，对压合在刻蚀有高 速走线的子板上的低流胶或不流胶粘结材料（该种材料的价格低于高速板材），采用激光 (laser)处理的方式进行开槽，其中形成的槽内包含高速走线，然后再压合电源层或地层， 形成腔体，此时利用空气作为高速走线的传输介质，能够降低链路传输损耗。这种方案的缺 陷在于：采用激光处理的方式进行开槽，导致该腔体的侧壁碳化严重，进而导致位于该腔体 内的高速走线存在短路的风险。

【发明内容】

[0003]本发明提供一种印刷电路板及印刷电路板的制造方法，用以解决腔体侧壁碳化的 问题，从而降低位于该腔体内的高速走线短路的风险。
[0004]第一方面，提供一种印刷电路板，包括第一子板和第二子板，所述第一子板的第一 表面设有第一参考层，所述第一子板的第二表面刻蚀有N条第一内层高速走线，N为大于或 者等于1的整数，所述第二子板的第一表面设有第二参考层，所述第一子板和所述第二子 板之间设置有第一显影层，所述第一显影层的第一表面与所述第二参考层相接触，所述第 一显影层的第二表面与所述第一子板的第二表面相接触；
[0005]所述第一显影层开设有第一开窗，每一所述第一内层高速走线从对应的所述第一 开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离；所述第一显影层 采用可显影材料，所述可显影材料为干膜形态，所述第一显影层的厚度使得所述第一内层 高速走线与所述第二参考层相隔离。
[0006]结合第一方面，在第一方面的第一种可能的实现方式中，所述第一显影层上开设 有N个所述第一开窗，N个所述第一开窗与N条所述第一内层高速走线是一对一的。
[0007]结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式 中，在N条所述第一内层高速走线中包括M个第一内层高速差分走线的情况下，M为大于或 者等于1的整数，且. ，
[0008]所述第一显影层开设有N-M个所述第一开窗，其中每一所述第一内层高速差分走 线对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所述第一开窗暴露 出来。
[0009]结合第一方面、第一方面的第一种可能的实现方式或第一方面的第二种可能，在 第一方面的第三种可能的实现方式中，
[0010] 还包括第三子板，所述第三子板的第一表面设有第三参考层，所述第二子板的第 二表面刻蚀有K条第二内层高速走线，K为大于或者等于1的整数；所述第二子板和所述第 三子板之间设置有第二显影层，所述第二显影层的第一表面与所述第三参考层相接触，所 述第二显影层的第二表面与所述第二子板的第二表面相接触；
[0011] 所述第二显影层开设有第二开窗，每一所述第二内层高速走线从对应的所述第二 开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离；所述第二显影层 采用所述可显影材料，所述第二显影层的厚度使得所述第二内层高速走线与所述第三参考 层相隔离。
[0012] 结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式 中，所述第二显影层开设有K个第二开窗，K个所述第二开窗与K条所述第二内层高速走线 是一对一的。
[0013] 结合第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式 中，在K条所述第二内层高速走线中包括L个第二内层高速差分走线的情况下，L为大于或 者等于1的整数，且
[0014] 所述第二显影层开设有K-L个所述第二开窗，其中每个所述第二内层高速差分走 线对应一个所述第二开窗。
[0015] 结合第一方面或第一方面的第一种可能的实现方式至第一方面的第五种可能的 实现方式中任一种可能的实现方式，在第一方面的第六种可能的实现方式中，
[0016] 所述第一显影层能够满足至少一次的高温压合。
[0017] 结合第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式 中，高温压合时，所述第一显影层的流胶量在4密耳以内。
[0018] 结合第一方面的第三种可能的实现方式至第一方面的第七种可能的实现方式中 任一种可能的实现方式，在第一方面的第八种可能的实现方式中，
[0019] 所述第二显影层能够满足至少一次的高温压合。
[0020] 结合第一方面的第八种可能的实现方式，在第一方面的第九种可能的实现方式 中，高温压合时，所述第二显影层的流胶量在4密耳以内。
[0021] 结合第一方面或第一方面的第一种可能的实现方式至第一方面的第九种可能的 实现方式中任一种可能的实现方式，在第一方面的第十种可能的实现方式中，
[0022] 所述可显影材料为可显影非粘结材料；
[0023] 所述印刷电路板还包括：
[0024] 所述第一显影层和所述第二子板之间设置有第一粘结层，其中所述第一粘结层由 粘结材料构成，所述第一粘结层的第一表面与所述第二参考层相接触，所述第一粘结层的 第二表面与所述第一显影层相接触。
[0025] 结合第一方面的第十种可能的实现方式，在第^^一种可能的实现方式中，
[0026] 所述第二显影层和所述第三子板之间设置有第二粘结层，其中所述第二粘结层由 粘结材料构成，所述第二粘结层的第一表面与所述第三参考层相接触，所述第二粘结层的 第二表面与所述第二显影层相接触。
[0027] 第二方面，提供一种印刷电路板的制造方法，包括以下步骤：
[0028] 在第一子板的第二表面刻蚀N条第一内层高速走线，其中N为大于或者等于1的 整数，所述第一子板的第一表面设有第一参考层；
[0029] 在所述第一子板的第二表面设置第一显影层，所述第一显影层采用可显影材料， 所述可显影材料为干膜形态；
[0030] 对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第一内层高速走 线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔 离；
[0031] 将多个子板进行压接处理形成所述印刷电路板，所述多块子板包括所述第一子板 和第二子板，所述第二子板的第一表面设有第二参考层，所述第一显影层的第一表面与所 述第二参考层相接触，所述第一显影层的第二表面与所述第一子板的第二表面相接触；所 述第一显影层的厚度使得所述第一内层高速走线与所述第二参考层相隔离。
[0032] 结合第二方面，在第二方面的第一种可能的实现方式中，所述对所述第一显影层 进行曝光处理以形成第一开窗，具体包括：
[0033] 对所述第一显影层进行曝光处理以形成N个所述第一开窗，N个所述第一开窗与N 条所述第一内层高速走线是一对一的。
[0034] 结合第二方面的第一种可能的实现方式，在第二方面第二种可能的实现方式中， 在N条所述第一内层高速走线中包括M个第一内层高速差分走线的情况下，M为大于或者 等于1的整数，且.
[0035] 所述对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第一内层高 速走线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线 相隔离，具体包括：
[0036] 对所述第一显影层进行曝光处理以形成N-M个所述第一开窗，其中每一所述第一 内层高速差分走线对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所 述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离。
[0037] 结合第二方面、第二方面的第一种可能的实现方式或第二方面的第二种可能的实 现方式，在第二方面的第三种可能的实现方式中，所述多块子板还包括第三子板，
[0038] 在所述将多个子板进行压接处理形成所述印刷电路板之前，还包括：
[0039] 在所述第二子板的第二表面刻蚀K条第二内层高速走线，其中K为大于或者等于 1的整数；
[0040] 在所述第二子板的第二表面设置第二显影层，所述第二显影层采用所述可显影材 料，所述第三子板的第一表面设有第三参考层，所述第二显影层的第一表面与所述第三参 考层相接触，所述第二显影层的第二表面与所述第二子板的第二表面相接触，所述第二显 影层的厚度使得所述第二内层高速走线与所述第三参考层相隔离；
[0041] 对所述第二显影层进 行曝光处理以形成第二开窗，以使每一所述第二内层高速走 线从对应的所述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔 离。
[0042] 结合第二方面的第三种可能的实现方式，在第二方面的第四种可能的实现方式 中，所述对所述第二显影层进行曝光处理以形成第二开窗，具体包括：
[0043] 对所述第二显影层进行曝光处理以形成K个所述第二开窗，K个所述第二开窗与K 条所述第二内层高速走线是一对一的。
[0044] 结合第二方面的第四种可能的实现方式，在第二方面的第五种可能的实现方式 中，在K条所述第二内层高速走线中包括L个第二内层高速差分走线的情况下，L为大于或 者等于1的整数，且
[0045] 所述对所述第二显影层进行曝光处理以形成第二开窗，以使每一所述第二内层高 速走线从对应的所述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线 相隔离，具体包括：
[0046] 对所述第二显影层进行曝光处理以形成K-L个所述第二开窗，其中每个所述第二 内层高速差分走线对应一个所述第二开窗，且每一所述第二内层高速差分走线从对应的所 述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离。
[0047] 结合第二方面或第二方面的第一种可能的实现方式至第二方面的第五种可能的 实现方式中任一种可能的实现方式，在第二方面的第六种可能的实现方式中，
[0048] 所述第一显影层能够满足至少一次的高温压合。
[0049] 结合第二方面的第三种可能的实现方式至第二方面的第六种可能的实现方式中 任一种可能的实现方式，在第二方面的第七种可能的实现方式中，
[0050] 所述第二显影层能够满足至少一次的高温压合。
[0051] 本发明有益效果如下：
[0052] 本发明实施例中，提出一种印刷电路板：在印刷电路板的刻蚀有N条第一内层高 速走线的第一子板和第二子板之间设置第一显影层，并在第一显影层开设第一开窗，使得 每一第一内层高速走线从对应的第一开窗暴露出来，最后进行压接处理形成腔体结构，避 免了采用现有技术中的激光烧蚀进行开槽，进行压接处理后形成腔体结构，会使得腔体的 侧壁碳化，从而降低位于该腔体内的高速走线短路的风险。
【附图说明】
[0053] 图1为本发明实施例提供的一种印刷电路板的制造方法的流程示意图；
[0054] 图2A为本发明实施例提供的在印刷电路板的第一子板上刻蚀N条第一内层高速 走线后所形成的结构示意图；
[0055] 图2B为本发明实施例提供的在第一子板的第二表面设置第一显影层所形成的结 构示意图；
[0056] 图2C为本发明实施例提供的对第一显影层进行曝光处理形成第一开窗后的结构 示意图；
[0057] 图2D为本发明实施例提供的将第一子板和第二子板进行压接处理所形成的结构 示意图；
[0058] 图2E为本发明实施例提供的对第一显影层进行曝光处理形成两个第一开窗的示 意图；
[0059] 图2F为本发明实施例提供的对第一显影层进行曝光处理形成三个第一开窗的示 意图；
[0060] 图2G为本发明实施例提供的将电源层或地层压合所述第二子板的第二表面上所 形成的结构的示意图；
[0061] 图3A为本发明实施例提供的在印刷电路板上形成两层腔体结构的示意图；
[0062] 图3B为本发明实施例提供的在印刷电路板上形成三层腔体结构的示意图；
[0063] 图3C为本发明实施例提供的对第二显影层进行曝光处理形成两个第一开窗的示 意图；
[0064] 图3D为本发明实施例提供的对第二显影层进行曝光处理形成两个第一开窗的示 意图；
[0065] 图4为本发明实施例提供的一种印刷电路板的结构示意图。
【具体实施方式】
[0066] 本发明实施例印刷电路板包括第一子板和第二子板，所述第一子板的第一表面设 有第一参考层，所述第一子板的第二表面刻蚀有N条第一内层高速走线，N为大于或者等于 1的整数，所述第二子板的第一表面设有第二参考层，所述第一子板和所述第二子板之间设 置有第一显影层，所述第一显影层的第一表面与所述第二参考层相接触，所述第一显影层 的第二表面与所述第一子板的第二表面相接触；所述第一显影层开设有第一开窗，每一所 述第一内层高速走线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一 内层高速走线相隔离；所述第一显影层采用可显影材料，所述可显影材料为干膜形态，所述 第一显影层的厚度使得所述第一内层高速走线与所述第二参考层相隔离。由于本发明实施 例在印刷电路板的刻蚀有N条第一内层高速走线的第一子板和第二子板之间设置第一显 影层，并在第一显影层开设第一开窗，使得每一第一内层高速走线从对应的第一开窗暴露 出来，最后进行压接处理形成腔体结构，避免了采用现有技术中的激光烧蚀进行开槽，进行 压接处理后形成腔体结构，会使得腔体的侧壁碳化，从而降低位于该腔体内的高速走线短 路的风险。
[0067] 下面结合说明书附图对本发明实施例作进一步详细描述。
[0068] 如图1所示，本发明实施例中，印刷电路板的制造方法包括：
[0069] 步骤100、在第一子板的第二表面刻蚀N条第一内层高速走线，其中N为大于或者 等于1的整数，所述第一子板的第一表面设有第一参考层；
[0070] 步骤101、在所述第一子板的第二表面设置第一显影层，所述第一显影层采用可显 影材料，所述可显影材料为干膜形态；
[0071] 步骤102、对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第一内 层高速走线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速 走线相隔离；
[0072] 步骤103、将多个子板进行压接处理形成所述印刷电路板，所述多块子板包括所述 第一子板和第二子板，所述第二子板的第一表面设有第二参考层，所述第一显影层的第一 表面与所述第二参考层相接触，所述第一显影层的第二表面与所述第一子板的第二表面相 接触；所述第一显影层的厚度使得所述第一内层高速走线与所述第二参考层相隔离。
[0073] 本发明实施例对第一显影层进行曝光处理后，被曝光的第一显影层可以被固化， 固化后的第一显影层在后续的显影处理过程中，不会被药水处理掉，未被曝光的第一显影 层在后续的显影处理过程中，会被药水处理掉。在进行上述的曝光处理和显影处理后，会形 成第一开窗，最后将第一子板和第二子板进行压接处理形成腔体结构。
[0074] 本发明实施例在步骤100中，在印刷电路板的第一子板上刻蚀N条第一内层高速 走线后所形成的结构，具体可以参见图2A。
[0075] 如图2A所示，本发明实施例中，刻蚀有四条第一内层高速走线的第一子板的示意 图。从图2A上可知，在第一子板1上刻蚀了四条第一内层高速走线2,其中第一子板1的第 一表面设有第一参考层3。
[0076] 本发明实施例在步骤101中，在第一子板的第二表面设置第一显影层所形成的结 构，具体参见图2B。
[0077] 如图2B所示，本发明实施例中，在第一子板的第二表面设置第一显影层的示意 图。从图2B上可知，在第一子板1上刻蚀了四条第一内层高速走线2后，在第一子板1的 第二表面设置第一显影层4,其中第一子板1的第一表面设有第一参考层3。
[0078] 本发明实施例在步骤102中，对第一显影层进行曝光处理形成第一开窗后的结 构，具体可以参见图2C。
[0079] 如图2C所示，本发明实施例中，对第一显影层进行曝光处理形成两个第一开窗的 示意图。从图2C上可知，在第一子板1上刻蚀了四条第一内层高速走线2后，在第一子板1 的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形成两个第一开窗5， 其中第一子板1的第一表面设有第一参考层3。
[0080] 本发明实施例在步骤103中，将第一子板和第二子板进行压接处理所形成的结 构，具体可以参见图2D。
[0081] 如图2D所示，本发明实施例中，将第一子板和第二子板进行压接处理形成腔体结 构的示意图。从图2D上可知，在第一子板1上刻蚀了四条第一内层高速走线2后，在第一 子板1的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形成两个第一开 窗5,将第一子板1和第二子板6进行压接处理形成腔体结构，其中形成两个腔体8,其中第 一子板1的第一表面设有第一参考层3,第二子板6的第一表面设有第二参考层7。
[0082] 例如：在图2A中的刻蚀有 四条高速走线的第一子板1的第二表面设置第一显影层 4(在第一子板的第二表面设置第一显影层后所形成的结构具体的可以参见图2B)后，通过 曝光处理形成两个第一开窗5 (对第一显影层进行曝光处理形成两个第一开窗后的结构具 体的可以参见图2C)，第一子板1和第二子板6进行压接处理形成两个腔体8 (进行压接处 理后的结构具体的可以参见图2D)。
[0083] 本发明实施例对第一显影层进行曝光处理后，可以形成至少一个第一开窗，具体 的形成第一开窗的方式为：
[0084] 对所述第一显影层进行曝光处理以形成N个所述第一开窗，N个所述第一开窗与N 条所述第一内层高速走线是一对一的。
[0085] 本发明实施例在第一显影层上形成N个第一开窗，每个第一开窗对应一条第一 内层高速走线，每一条第一内层高速走线从对应的第一开窗暴露出来，且第一开窗的内壁 与第一内层高速走线相隔离，具体的在第一显影层上形成N个第一开窗的结构可以参见图 2E〇
[0086] 如图2E所示，本发明实施例中，对第一显影层进行曝光处理形成两个第一开窗的 示意图。从图2E上可知，在第一子板1上刻蚀了两条第一内层高速走线2后，在第一子板1 的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形成两个第一开窗5， 其中第一子板1的第一表面设有第一参考层3。
[0087] 本发明实施例在N条所述第一内层高速走线中包括M个第一内层高速差分走线的 情况下，M为大于或者等于1的整数，且
[0088] 优选地，所述对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第 一内层高速走线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层 高速走线相隔离，具体包括：
[0089] 对所述第一显影层进行曝光处理以形成N-M个所述第一开窗，其中每一所述第一 内层高速差分走线对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所 述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离。
[0090] 本发明实施例在N条第一内层高速走线中包括M个第一内层高速差分走线时，在 第一显影层上形成N-M个第一开窗，每一条第一内层高速差分走线从对应的第一开窗暴露 出来，具体的在第一显影层上形成N-M个第一开窗的结构可以参见图2F。
[0091] 如图2F所示，本发明实施例中，对第一显影层进行曝光处理形成三个第一开窗的 示意图。从图2F上可知，在第一子板1上刻蚀了三条第一内层高速走线2和一条第一内层 高速差分走线9后，在第一子板1的第二表面设置第一显影层4,通过对第一显影层4进行 曝光处理后形成三个第一开窗5,其中第一子板1的第一表面设有第一参考层3。
[0092] 本发明实施例将第一子板和第二子板进行压接处理后，还可以将电源层或地层压 合在第二子板的第二表面上形成印刷电路板，具体的实现方式为：
[0093] 将电源层或地层压合在所述第二子板的第二表面上，所述电源层或所述地层与所 述第二子板的第二表面相接触。
[0094] 本发明实施例将电源层或地层压合所述第二子板的第二表面上，形成的结构示意 图，具体的可以参见图2G。
[0095] 如图2G所示，本发明实施例中，例将电源层或地层压合所述第二子板的第二表面 上所形成的结构的示意图。从图2G上可知，在第一子板1上刻蚀了四条第一内层高速走线 2后，在第一子板1的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形 成两个第一开窗5,将第一子板1和第二子板6进行压接处理形成腔体结构，其中形成两个 腔体8,将电源层或地层压合第二子板6的第二表面上，其中第一子板1的第一表面设有第 一参考层3,第二子板6的第一表面设有第二参考层7,10表示电源层或地层。
[0096] 本发明实施例可以根据实际的需要在印刷电路板上可以形成一层腔体结构，也可 以形成至少两层腔体结构。具体的形成至少两层腔体结构的实现方式为：所述多块子板还 包括第三子板，在所述将多个子板进行压接处理形成所述印刷电路板之前，还包括：
[0097] 在所述第二子板的第二表面刻蚀K条第二内层高速走线，其中K为大于或者等于 1的整数；
[0098] 在所述第二子板的第二表面设置第二显影层，所述第二显影层采用所述可显影材 料，所述第三子板的第一表面设有第三参考层，所述第二显影层的第一表面与所述第三参 考层相接触，所述第二显影层的第二表面与所述第二子板的第二表面相接触，所述第二显 影层的厚度使得所述第二内层高速走线与所述第三参考层相隔离；
[0099] 对所述第二显影层进行曝光处理以形成第二开窗，以使每一所述第二内层高速走 线从对应的所述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔 离。
[0100] 本发明实施例由第一子板和第二子板形成第一层腔体结构后，由第二子板和第三 子板形成第二层腔体结构，具体的两层层腔体结构可以参见图3A。
[0101] 如图3A所示，本发明实施例中，在印刷电路板上形成两层腔体结构的示意图。从 图3A中可知，在印刷电路板上形成了两层腔体结构，在第一子板1的第二表面上刻蚀了四 条第一内层高速走线2后，在第一子板1的第二表面设置第一显影层4,通过对第一显影层 4进行曝光处理后形成两个第一开窗5,将第一子板1和第二子板6进行压接处理形成腔体 结构，其中形成两个腔体8 ;在第二子板6的第二表面上刻蚀了四条第二内层高速走线11 后，在第二子板6的第二表面设置第二显影层12,通过对第二显影层12进行曝光处理后形 成两个第二开窗13,将第二子板6和第三子板14进行压接处理形成腔体结构，其中形成两 个腔体8,其中第一子板1的第一表面设有第一参考层3,第二子板6的第一表面设有第二 参考层7,第三子板14的第一表面设有第三参考层15。
[0102] 本发明实施例由第一子板和第二子板形成第一层腔体结构后，由第二子板和第三 子板形成第二层腔体结构，再对第三子板的第二表面上的低流胶或不流胶粘结材料进行开 槽，将另一子板与第三子板进行压接处理，形成第三层腔体结构，具体的三层层腔体结构可 以参见图3B。
[0103] 如图3B所示，本发明实施例中，在印刷电路板上形成三层腔体结构的示意图。从 图3B中可知，在印刷电路板上形成了两层腔体结构，在第一子板1的第二表面上刻蚀了四 条第一内层高速走线2后，在第一子板1的第二表面设置第一显影层4,通过对第一显影层 4进行曝光处理后形成两个第一开窗5,将第一子板1和第二子板6进行压接处理形成腔体 结构，其中形成两个腔体8 ;在第二子板6的第二表面上刻蚀了四条第二内层高速走线11 后，在第二子板6的第二表面设置第二显影层12,通过对第二显影层12进行曝光处理后形 成两个第二开窗13,将第二子板6和第三子板14进行压接处理形成腔体结构，其中形成两 个腔体8 ;在第三子板14的第二表面上刻蚀了四条第三内层高速走线16后，在第三子板14 的第二表面设置低流胶或不流胶粘结材料，通过对低流胶或不流胶粘结材料进行激光处理 后形成两个第三开窗17,将第三子板14和另一子板18进行压接处理形成腔体结构，其中形 成两个腔体8,其中第一子板1的第一表面设有第一参考层3,第二子板6的第一表面设有 第二参考层7,第三子板14的第一表面设有第三参考层15,另一子板18的第一表面设有第 四参考层19, 20表示低流胶或不流胶粘结材料。
[0104] 本发明实施例对第二显影层进行曝光处理后，可以形成至少一个第二开窗，具体 的形成第二开窗的方式为：
[0105] 对所述第二显影层进行曝光处理以形成K个所述第二开窗，K个所述第二开窗与K 条所述第二内层高速走线是一对一的。
[0106] 本发明实施例在第二显影层上形成K个第二开窗，每个第二开窗对应一条第二 内层高速走线，每一条第二内层高速走线从对应的第二开窗暴露出来，且第二开窗的内壁 与第二内层高速走线相隔离，具体的在第二显影层上形成K个第二开窗的结构可以参见图 3C〇
[0107] 如图3C所示，本发明实施例中，对第二显影层进行曝光处理形成两个第一开窗的 示意图。从图3C上可知，在第一子板1的第二表面上刻蚀了四条第一内层高速走线2后， 在第一子板1的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形成两个 第一开窗5,将第一子板1和第二子板6进行压接处理形成腔体结构，其中形成两个腔体8 ; 在第二子板6的第二表面上刻蚀了两条第二内层高速走线11后，在第二子板6的第二表面 设置第二显影层12,通过对第二显影层12进行曝光处理后形成两个第二开窗13,其中第一 子板1的 第一表面设有第一参考层3,第二子板6的第一表面设有第二参考层7。
[0108] 本发明实施例在K条所述第二内层高速走线中包括L个第二内层高速差分走线的 情况下，L为大于或者等于1的整数，且
[0109] 优选地，所述对所述第二显影层进行曝光处理以形成第二开窗，以使每一所述第 二内层高速走线从对应的所述第二开窗暴露出来，具体包括：
[0110] 对所述第二显影层进行曝光处理以形成K-L个所述第二开窗，其中每个所述第二 内层高速差分走线对应一个所述第二开窗，且每一所述第二内层高速差分走线从对应的所 述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离。
[0111] 本发明实施例在K条第二内层高速走线中包括L个第二内层高速差分走线时，在 第二显影层上形成K-L个第二开窗，每一条第二内层高速差分走线从对应的第二开窗暴露 出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离，具体的在第二显影层上形 成K-L个第二开窗的结构可以参见图3D。
[0112] 如图3D所示，本发明实施例中，对第二显影层进行曝光处理形成两个第一开窗的 示意图。从图3C上可知，在第一子板1的第二表面上刻蚀了四条第一内层高速走线2后， 在第一子板1的第二表面设置第一显影层4,通过对第一显影层4进行曝光处理后形成两 个第一开窗5,将第一子板1和第二子板6进行压接处理形成腔体结构，其中形成两个腔体 8 ;在第二子板6的第二表面上刻蚀了一条第二内层高速走线11和一条第二内层高速差分 走线21后，在第二子板6的第二表面设置第二显影层12,通过对第二显影层12进行曝光处 理后形成两个第二开窗13,其中第一子板1的第一表面设有第一参考层3,第二子板6的第 一表面设有第二参考层7。
[0113] 本发明实施例所述第一显影层能够满足至少一次的高温压合。
[0114] 本发明实施例所述第二显影层能够满足至少一次的高温压合。
[0115] 本发明实施例可显影材料可以是可显影粘结材料，且该可显影粘结材料至少包括 下述特性中的部分或全部特征：
[0116] (1)具有良好的粘结性能，在高速单板常规压合制程中，该可显影粘结材料可以有 效的和环氧树脂或铜箔进行粘结；
[0117] (2)在进行高温（温度彡180°C)压合时，该可显影粘结材料的流胶量可以控制在 4mil之内，以确保无胶流到腔体内的高速走线上，并且压合次数至少为一次；
[0118] (3)根据该可显影粘结材料形成的腔体结构具备一定的稳定性；
[0119] (4)该可显影粘结材料可以与钻孔、电镀等制程进行良好的兼容；
[0120] (5)根据该可显影粘结材料形成的腔体结构能够满足PCB耐压测试要求 (IPC(InstituteofPrintedCircuits，印制电路协会）_TM(TestMethod，测试方 法）-6502. 5. 7 :500V*10S*3Times);
[0121 ] (6)根据该可显影粘结材料形成的腔体结构满足CAF(ConductiveAnodic Filament，离子迀移）测试需求，详细的CAF测试需求具体可以参照IPC-TM-650 2. 6. 3中 的内容。
[0122] 本发明实施例可显影材料可以是可显影非粘结材料，且该可显影非粘结材料至少 包括下述特性中的部分或全部特征：
[0123] (1)在进行高温（温度彡180°C)压合时，该可显影非粘结材料的流胶量可以控制 在4mil之内，以确保无胶流到腔体内的高速走线上，并且压合次数至少为一次；
[0124] (2)根据该可显影非粘结材料形成的腔体结构具备一定的稳定性；
[0125] (3)该可显影非粘结材料可以与钻孔、电镀等制程进行良好的兼容；
[0126] (4)根据该可显影非粘结材料形成的腔体结构能够满足PCB耐压测试要求 (IPC-TM-6502. 5. 7 ：500V*10S*3Times)；
[0127] (5)根据该可显影粘结材料形成的腔体结构满足CAF测试需求，详细的CAF测试需 求具体可以参照IPC-TM-6502. 6. 3中的内容。
[0128] 本发明实施例以曝光和显影的方式对可显影材料进行开槽，可以一次对多组高速 走线周围的材料进行曝光和显影处理，耗时较短，因此提高了形成腔体结构的效率。采用本 发明实施例的方法对4层的PCB进行可显影材料开槽，其中采用单层分布100根差分线的 方式进行PCB的高速差分线设计，得到高速走线的长度为508_，耗时约为1~1. 5小时，而 采用现有技术中的激光处理方式对相同条件下的粘结材料进行开槽，耗时约为88小时，可 知采用本发明的方法能够提高形成腔体结构的效率。
[0129] 基于同一发明构思，本发明实施例中还提供了一种印刷电路板，由于图4的印刷 电路板对应的方法为本发明实施例一种印刷电路板的制造方法，因此本发明实施例印刷电 路板的实施可以参见该方法的实施，重复之处不再赘述。
[0130] 图4所示，本发明实施例中，印刷电路板的结构示意图。该高速单板可以仅包含一 层腔体结构，也可以包含至少两层腔体结构。
[0131] 如图4所不，一种印刷电路板，包括第一子板1和第二子板6,所述第一子板1的 第一表面设有第一参考层3,所述第一子板1的第二表面刻蚀有N条第一内层高速走线2， N为大于或者等于1的整数，所述第二子板6的第一表面设有第二参考层7,所述第一子板 1和所述第二子板6之间设置有第一显影层4,所述第一显影层4的第一表面与所述第二参 考层7相接触，所述第一显影层4的第二表面与所述第一子板1的第二表面相接触；
[0132] 所述第一显影层4开设有第一开窗5,每一所述第一内层高速走线2从对应的所述 第一开窗5暴露出来，且所述第一开窗5的内壁与所述第一内层高速走线2相隔离；所述第 一显影层4采用可显影材料，所述可显影材料为干膜形态，所述第一显影层4的厚度使得所 述第一内层高速走线2与所述第二参考层7相隔离。
[0133] 可选地，所述第一显影层上开设有N个所述第一开窗，N个所述第一开窗与N条所 述第一内层高速走线是一对一的。
[0134] 具体的N个第一开窗 对应N条第一内层高速走线的结构，可以参见图2E。
[0135] 可选地，在N条所述第一内层高速走线中包括M个第一内层高速差分走线的情况 下，M为大于或者等于1的整数，且Kf. ?
[0136] 所述第一显影层开设有N-M个所述第一开窗，其中每一所述第一内层高速差分走 线对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所述第一开窗暴露 出来。
[0137] 具体的在第一显影层开设N-M个第一开窗的结构可以参见图2F。
[0138] 可选地，所述印刷电路板还包括第三子板，所述第三子板的第一表面设有第三参 考层，所述第二子板的第二表面刻蚀有K条第二内层高速走线，K为大于或者等于1的整数； 所述第二子板和所述第三子板之间设置有第二显影层，所述第二显影层的第一表面与所述 第三参考层相接触，所述第二显影层的第二表面与所述第二子板的第二表面相接触；
[0139] 所述第二显影层开设有第二开窗，每一所述第二内层高速走线从对应的所述第二 开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离；所述第二显影层 采用所述可显影材料，所述第二显影层的厚度使得所述第二内层高速走线与所述第三参考 层相隔离。
[0140] 具体的包含第一子板、第二子板和第三子板的印刷电路板可以参见图3A。
[0141] 本发明实施例中包括的多个子板中，可以每个子板之间都设置有显影层，也可以 部分子板之间设置有显影层。
[0142] 比如包括X个子板，则X个子板中最少有一个显影层，最多有X-1个显影层。如果 显影层数量为[1，X-1)，则表示部分子板之间有显影层；如果显影层数量为X-1，则表示全 部子板之间有显影层。
[0143] 也就是说，本发明实施例的印刷电路板中至少有一个位于两个子板之间的显影 层。
[0144] 可选地，所述第二显影层开设有K个第二开窗，K个所述第二开窗与K条所述第二 内层高速走线是一对一的。
[0145] 具体的K个第二开窗--对应K条第二内层高速走线的结构，可以参见图3C。
[0146] 可选地，在K条所述第二内层高速走线中包括L个第二内层高速差分走线的情况 下，L为大于或者等于1的整数，且LS|;
[0147] 所述第二显影层开设有K-L个 所述第二开窗，其中每个所述第二内层高速差分走 线对应一个所述第二开窗，且每一所述第二内层高速差分走线从对应的所述第二开窗暴露 出来。
[0148] 具体的在第二显影层开设K-L个第二开窗的结构，可以参见图3D。
[0149] 可选地，所述第一显影层能够满足至少一次的高温压合。
[0150] 可选地，所述第二显影层能够满足至少一次的高温压合。
[0151] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造 性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优 选实施例以及落入本发明范围的所有变更和修改。
[0152] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1. 一种印刷电路板，其特征在于，包括第一子板和第二子板，所述第一子板的第一表面 设有第一参考层，所述第一子板的第二表面刻蚀有N条第一内层高速走线，N为大于或者等 于1的整数，所述第二子板的第一表面设有第二参考层，所述第一子板和所述第二子板之 间设置有第一显影层，所述第一显影层的第一表面与所述第二参考层相接触，所述第一显 影层的第二表面与所述第一子板的第二表面相接触； 所述第一显影层开设有第一开窗，每一所述第一内层高速走线从对应的所述第一开窗 暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离；所述第一显影层采用 可显影材料，所述可显影材料为干膜形态，所述第一显影层的厚度使得所述第一内层高速 走线与所述第二参考层相隔离。2. 根据权利要求1所述的印刷电路板，其特征在于： 所述第一显影层上开设有N个所述第一开窗，N个所述第一开窗与N条所述第一内层 高速走线是一对一的。3. 根据权利要求2所述的印刷电路板，其特征在于： 在N条所述第一内层高速走线中包括M个第一内层高速差分走线的情况下，M为大于 或者等于1的整数，且. ， 所述第一显影层开设有N-M个所述第一开窗，其中每一所述第一内层高速差分走线 对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所述第一开窗暴露出 来。4. 根据权利要求1至3任一项所述的印刷电路板，其特征在于，还包括第三子板，所述 第三子板的第一表面设有第三参考层，所述第二子板的第二表面刻蚀有K条第二内层高速 走线，K为大于或者等于1的整数；所述第二子板和所述第三子板之间设置有第二显影层， 所述第二显影层的第一表面与所述第三参考层相接触，所述第二显影层的第二表面与所述 第二子板的第二表面相接触； 所述第二显影层开设有第二开窗，每一所述第二内层高速走线从对应的所述第二开窗 暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离；所述第二显影层采用 所述可显影材料，所述第二显影层的厚度使得所述第二内层高速走线与所述第三参考层相 隔离。5. 根据权利要求4所述的印刷电路板，其特征在于， 所述第二显影层开设有K个第二开窗，K个所述第二开窗与K条所述第二内层高速走 线是一对一的。6. 根据权利要求5所述的印刷电路板，其特征在于， 在K条所述第二内层高速走线中包括L个第二内层高速差分走线的情况下，L为大于 或者等于1的整数，且; 所述第二显影层开设有K-L个所述第二开窗，其中每个所述第二内层高速差分走线 对应一个所述第二开窗，且每一所述第二内层高速差分走线从对应的所述第二开窗暴露出 来。7. 根据权利要求1至6任一所述的印刷电路板，其特征在于， 所述第一显影层能够满足至少一次的高温压合。8. 根据权利要求4至7任一所述的印刷电路板，其特征在于， 所述第二显影层能够满足至少一次的高温压合。9. 一种印刷电路板的制造方法，其特征在于，包括以下步骤： 在第一子板的第二表面刻蚀N条第一内层高速走线，其中N为大于或者等于1的整数， 所述第一子板的第一表面设有第一参考层； 在所述第一子板的第二表面设置第一显影层，所述第一显影层采用可显影材料，所述 可显影材料为干膜形态； 对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第一内层高速走线从 对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离； 将多个子板进行压接处理形成所述印刷电路板，所述多块子板包括所述第一子板和第 二子板，所述第二子板的第一表面设有第二参考层，所述第一显影层的第一表面与所述第 二参考层相接触，所述第一显影层的第二表面与所述第一子板的第二表面相接触；所述第 一显影层的厚度使得所述第一内层高速走线与所述第二参考层相隔离。10. 根据权利要求9所述的方法，其特征在于，所述对所述第一显影层进行曝光处理以 形成第一开窗，具体包括： 对所述第一显影层进行曝光处理以形成N个所述第一开窗，N个所述第一开窗与N条 所述第一内层高速走线是一对一的。11. 根据权利要求10所述的方法，其特征在于，在N条所述第一内层高速走线中包括M 个第一内层高速差分走线的情况下，M为大于或者等于1的整数，且_ 所述对所述第一显影层进行曝光处理以形成第一开窗，以使每一所述第一内层高速走 线从对应的所述第一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔 离，具体包括： 对所述第一显影层进行曝光处理以形成N-M个所述第一开窗，其中每一所述第一内层 高速差分走线对应一个所述第一开窗，且每一所述第一内层高速差分走线从对应的所述第 一开窗暴露出来，且所述第一开窗的内壁与所述第一内层高速走线相隔离。12. 根据权利要求9至11任一项所述的方法，其特征在于，所述多块子板还包括第三子 板， 在所述将多个子板进行压接处理形成所述印刷电路板之前，所述方法还包括： 在所述第二子板的第二表面刻蚀K条第二内层高速走线，其中K为大于或者等于1的 整数； 在所述第二子板的第二表面设置第二显影层，所述第二显影层采用所述可显影材料， 所述第三子板的第一表面设有第三参考层，所述第二显影层的第一表面与所述第三参考层 相接触，所述第二显影层的第二表面与所述第二子板的第二表面相接触，所述第二显影层 的厚度使得所述第二内层高速走线与所述第三参考层相隔离； 对所述第二显影层进行曝光处理以形成第二开窗，以使每一所述第二内层高速走线从 对应的所述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离。13. 根据权利要求12所述的方法，其特征在于，所述对所述第二显影层进行曝光处理 以形成第二开窗，具体包括： 对所述第二显影层进行曝光处理以形成K个所述第二开窗，K个所述第二开窗与K条 所述第二内层高速走线是一对一的。14. 根据权利要求13所述的方法，其特征在于，在K条所述第二内层高速走线中包括L 个第二内层高速差分走线的情况下，L为大于或者等于1的整数，且; 所述对所述第二显影层进行曝光处理以形成第二开窗，以使每一所述第二内层高速走 线从对应的所述第二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔 离，具体包括： 对所述第二显影层进行曝光处理以形成K-L个所述第二开窗，其中每个所述第二内层 高速差分走线对应一个所述第二开窗，且每一所述第二内层高速差分走线从对应的所述第 二开窗暴露出来，且所述第二开窗的内壁与所述第二内层高速走线相隔离。15. 根据权利要求9至14任一项所述的方法，其特征在于，所述第一显影层能够满足至 少一次的高温压合。16. 根据权利要求12至15任一项所述的方法，其特征在于，所述第二显影层能够满足 至少一次的高温压合。
【专利摘要】本发明实施例提供一种印刷电路板及印刷电路板的制造方法，印刷电路板包括第一子板和第二子板，第一子板的第二表面刻蚀有N条第一内层高速走线，第二子板的第一表面设有第二参考层，第一子板和第二子板间设置第一显影层，第一显影层的第一表面与第二参考层相接触，第一显影层的第二表面与第一子板的第二表面相接触；第一显影层开设第一开窗，每一第一内层高速走线从对应的第一开窗暴露出来，且第一开窗的内壁与第一内层高速走线相隔离；第一显影层采用可显影材料，可显影材料为干膜形态，第一显影层的厚度使得第一内层高速走线与第二参考层相隔离。采用本发明的印刷电路板解决了腔体侧壁碳化的问题，从而降低了位于该腔体内的高速走线短路的风险。
【IPC分类】H05K3/46, H05K1/02, H05K3/06
【公开号】CN104883808
【申请号】CN201510223303
【发明人】丹纳·威廉姆·考夫, 高峰, 田清山
【申请人】华为技术有限公司
【公开日】2015年9月2日
【申请日】2015年5月5日