用于amoled显示器的像素电路的制作方法
用于amoled显示器的像素电路的制作方法
【技术领域】
[0001] 本发明大体设及在显示器中使用的电路W及用于对显示器（特别地，诸如有源矩 阵有机发光二极管显示器之类的显示器）进行驱动、校准和编程的方法。
【背景技术】
[0002] 显示器可W由均被单独的电路（即，像素电路）控制的发光器件的阵列构成，上述 电路具有晶体管W用于选择性地控制电路W使该些电路编程有显示信息并且根据显示信 息来发光。可W将在基板上制造的薄膜晶体管（TFT)结合到该种显示器中。随着显示器的 老化，TFT往往在整个显示器面板中且随着时间表现出不均匀的特性。可W将补偿技术应 用到该种显示器W实现显示器的图像均匀性并且消除显示器随着显示器老化的劣化。
[0003] 在一些用于为显示器提供补偿W消除整个显示器面板中的随着时间的变化的方 案中，利用监测系统来测量与像素电路的老化（即，劣化）相关的随时间变化的参数。然后， 可W使用测量到的信息来通知像素电路的随后编程，W便确保通过调整编程来消除任何测 量到的劣化。该种被监视的像素电路可能需要使用额外的晶体管和/或线路，W选择性地 将像素电路连接到监测系统并为读取出信息做准备。额外的晶体管和/或线路的加入可能 不期望地减少了像素间距（即，像素密度）。
【发明内容】
[0004] 根据一个实施例，提供了一种用于控制显示器中的像素的阵列的系统，所述显示 器中的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于 在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所 述驱动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用 于控制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控 制所述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述 第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电 容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其 被构造成用于；（1)提供编程电压，所述编程电压是用于已知目标电流的校准电压，（2)将 流经所述驱动晶体管的实际电流读取至监测线，（3)在改变所述校准电压W使通过所述驱 动晶体管提供的电流大体上等于所述目标电流的同时，关闭所述发光器件，（4)改变所述校 准电压W使通过所述驱动晶体管提供的电流大体上等于所述目标电流，并且（5)基于所述 驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。
[0005] 另一个实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中 的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发 光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱 动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控 制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所 述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述第二 开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电容器 存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其被构 造成用于；（1)提供编程电压，所述编程电压是预定的固定电压，（2)将来自外部源的电流 提供到所述发光器件，并且（3)读取所述驱动晶体管和所述发光器件之间的所述节点处的 电压。
[0006] 在又一个实施例中，提供了一种用于控制显示器中的像素的阵列的系统，所述显 示器中的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用 于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流， 所述驱动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并 用于控制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于 控制所述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所 述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储 电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器， 其被构造成用于；（1)提供编程电压，所述编程电压是关断电压，使得所述驱动晶体管不向 所述发光器件提供任何电流，（2)将来自外部源的电流提供到所述驱动晶体管与所述发光 器件之间的节点，所述外部源具有基于已知目标电流的预校准电压，（3)改变所述预校准电 压W使所述电流大体上等于所述目标电流，（4)读取对应于所改变的校准电压的电流，并且 (5)基于所述OLED的预定电流-电压特性来确定对应于所改变的校准电压的电流。
[0007] 再一实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中的 每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发光 周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱动 晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控制 所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述 参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述第二开 关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电容器存 储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其被构造 成用于；（1)将来自外部源的电流提供到所述发光器件，并且（2)读取所述驱动晶体管和 所述发光器件之间的所述节点处的电压，W作为所述驱动晶体管的用于对应电流的栅极电 压。
[000引另一实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中的 每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发光 周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱动 晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控制 所述驱动电压；供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述 供应电压源至所述存储电容器和所述驱动晶体管的连接；编程电压源，其连接到第二开关 晶体管，所述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接，使 得所述存储电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值； 监测线，其连接到第=开关晶体管，所述第=开关晶体管用于控制所述监测线至所述驱动 晶体管与所述发光器件之间的节点的连接；w及控制器，其用于；（1)控制所述编程电压源W产生如下电压，该电压是与流经所述驱动晶体管的已知目标电流相对应的校准电压，（2) 使用监测电压来控制所述监测线W读取流经所述监测线的电流，其中，所述监测电压足够 低W防止所述发光器件开启，（3)控制所述编程电压源W改变所述校准电压，直至流经所述 驱动晶体管的电流大体上等于所述目标电流，并且（4)在所述驱动晶体管的预定电流-电 压特性中识别对应于所改变的校准电压的电流，其中，所识别的电流对应于所述驱动晶体 管的当前阔值电压。
[0009] 另一个实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中 的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发 光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱 动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控 制所述驱动电压；供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所 述供应电压源至所述存储电容器和所述驱动晶体管的连接；编程电压源，其连接到第二开 关晶体管，所述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接， 使得所述存储电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差 值；监测线，其连接到第=开关晶体管，所述第=开关晶体管用于控制所述监测线至所述驱 动晶体管与所述发光器件之间的节点的连接；W及控制器，其用于；（1)控制所述编程电压 源W产生关断电压，所述关断电压用于防止所述驱动晶体管使电流流入所述发光器件，（2) 控制所述监测线W将来自所述监测线的预校准电压提供到所述驱动晶体管和所述发光器 件之间的节点，其中，所述预校准电压使电流经由所述节点流向发光器件，并且所述预校准 电压对应于流经所述驱动晶体管的预定目标电流，（3)改变所述预校准电压，直至经由所述 节点流向所述发光器件的电流大体上等于所述目标电流，并且（4)在所述驱动晶体管的预 定电流-电压特性中识别对应于所改变的预校准电压的电流，其中，所识别的电流对应于 所述发光器件的电压。
[0010] 对于本领域的普通技术人员来说，在阅读了本发明的各实施方式和/或各方面的 详细说明之后，本发明的前述的和其它的方面及实施方式将变得更加清楚。上述详细说明 是通过参照附图进行的，接下来将对该些附图进行简单说明。
【附图说明】
[0011] 在阅读了下面的详细说明及参照了附图之后，本发明的上述优点及其它优点将变 得更加明显。
[0012] 图1示出了用于在监视单独像素的劣化并为此提供补偿的同时驱动OL邸显示器 的系统的示例性构造。
[0013] 图2A是示例性像素电路构造的电路图。
[0014] 图2B是图2A所示的像素的第一示例性操作周期的时序图。
[0015] 图2C是图2A所示的像素的第二示例性操作周期的时序图。
[0016] 图3A是示例性像素电路构造的电路图。
[0017] 图3B是图3A所示的像素的第一示例性操作周期的时序图。
[001引图3C是图3A所示的像素的第二示例性操作周期的时序图。
[0019] 图4A是示例性像素电路构造的电路图。
[0020] 图4B是针对显示器中的两个相同像素电路的变形构造的电路图。
[0021] 图5A是示例性像素电路构造的电路图。
[0022] 图5B是图5A所示的像素的第一示例性操作周期的时序图。
[0023] 图5C是图5A所示的像素的第二示例性操作周期的时序图。
[0024] 图抓是图5A所示的像素的第S示例性操作周期的时序图。
[0025] 图祀是图5A所示的像素的第四示例性操作周期的时序图。
[0026] 图5F是图5A所示的像素的第五示例性操作周期的时序图。
[0027] 图6A是示例性像素电路构造的电路图。
[002引图6B是图6A所示的像素的示例性操作周期的时序图。
[0029] 图7A是示例性像素电路构造的电路图。
[0030] 图7B是图7A所示的像素的示例性操作周期的时序图。
[0031] 图8A是示例性像素电路构造的电路图。
[0032] 图8B是图8A所示的像素的示例性操作周期的时序图。
[0033] 图9A是示例性像素电路构造的电路图。
[0034] 图9B是图9A所示的像素的第一示例性操作周期的时序图。
[0035] 图9C是图9A所示的像素的第二示例性操作周期的时序图。
[0036] 图10A是示例性像素电路构造的电路图。
[0037] 图10B是在编程周期中图10A所示的像素的示例性操作周期的时序图。
[0038] 图10C是在TFT读取周期中图10A所示的像素的示例性操作周期的时序图。
[0039] 图10D是在OLED读取周期中图10A所示的像素的示例性操作周期的时序图。
[0040] 图11A是具有IR压降补偿的像素电路的电路图。
[0041] 图11B是图11A的电路的IR压降补偿操作的时序图。
[0042] 图11C是读取图11A的电路中的驱动晶体管的参数的时序图。
[0043] 图11D是读取图11A的电路中的发光器件的参数的时序图。
[0044] 图12A是具有基于电荷的补偿的像素电路的电路图。
[0045] 图12B是图12A的基于电荷的补偿操作的时序图。
[0046] 图12C是直接读取图12A的电路中的发光器件的参数的时序图。
[0047] 图12D是间接读取图12A的电路中的发光器件的参数的时序图。
[0048] 图12E是直接读取图12A的电路中的驱动晶体管的参数的时序图。
[0049] 图13是偏置像素电路的电路图。
[0化0] 图14A是连接到信号线的像素电路和电极的图。
[0051] 图14B是像素电路和代替图14A所示的信号线的扩展电极的图。
[0化2] 图15是用于探测显示面板的垫布置的电路图。
[0053] 图16是背板测试中使用的像素电路的电路图。
[0054] 图17是用于全显示器测试的像素电路的电路图。
[0化5] 虽然本发明可W容易地做出各种变形和替代形式，但在附图中W示例的方式示出 了具体实施例并且在本文中将会对该些具体实施例进行详细说明。然而，应当理解，本发明 不限于所披露的特定形式。相反，本发明覆盖了落入所附权利要求所限定的本发明的精神 和范围内的所有变形、等同物和替代形式。
【具体实施方式】
[0化6] 图1是示例性显示器系统50的示图。显示器系统50包括地址驱动器8、数据驱 动器4、控制器2、存储器6和显示器面板20。显示器面板20包括布置成行和列的像素10 的阵列。每个像素10可被单独地编程W发出具有可单独编程的亮度值的光。控制器2接 收数字数据，该数字数据用于指示将要在显示器面板20上显示的信息。控制器2向数据驱 动器4发送信号32并且向地址驱动器8发送调度信号34,W驱动显示器面板20中的像素 10来显示所指示的信息。因而，与显示器面板20相关的多个像素10包括适于根据由控制 器2接收的输入数字数据来动态地显示信息的显示器阵列（显示器屏幕）。显示器屏幕可 W例如根据由控制器2接收的视频数据流来显示视频信息。电压电源14可提供恒定的电 源电压或者可W是由来自控制器2的信号控制的可调节电压电源。显示器系统50也可W 包含电流源或电流阱（currentsink)(未示出）的特征W向显示器面板20中的像素10提 供偏置电流，从而减少像素10的编程时间。
[0化7] 出于示例性目的，图1中的显示器系统50通过显示器面板20中的仅四个像素10 来进行图例说明。应当理解，显示器系统50可W被实施为具有包括诸如像素10之类的类 似像素的阵列的显示器屏幕，且显示器屏幕不限于特定数量的行和列的像素。例如，显示器 系统50可W被实施为具有在用于移动设备、监测类设备和/或投影设备的显示器中常用的 多行和多列像素的显示器屏幕。
[005引通过通常包括驱动晶体管和发光器件的驱动电路（像素电路）来操作像素10。在 下文中，像素10可W是指像素电路。可选地，发光器件可W是有机发光二极管，但本发明的 实施适用于具有其它电致发光器件（包括电流驱动型发光器件）的像素电路。可选地，像 素10中的驱动晶体管可W是n型或P型的非晶娃薄膜晶体管，但是，本发明的实施不限于 具有特定极性晶体管的像素电路或不仅仅限于具有薄膜晶体管的像素电路。像素电路10 还可包括存储电容器，该存储电容器用于存储编程信息并允许像素电路10对已被寻址的 发光器件进行驱动。因此，显示器面板20可W是有源矩阵型显示器阵列。
[0化9] 如图1所示，在显示器面板20中被图示为左上像素的像素10连接到选择线24j、 电源线26j、DATA线22i化及监测线28i。在实施例中，电压电源14还可W向像素10提供 第二电源线。例如，每个像素可连接到被充电有Vdd的第一电源线和被充电有Vss的第二 电源线，并且像素电路10可W位于第一电源线与第二电源线之间W在像素电路的发光阶 段期间促进该两个电源线间的驱动电流。显示器面板20中的左上像素10在显示器面板中 可对应于显示器面板20中的第i行和第j列的像素。类似地，显示器面板20中的右上像 素10表示第j行和第m列；左下像素10表示第n行和第j列；且右下像素10表示第n行 和第m列。每个像素10连接到合适的选择线（例如选择线24j和24n)、电源线（例如电 源线26j和26n)、DATA线（例如DATA线22i和22m)和监测线（例如监测线28i和28m)。 注意，本发明的各个方面适用于具有诸如到其它选择线的连接等其它连接的像素，且适用 于具有更少连接的像素，例如缺少到监测线的连接的像素。
[0060] 参照显示器面板20中所示的左上像素10,选择线24j由地址驱动器8提供，且可 用于例如通过激活开关或晶体管W使DATA线22i对像素10进行编程从而实现像素10的 编程操作。DATA线22i将编程信息从数据驱动器4传输到像素10。例如，DATA线22i可 用于向像素10施加编程电压或编程电流，W便对像素10进行编程从而使其发出期望量的 亮度。数据驱动器4经由DATA线22i供应的编程电压（或编程电流）是如下电压（或电 流），该电压（或电流）适于使像素10根据控制器2所接收的数字数据发出具有期望量的 亮度的光。可W在像素10的编程操作期间将编程电压（或编程电流）施加到像素10W对 像素10内的诸如存储电容器之类的存储器件进行充电，由此能够使像素10在编程操作之 后的发光操作期间发出具有期望量的亮度的光。例如，像素10中的存储器件可W在编程操 作期间被充电，W在发光操作期间向驱动晶体管的栅极端子和源极端子中的一者或多者施 加电压，由此使驱动晶体管根据存储器件中存储的电压来传输流经发光器件的驱动电流。
[0061] 通常，在像素10中，在像素10的发光操作期间由驱动晶体管传输的流经发光器件 的驱动电流是由第一电源线26j供应并流出到第二电源线（未示出）的电流。第一电源线 26j和第二电源线连接到电压电源14。第一电源线26j可提供正的电源电压（例如在电路 设计中通常被称作Vdd的电压），而第二电源线可提供负的电源电压（例如在电路设计中通 常被称作Vss的电压）。本发明的实施例可被实施成该样；电源线中的一者或另一者（例 如电源线26j)被固定于接地电压或其它参考电压。
[0062] 显示器系统50还包括监测系统12。再次参照显示器面板20中的左上像素10,监 测线28i将像素10连接到监测系统12。监测系统12可与数据驱动器4集成在一起或者可 W是分离的独立系统。特别地，可选地，监测系统12可W被实施为在像素10的监视操作期 间监视DATA线22i的电流和/或电压，且监测线28i能够被完全省略掉。另外，显示器系 统50可被实施成不具有监测系统12或监测线28i。监测线28i允许监测系统12测量与像 素10相关的电流或电压，并由此提取用于指示像素10的劣化的信息。例如，监测系统12 可经由监测线28i提取在像素10内的驱动晶体管中流过的电流，且由此基于所测量到的电 流并基于在测量期间施加到驱动晶体管的电压来确定驱动晶体管的阔值电压或它的偏移。
[0063] 监测系统12也可提取发光器件的操作电压（例如在发光器件正在进行发光操作 时该发光器件两端的电压降）。然后，监测系统12可W将信号32传达到控制器2和/或存 储器6,W使显示器系统50将所提取的劣化信息存储在存储器6中。在像素10的随后的编 程和/或发光操作期间，控制器2经由存储器信号36从存储器6获取劣化信息，然后控制 器12在像素10的随后的编程和/或发光操作中补偿所提取的劣化信息。例如，一旦提取 了劣化信息，那么就可W在像素10的随后的编程操作期间对经由信号线22j被传输到像素 10的编程信息进行适当的调节，使得像素10发出具有期望量的亮度且与像素10的劣化无 关的光。在示例中，可通过适当地增加施加到像素10的编程电压来补偿像素10内的驱动 晶体管的阔值电压的增加。
[0064] 图2A是像素110的示例性驱动电路的电路图。图2A所示的驱动电路用于对像素 110进行校准、编程和驱动，且包括用于传输流经有机发光二极管（OLED) 114的驱动电流的 驱动晶体管112。OL邸114根据流经OL邸114的电流发光，并可W被任何电流驱动型发光 器件替代。OL邸114具有固有电容量12。像素110可W在结合图1说明的显示器系统50 的显示面板20中使用。
[0065] 像素110的驱动电路还包括存储电容器116W及开关晶体管118。像素110连接 到参考电压线144、选择线24i、电压电源线26i化及DATA线22j。驱动晶体管112根据驱 动晶体管12的栅极端子和源极端子之间的栅-源电压（Vgs)从电压电源线26i抽取电流。 例如，在驱动晶体管112的饱和模式下，流经驱动晶体管112的电流由Ids= 0 (Vgs-Vt)2 给出，其中e是取决于驱动晶体管112的器件特性的参数，Ids是从驱动晶体管112的漏 极端子到驱动晶体管112的源极端子的电流，并且Vt是驱动晶体管112的阔值电压。
[0066] 在像素110中，存储电容器116连接在驱动晶体管112的栅极端子与源极端子之 间。存储电容器116具有第一端子116g和第二端子116s，为了方便起见，将第一端子称为 栅极侧端子116g，并将第二端子称为源极侧端子116s。存储电容器116的栅极侧端子116g 电连接到驱动晶体管112的栅极端子。存储电容器116的源极侧端子116s电连接到驱动晶 体管112的源极端子。由此，驱动晶体管112的栅-源电压Vgs也是存储电容器116上所 充电的电压。正如W下将进一步解释的那样，在像素110的发光阶段期间，存储电容器116 能够由此维持驱动晶体管112两端的驱动电压。
[0067] 驱动晶体管112的漏极端子通过发光晶体管160电连接到电压电源线26i，并且 通过校准晶体管142电连接到参考电压线144。驱动晶体管112的源极端子电连接到OL邸 114的阳极端子。OL邸114的阴极端子可W接地或可选地连接到第二电压电源线，例如电 源线Vss(未示出）。由此，OLED114与驱动晶体管112的电流路径串联连接。一旦OLED 的阳极端子和阴极端子之间的电压降达到OL邸114的操作电压（VauD)，〇LED114便根据 流过OL邸114的电流的大小来发光。也就是说，当阳极端子上的电压与阴极端子上的电压 的差值大于操作电压VauD时，OLED114开启并且发光。当阳极-阴极电压小于VauD时，电 流不流过OLED114。
[0068] 根据选择线24i来操作开关晶体管118 (例如，当选择线24i上的电压沈L位于高 电平时，开关晶体管118开启，并且当选择线24i上的电压沈L位于低电平时，开关晶体管 关断）。在开关晶体管118开启时，其将驱动晶体管的栅极端子（W及存储电容器116的栅 极侧端子116g)电连接到DATA线22j。
[0069] 驱动晶体管112的漏极端子经由发光晶体管122连接到V孤线26i，并且经由校准 晶体管142连接到化ef线144。发光晶体管122由连接到晶体管122的栅极的EM线140 上的电压控制，并且校准晶体管142由连接到晶体管142的栅极的CAL线140上的电压控 审IJ。正如W下将结合图2B进一步解释的那样，参考电压线144可W被维持于接地电压或其 它固定参考电压（化ef)，并且可W可选地在像素110的编程阶段期间被调节，W便提供像 素110的劣化的补偿。
[0070] 图2B是图2A所示的像素110的示例性操作周期的示意时序图。像素110可W在 校准周期编程周期160W及驱动周期164中操作，其中校准周期ta真有被间隔156 分离的两个阶段154和158。在校准周期的第一阶段154期间，S化线和CAL线两者均为高 电平，所W对应的晶体管118和142均开启。校准晶体管142向发光晶体管122的源极和 驱动晶体管112的漏极之间的节点132施加具有使0L邸114关断的电平的电压化ef。开 关晶体管118向驱动晶体管112的栅极施加处于偏置电压电平Vb的电压Vdata，W允许电 压化ef从节点132转移到驱动晶体管112的源极和OLED114的阳极之间的节点130。在 第一阶段154结束时，CAL线上的电压变为低电平，而选择线上的电压保持高电平W使驱动 晶体管112保持开启。
[0071] 在校准周期勺第二阶段158期间，EM线140上的电压变为高电平，W使发光晶 体管122开启，该导致节点130处的电压增加。如果阶段158足够长，那么节点130处的电 压达到值（Vb-Vt)，其中，Vt是驱动晶体管112的阔值电压。如果阶段158不够长而使得不 能够达到该值，那么节点130处的电压是Vt和驱动晶体管112的迁移率的函数。该是存储 在电容器116中的电压。
[0072] 节点130处的电压被施加到OLED114的阳极端子，但是该电压的值被选择成使得 在OLED114的阳极端子和阴极端子之间施加的电压小于OLED114的操作电压V。。。，从而OLED114不抽取电流。因此，在校准阶段158期间流经驱动晶体管112的电流不流过OL邸 114。
[007引在编程周期160期间，EM线和CAL线两者上的电压均为低电平，所W发光晶体管 122和校准晶体管142均关断。选择线保持高电平W开启开关晶体管116,并且DATA线22j 被设定成编程电压化，由此将节点134(W及驱动晶体管112的栅极）充电至化。OL邸114 和驱动晶体管112的源极之间的节点130保持校准周期期间产生的电压，该是因为OL邸电 容量大。在存储电容器116上被充电的电压是化和校准周期期间产生的电压之间的差值。 因为在编程周期期间发光晶体管122是关断的，所W电容器116上的电荷不会受VDD线26i 上的电压电平的变化影响。
[0074] 在驱动周期164期间，EM线上的电压变成高电平，并由此开启发光晶体管122,同 时开关晶体管118和校准晶体管142二者均保持关断。发光晶体管122的开启使驱动晶体 管112根据存储电容器116上的驱动电压从VDD电源线26i抽取驱动电流。OLED114开 启，并且0L邸的阳极处的电压调节成操作电压VauD。由于存储在存储电容器116中的电压 是阔值电压Vt和驱动晶体管112的迁移率的函数，因此流经0L邸114的电流保持稳定。
[0075] 在驱动周期期间，选择线24i是低电平，因此开关晶体管118保持关断。存储电容 器116维持驱动电压，并且驱动晶体管112根据电容器116上的驱动电压的值从电压电源 线26i抽取驱动电流。驱动电流经由0LED114传输，OLED114根据流过OLED114的电流 量发出期望量的光。存储电容器116通过自调节驱动晶体管112的源极端子和/或栅极端 子的电压来维持驱动电压，从而消除一者或另一者上的变化。例如，如果在驱动周期164期 间由于例如0L邸114的阳极端子保持在操作电压VauD而使电容器116的源极侧端子上的 电压发生变化，那么存储电容器116调节驱动晶体管112的栅极端子上的电压W维持驱动 晶体管栅极端子和源极端子之间的驱动电压。
[0076] 图2C是在校准周期ta曲较长第一阶段174期间使用DATA线22j上的电压将节 点130充电至化ef的变形时序图。该使得CAL信号与前一行像素的沈L信号相同，所W先 前的沈L信号（S化[n-1])可W用作第n行的CAL信号。
[0077] 尽管通过可W是薄膜晶体管并且可W是由非晶娃制成的n型晶体管来图例说明 图2A示出的驱动电路，但是图2A示出的驱动电路和图2B示出的操作周期可W扩展至互补 电路，该互补电路具有一个或多个P型晶体管并且具有不同于薄膜晶体管的晶体管。
[007引图3A是使用P型晶体管的图2A的驱动电路的变形例，其中，存储电容器116连接 在驱动晶体管112的栅极端子和源极端子之间。从图3B中的时序图可W看出，发光晶体管 122在编程周期154期间将图3A中的像素110从VDD线断化W避免VDD变化对像素电流 造成任何影响。校准晶体管142在编程周期154期间被CAL线120开启，校准晶体管142将 电压化ef施加到电容器116的一侧上的节点132,同时开关晶体管118被选择线开启W将 编程电压化施加到电容器的另一侧上的节点134。因此在图3A中的编程期间存储在存储 电容器116中的电压将为（化-Vref)。由于存在小的电流在化ef线中流动，因此电压是稳 定的。在驱动周期164期间，VDD线连接到像素，但是由于在驱动周期期间开关晶体管118 关断，因此对存储在电容器116中的电压没有影响。
[0079] 图3C是示出了如何在图3A的电路中获得TFT晶体管读取和OLED读取的时序图。 对于TFT读取来说，在编程周期154期间DATA线22j上的电压Veal应当是与所期望的电 流相关的电压。对于OL邸读取来说，在测量周期158期间，电压Veal充分低W迫使驱动晶 体管112充当开关，并且化ef线144和节点132上的电压Vb与OLED电压相关。因此，在 不同周期期间，可W从DATA线120和节点132中分别获得TFT读取和OL邸读取。
[0080] 图4A是电路图，并示出了如何将显示器的位于同一列j及相邻行i和i+1的图 2A的两个像素连接到S条选择线SEL[i-l]、SEL[i]和SEL[i+l]、两条VDD线VDD[i]和 V孤[i+1]、两条EM线EM[i]和EM[i+l]、两条VSS线VSS[i]和VSS[i+l]、公共化ef2/MON 线24jW及公共DATA线22j。每列像素具有其单独的且被该列中所有像素共用的DATA线 和化ef2/MON线。每行像素具有其自己的V孤线、VSS线、EM线W及选择线，且该些线被 该行中所有像素共用。此外，每个像素的校准晶体管142的栅极连接到前一行的选择线 (SEL[i-l])。该对于随着显示器老化而向OL邸效率提供外部补偿来说是非常有效的布置， 而像素内补偿则用于诸如VauD、因温度产生的劣化、（例如，VDD线中的）IR压降W及迟滞性 等之类的其它参数。
[0081] 图4B是示出了如何通过共用公共校准晶体管120和发光晶体管140W及公共的 Vref2/MON线和VDD线来简化图4A示出的两个像素的电路图。可W看出所需要的晶体管的 数目显著减少。
[00間图5A是像素210的示例性驱动电路的电路图，像素210包括经由被CAL线242控 制的校准晶体管226连接到节点230的监测线28j，W读取诸如驱动电流和OL邸电压之类 的操作参数的当前值。图5A的电路还包括复位晶体管228W控制向驱动晶体管212的栅 极施加复位电压化St的操作。驱动晶体管212、开关晶体管218W及OLED214与上述图 2A的电路中的相同。
[0083] 图5B是图5A所示的像素210的示例性操作周期的示意时序图。在周期252开始 时，RST线和CAL线同时变为高电平，由此在周期252期间开启晶体管228和226二者，从而 将电压施加到监测线28j。驱动晶体管212开启，并且OL邸214关断。在下一个周期254 期间，RST线保持高电平而CAL线变为低电平W关断晶体管226,使得驱动晶体管212对节 点230进行充电直至驱动晶体管212例如被在周期254结束时变为低电平的RST 线关断。 此时，驱动晶体管212的栅-源电压Vgs是该晶体管的Vt。如需要，可W选择时序，使得驱 动晶体管212在周期254期间不被关断，而是轻微地对节点230充电。该充电电压是晶体 管212的迁移率、VtW及其它参数的函数，并且因此可W补偿所有该些参数。
[0084] 在编程周期258期间，选择线24i变为高电平W开启开关晶体管218。该将驱动晶 体管212的栅极连接到DATA线，并且将晶体管212的栅极充电至化。然后，晶体管212的 栅-源电压Vgs为化+Vt，并且因此流过该晶体管的电流与阔值电压Vt无关：
[00化]I= (Vgs-Vt)2=(化+Vt-Vt) 2=化 2
[0086] 图5C和抓中的时序图如同上述图5B中的时序图，但具有CAL和RST的相称信号， 所W它们可W被共用，例如，可W将CAL[n]用作RST[n-]_]。
[0087]图5E示出了在周期282期间当RST线为高电平W开启晶体管228并且驱动晶体 管212被关断时允许测量OL邸电压和/或流经监测线28j的电流的时序图。
[00蝴图5F示出了提供类似于图5E的功能的时序图。但是，在图5F示出的时序中，给 定行n中的每个像素可W使用来自前一行n-1的复位信号化ST[n-l])作为当前行n中的 校准信号CAL[n]，由此减少所需要的信号的数量。
[0089] 图6A是像素310的示例性驱动电路的电路图，像素310包括位于驱动晶体管312 的漏极和MONAref2线28j之间的校准晶体管320,W用于控制向节点332 (驱动晶体管312 的漏极）施加电压化ef2的操作。图6A中的电路还包括位于驱动晶体管312的漏极和VDD 线26i之间的发光晶体管322,W用于控制向节点332施加电压Vdd的操作。驱动晶体管 312、开关晶体管318、复位晶体管321W及OLED214与上述图5A的电路中的相同。
[0090] 图6B是图6A所示的像素310的示例性操作周期的示意时序图。在周期352开始 时，EM线变为低电平W关断发光晶体管322,使得电压Vdd不被施加到驱动晶体管312的漏 极。在第二周期354期间，发光晶体管322保持关断，当CAL线变为高电平W开启校准晶体 管320时，将MONAref2线28j连接到节点332。该将节点332充电至小于OL邸的ON电压 的电压。在周期354结束时，CAL线变为低电平W关断校准晶体管320。接着在下一个周期 356期间，RST和EM先后变为高电平W分别开启晶体管321和322,W便；（1)将化St线连 接到节点334,节点334是存储电容器316的栅极端子；W及（2)将VDD线26i连接到节点 332。该使驱动晶体管312开启W将节点330充电至作为驱动晶体管312的Vt和其它参数 的函数的电压。
[OOW] 在图她所示的下一个周期358开始时，RST和EM线变为低电平W关断晶体管321 和322,接着选择线变为高电平W开启开关晶体管318W将编程电压化提供至驱动晶体管 312的栅极。驱动晶体管312的源极端子处的节点330大体上保持不变，该是因为0L邸314 的电容量Cdud大。因此，晶体管312的栅-源电压是驱动晶体管312的迁移率、Vt和其它 参数的函数，并且由此可W补偿所有该些参数。
[0092] 图7A是另一个示例性驱动电路的电路图，该驱动电路改变像素410的驱动晶体 管412的栅-源电压VgsW补偿由工艺变化、老化和/或温度变化引起的驱动晶体管参数 变化。该电路包括经由被RD线420控制的读取晶体管422连接到节点430的监测线28j， W用于读取诸如驱动电流和VauD之类的操作参数的当前值。驱动晶体管412、开关晶体管 418、W及0LED414与上述图2A的电路中的相同。
[0093] 图7B是图7A所示的像素410的示例性操作周期的示意时序图。在编程周期446 的第一阶段442开始时，选择线和RD线均变为高电平W(1)开启开关晶体管418,W将驱动 晶体管412的栅极充电至来自DATA线22j的编程电压化，化及（2)开启读取晶体管422,W 将晶体管412的源极（节点430)充电至来自监测线28j的电压化ef。在编程周期446的 第二阶段444期间，RD线变为低电平W关断读取晶体管422,使得节点430通过晶体管412 被往回充电，节点430保持开启，该是因为选择线保持在高电平。因而，晶体管412的栅-源 电压是驱动晶体管412的迁移率、Vt和其它参数的函数，并且由此可W补偿所有该些参数。
[0094] 图8A是像素510的示例性驱动电路的电路图，其将发光晶体管522添加到图7A的 像素电路，该发光晶体管位于存储电容器522的源极侧和驱动晶体管512的源极之间。驱 动晶体管512、开关晶体管518、读取晶体管520W及OLED414与上述图7A的电路中的相 同。
[0095] 图8B是图8A所示的像素510的示例性操作周期的示意时序图。如图8B所示，在整 个编程周期554期间，EM线为低电平W关断发光晶体管522,从而产生黑帖化lack化ame)。 在由RD线540控制的整个测量周期期间，发光晶体管也被关断W避免来自0L邸514的不 希望的影响。可W不对像素510进行如图8B所示的像素内补偿的编程，或者可W与上述图 2A的电路类似的方式编程。
[0096]图9A是像素610的例性驱动电路的电路图，除单个发光晶体管被代替为一对并联 连接并由两条不同的EM线EMa和EMb控制的发光晶体管622a和62化之外，该电路与图8A 的电路相同。如图9B和图9C中的两个时序图所示，该两个发光晶体管可W交替地用来管 理发光晶体管的老化。在图9B的时序图中，在驱动周期660的第一阶段期间，E^fa线是高电 平并且EMb线是低电平，且接着在相同驱动周期的第二阶段期间，E^fa线是低电平并且EMb 线是高电平。在图9C的时序图中，在第一驱动周期672期间，E^fa线是高电平并且EMb线 是低电平，且接着在第二驱动周期676期间，E^fa线是低电平并且EMb线是高电平。
[0097] 图10A是像素710的示例性驱动电路的电路图，除了在图10A中的电路增加了监 测线28j、EM线控制化ef晶体管742和发光晶体管722二者W及驱动晶体管712和发光 晶体管722具有至V孤线的单独的连接之外，该电路与上述图3A的电路类似。驱动晶体管 712、开关晶体管718、存储电容器716W及0LED714与上述图3A的电路中的相同。
[009引如图10B中的时序图所示，在编程周期期间EM线740变为高电平并保持高电平W关断P型发光晶体管722。该将存储电容器716的源极侧从VDD线26i断开W保护像素 710在编程周期期间不受VDD电压的波动影响，由此避免了VDD变化对像素电流造成任何影 响。高电平EM线还使n型参考晶体管742开启W将存储电容器716的源极侧连接到化St 线744,从而电容器端子B被充电至化St。驱动晶体管712的栅极电压是高电平，从而驱动 晶体管712关断。电容器716的栅极侧上的电压由连接到开关晶体管718的栅极的WR线 745控制，并且如时序图所示，WR线745在编程周期的一部分期间变为低电平W开启P型晶 体管718,由此将编程电压化施加至驱动晶体管712的栅极W及存储电容器716的栅极侧。
[0099] 当EM线740在编程周期结束时变为低电平时，晶体管722开启W将电容器端子B 连接到V孤线。该使得驱动晶体管712的栅极电压变为Vdd-Vp，并且驱动晶体管开启。电 容器中的电荷为化st-Vdd-化。由于在驱动周期期间电容器716连接到VDD线，因此Vdd的 任何波动不会影响像素电流。
[0100] 图10C是TFT读取操作的时序图，该操作发生在RD线和线二者均为低电平并 且WR线为高电平时的间隔期间，所W发光晶体管722开启并且开关晶体管718关断。在 RD线746为低电平W开启读取晶体管726的间隔期间，监测线28j连接到驱动晶体管712 的源极，该间隔与在电流从驱动晶体管流向0L邸714时的间隔重叠，使得可W通过监测线 28j对流经驱动晶体管712的该电流进行读取。
[0101] 图10D是0L邸读取操作的时序图，该操作发生在畑线为低电平并且EM线和WR 线二者均为高电平的间隔期间，所W发光晶体管722和开关晶体管718均关断。在RD线为 低电平W开启读取晶体管726时的间隔期间，监测线28j连接到驱动晶体管712的源极，使 得可W通过监测线28j对0L邸714的阳极上的电压进行读取。
[0102] 图llA是具有IR压降补偿的像素电路的示意电路图。虽然示出了在两条不同的 线路上提供电压Vmonitor和Vdata，但是在该电路中的相同线路上可W提供该些电压，该 是因为Vmonitor在编程期间无作用，并且Vdata在测量周期期间无作用。两个晶体管化 和化可W在行和列之间被共用，W提供电压化ef和Vdd，并且控制信号EM可W在列之间被 共用。
[0103] 如图11B中的时序图所述，在图11A的电路的正常操作期间，控制信号WR使晶体 管T2和化开启W将编程数据化和参考电压化ef提供至存储电容器Cs的两个相对侧，同 时控制信号EM开启晶体管Tb。因此，存储在Cs中的电压为化ef-Vp。在驱动周期期间，信号 EM使晶体管化开启，并且信号WR使晶体管T2和化关断。因此，栅-源电压变为化ef-化， 并且与Vdd无关。
[0104] 图11C是用于获得图11A的电路中的晶体管T1的参数的直接读取的时序图。在 第一周期中，控制信号WR使晶体管T2开启，并且使用用于已知目标电流的校准电压Vdata 对像素进行编程。在第二周期期间，控制信号RD使晶体管T3开启，并且通过晶体管T3和 Vmonitor线读取像素电流。在第二周期期间，Vmonitor线上的电压足够低W防止0LED开 启。接着，改变校准电压直至像素电流变得与目标电流相等。然后，最终改变的校准电压用 作TFT电流-电压特性中的点，W用于通过晶体管T1提取对应电流。可替代地，可W在晶 体管T2和化开启的同时经由Vmonitor线和晶体管T3提供电流，并且Vdata被设定为固 定电压。此时，在Vmonitor线上产生的电压是晶体管T1的用于对应电流的栅极电压。
[0105] 图11D是用于获得图11A的电路中的0LED电压的直接读取的时序图。在第一周期 中，控制信号WR使晶体管T2开启，并且使用关 断电压对像素进行编程，使得驱动晶体管T1 不提供任何电流。在第二周期期间，控制信号RD使晶体管T3开启，因此可W通过Vmonitor 线读取0LED电流。基于已知目标电流来预校准电压Vmonitor。接着，改变电压Vmonitor 直至0LED电流变得与目标电流相等。然后，被改变的电压Vmonitor用作0LED电流-电压 特性中的点，W用于提取0L邸的诸如0L邸开启电压之类的参数。
[0106] 控制信号EM可W使晶体管化保持关断直至读取周期结束，同时控制信号WR使晶 体管化保持开启。在该种情况下，用于读取0L邸参数的其余像素操作与上述图11C中相 同。
[0107] 可替代地，可W通过Vmonitor线将电流提供至0L邸，使得Vmonitor线上的电压是 驱动晶体管T1的用于对应电流的栅极电压。
[010引图12A是具有基于电荷的补偿的像素电路的示意电路图。虽然示出了在Vmonitor线和Vdata线上提供电压Vmonitor和Vdata,但是Vmonitor也可W是Vdata,在该种情况 下，Vdata可W是固定电压化ef。两个晶体管化和化可W在相邻行之间被共用，W用于提 供电压化ef和Vdd,并且Vmonitor可W在相邻列之间被共用。
[0109]图12B中的时序图描述了图12A的电路的正常操作。控制信号WR使晶体管化和 T2分别开启W将编程电压化从Vdata线施加至电容器Cs，并且控制信号RD使晶体管T3 开启W通过Vmonitor线和晶体管T3将电压化ef施加至驱动晶体管T1和0LED之间的节 点。化ef通常足够低，W防止0L邸开启。如图12B中的时序图所示，在控制信号WR关断晶 体管化和T2之前，控制信号RD使晶体管T3关断。在该间隙时间期间，驱动晶体管T1开 始对0L邸充电并且由此补偿晶体管T1参数的部分变化，该是因为所生成的电荷将是T1参 数的函数。由于在编程周期期间驱动晶体管T1的源极与Vdd断开，因此该补偿与IR压降 无关。
[0110] 图12C中的时序图描述了图12A的电路中的驱动晶体管T1的参数的直接读取。在 第一周期中，使用用于已知目标电流的校准电压对电路进行编程。在第二周期期间，控制信 号RD使晶体管T3开启，W通过Vmonitor线读取像素电流。在第二周期期间，电压Vmonitor 足够低W防止0L邸开启。接着，改变校准电压直至像素电流变得与目标电流相等。校准电 压的最终值用作驱动晶体管T1的电流-电压特性中的点，W用于提取该晶体管的参数。可 替代地，可W经由Vmonitor线将电流提供到0LED，同时控制信号WR使晶体管T2开启，并 且Vdata被设定为固定电压，使得Vmonitor线上的电压为驱动晶体管T1的用于对应电流 的栅极电压。
[0111] 图12D中的时序图描述了图12A的电路中的0LED的参数的直接读取。在第一周 期中，使用关断电压对电路进行编程，使得驱动晶体管T1不提供任何电流。在第二周期期 间，控制信号RD使晶体管T3开启，并且通过Vmonitor线读取0L邸电流。基于已知目标电 流，对第二周期期间的电压Vmonitor进行预校准。接着，改变电压Vmonitor直至0LED电 流变得与目标电流相等。接着，电压Vmonitor的最终值用作0L邸的电流-电压特性中的 点，W用于提取0L邸的参数。可W使EM保持关断直到读取周期的结束，并且使WR保持激 活。用于读取0L邸的其余像素操作与先前步骤相同。还可W通过Vmonitor将电流施加到 0LED。此时，Vmonitor线上的生成电压为TFT的用于对应电流的栅极电压。
[0112] 图12E中的时序图描述了图12A的电路中的0LED的参数的间接读取。该里，像素 电流的读取方式类似于上述图12C的时序图中的读取方式。唯一的区别在于，在编程期间， 控制信号RD使晶体管T3关断，并且因此驱动晶体管T1的栅极电压被设定为0L邸电压。因 此，校准电压需要消除0LED电压和驱动晶体管T1的参数的影响，W使像素电流与目标电流 相等。该校准电压和由直接T1读取提取的电压可W用于提取0L邸电压。例如，在上述两 个目标电流相同的情况下，则将在该过程中提取的校准电压从在TFT直接读取中提取的校 准电压的相减对应于0LED的影响。
[011引图13是具有基于电荷的补偿的偏置像素电路的示意电路图。两个晶体管化和化 可W在相邻行和列之间被共用，W便提供电压Vdd和化efl，两个晶体管Tc和Td可W在相 邻行之间被共用，W便提供电压Vdata和化ef2,并且Vmonitor线可W在相邻列之间被共 用。
[0114] 在图13的电路的正常操作中，控制信号WR使晶体管Ta、Tc和T2开启，控制信号 畑使晶体管T3开启，并且控制信号EM使晶体管化和Td开启。电压化ef2可W是Vdata。 Vmonitor线连接到参考电流，并且Vdata线连接到来自源极驱动器的编程电压。驱动晶体 管T1的栅极被充电至与来自Vmonitor线的参考电流相关的偏置电压，并且存储在电容器 Cs中的电压为编程电压化和偏置电压的函数。在编程之后，控制信号WR和Rd使晶体管 化、Tc、T2和T3关断，并且EM使晶体管化开启。因而，晶体管T1的栅-源电压为电压化 和偏置电压的函数。由于偏置电压为晶体管T1的参数的函数，因此偏置电压变得对晶体管 T1中的变化不敏感。在同样的操作中，电压化efl和Vdata可W互换，并且电容器Cs可W 连接到Vdd或化ef，因此不需要晶体管Tc和Td。
[0115] 在另一个操作模式下，Vmonitor线连接到参考电压。在该操作的第一周期期间， 控制信号WR使晶体管化、Tc和T2开启，控制信号RD使晶体管T3开启。Vdata连接到化。 在该操作的第二周期期间，控制信号RD使晶体管T3关断，并且因此晶体管T1的漏极电压 (OLED的阳极电压）开始增加，并且产生电压VB。该电压的变化是晶体管T1的参数的函 数。在驱动周期期间，控制信号WR和RD使晶体管Ta、Tc、T2和T3关断。因此，晶体管T1 的源-栅电压变为电压化和VB的函数。在该操作模式下，电压Vdata和化efl可W互换， 并且Cs可W直接连接到Vdd或参考电压，因此不需要晶体管Td和Tc。
[0116] 对于驱动晶体管T1的参数的直接读取，使用前面提及的操作中的一者并使用校 准电压对像素进行编程。接着，测量驱动晶体管T1的电流，或将该电流与参考电流比较。在 该种情况下，可W调节校准电压直至流经驱动晶体管的电流大体上与参考电流相等。然后， 使用校准电压来提取驱动晶体管的所期望的参数。
[0117] 对于OL邸电压的直接读取，使用上述操作中的一者并使用黑帖对像素进行编程。 接着，校准电压被提供至Vmonitor线，并且测量被提供至OL邸的电流，或将该电流与参考 电流比较。可W调节校准电压直至0L邸电流大体上与参考电流相等。然后，使用校准电压 来提取0LED参数。
[0118] 对于0L邸电压的间接读取，像素电流的读取方式类似于上述驱动晶体管T1的参 数的直接读取的操作。唯一的区别在于，在编程期间，控制信号RD使晶体管T3关断，并且 驱动晶体管T1的栅极电压被设定为0LED电压。校准电压需要消除0LED电压和驱动晶体 管参数的影响W使得像素电流与目标电流相等。该校准电压和由T1参数的直接读取提取 的电压可W用于提取0L邸电压。例如，在上述两个目标电流相同的情况下，那么将在该步 骤中提取的校准电压从在驱动晶体管的直接读取中提取的校准电压的相减对应于0LED的 影响。
[0119] 图14A示出了具有连接到0L邸和像素电路的信号线的像素电路，并且图14B示出 了具有图案化为信号线的电极IT0的像素电路。
[0120] 用于补偿像素电路的相同系统可W在制造的不同阶段用来分析整个显示面板，例 如，在背板制造之后，在0L邸制造之后W及在完成整个组装之后。在每个阶段，由分析提供 的信息可W用于识别缺陷，并且使用诸如激光修补之类的不同技术来修复缺陷。为了能够 测量面板，必须具有至每个像素的直接路径W用于测量像素电流，或者如图14B所示，部分 电极图案可W用作测量路径。在后一种情况下，电极首先被图案化为与垂直线接触，并且在 测量结束后，完成电极的其余部分。
[0121] 图15示出了面板的典型布置W及它的在面板测试期间的信号，该面板包括用于 探测面板的垫布置。通过具有将信号设成缺省值的缺省级的多路复用器，将信号每隔一个 地连接到一个垫。可W通过多路复用器对每个信号进行选择，W对面板进行编程或者测量 来自单独像素电路的电流、电压和/或电荷。
[0122] 图16示出了在测试中使用的像素电路。W下是一些工厂测试，进行该些测试W识 别像素电路中的缺陷。尽管针对图16示出的像素电路定义了下述测试，但是可W将类似的 概念应用至不同的像素电路。
[012引郷I试#1：
[0124] WR为高电平值ata=高电平和化ta=低电平及Vdd=高电平）。
[0125]
[01%]该里，为在化ta=低电平时的最低可接受电流，并且为在化ta= 高电平时的最高可接受电流。
[0127]郷I试 #2:
[012引静态；WR为高电平值ata=高电平并且化ta=低电平）。
[0129] 动态；WR变为高电平并且在编程之后其变为低电平值ata=低电平至高电平并且 化ta=高电平至低电平）。
[0130]
[013引1,1^_胃^^^3^为在动态编程的情况下高电平化*3时的最高可接受电流。
[013引Ith_高电平_高电平为在静态编程的情况下局电平化ta时的最局可接觉电流。
[0134] 也可W使用如下模式：
[013引静态；WR为高电平值ata=低电平并且化ta=高电平）。
[0136] 动态；WR变为高电平并且在编程之后其变为低电平值ata=高电平至低电平）。
[0137] 图17示出了在全显示测试中使用的像素电路。W下是一些工厂试验，进行该些测 试W识别像素电路中的缺陷。尽管针对图17示出的像素电路定义了下述测试，但是可W将 类似的概念应用至不同的像素电路。
[0。引测试#3；
[0139] 通过Monitor测量T1和OL邸电流。
[0140] 条件1;在背板测试中T1正常。
[0141]
[014引 11?_胃^^为在具体^ta值的情况下TFT电流的 最高可能电流。
[014引巾为在具体化ta值的情况下TFT电流的最低可能电流。
[0144] 1。1^胃"为在具体OLED电压的情况下OLED电流的最高可能电流。
[0145] Ud 为在具体OL邸电压的情况下OL邸电流的最低可能电流。
[01W 郷I试#4:
[0147] 通过Monitor测量T1和OL邸电流。
[0148] 条件2 ;在背板测试中T1开路。
[0149]
[0巧0] 郷I试#5：
[0151] 通过Monitor测量T1和0L邸电流。
[0152] 条件3 ;在背板测试中T1短路。
[0 巧 3]
[0154] 为了补偿比周围像素更黑暗的缺陷，可W使用周围像素来提供视频/图像所需的 额外亮度。存在如下用于提供额外亮度的不同方法：
[0155] 1.使用所有紧临的周围像素并在周围像素的每者之间分割额外亮度。该方法的挑 战在于，在多数情况下，被分配给每个像素的部分不能由该像素准确地生成。由于由周围像 素生成的误差将被添加至总误差，因此，误差将非常大，该降低了校正的有效性。
[0156] 2.使用周围像素中的一个（或两个）像素来生成缺陷像素所需要的额外亮度。在 该种情况下，可W切换补偿中的有源像素的位置，从而使局部伪像（localizedarti化ct) 最小化。
[0157] 在显示器的寿命期间，一些软缺陷可W保持在（总是发光的）像素上，该保持使用 户非常烦恼。面板的实时测量可W识别像素上新生成的保持。可W使用经由监测线的额外 电压并损毁0L邸W将其变为黑像素。另外，通过使用上述补偿方法，可W减少黑像素的视 觉影响。
[0158] 虽然已图示和说明了本发明的【具体实施方式】和施加例，但应该理解，本发明不限 于本文所披露的精确构造和组成，且在不偏离由所附权利要求限定的本发明的精神和范围 的情况下可W根据前述说明容易地做出各种变形、变化和修改。
【主权项】
1. 一种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是用于已知目标电流的校准电压， 将流经所述驱动晶体管的实际电流读取至监测线， 在改变所述校准电压以使通过所述驱动晶体管提供的电流大体上等于所述目标电流 的同时，关闭所述发光器件， 改变所述校准电压以使通过所述驱动晶体管提供的电流大体上等于所述目标电流，并 且 基于所述驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。2. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是预定的固定电压， 将来自外部源的电流提供到所述发光器件，并且 读取所述驱动晶体管和所述发光器件之间的所述节点处的电压。3. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是关断电压，使得所述驱动晶体管不向所述发光器件提 供任何电流， 将来自外部源的电流提供到所述驱动晶体管与所述发光器件之间的节点，所述外部源 具有基于已知目标电流的预校准电压， 改变所述预校准电压以使所述电流大体上等于所述目标电流， 读取对应于所改变的校准电压的电流，并且 基于所述OLED的预定电流-电压特性来确定对应于所改变的校准电压的电流。4. 一种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 将来自外部源的电流提供到所述发光器件，并且 读取所述驱动晶体管和所述发光器件之间的所述节点处的电压，以作为所述驱动晶体 管的用于对应电流的栅极电压。5. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述供应电压 源至所述存储电容器和所述驱动晶体管的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接，使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值； 监测线，其连接到第三开关晶体管，所述第三开关晶体管用于控制所述监测线至所述 驱动晶体管与所述发光器件之间的节点的连接；以及 控制器，其用于： 控制所述编程电压源以产生如下电压，该电压是与流经所述驱动晶体管的已知目标电 流相对应的校准电压， 使用监测电压来控制所述监测线以读取流经所述监测线的电流，其中，所述监测电压 足够低以防止所述发光器件开启， 控制所述编程电压源以改变所述校准电压，直至流经所述驱动晶体管的电流大体上等 于所述目标电流，并且 在所述驱动晶体管的预定电流-电压特性中识别对应于所改变的校准电压的电流，其 中，所识别的电流对应于所述驱动晶体管的当前阈值电压。6. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述供应电压 源至所述存储电容器和所述驱动晶体管的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接，使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值； 监测线，其连接到第三开关晶体管，所述第三开关晶体管用于控制所述监测线至所述 驱动晶体管与所述发光器件之间的节点的连接；以及 控制器，其用于： 控制所述编程电压源以产生关断电压，所述关断电压用于防止所述驱动晶体管使电流 流入所述发光器件， 控制所述监测线以将来自所述监测线的预校准电压提供到所述驱动晶体管和所述发 光器件之间的节点，其中，所述预校准电压使电流经由所述节点流向发光器件，并且所述预 校准电压对应于流经所述驱动晶体管的预定目标电流， 改变所述预校准电压，直至经由所述节点流向所述发光器件的电流大体上等于所述目 标电流，并且 在所述驱动晶体管的预定电流-电压特性中识别对应于所改变的预校准电压的电流， 其中，所识别的电流对应于所述发光器件的电压。
【专利摘要】本发明涉及一种用于控制显示器的系统，所述显示器中的每个像素电路均包括发光器件、驱动晶体管、存储电容器、参考电压源以及编程电压源。存储电容器存储电压，且所存储的电压等于参考电压和编程电压之间的差值，并且控制器提供作为用于已知目标电流的校准电压的编程电压，将流经驱动晶体管的电流读取至监测线，在改变校准电压以使通过驱动晶体管提供的电流大体上等于目标电流的同时关闭发光器件，改变校准电压以使通过驱动晶体管提供的电流大体上等于目标电流，并且基于驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。
【IPC分类】G09G3/22, G09G3/32
【公开号】CN104885145
【申请号】CN201380068756
【发明人】戈尔拉玛瑞扎·恰吉
【申请人】伊格尼斯创新公司
【公开日】2015年9月2日
【申请日】2013年12月9日
【公告号】DE112013005918T5, WO2014091394A1
【技术领域】
[0001] 本发明大体设及在显示器中使用的电路W及用于对显示器（特别地，诸如有源矩 阵有机发光二极管显示器之类的显示器）进行驱动、校准和编程的方法。
【背景技术】
[0002] 显示器可W由均被单独的电路（即，像素电路）控制的发光器件的阵列构成，上述 电路具有晶体管W用于选择性地控制电路W使该些电路编程有显示信息并且根据显示信 息来发光。可W将在基板上制造的薄膜晶体管（TFT)结合到该种显示器中。随着显示器的 老化，TFT往往在整个显示器面板中且随着时间表现出不均匀的特性。可W将补偿技术应 用到该种显示器W实现显示器的图像均匀性并且消除显示器随着显示器老化的劣化。
[0003] 在一些用于为显示器提供补偿W消除整个显示器面板中的随着时间的变化的方 案中，利用监测系统来测量与像素电路的老化（即，劣化）相关的随时间变化的参数。然后， 可W使用测量到的信息来通知像素电路的随后编程，W便确保通过调整编程来消除任何测 量到的劣化。该种被监视的像素电路可能需要使用额外的晶体管和/或线路，W选择性地 将像素电路连接到监测系统并为读取出信息做准备。额外的晶体管和/或线路的加入可能 不期望地减少了像素间距（即，像素密度）。
【发明内容】
[0004] 根据一个实施例，提供了一种用于控制显示器中的像素的阵列的系统，所述显示 器中的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于 在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所 述驱动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用 于控制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控 制所述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述 第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电 容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其 被构造成用于；（1)提供编程电压，所述编程电压是用于已知目标电流的校准电压，（2)将 流经所述驱动晶体管的实际电流读取至监测线，（3)在改变所述校准电压W使通过所述驱 动晶体管提供的电流大体上等于所述目标电流的同时，关闭所述发光器件，（4)改变所述校 准电压W使通过所述驱动晶体管提供的电流大体上等于所述目标电流，并且（5)基于所述 驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。
[0005] 另一个实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中 的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发 光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱 动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控 制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所 述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述第二 开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电容器 存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其被构 造成用于；（1)提供编程电压，所述编程电压是预定的固定电压，（2)将来自外部源的电流 提供到所述发光器件，并且（3)读取所述驱动晶体管和所述发光器件之间的所述节点处的 电压。
[0006] 在又一个实施例中，提供了一种用于控制显示器中的像素的阵列的系统，所述显 示器中的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用 于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流， 所述驱动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并 用于控制所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于 控制所述参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所 述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储 电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器， 其被构造成用于；（1)提供编程电压，所述编程电压是关断电压，使得所述驱动晶体管不向 所述发光器件提供任何电流，（2)将来自外部源的电流提供到所述驱动晶体管与所述发光 器件之间的节点，所述外部源具有基于已知目标电流的预校准电压，（3)改变所述预校准电 压W使所述电流大体上等于所述目标电流，（4)读取对应于所改变的校准电压的电流，并且 (5)基于所述OLED的预定电流-电压特性来确定对应于所改变的校准电压的电流。
[0007] 再一实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中的 每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发光 周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱动 晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控制 所述驱动电压；参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述 参考电压源至所述存储电容器的连接；编程电压源，其连接到第二开关晶体管，所述第二开 关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接；使得所述存储电容器存 储如下电压，该电压等于所述参考电压与所述编程电压之间的差值；W及控制器，其被构造 成用于；（1)将来自外部源的电流提供到所述发光器件，并且（2)读取所述驱动晶体管和 所述发光器件之间的所述节点处的电压，W作为所述驱动晶体管的用于对应电流的栅极电 压。
[000引另一实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中的 每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发光 周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱动 晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控制 所述驱动电压；供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述 供应电压源至所述存储电容器和所述驱动晶体管的连接；编程电压源，其连接到第二开关 晶体管，所述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接，使 得所述存储电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差值； 监测线，其连接到第=开关晶体管，所述第=开关晶体管用于控制所述监测线至所述驱动 晶体管与所述发光器件之间的节点的连接；w及控制器，其用于；（1)控制所述编程电压源W产生如下电压，该电压是与流经所述驱动晶体管的已知目标电流相对应的校准电压，（2) 使用监测电压来控制所述监测线W读取流经所述监测线的电流，其中，所述监测电压足够 低W防止所述发光器件开启，（3)控制所述编程电压源W改变所述校准电压，直至流经所述 驱动晶体管的电流大体上等于所述目标电流，并且（4)在所述驱动晶体管的预定电流-电 压特性中识别对应于所改变的校准电压的电流，其中，所识别的电流对应于所述驱动晶体 管的当前阔值电压。
[0009] 另一个实施例提供了一种用于控制显示器中的像素的阵列的系统，所述显示器中 的每个所述像素包括像素电路，且所述像素电路包括；发光器件；驱动晶体管，其用于在发 光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经所述发光器件的电流，所述驱 动晶体管具有栅极、源极和漏极；存储电容器，其连接到所述驱动晶体管的栅极，并用于控 制所述驱动电压；供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所 述供应电压源至所述存储电容器和所述驱动晶体管的连接；编程电压源，其连接到第二开 关晶体管，所述第二开关晶体管用于控制所述编程电压至所述驱动晶体管的栅极的连接， 使得所述存储电容器存储如下电压，该电压等于所述参考电压与所述编程电压之间的差 值；监测线，其连接到第=开关晶体管，所述第=开关晶体管用于控制所述监测线至所述驱 动晶体管与所述发光器件之间的节点的连接；W及控制器，其用于；（1)控制所述编程电压 源W产生关断电压，所述关断电压用于防止所述驱动晶体管使电流流入所述发光器件，（2) 控制所述监测线W将来自所述监测线的预校准电压提供到所述驱动晶体管和所述发光器 件之间的节点，其中，所述预校准电压使电流经由所述节点流向发光器件，并且所述预校准 电压对应于流经所述驱动晶体管的预定目标电流，（3)改变所述预校准电压，直至经由所述 节点流向所述发光器件的电流大体上等于所述目标电流，并且（4)在所述驱动晶体管的预 定电流-电压特性中识别对应于所改变的预校准电压的电流，其中，所识别的电流对应于 所述发光器件的电压。
[0010] 对于本领域的普通技术人员来说，在阅读了本发明的各实施方式和/或各方面的 详细说明之后，本发明的前述的和其它的方面及实施方式将变得更加清楚。上述详细说明 是通过参照附图进行的，接下来将对该些附图进行简单说明。
【附图说明】
[0011] 在阅读了下面的详细说明及参照了附图之后，本发明的上述优点及其它优点将变 得更加明显。
[0012] 图1示出了用于在监视单独像素的劣化并为此提供补偿的同时驱动OL邸显示器 的系统的示例性构造。
[0013] 图2A是示例性像素电路构造的电路图。
[0014] 图2B是图2A所示的像素的第一示例性操作周期的时序图。
[0015] 图2C是图2A所示的像素的第二示例性操作周期的时序图。
[0016] 图3A是示例性像素电路构造的电路图。
[0017] 图3B是图3A所示的像素的第一示例性操作周期的时序图。
[001引图3C是图3A所示的像素的第二示例性操作周期的时序图。
[0019] 图4A是示例性像素电路构造的电路图。
[0020] 图4B是针对显示器中的两个相同像素电路的变形构造的电路图。
[0021] 图5A是示例性像素电路构造的电路图。
[0022] 图5B是图5A所示的像素的第一示例性操作周期的时序图。
[0023] 图5C是图5A所示的像素的第二示例性操作周期的时序图。
[0024] 图抓是图5A所示的像素的第S示例性操作周期的时序图。
[0025] 图祀是图5A所示的像素的第四示例性操作周期的时序图。
[0026] 图5F是图5A所示的像素的第五示例性操作周期的时序图。
[0027] 图6A是示例性像素电路构造的电路图。
[002引图6B是图6A所示的像素的示例性操作周期的时序图。
[0029] 图7A是示例性像素电路构造的电路图。
[0030] 图7B是图7A所示的像素的示例性操作周期的时序图。
[0031] 图8A是示例性像素电路构造的电路图。
[0032] 图8B是图8A所示的像素的示例性操作周期的时序图。
[0033] 图9A是示例性像素电路构造的电路图。
[0034] 图9B是图9A所示的像素的第一示例性操作周期的时序图。
[0035] 图9C是图9A所示的像素的第二示例性操作周期的时序图。
[0036] 图10A是示例性像素电路构造的电路图。
[0037] 图10B是在编程周期中图10A所示的像素的示例性操作周期的时序图。
[0038] 图10C是在TFT读取周期中图10A所示的像素的示例性操作周期的时序图。
[0039] 图10D是在OLED读取周期中图10A所示的像素的示例性操作周期的时序图。
[0040] 图11A是具有IR压降补偿的像素电路的电路图。
[0041] 图11B是图11A的电路的IR压降补偿操作的时序图。
[0042] 图11C是读取图11A的电路中的驱动晶体管的参数的时序图。
[0043] 图11D是读取图11A的电路中的发光器件的参数的时序图。
[0044] 图12A是具有基于电荷的补偿的像素电路的电路图。
[0045] 图12B是图12A的基于电荷的补偿操作的时序图。
[0046] 图12C是直接读取图12A的电路中的发光器件的参数的时序图。
[0047] 图12D是间接读取图12A的电路中的发光器件的参数的时序图。
[0048] 图12E是直接读取图12A的电路中的驱动晶体管的参数的时序图。
[0049] 图13是偏置像素电路的电路图。
[0化0] 图14A是连接到信号线的像素电路和电极的图。
[0051] 图14B是像素电路和代替图14A所示的信号线的扩展电极的图。
[0化2] 图15是用于探测显示面板的垫布置的电路图。
[0053] 图16是背板测试中使用的像素电路的电路图。
[0054] 图17是用于全显示器测试的像素电路的电路图。
[0化5] 虽然本发明可W容易地做出各种变形和替代形式，但在附图中W示例的方式示出 了具体实施例并且在本文中将会对该些具体实施例进行详细说明。然而，应当理解，本发明 不限于所披露的特定形式。相反，本发明覆盖了落入所附权利要求所限定的本发明的精神 和范围内的所有变形、等同物和替代形式。
【具体实施方式】
[0化6] 图1是示例性显示器系统50的示图。显示器系统50包括地址驱动器8、数据驱 动器4、控制器2、存储器6和显示器面板20。显示器面板20包括布置成行和列的像素10 的阵列。每个像素10可被单独地编程W发出具有可单独编程的亮度值的光。控制器2接 收数字数据，该数字数据用于指示将要在显示器面板20上显示的信息。控制器2向数据驱 动器4发送信号32并且向地址驱动器8发送调度信号34,W驱动显示器面板20中的像素 10来显示所指示的信息。因而，与显示器面板20相关的多个像素10包括适于根据由控制 器2接收的输入数字数据来动态地显示信息的显示器阵列（显示器屏幕）。显示器屏幕可 W例如根据由控制器2接收的视频数据流来显示视频信息。电压电源14可提供恒定的电 源电压或者可W是由来自控制器2的信号控制的可调节电压电源。显示器系统50也可W 包含电流源或电流阱（currentsink)(未示出）的特征W向显示器面板20中的像素10提 供偏置电流，从而减少像素10的编程时间。
[0化7] 出于示例性目的，图1中的显示器系统50通过显示器面板20中的仅四个像素10 来进行图例说明。应当理解，显示器系统50可W被实施为具有包括诸如像素10之类的类 似像素的阵列的显示器屏幕，且显示器屏幕不限于特定数量的行和列的像素。例如，显示器 系统50可W被实施为具有在用于移动设备、监测类设备和/或投影设备的显示器中常用的 多行和多列像素的显示器屏幕。
[005引通过通常包括驱动晶体管和发光器件的驱动电路（像素电路）来操作像素10。在 下文中，像素10可W是指像素电路。可选地，发光器件可W是有机发光二极管，但本发明的 实施适用于具有其它电致发光器件（包括电流驱动型发光器件）的像素电路。可选地，像 素10中的驱动晶体管可W是n型或P型的非晶娃薄膜晶体管，但是，本发明的实施不限于 具有特定极性晶体管的像素电路或不仅仅限于具有薄膜晶体管的像素电路。像素电路10 还可包括存储电容器，该存储电容器用于存储编程信息并允许像素电路10对已被寻址的 发光器件进行驱动。因此，显示器面板20可W是有源矩阵型显示器阵列。
[0化9] 如图1所示，在显示器面板20中被图示为左上像素的像素10连接到选择线24j、 电源线26j、DATA线22i化及监测线28i。在实施例中，电压电源14还可W向像素10提供 第二电源线。例如，每个像素可连接到被充电有Vdd的第一电源线和被充电有Vss的第二 电源线，并且像素电路10可W位于第一电源线与第二电源线之间W在像素电路的发光阶 段期间促进该两个电源线间的驱动电流。显示器面板20中的左上像素10在显示器面板中 可对应于显示器面板20中的第i行和第j列的像素。类似地，显示器面板20中的右上像 素10表示第j行和第m列；左下像素10表示第n行和第j列；且右下像素10表示第n行 和第m列。每个像素10连接到合适的选择线（例如选择线24j和24n)、电源线（例如电 源线26j和26n)、DATA线（例如DATA线22i和22m)和监测线（例如监测线28i和28m)。 注意，本发明的各个方面适用于具有诸如到其它选择线的连接等其它连接的像素，且适用 于具有更少连接的像素，例如缺少到监测线的连接的像素。
[0060] 参照显示器面板20中所示的左上像素10,选择线24j由地址驱动器8提供，且可 用于例如通过激活开关或晶体管W使DATA线22i对像素10进行编程从而实现像素10的 编程操作。DATA线22i将编程信息从数据驱动器4传输到像素10。例如，DATA线22i可 用于向像素10施加编程电压或编程电流，W便对像素10进行编程从而使其发出期望量的 亮度。数据驱动器4经由DATA线22i供应的编程电压（或编程电流）是如下电压（或电 流），该电压（或电流）适于使像素10根据控制器2所接收的数字数据发出具有期望量的 亮度的光。可W在像素10的编程操作期间将编程电压（或编程电流）施加到像素10W对 像素10内的诸如存储电容器之类的存储器件进行充电，由此能够使像素10在编程操作之 后的发光操作期间发出具有期望量的亮度的光。例如，像素10中的存储器件可W在编程操 作期间被充电，W在发光操作期间向驱动晶体管的栅极端子和源极端子中的一者或多者施 加电压，由此使驱动晶体管根据存储器件中存储的电压来传输流经发光器件的驱动电流。
[0061] 通常，在像素10中，在像素10的发光操作期间由驱动晶体管传输的流经发光器件 的驱动电流是由第一电源线26j供应并流出到第二电源线（未示出）的电流。第一电源线 26j和第二电源线连接到电压电源14。第一电源线26j可提供正的电源电压（例如在电路 设计中通常被称作Vdd的电压），而第二电源线可提供负的电源电压（例如在电路设计中通 常被称作Vss的电压）。本发明的实施例可被实施成该样；电源线中的一者或另一者（例 如电源线26j)被固定于接地电压或其它参考电压。
[0062] 显示器系统50还包括监测系统12。再次参照显示器面板20中的左上像素10,监 测线28i将像素10连接到监测系统12。监测系统12可与数据驱动器4集成在一起或者可 W是分离的独立系统。特别地，可选地，监测系统12可W被实施为在像素10的监视操作期 间监视DATA线22i的电流和/或电压，且监测线28i能够被完全省略掉。另外，显示器系 统50可被实施成不具有监测系统12或监测线28i。监测线28i允许监测系统12测量与像 素10相关的电流或电压，并由此提取用于指示像素10的劣化的信息。例如，监测系统12 可经由监测线28i提取在像素10内的驱动晶体管中流过的电流，且由此基于所测量到的电 流并基于在测量期间施加到驱动晶体管的电压来确定驱动晶体管的阔值电压或它的偏移。
[0063] 监测系统12也可提取发光器件的操作电压（例如在发光器件正在进行发光操作 时该发光器件两端的电压降）。然后，监测系统12可W将信号32传达到控制器2和/或存 储器6,W使显示器系统50将所提取的劣化信息存储在存储器6中。在像素10的随后的编 程和/或发光操作期间，控制器2经由存储器信号36从存储器6获取劣化信息，然后控制 器12在像素10的随后的编程和/或发光操作中补偿所提取的劣化信息。例如，一旦提取 了劣化信息，那么就可W在像素10的随后的编程操作期间对经由信号线22j被传输到像素 10的编程信息进行适当的调节，使得像素10发出具有期望量的亮度且与像素10的劣化无 关的光。在示例中，可通过适当地增加施加到像素10的编程电压来补偿像素10内的驱动 晶体管的阔值电压的增加。
[0064] 图2A是像素110的示例性驱动电路的电路图。图2A所示的驱动电路用于对像素 110进行校准、编程和驱动，且包括用于传输流经有机发光二极管（OLED) 114的驱动电流的 驱动晶体管112。OL邸114根据流经OL邸114的电流发光，并可W被任何电流驱动型发光 器件替代。OL邸114具有固有电容量12。像素110可W在结合图1说明的显示器系统50 的显示面板20中使用。
[0065] 像素110的驱动电路还包括存储电容器116W及开关晶体管118。像素110连接 到参考电压线144、选择线24i、电压电源线26i化及DATA线22j。驱动晶体管112根据驱 动晶体管12的栅极端子和源极端子之间的栅-源电压（Vgs)从电压电源线26i抽取电流。 例如，在驱动晶体管112的饱和模式下，流经驱动晶体管112的电流由Ids= 0 (Vgs-Vt)2 给出，其中e是取决于驱动晶体管112的器件特性的参数，Ids是从驱动晶体管112的漏 极端子到驱动晶体管112的源极端子的电流，并且Vt是驱动晶体管112的阔值电压。
[0066] 在像素110中，存储电容器116连接在驱动晶体管112的栅极端子与源极端子之 间。存储电容器116具有第一端子116g和第二端子116s，为了方便起见，将第一端子称为 栅极侧端子116g，并将第二端子称为源极侧端子116s。存储电容器116的栅极侧端子116g 电连接到驱动晶体管112的栅极端子。存储电容器116的源极侧端子116s电连接到驱动晶 体管112的源极端子。由此，驱动晶体管112的栅-源电压Vgs也是存储电容器116上所 充电的电压。正如W下将进一步解释的那样，在像素110的发光阶段期间，存储电容器116 能够由此维持驱动晶体管112两端的驱动电压。
[0067] 驱动晶体管112的漏极端子通过发光晶体管160电连接到电压电源线26i，并且 通过校准晶体管142电连接到参考电压线144。驱动晶体管112的源极端子电连接到OL邸 114的阳极端子。OL邸114的阴极端子可W接地或可选地连接到第二电压电源线，例如电 源线Vss(未示出）。由此，OLED114与驱动晶体管112的电流路径串联连接。一旦OLED 的阳极端子和阴极端子之间的电压降达到OL邸114的操作电压（VauD)，〇LED114便根据 流过OL邸114的电流的大小来发光。也就是说，当阳极端子上的电压与阴极端子上的电压 的差值大于操作电压VauD时，OLED114开启并且发光。当阳极-阴极电压小于VauD时，电 流不流过OLED114。
[0068] 根据选择线24i来操作开关晶体管118 (例如，当选择线24i上的电压沈L位于高 电平时，开关晶体管118开启，并且当选择线24i上的电压沈L位于低电平时，开关晶体管 关断）。在开关晶体管118开启时，其将驱动晶体管的栅极端子（W及存储电容器116的栅 极侧端子116g)电连接到DATA线22j。
[0069] 驱动晶体管112的漏极端子经由发光晶体管122连接到V孤线26i，并且经由校准 晶体管142连接到化ef线144。发光晶体管122由连接到晶体管122的栅极的EM线140 上的电压控制，并且校准晶体管142由连接到晶体管142的栅极的CAL线140上的电压控 审IJ。正如W下将结合图2B进一步解释的那样，参考电压线144可W被维持于接地电压或其 它固定参考电压（化ef)，并且可W可选地在像素110的编程阶段期间被调节，W便提供像 素110的劣化的补偿。
[0070] 图2B是图2A所示的像素110的示例性操作周期的示意时序图。像素110可W在 校准周期编程周期160W及驱动周期164中操作，其中校准周期ta真有被间隔156 分离的两个阶段154和158。在校准周期的第一阶段154期间，S化线和CAL线两者均为高 电平，所W对应的晶体管118和142均开启。校准晶体管142向发光晶体管122的源极和 驱动晶体管112的漏极之间的节点132施加具有使0L邸114关断的电平的电压化ef。开 关晶体管118向驱动晶体管112的栅极施加处于偏置电压电平Vb的电压Vdata，W允许电 压化ef从节点132转移到驱动晶体管112的源极和OLED114的阳极之间的节点130。在 第一阶段154结束时，CAL线上的电压变为低电平，而选择线上的电压保持高电平W使驱动 晶体管112保持开启。
[0071] 在校准周期勺第二阶段158期间，EM线140上的电压变为高电平，W使发光晶 体管122开启，该导致节点130处的电压增加。如果阶段158足够长，那么节点130处的电 压达到值（Vb-Vt)，其中，Vt是驱动晶体管112的阔值电压。如果阶段158不够长而使得不 能够达到该值，那么节点130处的电压是Vt和驱动晶体管112的迁移率的函数。该是存储 在电容器116中的电压。
[0072] 节点130处的电压被施加到OLED114的阳极端子，但是该电压的值被选择成使得 在OLED114的阳极端子和阴极端子之间施加的电压小于OLED114的操作电压V。。。，从而OLED114不抽取电流。因此，在校准阶段158期间流经驱动晶体管112的电流不流过OL邸 114。
[007引在编程周期160期间，EM线和CAL线两者上的电压均为低电平，所W发光晶体管 122和校准晶体管142均关断。选择线保持高电平W开启开关晶体管116,并且DATA线22j 被设定成编程电压化，由此将节点134(W及驱动晶体管112的栅极）充电至化。OL邸114 和驱动晶体管112的源极之间的节点130保持校准周期期间产生的电压，该是因为OL邸电 容量大。在存储电容器116上被充电的电压是化和校准周期期间产生的电压之间的差值。 因为在编程周期期间发光晶体管122是关断的，所W电容器116上的电荷不会受VDD线26i 上的电压电平的变化影响。
[0074] 在驱动周期164期间，EM线上的电压变成高电平，并由此开启发光晶体管122,同 时开关晶体管118和校准晶体管142二者均保持关断。发光晶体管122的开启使驱动晶体 管112根据存储电容器116上的驱动电压从VDD电源线26i抽取驱动电流。OLED114开 启，并且0L邸的阳极处的电压调节成操作电压VauD。由于存储在存储电容器116中的电压 是阔值电压Vt和驱动晶体管112的迁移率的函数，因此流经0L邸114的电流保持稳定。
[0075] 在驱动周期期间，选择线24i是低电平，因此开关晶体管118保持关断。存储电容 器116维持驱动电压，并且驱动晶体管112根据电容器116上的驱动电压的值从电压电源 线26i抽取驱动电流。驱动电流经由0LED114传输，OLED114根据流过OLED114的电流 量发出期望量的光。存储电容器116通过自调节驱动晶体管112的源极端子和/或栅极端 子的电压来维持驱动电压，从而消除一者或另一者上的变化。例如，如果在驱动周期164期 间由于例如0L邸114的阳极端子保持在操作电压VauD而使电容器116的源极侧端子上的 电压发生变化，那么存储电容器116调节驱动晶体管112的栅极端子上的电压W维持驱动 晶体管栅极端子和源极端子之间的驱动电压。
[0076] 图2C是在校准周期ta曲较长第一阶段174期间使用DATA线22j上的电压将节 点130充电至化ef的变形时序图。该使得CAL信号与前一行像素的沈L信号相同，所W先 前的沈L信号（S化[n-1])可W用作第n行的CAL信号。
[0077] 尽管通过可W是薄膜晶体管并且可W是由非晶娃制成的n型晶体管来图例说明 图2A示出的驱动电路，但是图2A示出的驱动电路和图2B示出的操作周期可W扩展至互补 电路，该互补电路具有一个或多个P型晶体管并且具有不同于薄膜晶体管的晶体管。
[007引图3A是使用P型晶体管的图2A的驱动电路的变形例，其中，存储电容器116连接 在驱动晶体管112的栅极端子和源极端子之间。从图3B中的时序图可W看出，发光晶体管 122在编程周期154期间将图3A中的像素110从VDD线断化W避免VDD变化对像素电流 造成任何影响。校准晶体管142在编程周期154期间被CAL线120开启，校准晶体管142将 电压化ef施加到电容器116的一侧上的节点132,同时开关晶体管118被选择线开启W将 编程电压化施加到电容器的另一侧上的节点134。因此在图3A中的编程期间存储在存储 电容器116中的电压将为（化-Vref)。由于存在小的电流在化ef线中流动，因此电压是稳 定的。在驱动周期164期间，VDD线连接到像素，但是由于在驱动周期期间开关晶体管118 关断，因此对存储在电容器116中的电压没有影响。
[0079] 图3C是示出了如何在图3A的电路中获得TFT晶体管读取和OLED读取的时序图。 对于TFT读取来说，在编程周期154期间DATA线22j上的电压Veal应当是与所期望的电 流相关的电压。对于OL邸读取来说，在测量周期158期间，电压Veal充分低W迫使驱动晶 体管112充当开关，并且化ef线144和节点132上的电压Vb与OLED电压相关。因此，在 不同周期期间，可W从DATA线120和节点132中分别获得TFT读取和OL邸读取。
[0080] 图4A是电路图，并示出了如何将显示器的位于同一列j及相邻行i和i+1的图 2A的两个像素连接到S条选择线SEL[i-l]、SEL[i]和SEL[i+l]、两条VDD线VDD[i]和 V孤[i+1]、两条EM线EM[i]和EM[i+l]、两条VSS线VSS[i]和VSS[i+l]、公共化ef2/MON 线24jW及公共DATA线22j。每列像素具有其单独的且被该列中所有像素共用的DATA线 和化ef2/MON线。每行像素具有其自己的V孤线、VSS线、EM线W及选择线，且该些线被 该行中所有像素共用。此外，每个像素的校准晶体管142的栅极连接到前一行的选择线 (SEL[i-l])。该对于随着显示器老化而向OL邸效率提供外部补偿来说是非常有效的布置， 而像素内补偿则用于诸如VauD、因温度产生的劣化、（例如，VDD线中的）IR压降W及迟滞性 等之类的其它参数。
[0081] 图4B是示出了如何通过共用公共校准晶体管120和发光晶体管140W及公共的 Vref2/MON线和VDD线来简化图4A示出的两个像素的电路图。可W看出所需要的晶体管的 数目显著减少。
[00間图5A是像素210的示例性驱动电路的电路图，像素210包括经由被CAL线242控 制的校准晶体管226连接到节点230的监测线28j，W读取诸如驱动电流和OL邸电压之类 的操作参数的当前值。图5A的电路还包括复位晶体管228W控制向驱动晶体管212的栅 极施加复位电压化St的操作。驱动晶体管212、开关晶体管218W及OLED214与上述图 2A的电路中的相同。
[0083] 图5B是图5A所示的像素210的示例性操作周期的示意时序图。在周期252开始 时，RST线和CAL线同时变为高电平，由此在周期252期间开启晶体管228和226二者，从而 将电压施加到监测线28j。驱动晶体管212开启，并且OL邸214关断。在下一个周期254 期间，RST线保持高电平而CAL线变为低电平W关断晶体管226,使得驱动晶体管212对节 点230进行充电直至驱动晶体管212例如被在周期254结束时变为低电平的RST 线关断。 此时，驱动晶体管212的栅-源电压Vgs是该晶体管的Vt。如需要，可W选择时序，使得驱 动晶体管212在周期254期间不被关断，而是轻微地对节点230充电。该充电电压是晶体 管212的迁移率、VtW及其它参数的函数，并且因此可W补偿所有该些参数。
[0084] 在编程周期258期间，选择线24i变为高电平W开启开关晶体管218。该将驱动晶 体管212的栅极连接到DATA线，并且将晶体管212的栅极充电至化。然后，晶体管212的 栅-源电压Vgs为化+Vt，并且因此流过该晶体管的电流与阔值电压Vt无关：
[00化]I= (Vgs-Vt)2=(化+Vt-Vt) 2=化 2
[0086] 图5C和抓中的时序图如同上述图5B中的时序图，但具有CAL和RST的相称信号， 所W它们可W被共用，例如，可W将CAL[n]用作RST[n-]_]。
[0087]图5E示出了在周期282期间当RST线为高电平W开启晶体管228并且驱动晶体 管212被关断时允许测量OL邸电压和/或流经监测线28j的电流的时序图。
[00蝴图5F示出了提供类似于图5E的功能的时序图。但是，在图5F示出的时序中，给 定行n中的每个像素可W使用来自前一行n-1的复位信号化ST[n-l])作为当前行n中的 校准信号CAL[n]，由此减少所需要的信号的数量。
[0089] 图6A是像素310的示例性驱动电路的电路图，像素310包括位于驱动晶体管312 的漏极和MONAref2线28j之间的校准晶体管320,W用于控制向节点332 (驱动晶体管312 的漏极）施加电压化ef2的操作。图6A中的电路还包括位于驱动晶体管312的漏极和VDD 线26i之间的发光晶体管322,W用于控制向节点332施加电压Vdd的操作。驱动晶体管 312、开关晶体管318、复位晶体管321W及OLED214与上述图5A的电路中的相同。
[0090] 图6B是图6A所示的像素310的示例性操作周期的示意时序图。在周期352开始 时，EM线变为低电平W关断发光晶体管322,使得电压Vdd不被施加到驱动晶体管312的漏 极。在第二周期354期间，发光晶体管322保持关断，当CAL线变为高电平W开启校准晶体 管320时，将MONAref2线28j连接到节点332。该将节点332充电至小于OL邸的ON电压 的电压。在周期354结束时，CAL线变为低电平W关断校准晶体管320。接着在下一个周期 356期间，RST和EM先后变为高电平W分别开启晶体管321和322,W便；（1)将化St线连 接到节点334,节点334是存储电容器316的栅极端子；W及（2)将VDD线26i连接到节点 332。该使驱动晶体管312开启W将节点330充电至作为驱动晶体管312的Vt和其它参数 的函数的电压。
[OOW] 在图她所示的下一个周期358开始时，RST和EM线变为低电平W关断晶体管321 和322,接着选择线变为高电平W开启开关晶体管318W将编程电压化提供至驱动晶体管 312的栅极。驱动晶体管312的源极端子处的节点330大体上保持不变，该是因为0L邸314 的电容量Cdud大。因此，晶体管312的栅-源电压是驱动晶体管312的迁移率、Vt和其它 参数的函数，并且由此可W补偿所有该些参数。
[0092] 图7A是另一个示例性驱动电路的电路图，该驱动电路改变像素410的驱动晶体 管412的栅-源电压VgsW补偿由工艺变化、老化和/或温度变化引起的驱动晶体管参数 变化。该电路包括经由被RD线420控制的读取晶体管422连接到节点430的监测线28j， W用于读取诸如驱动电流和VauD之类的操作参数的当前值。驱动晶体管412、开关晶体管 418、W及0LED414与上述图2A的电路中的相同。
[0093] 图7B是图7A所示的像素410的示例性操作周期的示意时序图。在编程周期446 的第一阶段442开始时，选择线和RD线均变为高电平W(1)开启开关晶体管418,W将驱动 晶体管412的栅极充电至来自DATA线22j的编程电压化，化及（2)开启读取晶体管422,W 将晶体管412的源极（节点430)充电至来自监测线28j的电压化ef。在编程周期446的 第二阶段444期间，RD线变为低电平W关断读取晶体管422,使得节点430通过晶体管412 被往回充电，节点430保持开启，该是因为选择线保持在高电平。因而，晶体管412的栅-源 电压是驱动晶体管412的迁移率、Vt和其它参数的函数，并且由此可W补偿所有该些参数。
[0094] 图8A是像素510的示例性驱动电路的电路图，其将发光晶体管522添加到图7A的 像素电路，该发光晶体管位于存储电容器522的源极侧和驱动晶体管512的源极之间。驱 动晶体管512、开关晶体管518、读取晶体管520W及OLED414与上述图7A的电路中的相 同。
[0095] 图8B是图8A所示的像素510的示例性操作周期的示意时序图。如图8B所示，在整 个编程周期554期间，EM线为低电平W关断发光晶体管522,从而产生黑帖化lack化ame)。 在由RD线540控制的整个测量周期期间，发光晶体管也被关断W避免来自0L邸514的不 希望的影响。可W不对像素510进行如图8B所示的像素内补偿的编程，或者可W与上述图 2A的电路类似的方式编程。
[0096]图9A是像素610的例性驱动电路的电路图，除单个发光晶体管被代替为一对并联 连接并由两条不同的EM线EMa和EMb控制的发光晶体管622a和62化之外，该电路与图8A 的电路相同。如图9B和图9C中的两个时序图所示，该两个发光晶体管可W交替地用来管 理发光晶体管的老化。在图9B的时序图中，在驱动周期660的第一阶段期间，E^fa线是高电 平并且EMb线是低电平，且接着在相同驱动周期的第二阶段期间，E^fa线是低电平并且EMb 线是高电平。在图9C的时序图中，在第一驱动周期672期间，E^fa线是高电平并且EMb线 是低电平，且接着在第二驱动周期676期间，E^fa线是低电平并且EMb线是高电平。
[0097] 图10A是像素710的示例性驱动电路的电路图，除了在图10A中的电路增加了监 测线28j、EM线控制化ef晶体管742和发光晶体管722二者W及驱动晶体管712和发光 晶体管722具有至V孤线的单独的连接之外，该电路与上述图3A的电路类似。驱动晶体管 712、开关晶体管718、存储电容器716W及0LED714与上述图3A的电路中的相同。
[009引如图10B中的时序图所示，在编程周期期间EM线740变为高电平并保持高电平W关断P型发光晶体管722。该将存储电容器716的源极侧从VDD线26i断开W保护像素 710在编程周期期间不受VDD电压的波动影响，由此避免了VDD变化对像素电流造成任何影 响。高电平EM线还使n型参考晶体管742开启W将存储电容器716的源极侧连接到化St 线744,从而电容器端子B被充电至化St。驱动晶体管712的栅极电压是高电平，从而驱动 晶体管712关断。电容器716的栅极侧上的电压由连接到开关晶体管718的栅极的WR线 745控制，并且如时序图所示，WR线745在编程周期的一部分期间变为低电平W开启P型晶 体管718,由此将编程电压化施加至驱动晶体管712的栅极W及存储电容器716的栅极侧。
[0099] 当EM线740在编程周期结束时变为低电平时，晶体管722开启W将电容器端子B 连接到V孤线。该使得驱动晶体管712的栅极电压变为Vdd-Vp，并且驱动晶体管开启。电 容器中的电荷为化st-Vdd-化。由于在驱动周期期间电容器716连接到VDD线，因此Vdd的 任何波动不会影响像素电流。
[0100] 图10C是TFT读取操作的时序图，该操作发生在RD线和线二者均为低电平并 且WR线为高电平时的间隔期间，所W发光晶体管722开启并且开关晶体管718关断。在 RD线746为低电平W开启读取晶体管726的间隔期间，监测线28j连接到驱动晶体管712 的源极，该间隔与在电流从驱动晶体管流向0L邸714时的间隔重叠，使得可W通过监测线 28j对流经驱动晶体管712的该电流进行读取。
[0101] 图10D是0L邸读取操作的时序图，该操作发生在畑线为低电平并且EM线和WR 线二者均为高电平的间隔期间，所W发光晶体管722和开关晶体管718均关断。在RD线为 低电平W开启读取晶体管726时的间隔期间，监测线28j连接到驱动晶体管712的源极，使 得可W通过监测线28j对0L邸714的阳极上的电压进行读取。
[0102] 图llA是具有IR压降补偿的像素电路的示意电路图。虽然示出了在两条不同的 线路上提供电压Vmonitor和Vdata，但是在该电路中的相同线路上可W提供该些电压，该 是因为Vmonitor在编程期间无作用，并且Vdata在测量周期期间无作用。两个晶体管化 和化可W在行和列之间被共用，W提供电压化ef和Vdd，并且控制信号EM可W在列之间被 共用。
[0103] 如图11B中的时序图所述，在图11A的电路的正常操作期间，控制信号WR使晶体 管T2和化开启W将编程数据化和参考电压化ef提供至存储电容器Cs的两个相对侧，同 时控制信号EM开启晶体管Tb。因此，存储在Cs中的电压为化ef-Vp。在驱动周期期间，信号 EM使晶体管化开启，并且信号WR使晶体管T2和化关断。因此，栅-源电压变为化ef-化， 并且与Vdd无关。
[0104] 图11C是用于获得图11A的电路中的晶体管T1的参数的直接读取的时序图。在 第一周期中，控制信号WR使晶体管T2开启，并且使用用于已知目标电流的校准电压Vdata 对像素进行编程。在第二周期期间，控制信号RD使晶体管T3开启，并且通过晶体管T3和 Vmonitor线读取像素电流。在第二周期期间，Vmonitor线上的电压足够低W防止0LED开 启。接着，改变校准电压直至像素电流变得与目标电流相等。然后，最终改变的校准电压用 作TFT电流-电压特性中的点，W用于通过晶体管T1提取对应电流。可替代地，可W在晶 体管T2和化开启的同时经由Vmonitor线和晶体管T3提供电流，并且Vdata被设定为固 定电压。此时，在Vmonitor线上产生的电压是晶体管T1的用于对应电流的栅极电压。
[0105] 图11D是用于获得图11A的电路中的0LED电压的直接读取的时序图。在第一周期 中，控制信号WR使晶体管T2开启，并且使用关 断电压对像素进行编程，使得驱动晶体管T1 不提供任何电流。在第二周期期间，控制信号RD使晶体管T3开启，因此可W通过Vmonitor 线读取0LED电流。基于已知目标电流来预校准电压Vmonitor。接着，改变电压Vmonitor 直至0LED电流变得与目标电流相等。然后，被改变的电压Vmonitor用作0LED电流-电压 特性中的点，W用于提取0L邸的诸如0L邸开启电压之类的参数。
[0106] 控制信号EM可W使晶体管化保持关断直至读取周期结束，同时控制信号WR使晶 体管化保持开启。在该种情况下，用于读取0L邸参数的其余像素操作与上述图11C中相 同。
[0107] 可替代地，可W通过Vmonitor线将电流提供至0L邸，使得Vmonitor线上的电压是 驱动晶体管T1的用于对应电流的栅极电压。
[010引图12A是具有基于电荷的补偿的像素电路的示意电路图。虽然示出了在Vmonitor线和Vdata线上提供电压Vmonitor和Vdata,但是Vmonitor也可W是Vdata,在该种情况 下，Vdata可W是固定电压化ef。两个晶体管化和化可W在相邻行之间被共用，W用于提 供电压化ef和Vdd,并且Vmonitor可W在相邻列之间被共用。
[0109]图12B中的时序图描述了图12A的电路的正常操作。控制信号WR使晶体管化和 T2分别开启W将编程电压化从Vdata线施加至电容器Cs，并且控制信号RD使晶体管T3 开启W通过Vmonitor线和晶体管T3将电压化ef施加至驱动晶体管T1和0LED之间的节 点。化ef通常足够低，W防止0L邸开启。如图12B中的时序图所示，在控制信号WR关断晶 体管化和T2之前，控制信号RD使晶体管T3关断。在该间隙时间期间，驱动晶体管T1开 始对0L邸充电并且由此补偿晶体管T1参数的部分变化，该是因为所生成的电荷将是T1参 数的函数。由于在编程周期期间驱动晶体管T1的源极与Vdd断开，因此该补偿与IR压降 无关。
[0110] 图12C中的时序图描述了图12A的电路中的驱动晶体管T1的参数的直接读取。在 第一周期中，使用用于已知目标电流的校准电压对电路进行编程。在第二周期期间，控制信 号RD使晶体管T3开启，W通过Vmonitor线读取像素电流。在第二周期期间，电压Vmonitor 足够低W防止0L邸开启。接着，改变校准电压直至像素电流变得与目标电流相等。校准电 压的最终值用作驱动晶体管T1的电流-电压特性中的点，W用于提取该晶体管的参数。可 替代地，可W经由Vmonitor线将电流提供到0LED，同时控制信号WR使晶体管T2开启，并 且Vdata被设定为固定电压，使得Vmonitor线上的电压为驱动晶体管T1的用于对应电流 的栅极电压。
[0111] 图12D中的时序图描述了图12A的电路中的0LED的参数的直接读取。在第一周 期中，使用关断电压对电路进行编程，使得驱动晶体管T1不提供任何电流。在第二周期期 间，控制信号RD使晶体管T3开启，并且通过Vmonitor线读取0L邸电流。基于已知目标电 流，对第二周期期间的电压Vmonitor进行预校准。接着，改变电压Vmonitor直至0LED电 流变得与目标电流相等。接着，电压Vmonitor的最终值用作0L邸的电流-电压特性中的 点，W用于提取0L邸的参数。可W使EM保持关断直到读取周期的结束，并且使WR保持激 活。用于读取0L邸的其余像素操作与先前步骤相同。还可W通过Vmonitor将电流施加到 0LED。此时，Vmonitor线上的生成电压为TFT的用于对应电流的栅极电压。
[0112] 图12E中的时序图描述了图12A的电路中的0LED的参数的间接读取。该里，像素 电流的读取方式类似于上述图12C的时序图中的读取方式。唯一的区别在于，在编程期间， 控制信号RD使晶体管T3关断，并且因此驱动晶体管T1的栅极电压被设定为0L邸电压。因 此，校准电压需要消除0LED电压和驱动晶体管T1的参数的影响，W使像素电流与目标电流 相等。该校准电压和由直接T1读取提取的电压可W用于提取0L邸电压。例如，在上述两 个目标电流相同的情况下，则将在该过程中提取的校准电压从在TFT直接读取中提取的校 准电压的相减对应于0LED的影响。
[011引图13是具有基于电荷的补偿的偏置像素电路的示意电路图。两个晶体管化和化 可W在相邻行和列之间被共用，W便提供电压Vdd和化efl，两个晶体管Tc和Td可W在相 邻行之间被共用，W便提供电压Vdata和化ef2,并且Vmonitor线可W在相邻列之间被共 用。
[0114] 在图13的电路的正常操作中，控制信号WR使晶体管Ta、Tc和T2开启，控制信号 畑使晶体管T3开启，并且控制信号EM使晶体管化和Td开启。电压化ef2可W是Vdata。 Vmonitor线连接到参考电流，并且Vdata线连接到来自源极驱动器的编程电压。驱动晶体 管T1的栅极被充电至与来自Vmonitor线的参考电流相关的偏置电压，并且存储在电容器 Cs中的电压为编程电压化和偏置电压的函数。在编程之后，控制信号WR和Rd使晶体管 化、Tc、T2和T3关断，并且EM使晶体管化开启。因而，晶体管T1的栅-源电压为电压化 和偏置电压的函数。由于偏置电压为晶体管T1的参数的函数，因此偏置电压变得对晶体管 T1中的变化不敏感。在同样的操作中，电压化efl和Vdata可W互换，并且电容器Cs可W 连接到Vdd或化ef，因此不需要晶体管Tc和Td。
[0115] 在另一个操作模式下，Vmonitor线连接到参考电压。在该操作的第一周期期间， 控制信号WR使晶体管化、Tc和T2开启，控制信号RD使晶体管T3开启。Vdata连接到化。 在该操作的第二周期期间，控制信号RD使晶体管T3关断，并且因此晶体管T1的漏极电压 (OLED的阳极电压）开始增加，并且产生电压VB。该电压的变化是晶体管T1的参数的函 数。在驱动周期期间，控制信号WR和RD使晶体管Ta、Tc、T2和T3关断。因此，晶体管T1 的源-栅电压变为电压化和VB的函数。在该操作模式下，电压Vdata和化efl可W互换， 并且Cs可W直接连接到Vdd或参考电压，因此不需要晶体管Td和Tc。
[0116] 对于驱动晶体管T1的参数的直接读取，使用前面提及的操作中的一者并使用校 准电压对像素进行编程。接着，测量驱动晶体管T1的电流，或将该电流与参考电流比较。在 该种情况下，可W调节校准电压直至流经驱动晶体管的电流大体上与参考电流相等。然后， 使用校准电压来提取驱动晶体管的所期望的参数。
[0117] 对于OL邸电压的直接读取，使用上述操作中的一者并使用黑帖对像素进行编程。 接着，校准电压被提供至Vmonitor线，并且测量被提供至OL邸的电流，或将该电流与参考 电流比较。可W调节校准电压直至0L邸电流大体上与参考电流相等。然后，使用校准电压 来提取0LED参数。
[0118] 对于0L邸电压的间接读取，像素电流的读取方式类似于上述驱动晶体管T1的参 数的直接读取的操作。唯一的区别在于，在编程期间，控制信号RD使晶体管T3关断，并且 驱动晶体管T1的栅极电压被设定为0LED电压。校准电压需要消除0LED电压和驱动晶体 管参数的影响W使得像素电流与目标电流相等。该校准电压和由T1参数的直接读取提取 的电压可W用于提取0L邸电压。例如，在上述两个目标电流相同的情况下，那么将在该步 骤中提取的校准电压从在驱动晶体管的直接读取中提取的校准电压的相减对应于0LED的 影响。
[0119] 图14A示出了具有连接到0L邸和像素电路的信号线的像素电路，并且图14B示出 了具有图案化为信号线的电极IT0的像素电路。
[0120] 用于补偿像素电路的相同系统可W在制造的不同阶段用来分析整个显示面板，例 如，在背板制造之后，在0L邸制造之后W及在完成整个组装之后。在每个阶段，由分析提供 的信息可W用于识别缺陷，并且使用诸如激光修补之类的不同技术来修复缺陷。为了能够 测量面板，必须具有至每个像素的直接路径W用于测量像素电流，或者如图14B所示，部分 电极图案可W用作测量路径。在后一种情况下，电极首先被图案化为与垂直线接触，并且在 测量结束后，完成电极的其余部分。
[0121] 图15示出了面板的典型布置W及它的在面板测试期间的信号，该面板包括用于 探测面板的垫布置。通过具有将信号设成缺省值的缺省级的多路复用器，将信号每隔一个 地连接到一个垫。可W通过多路复用器对每个信号进行选择，W对面板进行编程或者测量 来自单独像素电路的电流、电压和/或电荷。
[0122] 图16示出了在测试中使用的像素电路。W下是一些工厂测试，进行该些测试W识 别像素电路中的缺陷。尽管针对图16示出的像素电路定义了下述测试，但是可W将类似的 概念应用至不同的像素电路。
[012引郷I试#1：
[0124] WR为高电平值ata=高电平和化ta=低电平及Vdd=高电平）。
[0125]
[01%]该里，为在化ta=低电平时的最低可接受电流，并且为在化ta= 高电平时的最高可接受电流。
[0127]郷I试 #2:
[012引静态；WR为高电平值ata=高电平并且化ta=低电平）。
[0129] 动态；WR变为高电平并且在编程之后其变为低电平值ata=低电平至高电平并且 化ta=高电平至低电平）。
[0130]
[013引1,1^_胃^^^3^为在动态编程的情况下高电平化*3时的最高可接受电流。
[013引Ith_高电平_高电平为在静态编程的情况下局电平化ta时的最局可接觉电流。
[0134] 也可W使用如下模式：
[013引静态；WR为高电平值ata=低电平并且化ta=高电平）。
[0136] 动态；WR变为高电平并且在编程之后其变为低电平值ata=高电平至低电平）。
[0137] 图17示出了在全显示测试中使用的像素电路。W下是一些工厂试验，进行该些测 试W识别像素电路中的缺陷。尽管针对图17示出的像素电路定义了下述测试，但是可W将 类似的概念应用至不同的像素电路。
[0。引测试#3；
[0139] 通过Monitor测量T1和OL邸电流。
[0140] 条件1;在背板测试中T1正常。
[0141]
[014引 11?_胃^^为在具体^ta值的情况下TFT电流的 最高可能电流。
[014引巾为在具体化ta值的情况下TFT电流的最低可能电流。
[0144] 1。1^胃"为在具体OLED电压的情况下OLED电流的最高可能电流。
[0145] Ud 为在具体OL邸电压的情况下OL邸电流的最低可能电流。
[01W 郷I试#4:
[0147] 通过Monitor测量T1和OL邸电流。
[0148] 条件2 ;在背板测试中T1开路。
[0149]
[0巧0] 郷I试#5：
[0151] 通过Monitor测量T1和0L邸电流。
[0152] 条件3 ;在背板测试中T1短路。
[0 巧 3]
[0154] 为了补偿比周围像素更黑暗的缺陷，可W使用周围像素来提供视频/图像所需的 额外亮度。存在如下用于提供额外亮度的不同方法：
[0155] 1.使用所有紧临的周围像素并在周围像素的每者之间分割额外亮度。该方法的挑 战在于，在多数情况下，被分配给每个像素的部分不能由该像素准确地生成。由于由周围像 素生成的误差将被添加至总误差，因此，误差将非常大，该降低了校正的有效性。
[0156] 2.使用周围像素中的一个（或两个）像素来生成缺陷像素所需要的额外亮度。在 该种情况下，可W切换补偿中的有源像素的位置，从而使局部伪像（localizedarti化ct) 最小化。
[0157] 在显示器的寿命期间，一些软缺陷可W保持在（总是发光的）像素上，该保持使用 户非常烦恼。面板的实时测量可W识别像素上新生成的保持。可W使用经由监测线的额外 电压并损毁0L邸W将其变为黑像素。另外，通过使用上述补偿方法，可W减少黑像素的视 觉影响。
[0158] 虽然已图示和说明了本发明的【具体实施方式】和施加例，但应该理解，本发明不限 于本文所披露的精确构造和组成，且在不偏离由所附权利要求限定的本发明的精神和范围 的情况下可W根据前述说明容易地做出各种变形、变化和修改。
【主权项】
1. 一种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是用于已知目标电流的校准电压， 将流经所述驱动晶体管的实际电流读取至监测线， 在改变所述校准电压以使通过所述驱动晶体管提供的电流大体上等于所述目标电流 的同时，关闭所述发光器件， 改变所述校准电压以使通过所述驱动晶体管提供的电流大体上等于所述目标电流，并 且 基于所述驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。2. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是预定的固定电压， 将来自外部源的电流提供到所述发光器件，并且 读取所述驱动晶体管和所述发光器件之间的所述节点处的电压。3. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 提供编程电压，所述编程电压是关断电压，使得所述驱动晶体管不向所述发光器件提 供任何电流， 将来自外部源的电流提供到所述驱动晶体管与所述发光器件之间的节点，所述外部源 具有基于已知目标电流的预校准电压， 改变所述预校准电压以使所述电流大体上等于所述目标电流， 读取对应于所改变的校准电压的电流，并且 基于所述OLED的预定电流-电压特性来确定对应于所改变的校准电压的电流。4. 一种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 参考电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述参考电压 源至所述存储电容器的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接；使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值；以及 控制器，其被构造成用于： 将来自外部源的电流提供到所述发光器件，并且 读取所述驱动晶体管和所述发光器件之间的所述节点处的电压，以作为所述驱动晶体 管的用于对应电流的栅极电压。5. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述供应电压 源至所述存储电容器和所述驱动晶体管的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接，使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值； 监测线，其连接到第三开关晶体管，所述第三开关晶体管用于控制所述监测线至所述 驱动晶体管与所述发光器件之间的节点的连接；以及 控制器，其用于： 控制所述编程电压源以产生如下电压，该电压是与流经所述驱动晶体管的已知目标电 流相对应的校准电压， 使用监测电压来控制所述监测线以读取流经所述监测线的电流，其中，所述监测电压 足够低以防止所述发光器件开启， 控制所述编程电压源以改变所述校准电压，直至流经所述驱动晶体管的电流大体上等 于所述目标电流，并且 在所述驱动晶体管的预定电流-电压特性中识别对应于所改变的校准电压的电流，其 中，所识别的电流对应于所述驱动晶体管的当前阈值电压。6. -种用于控制显示器中的像素的阵列的系统，所述显示器中的每个所述像素包括像 素电路，且所述像素电路包括： 发光器件； 驱动晶体管，其用于在发光周期期间根据所述驱动晶体管两端的驱动电压来驱动流经 所述发光器件的电流，所述驱动晶体管具有栅极、源极和漏极； 存储电容器，其连接到所述驱动晶体管的栅极，并用于控制所述驱动电压； 供应电压源，其连接到第一开关晶体管，所述第一开关晶体管用于控制所述供应电压 源至所述存储电容器和所述驱动晶体管的连接； 编程电压源，其连接到第二开关晶体管，所述第二开关晶体管用于控制所述编程电压 至所述驱动晶体管的栅极的连接，使得所述存储电容器存储如下电压，该电压等于所述参 考电压与所述编程电压之间的差值； 监测线，其连接到第三开关晶体管，所述第三开关晶体管用于控制所述监测线至所述 驱动晶体管与所述发光器件之间的节点的连接；以及 控制器，其用于： 控制所述编程电压源以产生关断电压，所述关断电压用于防止所述驱动晶体管使电流 流入所述发光器件， 控制所述监测线以将来自所述监测线的预校准电压提供到所述驱动晶体管和所述发 光器件之间的节点，其中，所述预校准电压使电流经由所述节点流向发光器件，并且所述预 校准电压对应于流经所述驱动晶体管的预定目标电流， 改变所述预校准电压，直至经由所述节点流向所述发光器件的电流大体上等于所述目 标电流，并且 在所述驱动晶体管的预定电流-电压特性中识别对应于所改变的预校准电压的电流， 其中，所识别的电流对应于所述发光器件的电压。
【专利摘要】本发明涉及一种用于控制显示器的系统，所述显示器中的每个像素电路均包括发光器件、驱动晶体管、存储电容器、参考电压源以及编程电压源。存储电容器存储电压，且所存储的电压等于参考电压和编程电压之间的差值，并且控制器提供作为用于已知目标电流的校准电压的编程电压，将流经驱动晶体管的电流读取至监测线，在改变校准电压以使通过驱动晶体管提供的电流大体上等于目标电流的同时关闭发光器件，改变校准电压以使通过驱动晶体管提供的电流大体上等于目标电流，并且基于驱动晶体管的预定电流-电压特性来确定对应于所改变的校准电压的电流。
【IPC分类】G09G3/22, G09G3/32
【公开号】CN104885145
【申请号】CN201380068756
【发明人】戈尔拉玛瑞扎·恰吉
【申请人】伊格尼斯创新公司
【公开日】2015年9月2日
【申请日】2013年12月9日
【公告号】DE112013005918T5, WO2014091394A1
最新回复(0)