用于三态内容可寻址存储器(tcam)的静态nand单元的制作方法
用于三态内容可寻址存储器(tcam)的静态nand单元的制作方法
【技术领域】
[0001] 本公开一般设及S态内容可寻址存储器（TCAM)。更具体地，本公开设及用于TCAM 的静态NAND架构。
【背景技术】
[0002] TCAM通常在路由器和W太网交换机中用于网际协议（I巧地址转发。存储元件通 常使用动态NOR/NAND(或非/与非）类型单元来设计。
[0003] 内容可寻址存储器（CAM)支持读操作、写操作、W及比较操作。与CAM中的条目宽 度（例如，位每字）相同的比较总线是在时钟边沿处输入的。比较总线的数据与CAM中的 每个条目同时进行比较。也就是说，比较并行发生，因此总线可在一个时钟循环期间与CAM 中的每个条目进行比较。当条目中的每个位与比较总线中的对应位相匹配时，条目即是匹 配。替换地，当条目中有任何位与比较总线中的对应位不相匹配时，条目即是失配。CAM中 的条目的位或为0,或为1。
[0004] TCAM类似于CAM,外加可存储于单元中的掩码值。该掩码值可被称为本地掩码。掩 码值不与比较位进行比较，由此比较结果将总是匹配。
[0005] 图1解说常规TCAM100的架构。如图1中所解说的，捜索字（诸如，"1101")被输 入到TCAM100的寄存器150。该捜索字与各TCAM单元110中所存储的值进行比较。TCAM 通常每级具有16个TCAM单元。捜索跨各TCAM单元110同时进行。TCAM单元110的内容 可W是高位（1)、低位（0)、或掩码值狂）。在捜索之前，每组TCAM单元120-126的匹配线 130-136被设置为高。匹配线130-136被输入到优先级编码器140。TCAM100输出（MLout) 与捜索字线相匹配的那组TCAM单元的地址。由于该捜索是并行捜索，所W该捜索可在一个 时钟循环中完成。应注意，掩码值可W是0或1，但在本公开中，掩码值仍可被称为X。
[0006] 作为示例，如图1中所解说的，第一组TCAM单元120被设置成"1X0 1"，第二组 TCAM单元122被设置成"1 0X1"，第S组TCAM单元124被设置成"1 1XX"，并且第四 组TCAM单元126被设置成"1X1X"。在将各TCAM单元的内容与捜索位进行比较时，当 TCAM单元的内容为掩码值X时，该比较将产生匹配。因此，根据图1中所解说的示例，第一 组TCAM单元120和第S组TCAM单元124与寄存器150中的捜索字相匹配。相应地，第一 组TCAM单元120和第S组TCAM单元124的匹配线130、134将指示匹配，并且优先级编码 器140输出第一组TCAM单元120和第S组TCAM单元124的地址。
[0007] 常规TCAM架构是动态电路并且具有高动态功率耗散。在一些情形中，TCAM可具 有动态NAND架构。在其他情形中，TCAM可具有动态NOR架构。
[000引在动态NORTCAM架构中，匹配线被预充电为高并求值为低W指示失配。大多数比 较产生失配，因此动态NOR由于从高向低切换W指示失配而具有增加的功耗。此外，动态 NOR具有复杂的定时控制，该是因为预充电信号在每个时钟循环中被每条匹配线使用。
[0009] 图2解说常规动态NORTCAM200。如图2中所解说的，动态NORTCAM200包括键 单元Keya-Key"_i和掩码单元Maska-Maskw。通常，NORTCAM(诸如图 2 的NORTCAM200)可 具有16个键单元和掩码单元。数据是经由捜索线（SU-SLw和化。#-SL"_i#)输入的。数据 与键单元Keyc-Key"_i和掩码单元Maskc-Mask"_i中所存储的值进行比较。匹配线ML胃经由 预充电线PRE#从上拉晶体管202被预充电为高。当经由捜索线（SLa-SLw和化。#-SL"_i#) 之一输入的数据与单元1^7。-1(67。_1、]\&131^。-]\&131^。_1之一中所存储的数据之间存在失配时，匹 配线MLnok将求值为低。当所有单元Ifeyn-Keyn-i、Maskn-Maskn_i的值匹配于输入数据时，匹 配线保持为高。
[0010] 键单元Key〇-Keyn-i的结构在展开的键单元220中解说，而掩码单元Mask〇-Maskn_i 的结构在展开的掩码单元222中解说。如展开的键单元220中所解说的，键单元Keyu-Key"_i 是通过SRAM单元来实现的。在比较操作期间，键逆化ar)K#与捜索线化求与。键单元 Ifeya-Keyw包括位线BLK、位线逆BLK#、W及字线WLK。
[0011] 如展开的掩码单元222中所解说的，掩码单元Masku-Maskw是通过SRAM单元来实 现的。在比较操作期间，掩码逆腳与捜索线逆SL#求与。掩码单元Masku-Maskw包括位线 BLM、位线逆BLM#、W及字线WLM。
[001引表1是动态NORTCAM的真值表。表1基于掩码单元（M)、键单元化)、W及捜索线 (化和化#)的值示出匹配线的值。应注意，状态是指存储元件（键单元和掩码单元）的状 态。当键位具有值0时状态为0,当键位具有值1时状态为1，并且当掩码位和键位均为1 时状态为X。状态X是指既不存在匹配又不存在失配的掩码状态，更确切地，即在捜索线的 值与掩码单元及键单元的值之间不存在比较的掩码状态。因此，匹配线总是指示匹配。
[001引
[0014] 如表1中所示，当键位与捜索线具有不同值时，匹配线将为0(低）并指示失配。 类似地，当掩码位与捜索线逆两者具有不同值时，匹配线将为0并指示失配。目P，当键位为 〇(例如，键位逆化#)为1)并且捜索线为1时、或者当掩码位为〇(例如，掩码位逆（M#)为 1)并且捜索线逆为1时，则下拉晶体管将被激活W将匹配线拉向低。此外，当键位与捜索线 具有相同值时，匹配线将为1(高）并指示匹配。类似地，当掩码位与捜索线逆两者具有相 同值时，匹配线将为1并指示匹配。此外，当掩码位和键位均为1时，状态为X。目P，匹配线 将保持为高并指示匹配而不论捜索线的值如何。
[0015] 如W上所讨论的，在动态NOR TCAM中，匹配线和捜索线在每个循环的开始被预充 电为高，并且匹配线求值为低W指示失配。TCAM中各单元的大多数比较产生失配。因此，动 态NOR TCAM的功耗由于指示失配时从高向低的切换而增加。在一些情形中，匹配线可被预 放电为低W减小功耗。但是，即使在匹配线被预放电时，预充电操作仍在每个循环的开始对 匹配线充电。因此，匹配线的预充电导致功耗W及还有控制电路系统的增加。
[0016] 在动态NANDTCAM架构中，匹配线被预充电为高并求值为低w指示匹配。目P，预充 电信号在每个循环期间被用于每条匹配线W将该些匹配线设置为高。取决于掩码单元或键 单元的状态，匹配线可被拉低或保持为高。每条中间匹配线与掩码单元及键单元相关联。此 夕F，每个键单元进一步包括XNOR逻辑。动态NANDTCAM使用串行操作。因此，当先前中间 匹配线（n-2)被拉低W指示匹配时，中间匹配线（n-1)可放电（例如，与捜索线的值进行比 较）。也就是说，当存在匹配时操作从一条中间匹配线（n-2)继续到后续中间匹配线（n-1)， 而当存在失配时，则停止经中间匹配线前进。
[0017] 常规动态NANDTCAM在匹配线求值期间的功耗由于串行操作的原因可能小于常规 动态NORTCAM的功耗。但是，常规动态NANDTCAM由于充电共享导致的误差而仍可能是不 合意的。
[001引 图3解说了常规动态NANDTCAM300。如图3中所解说的，动态NAND架构300包 括通过预充电线PRE#从上拉晶体管310充电的匹配线输出MLwand。匹配线输出MLwmd被连 接至一连串中间匹配线MU-MLw。中间匹配线MU-MLw中的每一中间匹配线经由并行连接 的晶体管（例如，传输口）被禪合至掩码单元Maska-Mask"_i和键单元Keya-Key"_i。该些并 行连接的晶体管包括禪合至键单元Keyu-Key"_i的键NM0S晶体管303W及禪合至掩码单元 Maska-Maskw的掩码NM0S晶体管 304。
[0019] 掩码单元Masku-Maskw的内容在展开的掩码单元333中解说。如展开的掩码单元 333中所示，掩码单元Maska-Maskw是SRAM单元，其包括掩码值M、掩码值逆腳、掩码字线 WLM、掩码位线BLM、W及掩码位线逆BLM#。键单元Keya-Key"_i的内容在展开的键单元330 中解说。如扩展的键单元330中所示，键单元Keyc-Key"_i是具有XN0R逻辑的SRAM单元。 键单元Keya-Key"_i还包括捜索线化、捜索线逆化#、键位线BLK、键位线逆BLK#、键值K、键 逆值K#、键写入线WLK、W及输出线XN0R。
[0020]
[0022] 在动态NANDTCAM架构中，MLwand被预充电为高并求值为低W指示匹配。取决于掩 码单元或键单元的状态，ML胃D可被拉低或保持为高。每条中间匹配线（MLu-MLw)与掩码单 元及键单元相关联。动态NANDTCAM使用串行操作，因此，如果先前的中间匹配线MLy指 示匹配，则中间匹配线MLi可被拉低（取决于键单元和掩码单元的值）。目P，在存在匹配时， 零（低中间匹配线）从一中间匹配线MLi传播到后续的中间匹配线MLW。此外，当存在失 配时，零停止经中间匹配线前进。相应地，零从当前中间匹配线MLi向后续中间匹配线MLW 的传播还规定了所有的先前匹配线均指示匹配。
[0023] 因为中间匹配线是串联的，所W匹配线输出ML胃的状态是未知的，直到所有中间 匹配线被求值或者直到确定失配。因此，如表2所示，当尚未确定失配时，匹配线输出MLwmd 将是0/1中的任一个。
[0024] 在当前中间匹配线ML冰值为低W指示匹配时，动态NANDTCAM将该一低值从当 前中间匹配线MLi传播到后续中间匹配线MLW。从当前中间匹配线MLi向后续中间匹配线 MLw的传播被示为表2中的"开"切换。此外，匹配线输出MLwmd是0/1中的任一个，因为尚 未确定失配。
[002引在当前中间匹配线ML;保持为高W指示失配时，动态NANDTCAM不从当前中间匹 配线MLi传播到后续中间匹配线MLW。从而，在当前中间匹配线MLi指示失配时，表2将传 播指示为"关"。更具体地，在当前中间匹配线指示失配时，后续中间匹配线的操作停止。
[0026] 在表2中，XNOR的值代表来自键单元的输出的值。当XNOR为0时指示失配。当 前中间匹配线（诸如MLi)由于失配而保持为高。当XNOR为1时指示匹配，并且当存在匹配 时（在当前中间匹配线左侧的中间匹配线也已经被拉低的情况下）当前中间匹配线（诸如 MLi)被拉低。最后，在表2中，状态是指存储元件（键单元和掩码单元）的状态。当键单元 具有值0时状态为0 ;当键单元具有值1时状态为1 ;并且当掩码单元为0时状态为X。良P， 对于状态X，当掩码单元为0时，掩码NMOS晶体管304被启用而不管XNOR值为何。更具体 地，状态X是指既不存在匹配又不存在失配的掩码状态，更确切地，即在捜索线的值与键单 元的值之间不存在比较的掩码状态。
[0027] 在一些情形中，具有深NM0S堆找的常规动态NANDTCAM可能由于电荷共享而失 败。图4解说了具有深NM0S堆找的动态NAND的示例。在预充电循环期间，所有的中间匹 配线结电容Cw-C,3可被放电至低。在求值循环期间，MLWMD被预充电为高，并且动态节点电 容皮暴露于一个或多个中间匹配线结电容C,，并且与该一个或多个中间匹配线结电容C, 共享电荷。作为电荷共享的结果，匹配线输出ML胃D的电压电平可能降落到下一反相器的阔 值电压W下并且触发误操作。
[0028] TCAM的速度可W随着NM0S堆找深度的增加而提升。但是，动态NAND的速度仍由 于上述电荷共享失灵而受限。相应地，动态NORTCAM可大于动态NANDTCAM的速度的 速度来执行。在一些情形中，为了缓解因电荷共享导致的失灵，中间结电容C,可被预充电 至VuD-Vt电压电平，其中Vdd是供电电平，而Vt是阔值电压。但是，对中间结电容进行预充 电由于增大的面积W及额外的定时复杂度而仍可能不是合意的。在其他情形中，为了缓解 因电荷共享导致的失灵，捜索线可W是动态的，并且在每一循环被预充电为高W传播Vdd-Vt电压电平通过NMOS堆找。然而，对捜索线进行预充电可能仍不是合意的，该是因为其是 动态功率解决方案且导致增加的延迟。
[0029] 概述
[0030] 根据本公开的一方面，提出了静态S态内容可寻址存储器（TCAM)。静态TCAM包括 禪合到第一下拉晶体管和第一上拉晶体管的键单元。静态TCAM还包括禪合到第二下拉晶 体管和第二上拉晶体管的掩码单元。第一下拉晶体管和第二下拉晶体管并联连接，而第一 上拉晶体管和第二上拉晶体管串联连接。静态TCAM还包括禪合到第一下拉晶体管和第二 下拉晶体管并且进一步禪合到第一上拉晶体管和第二上拉晶体管的匹配线输出。
[0031] 根据本公开的另一方面，提出了在静态TCAM内的一种方法。该方法包括在第一下 拉晶体管和第一上拉晶体管处接收键单元的输出。该方法还包括在第二下拉晶体管和第二 上拉晶体管处接收掩码单元的输出。第一下拉晶体管和第二下拉晶体管并联连接，而第一 上拉晶体管和第二上拉晶体管串联连接。该方法还包括至少部分地基于键单元的输出和掩 码单元的输出来设置匹配线输出。
[0032] 根据又一方面，提出了一种静态TCAM。该静态TCAM包括用于比较禪合到第一下拉 晶体管和第一上拉晶体管的捜索值的第一装置。该静态TCAM还包括用于比较禪合到第二 下拉晶体管和第二上拉晶体管的捜索值的第二装置。第一下拉晶体管和第二下拉晶体管并 联连接，而第一上拉晶体管和第二上拉晶体管串联连接。该静态TCAM还包括禪合到第一下 拉晶体管和第二下拉晶体管并且进一步禪合到第一上拉晶体管和第二上拉晶体管的匹配 线输出。
[0033] 该已较宽泛地勾勒出本公开的特征和技术优势W力图使下面的详细描述可W被 更好地理解。本公开的其他特征和优点将在下面描述。本领域技术人员应该领会，本公开 可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术 人员还应认识到，此类等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为 是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合 附图来考虑W下描述时将被更好地理解。然而要明确理解的是，提供每一幅附图均仅用于 解说和描述目的，且无意作为对本公开的限定的定义。
[0034] 附图简要说明
[0035] 本公开的特征、本质和优点将因W下结合附图阐述的具体描述而变得更加明显。
[0036] 图1解说了TCAM存储器系统。
[0037] 图2解说了现有技术动态NOR架构。
[003引 图3-4解说了现有技术动态NAND架构。
[0039] 图5解说了根据本公开的一方面的静态NAND架构。
[0040] 图6解说了根据本公开的一方面的一种方法的框图。
[0041] 图7解说了其中可有利地采用本公开的配置的示例性无线通信系统。
[0042] 图8是解说根据本公开一方面的用于半导体组件的电路、布局W及逻辑设计的设 计工作站的框图。
[00创详细描述
[0044] W下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节W便提供对各种概念的透彻理 解。然而，对于本领域技术人员将明显的是，没有该些具体细节也可实践该些概念。在一些 实例中，W框图形式示出众所周知的结构和组件W避免煙没此类概念。
[0045] 本公开的各方面提供了不对匹配线预充电且降低定时控制电路系统的复杂度的 静态NANDTCAM。根据本公开，静态NANDTCAM不将复杂的定时控制电路系统用于匹配 线预充电，该是因为匹配线（ML)在每个循环之前并不被预充电。匹配线包括中间匹配线 MU-MLw和匹配线输出MLwmd。此外，静态 实现降低了电荷共享问题的可能性。
[0046] 图5解说了根据本公开的一方面的静态NANDTCAM500的架构。如图5中所解说 的，匹配线输出被连接至一连串中间匹配线MLu-ML"_i。中间匹配线MU-MLw中的每 一条经由第一下拉晶体管（诸如，掩码NM0S晶体管504)被禪合至掩码单元Masku-Maskw， 并且经由第二下拉晶体管（诸如，键NMOS晶体管502)被禪合至键单元Keyu-Key"_i。该些 下拉晶体管被并联连接。掩码单元Masku-Maskw的内容在展开的掩码单元522中解说。如 展开的掩码单元522中所示，掩码单元Maskc-Mask"_i是SRAM单元，其包括掩码位M、掩码位 逆腳、掩码字线WLM、掩码位线BLM、W及掩码位线逆BLM#。键单元Keya-Key"_i的内容在展 开的键位单元520中解说。如展开的键位单元520中所示，键单元Keyc-Key"_i是具有XN0R 逻辑的SRAM单元。键单元Keya-Key"_i还包括捜索线SL、捜索线逆化#、键位线BLK、键位线 逆BLK#、键位K、键位逆K#、键写入线WLK、W及输出线XN0R。
[0047] 此外，键单元Keyc-Key"_冲的每一个禪合到第一PM0S晶体管512,而掩码单元 1331^。-1331^。_冲的每一个禪合到第二PM0S晶体管514。每一个第一PM0S晶体管512经由 XN0R线狂NORa-XNORw)禪合到相应的键单元1(67。-1(67。_1，而每一个第二？105晶体管514经 由掩码位线逆禪合到相应的掩码单元Maska-Maskw。第一PM0S晶体管512和 第二PM0S晶体管514也禪合到匹配线输出（ML胃>)。第一PM0S晶体管512和第二PM0S晶 体管514串联连接，并且可W被称为串联PM0S晶体管。从而，根据本公开的一方面，每一个 单元对（例如，一个掩码单元和一个键单元）禪合到并联NM0S晶体管（例如，键NM0S晶体 管502和掩码NM0S晶体管504)和串联PM0S晶体管（例如，第一PM0S晶体管512和第二 PM0S晶体管514)。
[0048] 由于第一PM0S晶体管512和第二PM0S晶体管514禪合到每一个单元对，因此匹 配线在每一时钟循环之前并不被预充电。因此，静态NANDTCAM500不使用复杂定时控制 方案并且与动态NANDTCAM(图3)相比节约了更多功率。此外，各中间匹配线不被预充电 至Vdd-Vt电压电平，从而提供了捜索线在面积上的降低W及在功耗上的降低。
[0049] 表3示出根据本公开的一方面的静态NAND的真值表。
[(K)加]
[0化1] 如先前讨论的，静态NANDTCAM是串行操作，因为当前中间匹配线（诸如MLi)仅在 该当前中间匹配线左侧的所有中间匹配线均求值为低W指示匹配时才可被拉低。同样地， 后续中间匹配线MLw仅在当前中间匹配线MLi求值为低时才可被拉低。目P，如果一条中间 匹配线指示失配，则后续匹配线（该一条中间匹配线右侧的各中间匹配线）不被拉低。更 具体地，后续中间匹配线（诸如MLw)仅在所有先前的中间匹配线求值为低W指示匹配时 才可被拉低。
[0052] 此外，在静态NANDTCAM中，与动态NANDTCAM相反，由于匹配线输出MLwmd连接到 串联PM0S晶体管（例如，第一PM0S晶体管512和第二PM0S晶体管514)，所W当存在失配 时ML胃值不是浮置值，相反，该些串联PM0S晶体管将匹配线输出ML胃拉高W指示失配。 此外，各中间匹配线是串联连接的，并且匹配线输出ML^and的状态是未知的，直到所有匹配 线被求值或者直到确定失配。因此，如表3所示，在尚未知晓输出的情形中，当尚未确定失 配时，匹配线输出MLwand将是0/1中的任一个。
[005引此外，如表3所示，从当前中间匹配线MLi向后续中间匹配线MLw的传播(MLi-MLW传播）在XNOR为1或者掩码位（M)为0中的任一情况下均可W激活（"开")。 良P，当XNOR为1时，键NMOS晶体管502被激活，并且将当前中间匹配线MLi拉低W指示匹 配。替换地，当掩码位（M)为0时，掩码单元的掩码位逆（腳）将为1，并且掩码NMOS晶体管 504被激活，并且将当前中间匹配线ML泡低W指示匹配。如表3所示，当掩码位为0时，其 他变量的状态为X，因为当前中间将拉低W指示匹配而不管其他的值（诸如状态、键位和捜 索线）为何。更具体地，状态X是"无关"状态，其是指既不存在匹配又不存在失配的掩码 状态，更确切地，即在捜索线的值与键单元的值之间不存在比较的掩码状态。
[0化4] 另外，当XNOR为0并且掩码位（M)为1时，指示失配。尽管未在表3中示出，当掩 码位为1时，掩码位逆（M#)为0,且反之亦然。即，当XNOR为0时，XNOR线狂NORa-XNORw)也为0。此外，当掩码位逆为〇(例如，掩码位为1)时，掩码位逆线为0。从而， 当XN0R线和掩码位逆线两者均为0时，第一PM0S晶体管512和第二PM0S晶体管514被启 用并且将匹配线输出（MLwaiJ设为高。如先前讨论的，当匹配线为高时，指示失配。
[0055] 最后，在表3中，状态是指存储元件（键单元和掩码单元）的状态。当键单元具有 值0时状态为0 ;当键单元具有值1时状态为1 ;并且当掩码单元为0时状态为X。目P，对 于状态X，当掩码单元为0时，掩码NM0S晶体管504被启用，并且将中间匹配线拉低而不管 XN0R值为何。。
[0056] 图6解说TCAM内的方法600的框图。如图6所解说的，在框602中，在第一下拉 晶体管和第一上拉晶体管处接收键单元输出。在框604中，在第二下拉晶体管和第二上拉 晶体管处接收掩码单元输出。此外，在框606中，基于键单元的输出和/或掩码单元的输出 来设置匹配线输出。
[0化7]图7示出其中可有利地采用本公开实施例的示例性无线通信系统700。出于解说 目的，图7示出了S个远程单元720、730和750W及两个基站740。将认识到，无线通信系 统可具有多得多的远程单元和基站。远程单元720、730和750包括带有静态NANDTCAM 725A、725B和725C的多核处理器。图7示出从基站740到远程单元720、730、和750的前 向链路信号770,W及从远程单元720、730、和750到基站740的反向链路信号780。
[0化引在图7中，远程单元720被示为移动电话，远程单元730被示为便携式计算机，而 远程单元750被示为无线本地环路系统中的位置固定的远程单元。例如，远程单元可W是 蜂窝电话、手持式个人通信系统（PC巧单元、机顶盒、音乐播放器、视频播放器、娱乐单元、 导航设备、便携式数据单元（诸如个人数据助理）或者位置固定的数据单元（诸如仪表读 数装备）。尽管图7解说了可采用带有根据本公开的教导的静态NAND TCAM 725A、725B、和 725C的多核处理器的远程单元，但本公开不限于所解说的该些示例性单元。例如，可在任何 设备中适当地采用带有根据本公开各方面的静态NAND TCAM的多核处理器。
[0化9]图8是解说用于具有上面公开的半导体组件（诸如具有静态NANDTCAM的多核处 理器）的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘801，该硬 盘801包含操作系统软件、支持文件W及设计软件（诸如化dence或化CAD)。设计工作站 800还包括促成对电路810或半导体组件812 (诸如静态NANDTCAM)的设计的显示器802。 存储介质804被提供W用于有形地存储电路设计810或半导体组件812。电路设计810或 半导体组件812可W文件格式（诸如GDSn或GER邸时存储在存储介质804上。存储介质 804可W是CD-ROM、DVD、硬盘、闪存、或其他合适的设备。此外，设计工作站800包括用于从 存储介质804接受输入或将输出写到存储介质804的驱动装置803。
[0060] 记录在存储介质804上的数据可指定逻辑电路配置、用于光刻掩模的图案数据、 或者用于串写工具（诸如电子束光刻）的掩模图案数据。该数据可 进一步包括与逻辑仿真 相关联的逻辑验证数据（诸如时序图或网电路）。在存储介质804上提供数据通过减少用 于设计半导体晶片的工艺数目促成了对电路设计810或半导体组件812的设计。
[0061] 在一种配置中，TCAM包括接收装置和设置装置。接收装置和设置装置可W是被配 置成执行存储装置所述的功能的键单元、位单元、中间匹配线、匹配线输出、并联上拉晶体 管、和/或串联下拉晶体管。
[0062] 尽管已阐述了特定电路系统，但是本领域技术人员应当领会，并非所有所公开的 电路系统都是实践所公开的实施例所必需的。此外，某些众所周知的电路未被描述，W便保 持专注于本公开。
[0063] 本文中所描述的方法体系取决于应用可藉由各种手段来实现。例如，该些方法体 系可在硬件、固件、软件或其任何组合中实现。对于硬件实现，该些处理单元可W在一个或 多个专用集成电路（ASIC)、数字信号处理器值SP)、数字信号处理器件值SPD)、可编程逻辑 器件（PLD)、现场可编程口阵列肿GA)、处理器、控制器、微控制器、微处理器、电子器件、设 计成执行本文中所描述功能的其他电子单元或其组合内实现。
[0064] 对于固件和/或软件实现，该些方法体系可W用执行本文中所描述功能的模块 (例如，规程、函数等等）来实现。有形地体现指令的任何机器或计算机可读介质可用于实 现本文中所描述的方法体系。例如，软件代码可被存储在存储器中并由处理器执行。当由 处理器执行时，执行中的软件代码生成实现本文所呈现的教导的不同方面的各种方法体系 和功能性的操作环境。存储器可W实现在处理器内部或处理器外部。如本文所使用的，术 语"存储器"是指任何类型的长期、短期、易失性、非易失性、或其他存储器，且并不限于任何 特定类型的存储器或特定数目的存储器、或记忆存储在其上的介质类型。
[00化]存储有定义本文所述方法体系和功能的软件代码的机器或计算机可读介质包括 物理计算机存储介质。存储介质可W是能被计算机访问的任何可用介质。作为示例而非限 审IJ，该些计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其 它磁存储设备、或可被用来存储指令或数据结构形式的期望程序代码且可被计算机访问的 任何其它介质。如本文所用的盘（disk)和/或碟（disc)包括压缩碟（CD)、激光碟、光碟、 数字多用碟值VD)、软盘和藍光碟，其中盘（disk)常常磁性地再现数据而碟（disc)用激光 来光学地再现数据。上述的组合也应被包括在计算机可读介质的范围内。
[0066] 除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传 输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。该 些指令和数据被配置成致使一个或多个处理器实现权利要求中叙述的功能。
[0067] 尽管已详细描述了本教导及其优点，但是应当理解，能在本文中作出各种改变、替 代和变更而不会脱离如由所附权利要求所定义的本教导的技术。而且，本申请的范围并非 旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定方 面。因为本领域普通技术人员将容易地从本公开领会到，根据本教导，可w利用现存或今 后开发的与本文所描述的相应方面执行基本相同的功能或达成基本相同的结果的过程、机 器、制造、物质组成、装置、方法或步骤。相应地，所附权利要求旨在将该样的过程、机器、审U 造、物质组成、装置、方法或步骤包括在其范围内。
【主权项】
1. 一种静态三态内容可寻址存储器（TCAM)，包括： 耦合到第一下拉晶体管和第一上拉晶体管的键单元； 耦合到第二下拉晶体管和第二上拉晶体管的掩码单元，所述第一下拉晶体管和所述第 二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶体管串联连接；以及 耦合到所述第一下拉晶体管和所述第二下拉晶体管并且进一步耦合到所述第一上拉 晶体管和所述第二上拉晶体管的匹配线输出。2. 如权利要求1所述的TCAM，其特征在于，所述掩码单元是静态随机存取存储器 (SRAM)位单元。3. 如权利要求1所述的TCAM，其特征在于，所述键单元包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。4. 如权利要求3所述的TCAM，其特征在于，还包括所述XNOR逻辑的输出，所述XNOR逻 辑的输出耦合到所述第一下拉晶体管和所述第一上拉晶体管。5. 如权利要求1所述的TCAM，其特征在于，还包括至所述键单元的搜索线输入。6. 如权利要求1所述的TCAM，其特征在于，还包括耦合到所述第一下拉晶体管和所述 第二下拉晶体管的中间匹配线。7. -种在静态三态内容可寻址存储器（TCAM)内的方法，所述方法包括： 在第一下拉晶体管和第一上拉晶体管处接收键单元的输出； 在第二下拉晶体管和第二上拉晶体管处接收掩码单元的输出，所述第一下拉晶体管和 所述第二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶体管串联连接； 以及 至少部分地基于所述键单元的输出和所述掩码单元的输出来设置匹配线输出。8. 如权利要求7所述的方法，其特征在于，设置所述匹配线输出包括： 当所述键单元的输出指示匹配时，经由所述第一下拉晶体管将所述匹配线输出设置为 低值； 当所述掩码单元的输出指示匹配时，经由所述第二下拉晶体管将所述匹配线输出设置 为低值；以及 当所述掩码单元的输出和所述键单元的输出指示失配时，经由所述第一上拉晶体管和 所述第二上拉晶体管将所述匹配线输出设置为高值。9. 如权利要求7所述的方法，其特征在于，还包括当中间匹配线指示先前的搜索值比 较是匹配时比较所述键单元的值及所述掩码单元的值。10. 如权利要求7所述的方法，其特征在于，所述掩码单元是静态随机存取存储器 (SRAM)位单元。11. 如权利要求7所述的方法，其特征在于，所述键单元包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。12. -种静态三态内容可寻址存储器（TCAM)，包括： 用于比较耦合到第一下拉晶体管和第一上拉晶体管的搜索值的第一装置； 用于比较耦合到第二下拉晶体管和第二上拉晶体管的所述搜索值的第二装置，所述第 一下拉晶体管和所述第二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶 体管串联连接；以及 耦合到所述第一下拉晶体管和所述第二下拉晶体管并且进一步耦合到所述第一上拉 晶体管和所述第二上拉晶体管的匹配线输出。13. 如权利要求12所述的TCAM，其特征在于，所述第一装置是静态随机存取存储器 (SRAM)位单元。14. 如权利要求12所述的TCAM，其特征在于，所述第二装置包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。15. 如权利要求14所述的TCAM，其特征在于，还包括所述XNOR逻辑的输出，所述XNOR 逻辑的输出耦合到所述第一下拉晶体管和所述第一上拉晶体管。16. 如权利要求12所述的TCAM，其特征在于，还包括至所述第二装置的搜索线输入。17. 如权利要求12所述的TCAM，其特征在于，还包括耦合到所述第一下拉晶体管和所 述第二下拉晶体管的中间匹配线。
【专利摘要】静态三态内容可寻址存储器(TCAM)包括耦合到中间匹配线的键单元和掩码单元。键单元耦合到第一下拉晶体管和第一上拉晶体管。掩码单元耦合到第二下拉晶体管和第二上拉晶体管。第一下拉晶体管和第二下拉晶体管并联连接，而第一上拉晶体管和第二上拉晶体管串联连接。匹配线输出也耦合到第一下拉晶体管和第二下拉晶体管并且进一步耦合到第一上拉晶体管和第二上拉晶体管。
【IPC分类】G11C15/04
【公开号】CN104885159
【申请号】CN201380068595
【发明人】E·特泽格鲁, N·德塞, R·瓦蒂孔达, C·郑, S·S·尹
【申请人】高通股份有限公司
【公开日】2015年9月2日
【申请日】2013年12月20日
【公告号】EP2939240A1, US8958226, US9082481, US20140185349, US20150085554, WO2014105683A1
【技术领域】
[0001] 本公开一般设及S态内容可寻址存储器（TCAM)。更具体地，本公开设及用于TCAM 的静态NAND架构。
【背景技术】
[0002] TCAM通常在路由器和W太网交换机中用于网际协议（I巧地址转发。存储元件通 常使用动态NOR/NAND(或非/与非）类型单元来设计。
[0003] 内容可寻址存储器（CAM)支持读操作、写操作、W及比较操作。与CAM中的条目宽 度（例如，位每字）相同的比较总线是在时钟边沿处输入的。比较总线的数据与CAM中的 每个条目同时进行比较。也就是说，比较并行发生，因此总线可在一个时钟循环期间与CAM 中的每个条目进行比较。当条目中的每个位与比较总线中的对应位相匹配时，条目即是匹 配。替换地，当条目中有任何位与比较总线中的对应位不相匹配时，条目即是失配。CAM中 的条目的位或为0,或为1。
[0004] TCAM类似于CAM,外加可存储于单元中的掩码值。该掩码值可被称为本地掩码。掩 码值不与比较位进行比较，由此比较结果将总是匹配。
[0005] 图1解说常规TCAM100的架构。如图1中所解说的，捜索字（诸如，"1101")被输 入到TCAM100的寄存器150。该捜索字与各TCAM单元110中所存储的值进行比较。TCAM 通常每级具有16个TCAM单元。捜索跨各TCAM单元110同时进行。TCAM单元110的内容 可W是高位（1)、低位（0)、或掩码值狂）。在捜索之前，每组TCAM单元120-126的匹配线 130-136被设置为高。匹配线130-136被输入到优先级编码器140。TCAM100输出（MLout) 与捜索字线相匹配的那组TCAM单元的地址。由于该捜索是并行捜索，所W该捜索可在一个 时钟循环中完成。应注意，掩码值可W是0或1，但在本公开中，掩码值仍可被称为X。
[0006] 作为示例，如图1中所解说的，第一组TCAM单元120被设置成"1X0 1"，第二组 TCAM单元122被设置成"1 0X1"，第S组TCAM单元124被设置成"1 1XX"，并且第四 组TCAM单元126被设置成"1X1X"。在将各TCAM单元的内容与捜索位进行比较时，当 TCAM单元的内容为掩码值X时，该比较将产生匹配。因此，根据图1中所解说的示例，第一 组TCAM单元120和第S组TCAM单元124与寄存器150中的捜索字相匹配。相应地，第一 组TCAM单元120和第S组TCAM单元124的匹配线130、134将指示匹配，并且优先级编码 器140输出第一组TCAM单元120和第S组TCAM单元124的地址。
[0007] 常规TCAM架构是动态电路并且具有高动态功率耗散。在一些情形中，TCAM可具 有动态NAND架构。在其他情形中，TCAM可具有动态NOR架构。
[000引在动态NORTCAM架构中，匹配线被预充电为高并求值为低W指示失配。大多数比 较产生失配，因此动态NOR由于从高向低切换W指示失配而具有增加的功耗。此外，动态 NOR具有复杂的定时控制，该是因为预充电信号在每个时钟循环中被每条匹配线使用。
[0009] 图2解说常规动态NORTCAM200。如图2中所解说的，动态NORTCAM200包括键 单元Keya-Key"_i和掩码单元Maska-Maskw。通常，NORTCAM(诸如图 2 的NORTCAM200)可 具有16个键单元和掩码单元。数据是经由捜索线（SU-SLw和化。#-SL"_i#)输入的。数据 与键单元Keyc-Key"_i和掩码单元Maskc-Mask"_i中所存储的值进行比较。匹配线ML胃经由 预充电线PRE#从上拉晶体管202被预充电为高。当经由捜索线（SLa-SLw和化。#-SL"_i#) 之一输入的数据与单元1^7。-1(67。_1、]\&131^。-]\&131^。_1之一中所存储的数据之间存在失配时，匹 配线MLnok将求值为低。当所有单元Ifeyn-Keyn-i、Maskn-Maskn_i的值匹配于输入数据时，匹 配线保持为高。
[0010] 键单元Key〇-Keyn-i的结构在展开的键单元220中解说，而掩码单元Mask〇-Maskn_i 的结构在展开的掩码单元222中解说。如展开的键单元220中所解说的，键单元Keyu-Key"_i 是通过SRAM单元来实现的。在比较操作期间，键逆化ar)K#与捜索线化求与。键单元 Ifeya-Keyw包括位线BLK、位线逆BLK#、W及字线WLK。
[0011] 如展开的掩码单元222中所解说的，掩码单元Masku-Maskw是通过SRAM单元来实 现的。在比较操作期间，掩码逆腳与捜索线逆SL#求与。掩码单元Masku-Maskw包括位线 BLM、位线逆BLM#、W及字线WLM。
[001引表1是动态NORTCAM的真值表。表1基于掩码单元（M)、键单元化)、W及捜索线 (化和化#)的值示出匹配线的值。应注意，状态是指存储元件（键单元和掩码单元）的状 态。当键位具有值0时状态为0,当键位具有值1时状态为1，并且当掩码位和键位均为1 时状态为X。状态X是指既不存在匹配又不存在失配的掩码状态，更确切地，即在捜索线的 值与掩码单元及键单元的值之间不存在比较的掩码状态。因此，匹配线总是指示匹配。
[001引
[0014] 如表1中所示，当键位与捜索线具有不同值时，匹配线将为0(低）并指示失配。 类似地，当掩码位与捜索线逆两者具有不同值时，匹配线将为0并指示失配。目P，当键位为 〇(例如，键位逆化#)为1)并且捜索线为1时、或者当掩码位为〇(例如，掩码位逆（M#)为 1)并且捜索线逆为1时，则下拉晶体管将被激活W将匹配线拉向低。此外，当键位与捜索线 具有相同值时，匹配线将为1(高）并指示匹配。类似地，当掩码位与捜索线逆两者具有相 同值时，匹配线将为1并指示匹配。此外，当掩码位和键位均为1时，状态为X。目P，匹配线 将保持为高并指示匹配而不论捜索线的值如何。
[0015] 如W上所讨论的，在动态NOR TCAM中，匹配线和捜索线在每个循环的开始被预充 电为高，并且匹配线求值为低W指示失配。TCAM中各单元的大多数比较产生失配。因此，动 态NOR TCAM的功耗由于指示失配时从高向低的切换而增加。在一些情形中，匹配线可被预 放电为低W减小功耗。但是，即使在匹配线被预放电时，预充电操作仍在每个循环的开始对 匹配线充电。因此，匹配线的预充电导致功耗W及还有控制电路系统的增加。
[0016] 在动态NANDTCAM架构中，匹配线被预充电为高并求值为低w指示匹配。目P，预充 电信号在每个循环期间被用于每条匹配线W将该些匹配线设置为高。取决于掩码单元或键 单元的状态，匹配线可被拉低或保持为高。每条中间匹配线与掩码单元及键单元相关联。此 夕F，每个键单元进一步包括XNOR逻辑。动态NANDTCAM使用串行操作。因此，当先前中间 匹配线（n-2)被拉低W指示匹配时，中间匹配线（n-1)可放电（例如，与捜索线的值进行比 较）。也就是说，当存在匹配时操作从一条中间匹配线（n-2)继续到后续中间匹配线（n-1)， 而当存在失配时，则停止经中间匹配线前进。
[0017] 常规动态NANDTCAM在匹配线求值期间的功耗由于串行操作的原因可能小于常规 动态NORTCAM的功耗。但是，常规动态NANDTCAM由于充电共享导致的误差而仍可能是不 合意的。
[001引 图3解说了常规动态NANDTCAM300。如图3中所解说的，动态NAND架构300包 括通过预充电线PRE#从上拉晶体管310充电的匹配线输出MLwand。匹配线输出MLwmd被连 接至一连串中间匹配线MU-MLw。中间匹配线MU-MLw中的每一中间匹配线经由并行连接 的晶体管（例如，传输口）被禪合至掩码单元Maska-Mask"_i和键单元Keya-Key"_i。该些并 行连接的晶体管包括禪合至键单元Keyu-Key"_i的键NM0S晶体管303W及禪合至掩码单元 Maska-Maskw的掩码NM0S晶体管 304。
[0019] 掩码单元Masku-Maskw的内容在展开的掩码单元333中解说。如展开的掩码单元 333中所示，掩码单元Maska-Maskw是SRAM单元，其包括掩码值M、掩码值逆腳、掩码字线 WLM、掩码位线BLM、W及掩码位线逆BLM#。键单元Keya-Key"_i的内容在展开的键单元330 中解说。如扩展的键单元330中所示，键单元Keyc-Key"_i是具有XN0R逻辑的SRAM单元。 键单元Keya-Key"_i还包括捜索线化、捜索线逆化#、键位线BLK、键位线逆BLK#、键值K、键 逆值K#、键写入线WLK、W及输出线XN0R。
[0020]
[0022] 在动态NANDTCAM架构中，MLwand被预充电为高并求值为低W指示匹配。取决于掩 码单元或键单元的状态，ML胃D可被拉低或保持为高。每条中间匹配线（MLu-MLw)与掩码单 元及键单元相关联。动态NANDTCAM使用串行操作，因此，如果先前的中间匹配线MLy指 示匹配，则中间匹配线MLi可被拉低（取决于键单元和掩码单元的值）。目P，在存在匹配时， 零（低中间匹配线）从一中间匹配线MLi传播到后续的中间匹配线MLW。此外，当存在失 配时，零停止经中间匹配线前进。相应地，零从当前中间匹配线MLi向后续中间匹配线MLW 的传播还规定了所有的先前匹配线均指示匹配。
[0023] 因为中间匹配线是串联的，所W匹配线输出ML胃的状态是未知的，直到所有中间 匹配线被求值或者直到确定失配。因此，如表2所示，当尚未确定失配时，匹配线输出MLwmd 将是0/1中的任一个。
[0024] 在当前中间匹配线ML冰值为低W指示匹配时，动态NANDTCAM将该一低值从当 前中间匹配线MLi传播到后续中间匹配线MLW。从当前中间匹配线MLi向后续中间匹配线 MLw的传播被示为表2中的"开"切换。此外，匹配线输出MLwmd是0/1中的任一个，因为尚 未确定失配。
[002引在当前中间匹配线ML;保持为高W指示失配时，动态NANDTCAM不从当前中间匹 配线MLi传播到后续中间匹配线MLW。从而，在当前中间匹配线MLi指示失配时，表2将传 播指示为"关"。更具体地，在当前中间匹配线指示失配时，后续中间匹配线的操作停止。
[0026] 在表2中，XNOR的值代表来自键单元的输出的值。当XNOR为0时指示失配。当 前中间匹配线（诸如MLi)由于失配而保持为高。当XNOR为1时指示匹配，并且当存在匹配 时（在当前中间匹配线左侧的中间匹配线也已经被拉低的情况下）当前中间匹配线（诸如 MLi)被拉低。最后，在表2中，状态是指存储元件（键单元和掩码单元）的状态。当键单元 具有值0时状态为0 ;当键单元具有值1时状态为1 ;并且当掩码单元为0时状态为X。良P， 对于状态X，当掩码单元为0时，掩码NMOS晶体管304被启用而不管XNOR值为何。更具体 地，状态X是指既不存在匹配又不存在失配的掩码状态，更确切地，即在捜索线的值与键单 元的值之间不存在比较的掩码状态。
[0027] 在一些情形中，具有深NM0S堆找的常规动态NANDTCAM可能由于电荷共享而失 败。图4解说了具有深NM0S堆找的动态NAND的示例。在预充电循环期间，所有的中间匹 配线结电容Cw-C,3可被放电至低。在求值循环期间，MLWMD被预充电为高，并且动态节点电 容皮暴露于一个或多个中间匹配线结电容C,，并且与该一个或多个中间匹配线结电容C, 共享电荷。作为电荷共享的结果，匹配线输出ML胃D的电压电平可能降落到下一反相器的阔 值电压W下并且触发误操作。
[0028] TCAM的速度可W随着NM0S堆找深度的增加而提升。但是，动态NAND的速度仍由 于上述电荷共享失灵而受限。相应地，动态NORTCAM可大于动态NANDTCAM的速度的 速度来执行。在一些情形中，为了缓解因电荷共享导致的失灵，中间结电容C,可被预充电 至VuD-Vt电压电平，其中Vdd是供电电平，而Vt是阔值电压。但是，对中间结电容进行预充 电由于增大的面积W及额外的定时复杂度而仍可能不是合意的。在其他情形中，为了缓解 因电荷共享导致的失灵，捜索线可W是动态的，并且在每一循环被预充电为高W传播Vdd-Vt电压电平通过NMOS堆找。然而，对捜索线进行预充电可能仍不是合意的，该是因为其是 动态功率解决方案且导致增加的延迟。
[0029] 概述
[0030] 根据本公开的一方面，提出了静态S态内容可寻址存储器（TCAM)。静态TCAM包括 禪合到第一下拉晶体管和第一上拉晶体管的键单元。静态TCAM还包括禪合到第二下拉晶 体管和第二上拉晶体管的掩码单元。第一下拉晶体管和第二下拉晶体管并联连接，而第一 上拉晶体管和第二上拉晶体管串联连接。静态TCAM还包括禪合到第一下拉晶体管和第二 下拉晶体管并且进一步禪合到第一上拉晶体管和第二上拉晶体管的匹配线输出。
[0031] 根据本公开的另一方面，提出了在静态TCAM内的一种方法。该方法包括在第一下 拉晶体管和第一上拉晶体管处接收键单元的输出。该方法还包括在第二下拉晶体管和第二 上拉晶体管处接收掩码单元的输出。第一下拉晶体管和第二下拉晶体管并联连接，而第一 上拉晶体管和第二上拉晶体管串联连接。该方法还包括至少部分地基于键单元的输出和掩 码单元的输出来设置匹配线输出。
[0032] 根据又一方面，提出了一种静态TCAM。该静态TCAM包括用于比较禪合到第一下拉 晶体管和第一上拉晶体管的捜索值的第一装置。该静态TCAM还包括用于比较禪合到第二 下拉晶体管和第二上拉晶体管的捜索值的第二装置。第一下拉晶体管和第二下拉晶体管并 联连接，而第一上拉晶体管和第二上拉晶体管串联连接。该静态TCAM还包括禪合到第一下 拉晶体管和第二下拉晶体管并且进一步禪合到第一上拉晶体管和第二上拉晶体管的匹配 线输出。
[0033] 该已较宽泛地勾勒出本公开的特征和技术优势W力图使下面的详细描述可W被 更好地理解。本公开的其他特征和优点将在下面描述。本领域技术人员应该领会，本公开 可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术 人员还应认识到，此类等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为 是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合 附图来考虑W下描述时将被更好地理解。然而要明确理解的是，提供每一幅附图均仅用于 解说和描述目的，且无意作为对本公开的限定的定义。
[0034] 附图简要说明
[0035] 本公开的特征、本质和优点将因W下结合附图阐述的具体描述而变得更加明显。
[0036] 图1解说了TCAM存储器系统。
[0037] 图2解说了现有技术动态NOR架构。
[003引 图3-4解说了现有技术动态NAND架构。
[0039] 图5解说了根据本公开的一方面的静态NAND架构。
[0040] 图6解说了根据本公开的一方面的一种方法的框图。
[0041] 图7解说了其中可有利地采用本公开的配置的示例性无线通信系统。
[0042] 图8是解说根据本公开一方面的用于半导体组件的电路、布局W及逻辑设计的设 计工作站的框图。
[00创详细描述
[0044] W下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节W便提供对各种概念的透彻理 解。然而，对于本领域技术人员将明显的是，没有该些具体细节也可实践该些概念。在一些 实例中，W框图形式示出众所周知的结构和组件W避免煙没此类概念。
[0045] 本公开的各方面提供了不对匹配线预充电且降低定时控制电路系统的复杂度的 静态NANDTCAM。根据本公开，静态NANDTCAM不将复杂的定时控制电路系统用于匹配 线预充电，该是因为匹配线（ML)在每个循环之前并不被预充电。匹配线包括中间匹配线 MU-MLw和匹配线输出MLwmd。此外，静态 实现降低了电荷共享问题的可能性。
[0046] 图5解说了根据本公开的一方面的静态NANDTCAM500的架构。如图5中所解说 的，匹配线输出被连接至一连串中间匹配线MLu-ML"_i。中间匹配线MU-MLw中的每 一条经由第一下拉晶体管（诸如，掩码NM0S晶体管504)被禪合至掩码单元Masku-Maskw， 并且经由第二下拉晶体管（诸如，键NMOS晶体管502)被禪合至键单元Keyu-Key"_i。该些 下拉晶体管被并联连接。掩码单元Masku-Maskw的内容在展开的掩码单元522中解说。如 展开的掩码单元522中所示，掩码单元Maskc-Mask"_i是SRAM单元，其包括掩码位M、掩码位 逆腳、掩码字线WLM、掩码位线BLM、W及掩码位线逆BLM#。键单元Keya-Key"_i的内容在展 开的键位单元520中解说。如展开的键位单元520中所示，键单元Keyc-Key"_i是具有XN0R 逻辑的SRAM单元。键单元Keya-Key"_i还包括捜索线SL、捜索线逆化#、键位线BLK、键位线 逆BLK#、键位K、键位逆K#、键写入线WLK、W及输出线XN0R。
[0047] 此外，键单元Keyc-Key"_冲的每一个禪合到第一PM0S晶体管512,而掩码单元 1331^。-1331^。_冲的每一个禪合到第二PM0S晶体管514。每一个第一PM0S晶体管512经由 XN0R线狂NORa-XNORw)禪合到相应的键单元1(67。-1(67。_1，而每一个第二？105晶体管514经 由掩码位线逆禪合到相应的掩码单元Maska-Maskw。第一PM0S晶体管512和 第二PM0S晶体管514也禪合到匹配线输出（ML胃>)。第一PM0S晶体管512和第二PM0S晶 体管514串联连接，并且可W被称为串联PM0S晶体管。从而，根据本公开的一方面，每一个 单元对（例如，一个掩码单元和一个键单元）禪合到并联NM0S晶体管（例如，键NM0S晶体 管502和掩码NM0S晶体管504)和串联PM0S晶体管（例如，第一PM0S晶体管512和第二 PM0S晶体管514)。
[0048] 由于第一PM0S晶体管512和第二PM0S晶体管514禪合到每一个单元对，因此匹 配线在每一时钟循环之前并不被预充电。因此，静态NANDTCAM500不使用复杂定时控制 方案并且与动态NANDTCAM(图3)相比节约了更多功率。此外，各中间匹配线不被预充电 至Vdd-Vt电压电平，从而提供了捜索线在面积上的降低W及在功耗上的降低。
[0049] 表3示出根据本公开的一方面的静态NAND的真值表。
[(K)加]
[0化1] 如先前讨论的，静态NANDTCAM是串行操作，因为当前中间匹配线（诸如MLi)仅在 该当前中间匹配线左侧的所有中间匹配线均求值为低W指示匹配时才可被拉低。同样地， 后续中间匹配线MLw仅在当前中间匹配线MLi求值为低时才可被拉低。目P，如果一条中间 匹配线指示失配，则后续匹配线（该一条中间匹配线右侧的各中间匹配线）不被拉低。更 具体地，后续中间匹配线（诸如MLw)仅在所有先前的中间匹配线求值为低W指示匹配时 才可被拉低。
[0052] 此外，在静态NANDTCAM中，与动态NANDTCAM相反，由于匹配线输出MLwmd连接到 串联PM0S晶体管（例如，第一PM0S晶体管512和第二PM0S晶体管514)，所W当存在失配 时ML胃值不是浮置值，相反，该些串联PM0S晶体管将匹配线输出ML胃拉高W指示失配。 此外，各中间匹配线是串联连接的，并且匹配线输出ML^and的状态是未知的，直到所有匹配 线被求值或者直到确定失配。因此，如表3所示，在尚未知晓输出的情形中，当尚未确定失 配时，匹配线输出MLwand将是0/1中的任一个。
[005引此外，如表3所示，从当前中间匹配线MLi向后续中间匹配线MLw的传播(MLi-MLW传播）在XNOR为1或者掩码位（M)为0中的任一情况下均可W激活（"开")。 良P，当XNOR为1时，键NMOS晶体管502被激活，并且将当前中间匹配线MLi拉低W指示匹 配。替换地，当掩码位（M)为0时，掩码单元的掩码位逆（腳）将为1，并且掩码NMOS晶体管 504被激活，并且将当前中间匹配线ML泡低W指示匹配。如表3所示，当掩码位为0时，其 他变量的状态为X，因为当前中间将拉低W指示匹配而不管其他的值（诸如状态、键位和捜 索线）为何。更具体地，状态X是"无关"状态，其是指既不存在匹配又不存在失配的掩码 状态，更确切地，即在捜索线的值与键单元的值之间不存在比较的掩码状态。
[0化4] 另外，当XNOR为0并且掩码位（M)为1时，指示失配。尽管未在表3中示出，当掩 码位为1时，掩码位逆（M#)为0,且反之亦然。即，当XNOR为0时，XNOR线狂NORa-XNORw)也为0。此外，当掩码位逆为〇(例如，掩码位为1)时，掩码位逆线为0。从而， 当XN0R线和掩码位逆线两者均为0时，第一PM0S晶体管512和第二PM0S晶体管514被启 用并且将匹配线输出（MLwaiJ设为高。如先前讨论的，当匹配线为高时，指示失配。
[0055] 最后，在表3中，状态是指存储元件（键单元和掩码单元）的状态。当键单元具有 值0时状态为0 ;当键单元具有值1时状态为1 ;并且当掩码单元为0时状态为X。目P，对 于状态X，当掩码单元为0时，掩码NM0S晶体管504被启用，并且将中间匹配线拉低而不管 XN0R值为何。。
[0056] 图6解说TCAM内的方法600的框图。如图6所解说的，在框602中，在第一下拉 晶体管和第一上拉晶体管处接收键单元输出。在框604中，在第二下拉晶体管和第二上拉 晶体管处接收掩码单元输出。此外，在框606中，基于键单元的输出和/或掩码单元的输出 来设置匹配线输出。
[0化7]图7示出其中可有利地采用本公开实施例的示例性无线通信系统700。出于解说 目的，图7示出了S个远程单元720、730和750W及两个基站740。将认识到，无线通信系 统可具有多得多的远程单元和基站。远程单元720、730和750包括带有静态NANDTCAM 725A、725B和725C的多核处理器。图7示出从基站740到远程单元720、730、和750的前 向链路信号770,W及从远程单元720、730、和750到基站740的反向链路信号780。
[0化引在图7中，远程单元720被示为移动电话，远程单元730被示为便携式计算机，而 远程单元750被示为无线本地环路系统中的位置固定的远程单元。例如，远程单元可W是 蜂窝电话、手持式个人通信系统（PC巧单元、机顶盒、音乐播放器、视频播放器、娱乐单元、 导航设备、便携式数据单元（诸如个人数据助理）或者位置固定的数据单元（诸如仪表读 数装备）。尽管图7解说了可采用带有根据本公开的教导的静态NAND TCAM 725A、725B、和 725C的多核处理器的远程单元，但本公开不限于所解说的该些示例性单元。例如，可在任何 设备中适当地采用带有根据本公开各方面的静态NAND TCAM的多核处理器。
[0化9]图8是解说用于具有上面公开的半导体组件（诸如具有静态NANDTCAM的多核处 理器）的电路、布局和逻辑设计的设计工作站的框图。设计工作站800包括硬盘801，该硬 盘801包含操作系统软件、支持文件W及设计软件（诸如化dence或化CAD)。设计工作站 800还包括促成对电路810或半导体组件812 (诸如静态NANDTCAM)的设计的显示器802。 存储介质804被提供W用于有形地存储电路设计810或半导体组件812。电路设计810或 半导体组件812可W文件格式（诸如GDSn或GER邸时存储在存储介质804上。存储介质 804可W是CD-ROM、DVD、硬盘、闪存、或其他合适的设备。此外，设计工作站800包括用于从 存储介质804接受输入或将输出写到存储介质804的驱动装置803。
[0060] 记录在存储介质804上的数据可指定逻辑电路配置、用于光刻掩模的图案数据、 或者用于串写工具（诸如电子束光刻）的掩模图案数据。该数据可 进一步包括与逻辑仿真 相关联的逻辑验证数据（诸如时序图或网电路）。在存储介质804上提供数据通过减少用 于设计半导体晶片的工艺数目促成了对电路设计810或半导体组件812的设计。
[0061] 在一种配置中，TCAM包括接收装置和设置装置。接收装置和设置装置可W是被配 置成执行存储装置所述的功能的键单元、位单元、中间匹配线、匹配线输出、并联上拉晶体 管、和/或串联下拉晶体管。
[0062] 尽管已阐述了特定电路系统，但是本领域技术人员应当领会，并非所有所公开的 电路系统都是实践所公开的实施例所必需的。此外，某些众所周知的电路未被描述，W便保 持专注于本公开。
[0063] 本文中所描述的方法体系取决于应用可藉由各种手段来实现。例如，该些方法体 系可在硬件、固件、软件或其任何组合中实现。对于硬件实现，该些处理单元可W在一个或 多个专用集成电路（ASIC)、数字信号处理器值SP)、数字信号处理器件值SPD)、可编程逻辑 器件（PLD)、现场可编程口阵列肿GA)、处理器、控制器、微控制器、微处理器、电子器件、设 计成执行本文中所描述功能的其他电子单元或其组合内实现。
[0064] 对于固件和/或软件实现，该些方法体系可W用执行本文中所描述功能的模块 (例如，规程、函数等等）来实现。有形地体现指令的任何机器或计算机可读介质可用于实 现本文中所描述的方法体系。例如，软件代码可被存储在存储器中并由处理器执行。当由 处理器执行时，执行中的软件代码生成实现本文所呈现的教导的不同方面的各种方法体系 和功能性的操作环境。存储器可W实现在处理器内部或处理器外部。如本文所使用的，术 语"存储器"是指任何类型的长期、短期、易失性、非易失性、或其他存储器，且并不限于任何 特定类型的存储器或特定数目的存储器、或记忆存储在其上的介质类型。
[00化]存储有定义本文所述方法体系和功能的软件代码的机器或计算机可读介质包括 物理计算机存储介质。存储介质可W是能被计算机访问的任何可用介质。作为示例而非限 审IJ，该些计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其 它磁存储设备、或可被用来存储指令或数据结构形式的期望程序代码且可被计算机访问的 任何其它介质。如本文所用的盘（disk)和/或碟（disc)包括压缩碟（CD)、激光碟、光碟、 数字多用碟值VD)、软盘和藍光碟，其中盘（disk)常常磁性地再现数据而碟（disc)用激光 来光学地再现数据。上述的组合也应被包括在计算机可读介质的范围内。
[0066] 除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传 输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。该 些指令和数据被配置成致使一个或多个处理器实现权利要求中叙述的功能。
[0067] 尽管已详细描述了本教导及其优点，但是应当理解，能在本文中作出各种改变、替 代和变更而不会脱离如由所附权利要求所定义的本教导的技术。而且，本申请的范围并非 旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定方 面。因为本领域普通技术人员将容易地从本公开领会到，根据本教导，可w利用现存或今 后开发的与本文所描述的相应方面执行基本相同的功能或达成基本相同的结果的过程、机 器、制造、物质组成、装置、方法或步骤。相应地，所附权利要求旨在将该样的过程、机器、审U 造、物质组成、装置、方法或步骤包括在其范围内。
【主权项】
1. 一种静态三态内容可寻址存储器（TCAM)，包括： 耦合到第一下拉晶体管和第一上拉晶体管的键单元； 耦合到第二下拉晶体管和第二上拉晶体管的掩码单元，所述第一下拉晶体管和所述第 二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶体管串联连接；以及 耦合到所述第一下拉晶体管和所述第二下拉晶体管并且进一步耦合到所述第一上拉 晶体管和所述第二上拉晶体管的匹配线输出。2. 如权利要求1所述的TCAM，其特征在于，所述掩码单元是静态随机存取存储器 (SRAM)位单元。3. 如权利要求1所述的TCAM，其特征在于，所述键单元包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。4. 如权利要求3所述的TCAM，其特征在于，还包括所述XNOR逻辑的输出，所述XNOR逻 辑的输出耦合到所述第一下拉晶体管和所述第一上拉晶体管。5. 如权利要求1所述的TCAM，其特征在于，还包括至所述键单元的搜索线输入。6. 如权利要求1所述的TCAM，其特征在于，还包括耦合到所述第一下拉晶体管和所述 第二下拉晶体管的中间匹配线。7. -种在静态三态内容可寻址存储器（TCAM)内的方法，所述方法包括： 在第一下拉晶体管和第一上拉晶体管处接收键单元的输出； 在第二下拉晶体管和第二上拉晶体管处接收掩码单元的输出，所述第一下拉晶体管和 所述第二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶体管串联连接； 以及 至少部分地基于所述键单元的输出和所述掩码单元的输出来设置匹配线输出。8. 如权利要求7所述的方法，其特征在于，设置所述匹配线输出包括： 当所述键单元的输出指示匹配时，经由所述第一下拉晶体管将所述匹配线输出设置为 低值； 当所述掩码单元的输出指示匹配时，经由所述第二下拉晶体管将所述匹配线输出设置 为低值；以及 当所述掩码单元的输出和所述键单元的输出指示失配时，经由所述第一上拉晶体管和 所述第二上拉晶体管将所述匹配线输出设置为高值。9. 如权利要求7所述的方法，其特征在于，还包括当中间匹配线指示先前的搜索值比 较是匹配时比较所述键单元的值及所述掩码单元的值。10. 如权利要求7所述的方法，其特征在于，所述掩码单元是静态随机存取存储器 (SRAM)位单元。11. 如权利要求7所述的方法，其特征在于，所述键单元包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。12. -种静态三态内容可寻址存储器（TCAM)，包括： 用于比较耦合到第一下拉晶体管和第一上拉晶体管的搜索值的第一装置； 用于比较耦合到第二下拉晶体管和第二上拉晶体管的所述搜索值的第二装置，所述第 一下拉晶体管和所述第二下拉晶体管并联连接，而所述第一上拉晶体管和所述第二上拉晶 体管串联连接；以及 耦合到所述第一下拉晶体管和所述第二下拉晶体管并且进一步耦合到所述第一上拉 晶体管和所述第二上拉晶体管的匹配线输出。13. 如权利要求12所述的TCAM，其特征在于，所述第一装置是静态随机存取存储器 (SRAM)位单元。14. 如权利要求12所述的TCAM，其特征在于，所述第二装置包括静态随机存取存储器 (SRAM)单元和XNOR逻辑。15. 如权利要求14所述的TCAM，其特征在于，还包括所述XNOR逻辑的输出，所述XNOR 逻辑的输出耦合到所述第一下拉晶体管和所述第一上拉晶体管。16. 如权利要求12所述的TCAM，其特征在于，还包括至所述第二装置的搜索线输入。17. 如权利要求12所述的TCAM，其特征在于，还包括耦合到所述第一下拉晶体管和所 述第二下拉晶体管的中间匹配线。
【专利摘要】静态三态内容可寻址存储器(TCAM)包括耦合到中间匹配线的键单元和掩码单元。键单元耦合到第一下拉晶体管和第一上拉晶体管。掩码单元耦合到第二下拉晶体管和第二上拉晶体管。第一下拉晶体管和第二下拉晶体管并联连接，而第一上拉晶体管和第二上拉晶体管串联连接。匹配线输出也耦合到第一下拉晶体管和第二下拉晶体管并且进一步耦合到第一上拉晶体管和第二上拉晶体管。
【IPC分类】G11C15/04
【公开号】CN104885159
【申请号】CN201380068595
【发明人】E·特泽格鲁, N·德塞, R·瓦蒂孔达, C·郑, S·S·尹
【申请人】高通股份有限公司
【公开日】2015年9月2日
【申请日】2013年12月20日
【公告号】EP2939240A1, US8958226, US9082481, US20140185349, US20150085554, WO2014105683A1
最新回复(0)