制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法，且更特别地涉及一种能容易地制造具有高杂质浓度的碳化硅半导体衬底的制造碳化硅半导体衬底的方法以及采用这种碳化硅半导体衬底制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，碳化硅(SiC)已经日益用作用于半导体器件的材料，以便获得半导体器件的更高的击穿电压、更低的损耗等。碳化硅是一种宽带隙半导体，其具有比已经常规并广泛用作用于半导体器件的材料的硅的带隙宽的带隙。因此，通过采用碳化硅作为用于半导体器件的材料，可实现半导体器件的更高的击穿电压、更低的导通电阻等等。与由硅制成的半导体器件相比，当在高温环境下使用时，由碳化硅制成的半导体器件也具有性能劣化较小的优点。
[0003]因为碳化硅具有非常低的杂质扩散系数，因此难以通过热扩散工艺以杂质掺杂碳化硅。在碳化硅材料中形成有源区的方法包括将离子注入外延生长层的方法，以及包括采用掺杂剂气体添加杂质的外延生长方法(例如参见日本专利公布N0.2002-280573 (PTDI))。
[0004]通常，当在碳化硅衬底上形成η型外延层时，氮气(N2)用作掺杂剂气体。这种工艺过程中的生长温度通常约不小于1400°C且不大于1700°C。
[0005]但是，氮分子包括氮原子之间的三重键。因此难以热分解氮分子并将作为活性种的氮原子引入碳化硅外延层中。
[0006]引证文献列表
[0007]专利文献
[0008]PTD 1:日本专利公布 N0.2002-280573
【发明内容】
[0009]技术问题
[0010]提高引入碳化硅外延层的氮原子数量以由此提高碳化硅外延层中的杂质浓度的可能的方法是降低外延生长过程中采用的源材料气体中的碳(C)原子数量与硅(Si)原子数量比(C/Si比)。
[0011]通常，在使得源材料气体中的碳(C)与硅(Si)的C/Si比不小于1.0且不大于1.5的情况下执行采用N2气作为掺杂剂气体的η型碳化硅膜的外延生长。这是因为当N2气用作掺杂剂气体且C/Si比高于1.5时，难以将作为杂质的N加入外延层达到充足的程度。这还因为当N2气用作掺杂剂气体且C/Si比低于1.0时，虽然可将N作为活性种加入外延层达到充足的程度，但是认为生长的外延层具有较差的表面形貌。
[0012]因此，如果采用具有比上述常规值低的C/Si比的源材料气体执行外延生长以便提高碳化硅外延层中的杂质浓度，则认为将要获得的碳化硅外延层具有更差的表面形貌。
[0013]已经提出本发明以解决上述问题。本发明的一个主要目的是提供一种制造碳化硅半导体衬底的方法，其能容易地制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底，以及一种制造碳化硅半导体器件的方法。
[0014]问题的解决手段
[0015]本发明人进行了详尽的研宄以便解决上述问题，并发现可通过采用氨气(NH3)作为掺杂剂气体，并采用具有C原子数量与Si原子数量的C/Si比不小于1.6且不大于2.2的源材料气体生长η型碳化硅外延层，来制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底。
[0016]本发明的制造碳化硅半导体衬底的方法包括以下步骤:制备碳化硅衬底，采用第一源材料气体在碳化硅衬底上形成第一碳化硅半导体层，以及采用第二源材料气体在第一碳化硅半导体层上形成第二碳化硅半导体层，其中在形成第一碳化硅半导体层的步骤以及形成第二碳化硅半导体层的步骤中，氨气用作掺杂剂气体，且第一源材料气体具有不小于1.6且不大于2.2的C/Si比，C/Si比是碳原子数量与硅原子数量的比。
[0017]因此，本发明的制造碳化硅半导体衬底的方法可容易地制造包括具有高杂质浓度的η型碳化硅外延膜且具有优良表面形貌的碳化硅半导体衬底。
[0018]第一碳化娃半导体层中的杂质浓度高于第二碳化娃半导体层中的杂质浓度。第一碳化硅半导体层的厚度小于第二碳化硅半导体层的厚度。
[0019]本发明的制造碳化硅半导体器件的方法包括以下步骤:制备碳化硅半导体衬底，以及加工碳化硅半导体衬底。在制备碳化硅半导体衬底的步骤中，借助上述根据本发明的制造碳化硅半导体衬底的方法制造碳化硅半导体衬底。
[0020]因此，可抑制由于包括具有高杂质浓度的η型外延膜的碳化硅半导体衬底的缺陷和较差表面形貌而造成的碳化硅半导体器件的性能劣化，由此能实现碳化硅半导体器件的尚良率制造。
[0021]本发明的有益效果
[0022]根据本发明的制造碳化硅半导体衬底的方法，可容易地制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底。而且，根据本发明的制造碳化娃半导体器件的方法，可抑制由于碳化娃半导体衬底的缺陷和较差表面形貌而造成的碳化硅半导体器件的性能劣化。
【附图说明】
[0023]图1是本实施例的碳化硅半导体衬底的截面图。
[0024]图2是制造本实施例的碳化硅半导体衬底的方法的流程图。
[0025]图3是制造本实施例的碳化硅半导体衬底的方法中采用的气相外延设备的示意图。
[0026]图4是制造本实施例的碳化硅半导体器件的方法的流程图。
[0027]图5示出借助微分干涉显微镜观察的本实例的实例样品的图像。
[0028]图6示出借助微分干涉显微镜观察的本实例的比较实例样品I的图像。
[0029]图7示出借助微分干涉显微镜观察的本实例的比较实例样品2的图像。
【具体实施方式】
[0030]以下将说明根据本发明一个实施例的制造碳化硅半导体衬底的方法。根据本实施例的制造碳化硅半导体衬底的方法是在碳化硅衬底上堆叠具有不同杂质浓度的多个碳化硅外延层而制造碳化硅半导体衬底的方法。首先参考图1，说明根据本实施例的碳化硅半导体衬底10。根据本实施例的碳化硅半导体衬底10包括碳化硅衬底1、由碳化硅制成并形成在碳化硅衬底I上的缓冲层2，以及由碳化硅制成并形成在缓冲层2上的漂移层3。
[0031]碳化硅衬底I例如由单晶碳化硅制成。单晶碳化硅例如具有六方晶体结构。碳化硅衬底I具有主表面IA。
[0032]缓冲层2形成在碳化硅衬底I的主表面IA上。缓冲层2具有η型导电性以及0.5 ym的厚度。缓冲层2中的η型杂质浓度约为lX1018cm_3。缓冲层2具有主表面2A。
[0033]漂移层3形成在缓冲层2上。漂移层3具有η型杂质以及10 μ m的厚度。漂移层3中的η型杂质浓度约为7Χ 1015cm_3。漂移层3具有主表面3A，其作为碳化硅半导体衬底10的主表面。
[0034]现在参考图1和2，说明用于制造上述碳化硅半导体衬底的制造本实施例的碳化硅半导体衬底的方法。制造碳化硅半导体衬底的方法包括制备碳化硅衬底的步骤(Sll)、利用第一源材料气体在碳化硅衬底上形成缓冲层的步骤(S12)，以及利用第二源材料气体在缓冲层上形成漂移层的步骤(S13)。
[0035]首先，在步骤(Sll)中，制备碳化硅衬底I。碳化硅衬底I由单晶碳化硅制成。碳化硅衬底I是盘形并具有350 μm的厚度。
[0036]随后，在步骤(S12)中，利用气相外延设备在前一步骤(Sll)中制备的碳化硅衬底I上形成缓冲层2。参考图3，CVD (化学气相沉积)设备100用作本实施例中的气相外延设备。在CVD设备100中，衬底基座11由感应加热线圈12、石英管13、热绝缘材料14以及加热元件15围绕。具体地，加热元件15具有中空结构并在其中形成反应腔。衬底基座11提供在加热元件15中，且例如形成为使得碳化硅衬底I的主表面IA在碳化硅衬底I置于其中时与反应腔的表面齐平。热绝缘膜材料14布置为围绕加热元件15的外周。石英管13布置为围绕热绝缘膜材料14的外周。感应加热线圈12包括多个线圈构件，且例如提供为卷绕石英管13的外周。当高频电流穿过作为高频线圈的感应加热线圈12时，加热元件15通过电磁 感应作用而被感应加热。因此，碳化硅衬底1、供应至碳化硅衬底I的源材料气体等可被加热至预定温度。
[0037]首先，将碳化硅衬底I置于提供在CVD设备100中的衬底基座I中。随后，包含氢气(H2)的载气以及包含甲硅烷(SiH4)、丙烷(C3H8)，氨气(NH3)等的源材料气体通过管道16引入CVD设备100中。这里，各种气体都引入反应腔中，以便在供应至碳化硅衬底I的主表面IA上时已经热分解至充足的水平。可在引入CVD设备100的反应腔之前将气体混合在一起，或可在CVD设备100的反应腔中混合在一起。
[0038]置于衬底基座11上的碳化硅衬底I在被加热时接收上述载气和源材料气体的供应，由此使作为掺杂有氮(N)原子的外延生长膜的缓冲层2形成在主表面IA上。具体地，在包括不小于1500°C且不大于1650°C的生长温度以及不小于8 X 13Pa且不大于12 X 13Pa的压力下形成缓冲层2。这里，调整册13气体的流量以便缓冲层2中的η型杂质浓度约为IXlO1W3O缓冲层2具有约0.5 ym的厚度。
[0039]在用于在本步骤(S12)中形成缓冲层2的第一源材料气体中，C原子数量与Si原子数量的比(C/Si比)不小于1.6且不大于2.2。这是因为采用具有高于2.2的C/Si比的源材料气体会导致将要形成的缓冲层2中出现晶体缺陷。还因为采用具有低于1.6的C/Si比的源材料气体会导致将要形成的缓冲层2中的N原子的本底浓度的增大。在N原子的本底浓度被允许的程度下，如果C/Si比不小于1.0，则能获得将要形成的缓冲层2的表面形貌。Si原子数量与H原子数量的比(Si/H比)不小于0.0002且不大于0.0006。氨分子的数量与氢分子的数量的比(NH3/H2比)不小于2.0X10 _8且不大于1.0X10 _6。
[0040]随后，在步骤(S13)中，利用CVD设备在前一步骤(S12)中形成的缓冲层2上形成漂移层3。首先，将包含4的载气以及包含SiH 4、C3H8, NH3等的源材料气体引入反应腔中。这里，各种气体都被引入反应腔中，以致在供应至碳化硅衬底I的主表面IA上时热分解至充分的水平。
[0041]置于反应腔中的碳化硅衬底I在加热时接收上述载气和源材料气体的供应，由此使作为掺杂有N原子的外延生长膜的漂移层3形成在缓冲层2上。具体地，在包括不小于1500°C且不大于1650°C的生长温度以及不小于8 X 13Pa且不大于12 X 13Pa的压力下形成漂移层3。这里，调整册13气体的流量以便漂移层3中的η型杂质浓度约为7Χ 10 15cm_3。漂移层3具有约15 μ m的厚度。
[0042]在用于在本步骤(S13)中形成漂移层3的第二源材料气体中，C原子数量与Si原子数量的比(C/Si比)不小于1.6且不大于2.2。这与前一步骤(S12)中的第一源材料气体的原因相同。Si原子数量与H原子数量的比(Si/H比)不小于0.0002且不大于0.0006。氨分子的数量与氢分子的数量的比(順3/!12比)不小于2.0X 10 _8且不大于1.0X 10 _6。
[0043]在完成前一步骤(S12)中的缓冲层2的形成之后，通过改变源材料气体的流量和分压，在碳化硅衬底I保持在衬底基座11的情况下，接着执行本步骤(S13)。换言之，在制造本实施例的碳化硅半导体衬底的方法中，第一源材料气体和第二源材料气体以气体的不同流量和分压包含相同的气体种类。因此，可容易地顺序生长缓冲层2和漂移层3。
[0044]制造本实施例的碳化硅半导体衬底的方法中特别重要是的步骤(S12)中采用的第一源材料气体中和步骤(S13)中采用的第二源材料气体中的C/Si比。
[0045]当采用具有高C/Si比的源材料气体时，虽然将要形成的碳化硅外延层具有良好的表面形貌，但是掺杂进碳化硅外延层中的N原子数量被限制。因此，采用具有高C/Si比的源材料气体导致难以形成具有高杂质浓度的碳化硅外延层。
[0046]另一方面，当采用具有低C/Si比的源材料气体时，虽然可形成掺杂有更高浓度的N原子的碳化硅外延层，但是碳化硅外延层具有较差的表面形貌。因此，采用具有低C/Si比的源材料气体难以形成具有优良表面形貌的碳化硅外延层。
[0047]在制造碳化硅半导体衬底的常规方法中，不管杂质浓度如何，均采用作为掺杂剂气体的队气，且采用具有不小于1.0且不大于1.5的C/Si比的源材料气体形成各个碳化硅外延层。但是，用于掺杂剂气体的氮气分子包括氮原子之间的三重键。因此难以热分解氮分子并将作为活性种的氮原子引入碳化硅外延层中。更难以在N原子均匀地在表面中的情况下掺杂碳化硅衬底的主表面1A。另一方面，将要获得的碳化硅半导体衬底具有较差的表面形貌并包括许多缺陷。当在常规方法中利用具有不小于1.0且不大于1.5的C/Si比的源材料气体形成各个碳化硅外延层时，虽然可将引入的氮原子的数量升至约2X1018cm_3，但是碳化硅外延层依然包括许多缺陷。
[0048]S卩，在利用N2作为掺杂剂气体的制造碳化硅半导体衬底的常规方法中，减小源材料气体中的C/Si比以便形成具有高于当前浓度的杂质浓度的η型碳化硅外延层，导致将要获得的碳化硅半导体衬底的更差的表面形貌。另一方面，与当前表面形貌相比，增大源材料气体中的C/Si比以便改善表面形貌，导致更难以制造包括具有高杂质浓度的η型碳化硅外延层的碳化娃半导体衬底。
[0049]因此，在本实施例的制造碳化硅半导体衬底的方法中，順3用作掺杂剂气体，且采用具有比制造碳化硅半导体衬底的常规方法中高的C/Si比的源材料气体。
[0050]NH3需要比1更低的温度用于热分解，且当形成碳化硅外延层时能容易地在一般生长温度(如上所述，约1400°C和1700°C之间)下分解。因此作为活性种的N原子容易引入碳化硅外延层中。因此，即使使得C/Si比高于制造碳化硅半导体衬底的常规方法，也可形成具有比常规制造方法更高的杂质浓度的碳化硅外延层。具体地，即使C/Si比不小于1.6且不大于2.2，也可形成具有约2 X 118CnT3的高杂质浓度的碳化硅外延层。而且，因为可使C/Si比高于制造碳化硅半导体衬底的常规方法，因此可制造具有比常规表面形貌更好的表面形貌的碳化硅半导体衬底。
[0051]而且，如上所述，在制造碳化硅半导体衬底的常规方法中，当N2气用作掺杂剂气体时，优选减小C/Si比以便形成具有高杂质浓度的碳化硅外延层，但是这会导致较差的表面形貌。为此，鉴于表面形貌，难以提供具有高杂质浓度的碳化硅外延层作为碳化硅半导体衬底中的顶层。在这种情况下，需要通过在具有高杂质浓度的上述碳化硅外延层上提供借助具有增大的C/Si比的源材料气体形成的具有低杂质浓度的碳化硅外延层，来抑制碳化硅半导体衬底的较差表面形貌。
[0052]相反，本实施例的制造碳化硅半导体衬底的方法可利用具有高C/Si比的源材料气体形成具有高杂质浓度的碳化硅外延层，由此允许碳化硅外延层具有良好的表面形貌。因此，根据本实施例的制造碳化硅半导体衬底的方法，在不在表面形貌方面施以限制的情况下，可制造具有任意构造的碳化硅半导体衬底。
[0053]而且，因为在形成彼此堆叠的、具有相对高的杂质浓度的碳化硅外延层以及具有相对低的杂质浓度的碳化硅外延层时，可采用具有相同C/Si比的源材料气体，因此可在不改变除册13气的流量之外的生长条件的情况下顺序生长它们。
[0054]如上所述，通过采用队气作为掺杂剂气体并在用于生长碳化硅外延层的源材料气体采用不小于1.6且不大于2.2的C/Si比，本实施例的制造碳化硅半导体衬底的方法可容易地制造包括具有高杂质浓度的碳化硅外延层并包括较少晶体缺陷且具有良好表面形貌的碳化娃半导体衬底。
[0055]虽然本实施例的碳化娃半导体衬底包括具有0.5 μπι厚度以及IX 1018cm_3的杂质浓度的缓冲层2作为第一碳化硅半导体层，以及具有10 μπι厚度以及7X 115CnT3的杂质浓度的漂移层3作为第二碳化硅半导体层，但是衬底不限于包括这些层。例如，衬底可包括具有不小于约I X 114CnT3且不大于约5Χ 10 15cm_3的杂质浓度以及20 μ??厚度的低杂质浓度层，其叠置在 具有不小于约2Χ 118CnT3的杂质浓度的高杂质浓度层上。而且，借助这种构造，可采用具有相同C/Si比的上述源材料气体获得具有良好表面形貌的碳化硅半导体衬底。
[0056]虽然本实施例的碳化硅半导体衬底具有其中具有不同杂质浓度的两层堆叠在碳化硅衬底上的结构，但是衬底可具有其中任意构造的具有不同杂质浓度的三个以上的堆叠在碳化硅衬底上的结构。而且，借助这种构造，与借助制造碳化硅半导体衬底的常规方法获得碳化硅半导体衬底相比，可获得包括具有高杂质浓度且包括较少晶体缺陷并具有良好表面形貌的碳化娃外延层的碳化娃半导体衬底。
[0057]虽然CVD(化学气相沉积)设备用作本实施例的制造碳化硅半导体衬底的方法中的气相外延设备，但是所采用的设备不限于这种设备。可采用能通过气相外延形成碳化硅外延层的任意设备。
[0058]在形成碳化硅外延层的步骤中，也可通过提高生长温度改善表面形貌。需要不小于1700°C的高生长温度以便通过生长温度改善表面形貌。不幸地是，即使生长温度不小于1700°C，将要形成的碳化硅外延层包括晶体缺陷以进一步劣化外延生长器件。与制造碳化硅半导体衬底的常规方法相比，本实施例的制造碳化硅半导体衬底的方法可在不提高生长温度的情况下提供具有优良表面形貌的碳化硅半导体衬底。
[0059]在本实施例的制造碳化硅半导体衬底的方法中，优选生长温度在步骤(S12)和步骤(S13)中都不小于1500°C且不大于1650°C。通过采用这种温度范围，可更容易地抑制缺陷的产生，从而提供具有优良表面形貌的碳化硅衬底。
[0060]现在参考图4，说明制造本实施例的碳化硅半导体器件的方法。制造本实施例的碳化硅半导体器件的方法包括制备碳化硅半导体衬底的步骤(SlO)以及加工碳化硅半导体衬底的步骤(S20)。
[0061]在步骤(SlO)中，借助本实施例的碳化娃半导体的制造方法制造碳化娃半导体衬底。因此，可制备具有优良表面形貌的碳化硅半导体衬底。
[0062]在步骤(S20)中，加工上一步骤(SlO)中制备的碳化硅半导体衬底以制造碳化硅半导体器件。具体地，碳化硅半导体衬底经历离子注入步骤、沟槽形成步骤、膜形成步骤、电极形成步骤等等，从而制造碳化硅半导体器件。因此，碳化硅半导体器件可有效应用碳化硅半导体衬底中包括的具有高杂质浓度的碳化娃外延层。此外，可抑制由碳化娃半导体衬底的缺陷和较差表面形貌造成的碳化硅半导体器件的性能劣化，由此实现碳化硅半导体器件的尚良率制造。
[0063](实例)
[0064]以下将说明本发明的实例
[0065]1.评估样品
[0066]⑴实例样品
[0067]首先制备具有4英寸外径以及350 μ m厚度的碳化硅衬底。
[0068]随后，CVD设备用于在碳化硅衬底的主表面上生长碳化硅外延层，且将具有I X 118CnT3的杂质浓度的缓冲层形成至0.5 ym厚度。这里，在使得C/Si比为1.9，Si/H为0.0004且順3/!12为IX 10 _5cm_3的条件下将包含!12的载气以及包含SiH4、C3H8和NH3的源材料气体引入CVD设备的反应腔中。册13的流量为0.05sccm。反应腔中的压力不小于8X10 3Pa且不大于12 X 13Pa,且生长温度为1580°C。
[0069]随后，CVD设备用于在缓冲层的主表面上利用相同的气体以及在相同压力和温度条件下，以0.05sccm的NH3的流量形成漂移层。漂移层具有7.0X 10 15cm_3的杂质浓度和10 μ m厚度。
[0070](ii)比较实例样品I
[0071]比较实例样品I基本上具有与实例样品相同的构造且在相同条件下制备。差别在于在使得C/Si比为2.5的条件下引入用于形成缓冲层和漂移层的源材料气体。
[0072](iii)比较实例样品2
[0073]比较实例样品2基本上具有与实例样品相同的构造且在相同条件下制备。差别在于在使得C/Si比为1.5的条件下引入用于形成缓冲层和漂移层的源材料气体。
[0074]以此方式，利用具有不同C/Si比的源材料气体制备三种类型的碳化硅半导体衬底。
[0075]2.实验
[0076]借助微分干涉显微镜评估由此获得的三种类型的碳化硅半导体衬底的表面形貌。具体地，借助1X物镜和1X目镜透镜观察碳化硅半导体衬底的表面。图5示出借助微分干涉显微镜观察的实例样品的图像，图6示出比较实例样品I的图像，且图7示出比较实例样品2的图像。
[0077]3.结论
[0078]如图5中所不，以1.9的C/Si比制备的实例样品的碳化娃半导体衬底具有优良的表面形貌。另一方面，如图6中所示，在以2.5的C/Si比制备的比较实例样品I的碳化硅半导体衬底的主表面上发现腐蚀坑。此外，如图7中所示，以1.5的C/Si比制备的比较实例样品2的碳化硅半导体衬底具有优良的表面形貌，但是以1.9的C/Si比制备的实例样品的碳化硅半导体衬底具有更好的表面形貌。换言之，以1.9的C/Si比制备的碳化硅半导体衬底具有比以1.5或2.5的C/Si比制备的碳化硅半导体衬底更好的表面形貌。
[0079]虽然上文已经说明了本发明的实施例和实例，但是上述实施例和实例可以各种方式改进。此外，本发明的范围不限于上述实施例和实例。本发明的范围由权利要求项定义，且旨在涵盖等效于权利要求项的范围和含义内的任意变型。
[0080]工业适用性
[0081]本发明的制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法特别有利地适用于制造需要包括掺杂有高浓度氮的碳化硅外延层并具有优良表面形貌的碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法。
[0082]参考符号列表
[0083]I碳化硅衬底；1A，2A, 3A主表面；2缓冲层；3漂移层；10碳化硅半导体衬底；11衬底基座；12感应加热线圈；13石英管；14热绝缘材料；15加热元件；16管道；100CVD设备。
【主权项】
1.一种制造碳化硅半导体衬底的方法，包括以下步骤: 制备碳化硅衬底； 采用第一源材料气体在所述碳化硅衬底上形成第一碳化硅半导体层；以及 采用第二源材料气体在所述第一碳化硅半导体层上形成第二碳化硅半导体层， 在形成第一碳化硅半导体层的所述步骤以及形成第二碳化硅半导体层的所述步骤中，氨气被用作掺杂剂气体，所述第一源材料气体具有不小于1.6且不大于2.2的C/Si比，所述C/Si比是碳原子的数量比硅原子的数量。2.根据权利要求1所述的制造碳化硅半导体衬底的方法，其中 所述第一碳化娃半导体层中的杂质浓度高于所述第二碳化娃半导体层中的杂质浓度。3.根据权利要求1所述的制造碳化硅半导体衬底的方法，其中 所述第一碳化硅半导体层的厚度小于所述第二碳化硅半导体层的厚度。4.一种制造碳化硅半导体器件的方法，包括以下步骤: 制备碳化娃半导体衬底；以及 加工所述碳化娃半导体衬底， 在制备碳化硅半导体衬底的所述步骤中，用根据权利要求1至3中的任一项所述的制造碳化硅半导体衬底的方法制造所述碳化硅半导体衬底。
【专利摘要】本发明提供了：制备碳化硅衬底的步骤(S11)，采用第一源材料气体在碳化硅衬底上形成第一碳化硅半导体层的步骤(S12)，以及采用第二源材料气体在第一碳化硅半导体层上形成第二碳化硅半导体层的步骤(S13)。在形成第一碳化硅半导体层的步骤(S12)以及形成第二碳化硅半导体层的步骤(S13)中，氨气用作掺杂剂气体，且第一源材料气体具有1.6-2.2的C/Si比，C/Si比是一源材料气体中的碳原子数量相对于硅原子数量的比。
【IPC分类】C23C16/42, H01L21/205
【公开号】CN104885197
【申请号】CN201380069237
【发明人】玄番润
【申请人】住友电气工业株式会社
【公开日】2015年9月2日
【申请日】2013年12月12日
【公告号】EP2955743A1, US20150221498, WO2014122854A1
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法，且更特别地涉及一种能容易地制造具有高杂质浓度的碳化硅半导体衬底的制造碳化硅半导体衬底的方法以及采用这种碳化硅半导体衬底制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，碳化硅(SiC)已经日益用作用于半导体器件的材料，以便获得半导体器件的更高的击穿电压、更低的损耗等。碳化硅是一种宽带隙半导体，其具有比已经常规并广泛用作用于半导体器件的材料的硅的带隙宽的带隙。因此，通过采用碳化硅作为用于半导体器件的材料，可实现半导体器件的更高的击穿电压、更低的导通电阻等等。与由硅制成的半导体器件相比，当在高温环境下使用时，由碳化硅制成的半导体器件也具有性能劣化较小的优点。
[0003]因为碳化硅具有非常低的杂质扩散系数，因此难以通过热扩散工艺以杂质掺杂碳化硅。在碳化硅材料中形成有源区的方法包括将离子注入外延生长层的方法，以及包括采用掺杂剂气体添加杂质的外延生长方法(例如参见日本专利公布N0.2002-280573 (PTDI))。
[0004]通常，当在碳化硅衬底上形成η型外延层时，氮气(N2)用作掺杂剂气体。这种工艺过程中的生长温度通常约不小于1400°C且不大于1700°C。
[0005]但是，氮分子包括氮原子之间的三重键。因此难以热分解氮分子并将作为活性种的氮原子引入碳化硅外延层中。
[0006]引证文献列表
[0007]专利文献
[0008]PTD 1:日本专利公布 N0.2002-280573
【发明内容】
[0009]技术问题
[0010]提高引入碳化硅外延层的氮原子数量以由此提高碳化硅外延层中的杂质浓度的可能的方法是降低外延生长过程中采用的源材料气体中的碳(C)原子数量与硅(Si)原子数量比(C/Si比)。
[0011]通常，在使得源材料气体中的碳(C)与硅(Si)的C/Si比不小于1.0且不大于1.5的情况下执行采用N2气作为掺杂剂气体的η型碳化硅膜的外延生长。这是因为当N2气用作掺杂剂气体且C/Si比高于1.5时，难以将作为杂质的N加入外延层达到充足的程度。这还因为当N2气用作掺杂剂气体且C/Si比低于1.0时，虽然可将N作为活性种加入外延层达到充足的程度，但是认为生长的外延层具有较差的表面形貌。
[0012]因此，如果采用具有比上述常规值低的C/Si比的源材料气体执行外延生长以便提高碳化硅外延层中的杂质浓度，则认为将要获得的碳化硅外延层具有更差的表面形貌。
[0013]已经提出本发明以解决上述问题。本发明的一个主要目的是提供一种制造碳化硅半导体衬底的方法，其能容易地制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底，以及一种制造碳化硅半导体器件的方法。
[0014]问题的解决手段
[0015]本发明人进行了详尽的研宄以便解决上述问题，并发现可通过采用氨气(NH3)作为掺杂剂气体，并采用具有C原子数量与Si原子数量的C/Si比不小于1.6且不大于2.2的源材料气体生长η型碳化硅外延层，来制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底。
[0016]本发明的制造碳化硅半导体衬底的方法包括以下步骤:制备碳化硅衬底，采用第一源材料气体在碳化硅衬底上形成第一碳化硅半导体层，以及采用第二源材料气体在第一碳化硅半导体层上形成第二碳化硅半导体层，其中在形成第一碳化硅半导体层的步骤以及形成第二碳化硅半导体层的步骤中，氨气用作掺杂剂气体，且第一源材料气体具有不小于1.6且不大于2.2的C/Si比，C/Si比是碳原子数量与硅原子数量的比。
[0017]因此，本发明的制造碳化硅半导体衬底的方法可容易地制造包括具有高杂质浓度的η型碳化硅外延膜且具有优良表面形貌的碳化硅半导体衬底。
[0018]第一碳化娃半导体层中的杂质浓度高于第二碳化娃半导体层中的杂质浓度。第一碳化硅半导体层的厚度小于第二碳化硅半导体层的厚度。
[0019]本发明的制造碳化硅半导体器件的方法包括以下步骤:制备碳化硅半导体衬底，以及加工碳化硅半导体衬底。在制备碳化硅半导体衬底的步骤中，借助上述根据本发明的制造碳化硅半导体衬底的方法制造碳化硅半导体衬底。
[0020]因此，可抑制由于包括具有高杂质浓度的η型外延膜的碳化硅半导体衬底的缺陷和较差表面形貌而造成的碳化硅半导体器件的性能劣化，由此能实现碳化硅半导体器件的尚良率制造。
[0021]本发明的有益效果
[0022]根据本发明的制造碳化硅半导体衬底的方法，可容易地制造包括具有高杂质浓度的η型碳化硅外延膜并具有优良表面形貌的碳化硅半导体衬底。而且，根据本发明的制造碳化娃半导体器件的方法，可抑制由于碳化娃半导体衬底的缺陷和较差表面形貌而造成的碳化硅半导体器件的性能劣化。
【附图说明】
[0023]图1是本实施例的碳化硅半导体衬底的截面图。
[0024]图2是制造本实施例的碳化硅半导体衬底的方法的流程图。
[0025]图3是制造本实施例的碳化硅半导体衬底的方法中采用的气相外延设备的示意图。
[0026]图4是制造本实施例的碳化硅半导体器件的方法的流程图。
[0027]图5示出借助微分干涉显微镜观察的本实例的实例样品的图像。
[0028]图6示出借助微分干涉显微镜观察的本实例的比较实例样品I的图像。
[0029]图7示出借助微分干涉显微镜观察的本实例的比较实例样品2的图像。
【具体实施方式】
[0030]以下将说明根据本发明一个实施例的制造碳化硅半导体衬底的方法。根据本实施例的制造碳化硅半导体衬底的方法是在碳化硅衬底上堆叠具有不同杂质浓度的多个碳化硅外延层而制造碳化硅半导体衬底的方法。首先参考图1，说明根据本实施例的碳化硅半导体衬底10。根据本实施例的碳化硅半导体衬底10包括碳化硅衬底1、由碳化硅制成并形成在碳化硅衬底I上的缓冲层2，以及由碳化硅制成并形成在缓冲层2上的漂移层3。
[0031]碳化硅衬底I例如由单晶碳化硅制成。单晶碳化硅例如具有六方晶体结构。碳化硅衬底I具有主表面IA。
[0032]缓冲层2形成在碳化硅衬底I的主表面IA上。缓冲层2具有η型导电性以及0.5 ym的厚度。缓冲层2中的η型杂质浓度约为lX1018cm_3。缓冲层2具有主表面2A。
[0033]漂移层3形成在缓冲层2上。漂移层3具有η型杂质以及10 μ m的厚度。漂移层3中的η型杂质浓度约为7Χ 1015cm_3。漂移层3具有主表面3A，其作为碳化硅半导体衬底10的主表面。
[0034]现在参考图1和2，说明用于制造上述碳化硅半导体衬底的制造本实施例的碳化硅半导体衬底的方法。制造碳化硅半导体衬底的方法包括制备碳化硅衬底的步骤(Sll)、利用第一源材料气体在碳化硅衬底上形成缓冲层的步骤(S12)，以及利用第二源材料气体在缓冲层上形成漂移层的步骤(S13)。
[0035]首先，在步骤(Sll)中，制备碳化硅衬底I。碳化硅衬底I由单晶碳化硅制成。碳化硅衬底I是盘形并具有350 μm的厚度。
[0036]随后，在步骤(S12)中，利用气相外延设备在前一步骤(Sll)中制备的碳化硅衬底I上形成缓冲层2。参考图3，CVD (化学气相沉积)设备100用作本实施例中的气相外延设备。在CVD设备100中，衬底基座11由感应加热线圈12、石英管13、热绝缘材料14以及加热元件15围绕。具体地，加热元件15具有中空结构并在其中形成反应腔。衬底基座11提供在加热元件15中，且例如形成为使得碳化硅衬底I的主表面IA在碳化硅衬底I置于其中时与反应腔的表面齐平。热绝缘膜材料14布置为围绕加热元件15的外周。石英管13布置为围绕热绝缘膜材料14的外周。感应加热线圈12包括多个线圈构件，且例如提供为卷绕石英管13的外周。当高频电流穿过作为高频线圈的感应加热线圈12时，加热元件15通过电磁 感应作用而被感应加热。因此，碳化硅衬底1、供应至碳化硅衬底I的源材料气体等可被加热至预定温度。
[0037]首先，将碳化硅衬底I置于提供在CVD设备100中的衬底基座I中。随后，包含氢气(H2)的载气以及包含甲硅烷(SiH4)、丙烷(C3H8)，氨气(NH3)等的源材料气体通过管道16引入CVD设备100中。这里，各种气体都引入反应腔中，以便在供应至碳化硅衬底I的主表面IA上时已经热分解至充足的水平。可在引入CVD设备100的反应腔之前将气体混合在一起，或可在CVD设备100的反应腔中混合在一起。
[0038]置于衬底基座11上的碳化硅衬底I在被加热时接收上述载气和源材料气体的供应，由此使作为掺杂有氮(N)原子的外延生长膜的缓冲层2形成在主表面IA上。具体地，在包括不小于1500°C且不大于1650°C的生长温度以及不小于8 X 13Pa且不大于12 X 13Pa的压力下形成缓冲层2。这里，调整册13气体的流量以便缓冲层2中的η型杂质浓度约为IXlO1W3O缓冲层2具有约0.5 ym的厚度。
[0039]在用于在本步骤(S12)中形成缓冲层2的第一源材料气体中，C原子数量与Si原子数量的比(C/Si比)不小于1.6且不大于2.2。这是因为采用具有高于2.2的C/Si比的源材料气体会导致将要形成的缓冲层2中出现晶体缺陷。还因为采用具有低于1.6的C/Si比的源材料气体会导致将要形成的缓冲层2中的N原子的本底浓度的增大。在N原子的本底浓度被允许的程度下，如果C/Si比不小于1.0，则能获得将要形成的缓冲层2的表面形貌。Si原子数量与H原子数量的比(Si/H比)不小于0.0002且不大于0.0006。氨分子的数量与氢分子的数量的比(NH3/H2比)不小于2.0X10 _8且不大于1.0X10 _6。
[0040]随后，在步骤(S13)中，利用CVD设备在前一步骤(S12)中形成的缓冲层2上形成漂移层3。首先，将包含4的载气以及包含SiH 4、C3H8, NH3等的源材料气体引入反应腔中。这里，各种气体都被引入反应腔中，以致在供应至碳化硅衬底I的主表面IA上时热分解至充分的水平。
[0041]置于反应腔中的碳化硅衬底I在加热时接收上述载气和源材料气体的供应，由此使作为掺杂有N原子的外延生长膜的漂移层3形成在缓冲层2上。具体地，在包括不小于1500°C且不大于1650°C的生长温度以及不小于8 X 13Pa且不大于12 X 13Pa的压力下形成漂移层3。这里，调整册13气体的流量以便漂移层3中的η型杂质浓度约为7Χ 10 15cm_3。漂移层3具有约15 μ m的厚度。
[0042]在用于在本步骤(S13)中形成漂移层3的第二源材料气体中，C原子数量与Si原子数量的比(C/Si比)不小于1.6且不大于2.2。这与前一步骤(S12)中的第一源材料气体的原因相同。Si原子数量与H原子数量的比(Si/H比)不小于0.0002且不大于0.0006。氨分子的数量与氢分子的数量的比(順3/!12比)不小于2.0X 10 _8且不大于1.0X 10 _6。
[0043]在完成前一步骤(S12)中的缓冲层2的形成之后，通过改变源材料气体的流量和分压，在碳化硅衬底I保持在衬底基座11的情况下，接着执行本步骤(S13)。换言之，在制造本实施例的碳化硅半导体衬底的方法中，第一源材料气体和第二源材料气体以气体的不同流量和分压包含相同的气体种类。因此，可容易地顺序生长缓冲层2和漂移层3。
[0044]制造本实施例的碳化硅半导体衬底的方法中特别重要是的步骤(S12)中采用的第一源材料气体中和步骤(S13)中采用的第二源材料气体中的C/Si比。
[0045]当采用具有高C/Si比的源材料气体时，虽然将要形成的碳化硅外延层具有良好的表面形貌，但是掺杂进碳化硅外延层中的N原子数量被限制。因此，采用具有高C/Si比的源材料气体导致难以形成具有高杂质浓度的碳化硅外延层。
[0046]另一方面，当采用具有低C/Si比的源材料气体时，虽然可形成掺杂有更高浓度的N原子的碳化硅外延层，但是碳化硅外延层具有较差的表面形貌。因此，采用具有低C/Si比的源材料气体难以形成具有优良表面形貌的碳化硅外延层。
[0047]在制造碳化硅半导体衬底的常规方法中，不管杂质浓度如何，均采用作为掺杂剂气体的队气，且采用具有不小于1.0且不大于1.5的C/Si比的源材料气体形成各个碳化硅外延层。但是，用于掺杂剂气体的氮气分子包括氮原子之间的三重键。因此难以热分解氮分子并将作为活性种的氮原子引入碳化硅外延层中。更难以在N原子均匀地在表面中的情况下掺杂碳化硅衬底的主表面1A。另一方面，将要获得的碳化硅半导体衬底具有较差的表面形貌并包括许多缺陷。当在常规方法中利用具有不小于1.0且不大于1.5的C/Si比的源材料气体形成各个碳化硅外延层时，虽然可将引入的氮原子的数量升至约2X1018cm_3，但是碳化硅外延层依然包括许多缺陷。
[0048]S卩，在利用N2作为掺杂剂气体的制造碳化硅半导体衬底的常规方法中，减小源材料气体中的C/Si比以便形成具有高于当前浓度的杂质浓度的η型碳化硅外延层，导致将要获得的碳化硅半导体衬底的更差的表面形貌。另一方面，与当前表面形貌相比，增大源材料气体中的C/Si比以便改善表面形貌，导致更难以制造包括具有高杂质浓度的η型碳化硅外延层的碳化娃半导体衬底。
[0049]因此，在本实施例的制造碳化硅半导体衬底的方法中，順3用作掺杂剂气体，且采用具有比制造碳化硅半导体衬底的常规方法中高的C/Si比的源材料气体。
[0050]NH3需要比1更低的温度用于热分解，且当形成碳化硅外延层时能容易地在一般生长温度(如上所述，约1400°C和1700°C之间)下分解。因此作为活性种的N原子容易引入碳化硅外延层中。因此，即使使得C/Si比高于制造碳化硅半导体衬底的常规方法，也可形成具有比常规制造方法更高的杂质浓度的碳化硅外延层。具体地，即使C/Si比不小于1.6且不大于2.2，也可形成具有约2 X 118CnT3的高杂质浓度的碳化硅外延层。而且，因为可使C/Si比高于制造碳化硅半导体衬底的常规方法，因此可制造具有比常规表面形貌更好的表面形貌的碳化硅半导体衬底。
[0051]而且，如上所述，在制造碳化硅半导体衬底的常规方法中，当N2气用作掺杂剂气体时，优选减小C/Si比以便形成具有高杂质浓度的碳化硅外延层，但是这会导致较差的表面形貌。为此，鉴于表面形貌，难以提供具有高杂质浓度的碳化硅外延层作为碳化硅半导体衬底中的顶层。在这种情况下，需要通过在具有高杂质浓度的上述碳化硅外延层上提供借助具有增大的C/Si比的源材料气体形成的具有低杂质浓度的碳化硅外延层，来抑制碳化硅半导体衬底的较差表面形貌。
[0052]相反，本实施例的制造碳化硅半导体衬底的方法可利用具有高C/Si比的源材料气体形成具有高杂质浓度的碳化硅外延层，由此允许碳化硅外延层具有良好的表面形貌。因此，根据本实施例的制造碳化硅半导体衬底的方法，在不在表面形貌方面施以限制的情况下，可制造具有任意构造的碳化硅半导体衬底。
[0053]而且，因为在形成彼此堆叠的、具有相对高的杂质浓度的碳化硅外延层以及具有相对低的杂质浓度的碳化硅外延层时，可采用具有相同C/Si比的源材料气体，因此可在不改变除册13气的流量之外的生长条件的情况下顺序生长它们。
[0054]如上所述，通过采用队气作为掺杂剂气体并在用于生长碳化硅外延层的源材料气体采用不小于1.6且不大于2.2的C/Si比，本实施例的制造碳化硅半导体衬底的方法可容易地制造包括具有高杂质浓度的碳化硅外延层并包括较少晶体缺陷且具有良好表面形貌的碳化娃半导体衬底。
[0055]虽然本实施例的碳化娃半导体衬底包括具有0.5 μπι厚度以及IX 1018cm_3的杂质浓度的缓冲层2作为第一碳化硅半导体层，以及具有10 μπι厚度以及7X 115CnT3的杂质浓度的漂移层3作为第二碳化硅半导体层，但是衬底不限于包括这些层。例如，衬底可包括具有不小于约I X 114CnT3且不大于约5Χ 10 15cm_3的杂质浓度以及20 μ??厚度的低杂质浓度层，其叠置在 具有不小于约2Χ 118CnT3的杂质浓度的高杂质浓度层上。而且，借助这种构造，可采用具有相同C/Si比的上述源材料气体获得具有良好表面形貌的碳化硅半导体衬底。
[0056]虽然本实施例的碳化硅半导体衬底具有其中具有不同杂质浓度的两层堆叠在碳化硅衬底上的结构，但是衬底可具有其中任意构造的具有不同杂质浓度的三个以上的堆叠在碳化硅衬底上的结构。而且，借助这种构造，与借助制造碳化硅半导体衬底的常规方法获得碳化硅半导体衬底相比，可获得包括具有高杂质浓度且包括较少晶体缺陷并具有良好表面形貌的碳化娃外延层的碳化娃半导体衬底。
[0057]虽然CVD(化学气相沉积)设备用作本实施例的制造碳化硅半导体衬底的方法中的气相外延设备，但是所采用的设备不限于这种设备。可采用能通过气相外延形成碳化硅外延层的任意设备。
[0058]在形成碳化硅外延层的步骤中，也可通过提高生长温度改善表面形貌。需要不小于1700°C的高生长温度以便通过生长温度改善表面形貌。不幸地是，即使生长温度不小于1700°C，将要形成的碳化硅外延层包括晶体缺陷以进一步劣化外延生长器件。与制造碳化硅半导体衬底的常规方法相比，本实施例的制造碳化硅半导体衬底的方法可在不提高生长温度的情况下提供具有优良表面形貌的碳化硅半导体衬底。
[0059]在本实施例的制造碳化硅半导体衬底的方法中，优选生长温度在步骤(S12)和步骤(S13)中都不小于1500°C且不大于1650°C。通过采用这种温度范围，可更容易地抑制缺陷的产生，从而提供具有优良表面形貌的碳化硅衬底。
[0060]现在参考图4，说明制造本实施例的碳化硅半导体器件的方法。制造本实施例的碳化硅半导体器件的方法包括制备碳化硅半导体衬底的步骤(SlO)以及加工碳化硅半导体衬底的步骤(S20)。
[0061]在步骤(SlO)中，借助本实施例的碳化娃半导体的制造方法制造碳化娃半导体衬底。因此，可制备具有优良表面形貌的碳化硅半导体衬底。
[0062]在步骤(S20)中，加工上一步骤(SlO)中制备的碳化硅半导体衬底以制造碳化硅半导体器件。具体地，碳化硅半导体衬底经历离子注入步骤、沟槽形成步骤、膜形成步骤、电极形成步骤等等，从而制造碳化硅半导体器件。因此，碳化硅半导体器件可有效应用碳化硅半导体衬底中包括的具有高杂质浓度的碳化娃外延层。此外，可抑制由碳化娃半导体衬底的缺陷和较差表面形貌造成的碳化硅半导体器件的性能劣化，由此实现碳化硅半导体器件的尚良率制造。
[0063](实例)
[0064]以下将说明本发明的实例
[0065]1.评估样品
[0066]⑴实例样品
[0067]首先制备具有4英寸外径以及350 μ m厚度的碳化硅衬底。
[0068]随后，CVD设备用于在碳化硅衬底的主表面上生长碳化硅外延层，且将具有I X 118CnT3的杂质浓度的缓冲层形成至0.5 ym厚度。这里，在使得C/Si比为1.9，Si/H为0.0004且順3/!12为IX 10 _5cm_3的条件下将包含!12的载气以及包含SiH4、C3H8和NH3的源材料气体引入CVD设备的反应腔中。册13的流量为0.05sccm。反应腔中的压力不小于8X10 3Pa且不大于12 X 13Pa,且生长温度为1580°C。
[0069]随后，CVD设备用于在缓冲层的主表面上利用相同的气体以及在相同压力和温度条件下，以0.05sccm的NH3的流量形成漂移层。漂移层具有7.0X 10 15cm_3的杂质浓度和10 μ m厚度。
[0070](ii)比较实例样品I
[0071]比较实例样品I基本上具有与实例样品相同的构造且在相同条件下制备。差别在于在使得C/Si比为2.5的条件下引入用于形成缓冲层和漂移层的源材料气体。
[0072](iii)比较实例样品2
[0073]比较实例样品2基本上具有与实例样品相同的构造且在相同条件下制备。差别在于在使得C/Si比为1.5的条件下引入用于形成缓冲层和漂移层的源材料气体。
[0074]以此方式，利用具有不同C/Si比的源材料气体制备三种类型的碳化硅半导体衬底。
[0075]2.实验
[0076]借助微分干涉显微镜评估由此获得的三种类型的碳化硅半导体衬底的表面形貌。具体地，借助1X物镜和1X目镜透镜观察碳化硅半导体衬底的表面。图5示出借助微分干涉显微镜观察的实例样品的图像，图6示出比较实例样品I的图像，且图7示出比较实例样品2的图像。
[0077]3.结论
[0078]如图5中所不，以1.9的C/Si比制备的实例样品的碳化娃半导体衬底具有优良的表面形貌。另一方面，如图6中所示，在以2.5的C/Si比制备的比较实例样品I的碳化硅半导体衬底的主表面上发现腐蚀坑。此外，如图7中所示，以1.5的C/Si比制备的比较实例样品2的碳化硅半导体衬底具有优良的表面形貌，但是以1.9的C/Si比制备的实例样品的碳化硅半导体衬底具有更好的表面形貌。换言之，以1.9的C/Si比制备的碳化硅半导体衬底具有比以1.5或2.5的C/Si比制备的碳化硅半导体衬底更好的表面形貌。
[0079]虽然上文已经说明了本发明的实施例和实例，但是上述实施例和实例可以各种方式改进。此外，本发明的范围不限于上述实施例和实例。本发明的范围由权利要求项定义，且旨在涵盖等效于权利要求项的范围和含义内的任意变型。
[0080]工业适用性
[0081]本发明的制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法特别有利地适用于制造需要包括掺杂有高浓度氮的碳化硅外延层并具有优良表面形貌的碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法。
[0082]参考符号列表
[0083]I碳化硅衬底；1A，2A, 3A主表面；2缓冲层；3漂移层；10碳化硅半导体衬底；11衬底基座；12感应加热线圈；13石英管；14热绝缘材料；15加热元件；16管道；100CVD设备。
【主权项】
1.一种制造碳化硅半导体衬底的方法，包括以下步骤: 制备碳化硅衬底； 采用第一源材料气体在所述碳化硅衬底上形成第一碳化硅半导体层；以及 采用第二源材料气体在所述第一碳化硅半导体层上形成第二碳化硅半导体层， 在形成第一碳化硅半导体层的所述步骤以及形成第二碳化硅半导体层的所述步骤中，氨气被用作掺杂剂气体，所述第一源材料气体具有不小于1.6且不大于2.2的C/Si比，所述C/Si比是碳原子的数量比硅原子的数量。2.根据权利要求1所述的制造碳化硅半导体衬底的方法，其中 所述第一碳化娃半导体层中的杂质浓度高于所述第二碳化娃半导体层中的杂质浓度。3.根据权利要求1所述的制造碳化硅半导体衬底的方法，其中 所述第一碳化硅半导体层的厚度小于所述第二碳化硅半导体层的厚度。4.一种制造碳化硅半导体器件的方法，包括以下步骤: 制备碳化娃半导体衬底；以及 加工所述碳化娃半导体衬底， 在制备碳化硅半导体衬底的所述步骤中，用根据权利要求1至3中的任一项所述的制造碳化硅半导体衬底的方法制造所述碳化硅半导体衬底。
【专利摘要】本发明提供了：制备碳化硅衬底的步骤(S11)，采用第一源材料气体在碳化硅衬底上形成第一碳化硅半导体层的步骤(S12)，以及采用第二源材料气体在第一碳化硅半导体层上形成第二碳化硅半导体层的步骤(S13)。在形成第一碳化硅半导体层的步骤(S12)以及形成第二碳化硅半导体层的步骤(S13)中，氨气用作掺杂剂气体，且第一源材料气体具有1.6-2.2的C/Si比，C/Si比是一源材料气体中的碳原子数量相对于硅原子数量的比。
【IPC分类】C23C16/42, H01L21/205
【公开号】CN104885197
【申请号】CN201380069237
【发明人】玄番润
【申请人】住友电气工业株式会社
【公开日】2015年9月2日
【申请日】2013年12月12日
【公告号】EP2955743A1, US20150221498, WO2014122854A1
最新回复(0)