金属-绝缘体-金属电容器形成技术的制作方法
金属-绝缘体-金属电容器形成技术的制作方法
【专利说明】金属-绝缘体-金属电容器形成技术
【背景技术】
[0001] 深亚微米工艺节点（例如，32nm以及更大）中的集成电路（1C)设计包含很多不平 常的挑战，并且具有1C特征的电容结构面临尤为复杂的情况，例如关于为集成器件提供充 分的功率输送的那些情况。技术的持续更新换代将会使这种问题加剧。
【附图说明】
[0002] 图1是包括基于平板的MM电容器的示例性集成电路的侧视截面图。
[0003] 图2是根据本发明的实施例构造的集成电路（1C)的侧视截面图。
[0004] 图3示出了根据本发明的实施例的沉积定向自组装（DSA)层之后的图2的1C。
[0005] 图4示出了根据本发明的实施例的对DSA层进行处理之后的图3的1C。
[0006] 图5示出了根据本发明的实施例的进行选择性蚀刻之后的图4的1C。
[0007] 图5'是根据本发明的实施例的对DSA层进行选择性蚀刻之后的示例性1C的倾斜 透视扫描电子显微镜（SEM)图像。
[0008] 图6示出了根据本发明的实施例的进行进一步蚀刻之后的图5的1C。
[0009] 图7示出了根据本发明的实施例的在进行进一步蚀刻以露出经图案化的钝化层 之后的图6的1C。
[0010] 图7'示出了根据本发明的另一个实施例的进行进一步图案化之后的图7的1C。
[0011] 图7"和图7"'分别是根据本发明的实施例的在进行进一步蚀刻以露出经图案化 的钝化层之后的示例性1C的从上到下透视和倾斜透视SEM图像。
[0012] 图8示出了根据本发明的实施例的在沉积金属-绝缘体-金属（MIM)电容器之后 的图7的1C。
[0013] 图9示出了根据本发明的实施例的沉积钝化层之后的图8的1C。
[0014] 图10示出了根据本发明的实施例的沉积牺牲层之后的图2的1C。
[0015] 图11示出了根据本发明的实施例的对牺牲层进行加热之后的图2的1C。
[0016] 图12示出了根据本发明的实施例的在进行蚀刻之后的图11的1C。
[0017] 图13是显示作为与图1类似地构造的现有集成电路和根据本发明的实施例构造 的1C的电容器面积的函数的电容的实验数据的曲线图。
[0018] 图14示出了根据本发明的示例性实施例的利用使用用于形成金属-绝缘体-金 属（MIM)电容器的所公开的技术形成的集成电路结构或器件来实施的计算系统。
[0019] 为清晰起见，并未在每幅图中对每个部件进行标记。此外，如根据本公开内容应当 领会的，附图未必是按比例绘制的，或者并不是要将所要求保护的发明限制于所示的具体 构造。例如，尽管一些附图总体上指示了直线、直角和平滑表面，但是鉴于现实世界中加工 设备和材料的限制，所公开的技术的实际实施方式可能产生不够理想的直线、直角，并且一 些特征可能具有表面形貌，或者在其它情况下是非平滑的。简而言之，提供附图仅是为了显 示示例性结构。
【具体实施方式】
[0020] 公开了用于提供具有总体波纹形轮廓的金属-绝缘体-金属（MIM)电容器的技术 和结构。使用响应于处理（例如，加热或其它适当刺激）而有效率地创建图案的自组织材 料来提供波纹形形貌，该图案被转移到其中形成MM电容器的电介质材料。自组织材料可 以例如是定向自组装（DSA)材料的牺牲层，其响应于受热、溶剂或其它刺激而离析成两个 交替的相，其中，然后可以相对于这两个相的其中之一而有选择地蚀刻另一个相，以提供期 望的图案。在另一种示例性情况下，自组织材料是在受到充分加热时聚结成隔离的岛的材 料的牺牲层。如根据本公开内容应当领会的，所公开的技术可以例如用于提高每单位面积 的电容，而面积可以通过蚀刻较深的电容器沟槽/洞来进行缩放。根据本公开内容，许多构 造和变型是显而易见的。
[0021] 歷
[0022] 如前所述，可能出现许多不平常的问题，它们的出现将为集成电路（1C)器件的功 率输送增加复杂性。为了尝试解决这些问题中的一些问题，可以将基于板的金属-绝缘 体-金属（MM)电容器添加到给定1C的最上面的钝化层中的互连堆叠体上。例如，考虑图 1，该图是包括基于平板的M頂电容器的示例性1C的侧视截面图。可以看出，图1的基于板 的MM电容器包括中间设置有一层电介质材料的下电极板和上电极板。在图中由虚线表示 两个电极板的重叠区域。
[0023] 然而，就每种新一代技术而言，通常必须增大每单位面积的总管芯上电容，以实现 例如向集成器件提供足够的功率输送的目的。在例如集成电压调节器的情况下尤其如此。 仅通过增大图1所示的基于板的MM电容器的电容器板对的数量（例如，从二到三、从三到 五等）来试图解决上述的对较高的每单位面积电容的不断增大的需求将会不期望地增大 制造成本和1C块体。
[0024] 因此，根据本发明的实施例，公开了用于提供具有总体波纹形轮廓的MIM电容器 的技术。在一些实施例中，如文中所描述地提供的M頂电容器可以被配置为例如三层结 构一一其间设置有高k电介质层的两个电极层。在一些实施例中，这种MM电容器可以沉 积或在其它情况下形成在例如集成电路（1C)之上或内。在一些实施例中，如文中所述地构 造的MIM电容器可以例如借助于沉积或在其它情况下形成在具有波纹形表面的下层1C层 (例如，钝化层）之上而设置有总体波纹形的轮廓。在一些实施例中，可以使用二维定向自 组装（DSA)阵列来完成这种波纹形钝化层的提供。根据实施例，可以使DSA图案化，并且随 后可以将这种图案转移到下层钝化层。此后，可以在经图案化的钝化层的所产生的表面形 貌之上形成MM电容器。
[0025] 在一些其它实施例中，可以使用响应于热处理而聚结成或凝聚成岛的牺牲层/膜 来完成波纹形钝化层的提供。根据这种实施例，随后可以将所得到的图案转移到下层钝化 层。此后，可以在所得到的由经图案化的钝化层提供的表面形貌之上形成MM电容器。在 一些其它实施例中，可以使用光刻技术来提供经图案化的抗蚀剂层，其可以用于提供上面 可以形成MIM电容器的波纹形钝化层形貌。简而言之，根据本公开内容，许多构造和变型将 是显而易见的。
[0026] 在一些情况下，所公开的技术可以用于例如提供波纹形MM电容器，根据一些实 施例，所述电容器提高了给定1C的每单位面积的总管芯上电容。例如，在一些示例性实施 例中，与和图1所示的类似的基于平板的MIM电容器相比，如本文中所描述地构造的波纹形MIM电容器可以表现出每单位面积电容的四倍或更高的增大。根据本公开内容应当领会，可 以根据需要使用本文中描述的技术来获得更大和/或更小的每单位面积电容的提高。
[0027] 在一些实施例中，可以将如本文中所述地提供的MM电容器包括在1C中，例如以 辅助一个或多个集成器件的功率输送。根据本公开内容还应当领会，一些实施例可以用于 例如深亚微米工艺节点（例如，32nm以及更大；22nm以及更大；14nm以及更大；10nm以及更 大；等等）的1C制造中。然而，应当指出，所公开的技术总体上可以被认为是独立于工艺/ 技术节点，并且因此所公开的技术不限于用于任何特定工艺/技术节点中。所公开的技术 的其它适当使用将取决于给定应用，并且根据本公开内容将是显而易见的。
[0028] 在一些情况下，可以容易地将所公开的技术与例如现有制造流程集成在一起，并 且所公开的技术可以利用现有设备、知识、基础设施等。在一些情况下，可以例如通过如下 方式来容易地对所公开的技术进行缩放，以增大每单位面积的电容：（1)增大其上要形成 给定MIM电容器的波纹形形貌的深度/高度；和/或（2)增加额外的波纹形MIM电容器层 (例如，每层具有比与图1所示的类似的基于平板的M頂电容器的每单位面积电容高若干 倍的每单位面积电容）。此外，一些实施例可以由于例如如下原因而实现成本的降低：（1) 避免包含额外的/不必要的光刻操作或者在其它情况下使包含的额外的/不必要的光刻操 作最小化；和/或（2)使用可能已经存在于给定1C中的钝化层来产生期望的表面形貌。此 外，一些实施例可以受益于例如高k电介质材料的改进（例如，泄漏、厚度、介电常数等）。
[0029] 根据本公开内容还应当领会，并且根据一个或多个实施例，可以通过例如对给定 1C器件或其它器件的截面分析和/或材料分析来检测所公开的技术的使用，给定1C器件或 其它器件包括总体上如本文中所描述地构造的MM电容器结构。
[0030] 方法和结构
[0031] 图2-9示出了根据本发明的实施例的用于形成1C100的工艺流程。如根据本公 开内容将领会的，在所描述的工艺流程的任何部分，1C100可以包括比此处描述的更多、更 少的元件或部件、和/或包括与此处描述的不同的元件或部件，并且所要求保护的发明并 不是要限制于任何特定的1C100构造（最初、中间和/或最终） 而是可以用于许多应 用中的许多构造内。
[0032] 工艺流程可以如图2中那样开始，图2是根据本发明的实施例构造的集成电路 (C) 100的侧视截面图。如图可见，1C100可以包括一层绝缘体材料（例如，层间电介质或 ILD) 110。可以利用各种各样的ILD110绝缘体材料（例如，低k、高k等）中的任何材 料来实施所公开的技术。例如，在一些示例性实施例中，ILD110可以包括下述材料中的一 个或多个：⑴氧化物，例如二氧化硅（Si02)、氧化硅（SiO)、碳掺杂的5102等；（2)氮化物， 例如氮化硅（Si3N4)等；(3)聚合物，例如苯并环丁烯（BCB)、诸如SU-8等的可光限定的抗蚀 剂（永久的或其它）等；(4)磷硅酸盐玻璃（PSG) ; (5)氟硅酸盐玻璃（FSG) ; (6)有机硅酸 盐玻璃（0SG)，例如硅倍半氧烷、硅氧烷等；（7)上述材料中的任何材料的组合；和/或（8) 能够提供期望的绝缘度的任何其它适当电介质材料，如根据本公开内容将显而易见的。在 一些实施例中，ILD110可以是大体上无孔的，而在一些其它实施例中，根据给定目标应用 或最终用途的需求，ILD110可以设置有任何程度的孔隙度。
[0033] 在一些情况下，例如，ILD110可以根据需要而沉积在衬底、晶片或其它适当表面 上。如根据本公开内容将领会的，可以利用各种各样的适当沉积技术中的任何技术，所述 沉积技术例如但不一定限于：物理气相沉积（PVD);化学气相沉积（CVD);旋涂/旋压沉积 (SOD);和/或上述技术中的任何技术的组合。还将领会到，ILD110可以根据给定目标应 用或最终用途的需要而设置有任何给定厚度。ILD110的其它适当构造、材料、沉积技术和 /或厚度将取决于给定应用，并且根据本公开内容将是显而易见的。
[0034] 在一些情况下，ILD110可以具有设置于其中的一个或多个互连120。在一些实例 中，可以提供多个ILD110层，每个ILD110层均具有一个或多个互连120。根据一些实施 例，给定互连120可以包括各种各样的导电金属中的任何金属，所述导电金属例如但不一 定限于：铜（Cu);铝（A1);银（Ag);镍（Ni);金（Au);钛（Ti);鹤（W);钌（Ru);钴（Co);铬 (Cr);铁（Fe);铪（Hf);钽（Ta);轨（V);钼（Mo);钯（Pd);钼（Pt);和/或上述材料中的任 何材料的合金或组合。此外要注意，互连材料可以是金属或非金属的，并且在一些实例中可 以包括聚合材料。为此，可以将具有适当程度的导电性的任何材料用于1C100的一个或多 个互连120。而且，在一些实例中，可能期望在给定互连120与ILD110之间包括阻挡层和 /或粘附层。例如，在给定互连120包括Cu的一些情况下，例如，可能期望在这种互连120 与ILD110之间包括阻挡层和/或粘附层，阻挡层和/或粘附层包括例如但不一定限于如 下材料的材料：钽（Ta);氮化钽（TaN);氮化钛（TiN);等。用于给定互连120、任选的阻挡 层和/或任选的粘附层的 其它适当金属/材料将取决于给定应用，并且根据本公开内容将 是显而易见的。
[0035] 在一些情况下，所公开的技术可以与各种各样的互连环境和结构中的任何互连环 境和结构兼容。一些示例性的这种结构可以包括但不一定限于：单镶嵌结构；双镶嵌结构 (例如，具有下层通孔的线）；各向异性结构；各向同性结构；和/或任何其它期望的1C结 构、互连或其它导电结构。而且，根据实施例，可以根据给定目标应用或最终用途的需求来 定制给定互连120的尺寸。给定互连120的其它适当构造将取决于给定应用，并且根据本 公开内容将是显而易见的。
[0036] 在一些情况下，ILD110及其一个或多个互连120可能经历化学机械平面化（CMP) 工艺或任何其它适当的抛光/平面化技术/工艺，如根据本公开内容将显而易见的。可以 执行1C100的平面化，以例如去除以下中的任何不期望的多余部分：（1)给定互连120 ;和 /或（2)ILD110。在一些实例中，例如，1C100可以是具有一个或多个器件和/或金属层 的部分加工的1C。根据本公开内容，许多适当的构造都是显而易见的。
[0037] 从图2还可看到，1C100可以包括钝化层130。在一些实施例中，可以将钝化层 130沉积为覆盖由下层ILD110和/或一个或多个互连120提供的形貌的大体上共形的层。 如根据本公开内容应当领会的，并且根据一个或多个实施例，可以使用各种各样的沉积技 术/工艺中的任何技术/工艺来将钝化层130设置在ILD110之上，所述沉积技术/工艺 例如但不一定限于：化学气相沉积（CVD);物理气相沉积（PVD)(例如，溅射）；旋涂/旋压 沉积（SOD);电子束蒸发；原子层沉积（ALD);和/或上述技术/工艺中的任何技术/工艺 的组合。用于钝化层130的其它适当沉积工艺/技术将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0038] 根据实施例，钝化层130可以被沉积为厚度在从单组分原子厚度（即，单层）到 给定应用所期望的厚度的范围内的层/膜。例如，在一些示例性实施例中，钝化层130可 以沉积有处于大约1000-2000nm或更大的范围内的厚度（例如，处于大约1000-1200nm或 更大、大约1200-1400nm或更大、大约1400-1600nm或更大、大约1600-1800nm或更大、大 约1800-2000nm或更大、或者大约1000-2000nm或更大的范围内的任何其它子范围的范围 内的厚度）。在一些其它示例性实施例中，钝化层130可以设置有处于大约lOOOnm或更小 的范围内的厚度。在一些情况下，钝化层130在这种形貌之上可以具有大体上均匀的厚度。 然而，所要求保护的发明不限于此，因为在一些其它实例中，钝化层130可以设置有非均匀 的或在其它情况下变化的厚度。例如，在一些情况下，钝化层130的第一部分可以具有第一 范围内的厚度，而其第二部分可以具有不同的第二范围内的厚度。钝化层130的其它适当 构造和/或厚度范围将取决于给定应用，并且根据本公开内容将是显而易见的。
[0039] 根据实施例，钝化层130可以包括各种各样的电介质材料中的任何电介质材料， 所述电介质材料包括但不一定限于：（1)氧化物，例如二氧化硅（Si02)、氧化铝（A1203)等； (2)氮化物，例如氮化硅（Si3N4) ;(3)碳化物，例如碳化硅（SiC) ;(4)碳氮化物，例如碳氮化 硅（SiCN) ;(5)氮氧化物，例如氮氧化硅（SiOxNy);和/或（6)上述材料中的任何材料的组 合（例如，SiCN/SiN等）。在一些实施例中，钝化层130可以被配置为不同材料的两个或更 多层的组合。在一些实例中，并且根据一些实施例，钝化层130可以是渐变的，以使其成分 例如跨越所述层的厚度发生变化。钝化层130的其它适当材料和/或构造将取决于给定应 用，并且根据本公开内容将是显而易见的。
[0040] 从图2还可以看出，在一些实施例中，1C100任选地可以包括硬掩模层140。在一 些情况下，可以将硬掩模层140沉积为覆盖由下层钝化层130提供的形貌的大体上共形的 层。根据一些实施例，可以使用各种各样的沉积技术/工艺中的任何技术/工艺来将硬掩模 层140设置在ILD110之上，所述沉积技术/工艺例如但不一定限于：化学气相沉积（CVD); 物理气相沉积（PVD)(例如，溅射）；旋涂/旋压沉积（SOD);电子束蒸发；和/或上述技术 /工艺中的任何技术/工艺的组合。硬掩模层140的其它适当沉积工艺/技术将取决于给 定应用，并且根据本公开内容将是显而易见的。
[0041] 根据实施例，可以将硬掩模层140沉积为厚度在从单组分原子的厚度（即，单层） 到给定应用所期望的厚度的范围内的层/膜。例如，在一些示例性实施例中，硬掩模层140 可以沉积有处于大约10-1 〇〇〇A或更大的范围内的厚度（例如，处于大约200-500人或更 大、大约500-800A或更大、或大约丨0-1000A或更大的范围内的任何其它子范围的范围内 的厚度）。在一些情况下，硬掩模层140在这种形貌之上可以具有大体上均匀的厚度。然 而，所要求保护的发明不限于此，因为在一些其它实例中，硬掩模层140可以设置有非均匀 或在其它情况下变化的厚度。例如，在一些情况下，硬掩模层140的第一部分可以具有第一 范围内的厚度，而其第二部分可以具有不同的第二范围内的厚度。在一些实施例中，可以将 任选的硬掩模层140实施为单个层，而在一些其它实施例中，可以将任选的硬掩模层140实 施为多个层（例如，双层、三层等）。硬掩模层140的其它适当构造和/或厚度范围将取决 于给定应用，并且根据本公开内容将是显而易见的。
[0042] 根据实施例，任选的硬掩模层140可以包括各种各样的材料中的任何材料，所述 材料例如但不一定限于：（1)氮化娃（Si3N4) ;(2)二氧化娃（Si02) ;(3)氮氧化娃（Si0xNy); (4)碳氮化硅（SiCN) ; (5)具有大于或等于大约20% (例如，大约30-60 %或更大、大约 40-50%或更大等的范围内）的硅浓度的富硅聚合物，例如硅倍半氧烷、硅氧烷等；(6)氮化 钛（TiN);和/或（7)前述材料中的任何材料的组合。在一些情况下，包括给定硬掩模层140 的一种或多种材料可以至少部分地取决于包括下层钝化层130的（多种）材料。任选的硬 掩模层140的其它适当材料将取决于给定应用，并且根据本公开内容将是显而易见的。
[0043] 工艺流程可以如图3和4所示的那样继续进行，图3和图4分别示出根据本发明 的实施例的在沉积并处理定向自组装〇)SA)层150之后的图2的1C100。在一些实施例 中，DSA层150可以包括例如在经受非减法处理/加工时进行自组织/自组装的嵌段共聚 物材料。一些这种处理可以包括但不一定限于：（1)将DSA层150加热/焙烧到足够的温 度（例如，处于大约100_450°C的范围内）；和/或（2)使DSA层150经受适当的溶剂环境， 例如具有溶剂（例如，甲苯或C7H8)的部分压力的惰性气体（例如，氮气或N2;氩气或Ar;氦 气或He;等）。给定DSA层150的其它适当的非减法处理技术将取决于给定应用，并且根据 本公开内容将是显而易见的。
[0044] 在任何这种情况下，根据一个或多个实施例，在处理时，DSA层150的DSA组成材料 150a和150b可能经历微相分离，因此分离成两个离析的相，由此将形成总体上有序的（例 如，周期性的、准周期性的、短程有序的、随机有序的等）纳米结构。如根据本公开内容将领 会的，两种DSA组成150a和150b的体积分数可以确定例如总体上圆柱形的孔的阵列或者 总体上圆柱形的结构的阵列是否由自组织产生。根据本公开内容，许多构造和变型将是显 而易见的。
[0045] 为此，根据一些实施例，用于DSA层150的一些示例性适当材料可以包括但不一定 限于：聚（苯乙烯-b-甲基丙烯酸盐甲酯）；聚（苯乙烯-b-环氧乙烷）；聚（苯乙烯-b-丙 交酯）；聚（氧化丙烯-b_苯乙烯-共-4-乙烯基氮苯）；聚（苯乙烯-b-4-乙烯基氮苯）； 聚（苯乙烯-b-聚二甲基硅氧烷）；聚（苯乙烯-b-甲基丙烯酸盐）；聚（甲基丙烯酸盐甲 酯-b-n-壬基丙烯酸酯）；和/或上述材料中的任何材料的组合。在一些实施例中，DSA层 150可以包括嵌段共聚物，其例如具有两个、三个、四个或更多嵌段（block)。在一些情况 下，层150可以包括均聚物和/或聚合物的混合（例如，所述聚合物自身可以是嵌段、混合 物、均聚物等）。在一些示例性实例中，DSA层150可以包括具有纳米颗粒（例如，聚苯乙烯 胶乳或PSL球粒）的胶状悬浮的旋压材料。在一些其它实例中，层150可以包括一种或多 种非聚合物相材料（例如，诸如0-Ti-Cr之类的金属组成），它们在受到处理（例如，加热、 暴露于溶剂等）时发生离析。从更普遍的意义上讲，可以使用响应于处理（例如，加热、冷 却、向心力、暴露于适当溶剂环境等）而离析成不同的相的任何材料，随后可以响应于彼此 而对不同的相进行蚀刻，以提供期望的图案。用于牺牲层150的其它适当材料将取决于给 定应用和可用加工设备等的因素，并且根据本公开内容将是显而易见的。
[0046] 在一些实施例中，可以使用例如旋涂/旋压沉积（SOD)或者任何其它适当的沉积 技术/工艺来将DSA层150沉积为膜（例如，在焙烧之前，如图3所示），如根据本公开内容 将显而易见的。此外，根据一些实施例，可以根据给定目标应用或最终用途的需要而将DSA 层150沉积为具有任何给定厚度的层/膜。例如，在一些实例中，在焙烧之前，DSA层150 可以是覆盖由任选的硬掩模层140 (如果存在的话）和/或钝化层130提供的形貌的大体 上共形的层。在焙烧之后（例如，如图4所示），在一些实施例中，DSA层150可以具有处于 大约10-1000人或更大的范围内的厚度（例如，处于大约200-500人、大约500-800人或更 大、或者大约10-丨000/\或更大的范围内的任何子范围内的厚度）。DSA层150的其它适当 构造和/或厚度范围将取决于给定应用，并且根据本公开内容将是显而易见的。
[0047] 接下来，工艺流程将如图5所示的那样继续进行，图5示出了根据本发明的实施例 的在进行选择性蚀刻之后的图4的1C100。如图所示，DSA层150已经被选择性蚀刻，以使 DSA组成150b被去除/蚀刻掉，在1C100的表面上留下DSA组成150a。然而，应当注意到， 所要求保护的发明不限于此，因为在一些其它实施例中，DSA层150替代地可以被选择性蚀 亥丨J，以使DSA组成150a被去除，而DSA组成150b保留在1C100上。在任一种情况下，根据 实施例，对DSA层150的选择性蚀刻在1C100的表面上产生经图案化的DSA层150'。
[0048] 在DSA层150包括例如聚（苯乙烯-b-甲基丙烯酸盐甲酯）（PS-b-PMMA)的一些 实施例中，可以有选择地蚀刻掉DSA组成150b(例如，PMMA)，留下DSA组成150a(例如，PS) 的经图案化的层150'。例如，考虑图5'，其是根据本发明的实施例的对DSA层150进行选 择性蚀刻之后的示例性1C100的倾斜透视扫描电子显微镜（SEM)图像。如图可见，已经有 选择地蚀刻掉DSA组成150b，留下DSA组成150a的具有形成于其中的多个凹陷/孔152的 经图案化的层150'。
[0049] 根据实施例，可以使用各种各样的蚀刻工艺和化学试剂中的任何蚀刻工艺和化学 试剂来执行对DSA层150的选择性蚀刻。例如，为了蚀刻掉包括PMMA的DSA组成150b，一 些适当的蚀刻工艺/化学试剂可以包括但不一定限于：（1)利用紫外线（UV)曝光随后施用 乙酸（C2H402)的湿法蚀刻工艺；和/或⑵在低偏置电源下利用氧气（0 2)和氩气（Ar)的 干法蚀刻工艺。然而，所要求保护的发明不限于此，并且给定DSA层150的其它适当的蚀刻 工艺和/或化学试剂将取决于给定应用，并且根据本公开内容将是显而易见的。
[0050] 此后，工艺流程可以如图6所示的那 样继续进行，图6示出了根据本发明的实施例 的在进一步进行蚀刻之后的图5的1C100。如图可见，1C100已经被蚀刻，以例如将经图 案化的DSA层150'的凹陷/孔152的图案转移到钝化层130中，由此形成其中具有多个凹 陷132的经图案化的钝化层130'。还可以看出，在1C100包括任选的硬掩模层140的一些 情况下，可能期望在蚀刻钝化层130之前蚀刻穿过这种硬掩模层140的整个厚度（其可以 留下经图案化的硬掩模层140'），以提供前述图案转移。
[0051] 因此，并且根据实施例，可能期望利用蚀刻化学试剂，例如，其对蚀刻硬掩模层140 的材料（在包括时）和/或钝化层130的材料（例如，与经图案化的DSA层150'的材料相 对）具有选择性。一些适当的蚀刻工艺/化学试剂可以包括但不一定限于：（1)利用基于 氟（F)的蚀刻化学试剂（例如，六氟化硫或SF6;四氟化碳或CF^)的干法蚀刻工艺；和/ 或（2)利用基于氯（Cl2)的蚀刻化学试剂的干法蚀刻工艺。然而，所要求保护的发明不限 于此，并且用于将经图案化的DSA层150'的图案转移到经图案化的钝化层130'中的其它 适当技术和/或蚀刻工艺/化学试剂将取决于给定应用，并且根据本公开内容将是显而易 见的。
[0052] 此后，工艺流程可以如图7中所示的那样继续进行，图7示出了根据本发明的实施 例的在进一步进行蚀刻以露出经图案化的钝化层130'之后的图6的1C100。如图可见，可 以对1C100进行蚀刻，以去除经图案化的DSA层150'（例如，去除剩余的DSA组成150a) 以及剩余的经图案化的硬掩模层140'（如果存在）。因此，并且根据实施例，可能期望利用 对蚀刻经图案化的硬掩模层140'（如果存在）和/或经图案化的DSA层150'的剩余DSA 组成150a(例如，与钝化层130的材料相对）的材料有选择性的蚀刻化学试剂。一些适当 的蚀刻工艺和化学试剂可以包括但不一定限于：（1)利用基于氟的蚀刻化学试剂或基于氯 (Cl2)的蚀刻化学试剂的湿法蚀刻工艺；（2)利用基于氧（02)的等离子体的干法蚀刻工艺； 和/或（3)上述蚀刻工艺和化学试剂中的任何蚀刻工艺和化学试剂的组合。其它适当的蚀 刻工艺和/或化学试剂将取决于给定应用，并且根据本公开内容将是显而易见的。
[0053] 图7"和图7"'分别是根据本发明的实施例的在进一步进行蚀刻以露出经图案化 的钝化层130'之后的示例性1C100的从上到下透视和倾斜透视SEM图像。如图可见，经 图案化的钝化层130'可以为1C100提供总体上波纹形的表面，例如，将在该表面之上形成 MM电容器200 (下文将论述）。
[0054] 返回到图7,根据实施例，可以针对给定目标应用或最终用途来定制形成于钝化层 130中的凹陷132的尺寸。例如，在一些示例性情况下，给定凹陷132的直径/宽度"⑶"可 以处于大约l〇-l〇〇nm或更大的范围内（例如，处于大约20-40nm或更大、大约40-60nm或 更大、大约60-80nm或更大、或者大约10-100nm或更大的范围内的任何其它子范围的范围 内）。而且，在一些示例性情况下，深度/高度"h"可以处于大约10-1000nm或更大的范围 内（例如，处于大约100_400nm或更大、大约400-700nm或更大、大约700-1000nm或更大、 或者大约l〇-l〇〇〇nm或更大的范围内的任何其它子范围的范围内）。此外，在一些示例性情 况下，邻接或在其它情况下相邻的凹陷132之间的间距"p"可以处于大约10-100nm或更大 的范围内（例如，处于大约20-40nm或更大、大约40-60nm或更大、大约60-80nm或更大、或 者大约10-100nm或更大的范围内的任何其它子范围的范围内）。
[0055] 然而，如根据本公开内容还将领会的，给定凹陷132的深度/高度可以至少部分地 取决于下述内容中的一个或多个：（1)该凹陷132的CD; (2)钝化层130的厚度；和/或（3) 用于在经图案化的钝化层130'之上形成MM电容器结构200 (下文论述）的沉积工艺/技 术。在一些示例性实施例中，给定凹陷132可以设置有处于大约1比1到10比1的范围内 (例如，大约10比1或更小、大约5比1或更小、大约2比1或更小、大约1比1更更小等） 的高宽比。凹陷132的其它适当尺寸范围和/或高宽比将取决于给定应用，并且根据本公 开内容将是显而易见的。
[0056] 图7'示出了根据本发明的另一个实施例的在进一步进行图案化之后的图7的 1C。在一些实例中，可以进一步蚀刻经图案化的钝化层130'，以例如提供经图案化的钝化层 130"。如图可见，经图案化的钝化层130"可以具有形成于其中的一个或多个凹陷132'（例 如，沿给定凹陷132形成）。如根据本公开内容将领会的，并且根据一个或多个实施例，本文 中例如参考形成凹陷132(例如，在以上关于图3-6论述的工艺流程部分中）所论述的技术 中的任何技术此处在形成凹陷132'的背景下同样适用。在一些示例性情况中，经图案化的 钝化层130"可以提供以两倍波纹为特征的波纹形表面，在该表面上形成MIM电容器200(下 文论述）。用于经图案化的钝化层130"的其它适当构造将取决于给定应用，并且根据本公 开内容将是显而易见的。
[0057] 图8示出了根据本发明的实施例的在沉积MM电容器200之后的图7的1C100。 如图可见，在一些实施例中，可以总体上将MM电容器200形成为三层结构/膜，其包括例 如：⑴下导电层210 (例如，底部MM电极）；设置在下导电层210上的电介质层220 (例 如，中间绝缘体层）；以及（3)上导电层230 (例如，上MM电极）。然而，应当注意，所要求保 护的发明不限于此。例如，在一些其它实施例中，给定IC100可以包括还包括如下层的MM电容器200: (1)形成在上导电层230之上的附加电介质层（例如，其被配置为与电介质层 220类似）；以及（2)形成在所述附加电介质层之上的附加导电层（例如，其被配置为与导 电层210/230类似）。因此，在一些实例中，可以提供金属-绝缘体-金属-绝缘体-金属 (MIMM)结构。如根据本公开内容将领会的，并且根据一个或多个实施例，可以根据给定应 用或最终用途的需要而提供电介质层和导电层的相邻对的进一步堆叠/层叠，以扩展MIM 电容器200的构造。用于MM电容器200的其它适当构造将取决于给定应用，并且根据本 公开内容将是显而易见的。
[0058] 根据一个或多个实施例，下导电层210和/或上导电层230可以包括各种各样 的导电材料中的任何材料，所述导电材料例如但不一定限于：钛（Ti);氮化钛（TiN);钽 (Ta);钌（Ru);和/或上述材料中的任何材料的组合。此外，并且根据一个或多个实施例，电 介质层220可以包括各种各样的高k电介质材料中的任何材料，所述高k电介质材料包 括但不一定限于：二氧化锆（Zr02);五氧化二钽（Ta205);氧化铝（A1203);二氧化钛（Ti02); 氧化铪（Hf02);氧化镧（La203);钛酸锶（SrTi03);和/或上述材料中的任何材料的组合。用 于下导电层210、电介质层220和/或上导电层230的其它适当材料将取决于给定应用，并 且根据本公开内容将是显而易见的。
[0059] 同样，如根据本公开内容将领会的，并且根据一个或多个实施例，可以使用各种各 样的技术中的任何技术来将MM电容器200的各个层中的任何层沉积或在其它情况下形成 在经图案化的钝化层130'之上。一些示例性的适当技术可以包括但不一定限于：溅射沉 积；化学气相沉积（CVD);原子层沉积（ALD);和/或它们的组合。用于下导电层210、电介 质层220和/或上导电层230的其它适当沉积技术将取决于给定应用，并且根据本公开内 容将是显而易见的。
[0060] 根据实施例，根据给定目标应用或最终用途的需要，下导电层210可以设置有任 何给定厚度。例如，在一些实施例中，下导电层210可以具有处于大约10-50A或更大的范 围内（例如，处于大约10-30人或更大、处于大约30-50A或更大、或者大约10-50人或更大 的范围内的任何其它子范围的范围内）的厚度。在一些情况下，可以将下导电层210设置 为与由下层的经图案化的钝化层130'提供的形貌大体上共形的膜/层。而且，如根据本公 开内容将领会的，期望确保下导电层210的厚度不会因过大而使其：（1)完全填满给定凹陷 132或在其它情况下阻塞给定凹陷132的入口；和/或（2)妨碍电介质层220和/或上导 电层230设置有给定的期望厚度。下导电层210的其它适当厚度范围和/或构造将取决于 给定应用，并且根据本公开内容将是显而易见的。
[0061] 根据实施例，根据给定目标应用或最终用途的需要，电介质层220可以设置有任 何给定厚度。例如，在一些实施例中，电介质层220可以具有处于大约10-50A或更大的范 围内（例如，处于大约10-30A或更大、大约30-50A或更大、或者大约10-50A或更大的范 围内的任何其它子范围的范围内）的厚度。在一些情况下，可以将电介质层220设置为与 由下层下导电层210提供的形貌大体上共形的膜/层；然而所要求保护的发明不限于此，因 为在一些其它情况下，可以不将电介质层220设置为共形层。而且，如根据本公开内容将领 会的，期望确保电介质层220的厚度不会因过大而使其：（1)完全填满给定凹陷132或在其 它情况下阻塞给定凹陷132的入口；和/或（2)妨碍下导电层210和/或上导电层230设 置有给定的预期厚度。电介质层220的其它适当厚度范围和/或构造将取决于给定应用， 并且根据本公开内容将是显而易见的。
[0062] 根据实施例，根据给定目标应用或最终用途的需要，上导电层230可以设置有任 何给定厚度。例如，在一些实施例中，上导电层230可以具有处于大约1-20人或更大的范围 内（例如，处于大约1-10A或更大、大约10-20A或更大、或者大约1-20人或更大的范围内 的任何其它子范围的范围内）的厚度。在一些情况下，可以将上导电层230设置为与由下 层电介质层220提供的形貌大体上共形的膜/层。而且，如根据本公开内容将领会的，期望 确保上导电层230的厚度不会因过大而使其妨碍下导电层210和/或电介质层220设置有 给定的期望厚度。上导电层230的其它适当厚度范围和/或构造将取决于给定应用，并且 根据本公开内容将是显而易见的。
[0063] 图9示出了根据本发明的实施例的在沉积钝化层160之后的图8的IC100。如图 可见，在一些实施例中，钝化层160可以沉积或在其它情况下形成在部分或完全由MM电容 器200提供的形貌之上。如根据本公开内容将领会的，并且根据实施例，钝化层160可以包 括各种材料中的任何材料和/或可以使用上文参考例如钝化层130所述的各种沉积技术/ 工艺中的任何沉积技术/工艺来进行沉积。在一些情况下，钝化层160可以是与钝化层130 相同的材料，并且因此只是其内形成MM电容器200的扩展的钝化层130。
[0064] 如根据本公开内容还将领会的，并且根据实施例，可以针对给定目标应用或最终 用途来定制钝化层160的厚度。在一些实施例中，可以将钝化层160沉积为例如位于由MM 电容器200的上导电层230提供的形貌之上的大体上共形的层。在其它实施例中，例如，可 以使用平面化技术（例如，旋涂/旋压沉积或S0D)来沉积钝化层160。在利用共形沉积工 艺的一些实例中，例如，可以使用化学-机械平面化（CMP)工艺或任何其它适当的抛光/平 面化技术/工艺来提供钝化层160的平面化，如根据本公开内容将显而易见的。在一些情 况下，钝化层160和钝化层130可以被配置为其内提供MM电容器200的单个层。钝化层 160的其它适当材料、厚度范围和/或沉积技术/工艺将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0065] 在一些情况下，根据一些实施例，所公开的技术可以用于对钝化层160进行图案 化。在一些这种情况下，MIM200可以形成在设置有波纹形表面的给定 钝化层160之上，如 文中各处所描述的。
[0066] 而且，在一些实施例中，可以在给定MM电容器200之上包括附加的ILD110层和 /或（多个）互连120。在一些这种情况下，可以包括一个或多个结构（例如，通孔等）以 例如将给定电容器200的导电层210和/或230 (或其它导电层）电耦合到1C100的（多 个）其它部分。
[0067] 额外的抟术和考虎
[0068] 图10-12示出了根据本发明的另一个实施例的用于形成1C 100的工艺流程的部 分。如根据本公开内容将领会的，并且根据实施例，在一些实例中，通常可以实施图10-12 中所示的工艺流程部分，而不是图3-6中表示的工艺流程部分（上文论述的）。
[0069] 图10和图11分别示出了根据本发明的实施例的在沉积和加热牺牲层250之后的 图2的IC100。如图可见，在一些实施例中，牺牲层250可以沉积或在其它情况下形成在下 层硬掩模层140(如果任选地实施）和/或钝化层130之上。根据一个或多个实施例，牺牲 层250可以包括例如在施加足够的热量时经历凝结/去湿的材料。例如，在一些实施例中， 牺牲层250可以凝结/去湿而成为经图案化的牺牲层250'，其包括其间具有凹陷152的多 个凝聚的隔离的岛/体250a。在一些实施例中，牺牲层250的凝结/去湿可能发生在例如 将其加热到大约100-450°C的范围内的温度时。为此，一些示例性的适当材料可以包括但 不一定限于：铜（Cu);银（Ag);娃（Si);锗（Ge);钼（Pt);基于聚合物的材料，例如Si02± 聚苯乙烯等；和/或上述材料中的任何材料的组合。在一些实施例中，其上可以沉积牺牲 层250的下层硬掩模层140 (如果任选地实施）和/或钝化层130可以包括例如：二氧化硅 (Si02);碳化硅（SiC);碳氮化硅（SiCN);三氮化二硅（Si2N3);有机硅酸盐玻璃（SiCOH);和 /或上述材料中的任何材料的组合。用于牺牲层250的其它适当材料将取决于给定应用，并 且根据本公开内容将是显而易见的。
[0070] 根据实施例，可以使用各种各样的技术中的任何技术来沉积/形成牺牲层250,所 述技术例如但不一定限于：化学气相沉积（CVD);物理气相沉积（PVD)(例如，溅射）；旋涂/ 旋压沉积（SOD);电子束蒸发；和/或上述技术/工艺中的任何技术/工艺的组合。而且，在 一些示例性实施例中，可以将牺牲层250设置为具有例如处于大约l-150nm或更大的范围 内（例如，处于大约l_50nm或更大、大约50-100nm或更大、大约100-150或更大、或者大约 l-150nm或更大的范围内的任何其它子范围的范围内）的厚度的膜/层。在一些实例中，可 以在没有下层粘附层的情况下实施牺牲层250(例如，以帮助提供期望程度的凝结/去湿）。 牺牲层250的其它适当构造、沉积技术和/或厚度范围将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0071] 在提供了充分凝结/去湿的牺牲层250'之后，工艺流程可以如图12所示地继续， 图12示出了根据本发明的实施例的在进行蚀刻之后的图11的1C100。如图可见，1C100 已经被蚀刻，以例如将经图案化的牺牲层250'的凹陷/孔152的图案转移到钝化层130中， 由此形成其中具有多个凹陷132的经图案化的钝化层130'。还可以看出，在1C100包括任 选的硬掩模层140的一些情况下，可能期望在蚀刻钝化层130之前蚀刻穿过这种硬掩模层 140的整个厚度（其可以留下经图案化的硬掩模层140'），以提供前述图案转移。如根据本 公开内容将领会的，并且根据一些实施例，可以使用利用上文在图6的背景下论述的适当 蚀刻化学试剂中的任何化学试剂的干法蚀刻工艺。
[0072] 根据本发明的一个或多个实施例，可以提供图2-9的工艺流程的其它变型。例如， 在一些实施例中，可以利用光刻技术/工艺来产生总体上波纹形的形貌，电容器200可 以沉积/形成在该形貌之上。为此，在一些情况下，可以利用抗蚀剂材料的旋涂/旋压沉积 (SOD)、对这种抗蚀剂材料的曝光、以及应用适当的显影工艺来替换图3-5中所示的工艺流 程的部分。根据本公开内容，其它变型和构造将是显而易见的。
[0073] 示例件实施数据
[0074] 如前所述，与现有设计/方案（例如图1的基于板的MM电容器）相比，本发明的 一些实施例可能表现出增大的每单位管芯面积的电容。在一些情况下，可以在不增大制造 成本（或者成本增大很小）的情况下增大有效电容器面积。
[0075] 图13是显示作为与图1类似地构造的现有1C和根据本发明的实施例构造的1C 100的电容器面积的函数的电容的实验数据的曲线图。在图中，线A对应于图1的示例性 1C的基于板的MM电容器的电容，而线B则对应于根据一个示例性实施例的1C100的MM 电容器200的电容。而且，在图10的背景下，"电容器面积"一般是指：（1)图1的1C的基 于板的MIM电容器的上电极板和下电极板的面积重叠；以及（2)根据一个示例性实施例的 1C100的MM电容器200的上导电层230和下导电层210的面积重叠。
[0076] 如图可见，图13的线A和线B的斜率之比有效地显示了在一个示例性实施例中可 以利用所公开的技术来获得电容的大于四倍的增益。更具体地，可以由例如以下关系式来 估计每单位管芯面积的电容增大：
[0077]
[0078] 其中，"C"是1C100的MM电容器200的每单位面积的电容；"Cpl_/'是图1的 1C的每对平面/非波纹形MIM板的每单位面积的电容；"CD"是经图案化的钝化层130'中 的凹陷132的直径/宽度；"p"是经图案化的钝化层130'中的相邻/邻接的凹陷132的间 距；"h"是经图案化的钝化层130'中的凹陷132的高度/深度；并且能够由几何结构推导 2tt 出值;63,并且该值适用于例如凹陷132的六方紧密堆积（hep)阵列。如根据本公开 内容将领会的，对上述关系的更改/添加在一些实例中可能是适用的（例如，取决于所考虑 的几何结构等）。
[0079] 如果将给定凹陷132的高宽比（AR)定义为= 并且直径/宽度为= # CL) 2 (例如，凹陷132以所述间距的一半形成在经图案化的钝化层130'中），则可以将上述关系 简化为：
[0080] C=CPlanar(l+0. 9 ?AR)。
[0081] 因此，对于大于3的AR，例如，使用所公开的技术提供的电容增益可能大于或等于 可能由于图1所示的类似的典型的基于板的MIM电容器所提供的电容的四倍（或更大）。 然而，应当注意，所要求保护的发明不限于此，因为在一些其它实施例中，根据给定目标应 用或最终用途的需求，可以使用所公开的技术来提供更大和/或更小的电容增益。
[0082] 示例件系统
[0083] 图14示出了根据本发明的示例性实施例的利用使用用于形成MIM电容器的所公 开的技术形成的集成电路结构或器件来实施的计算系统1000。如图可见，计算系统1000容 纳母板1002。母板1002可以包括若干部件，这些部件包括但不限于处理器1004和至少一 个通信芯片1006,它们中的每一个可以物理和电耦合到母板1002,或在其它情况下集成在 其中。如将领会的，母板1002可以是例如任何印刷电路板，不管是主板、主板上的子板、还 是系统1000的唯一板等等。根据其应用，计算系统1000可以包括一个或多个其它部件，这 些部件可以或可以不物理和电耦合到母板1002。这些其它部件可以包括但不限于易失性 存储器（例如，DRAM)、非易失性存储器（例如，ROM)、图形处理器、数字信号处理器、密码处 理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解 码器、功率放大器、全球定位系统（GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大 容量存储设备（例如，硬盘驱动器、光盘（CD)、数字多功能盘（DVD)等）。计算系统1000中 包括的部件中的任何部件可以包括一个或多个使用用于形成根据本发明的示例性实施例 的MIM电容器的所公开的技术形成的集成电路结构或器件。在一些实施例中，可以将多种 功能集成到一个或多个芯片中（例如，注意，通信芯片1006可以是处理器1004的部分或者 集成到处理器1004中）。
[0084] 通信芯片1006能够实现用于来往于计算系统1000的数据传输的无线通信。术 语"无线"及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通 过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任 何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片1006可以实 施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE 802. 11 族）、WiMAX(IEEE802. 16族）、IEEE802. 20、长期演进（LTE)、Ev-DO、HSPA+、HSDPA+、 HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被指定为 3G，4G，5G和更 高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯 片1006可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1006可以 专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0085] 计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在本 发明的一些实施例中，处理器的集成电路管芯包括利用一个或多个集成电路结构或器件实 施的板载电路，所述集成电路结构或器件是使用用于形成如本文中各处所述的MM电容器 的所公开的技术来形成的。术语"处理器"可以指处理来自寄存器和/或存储器的电子数 据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设 备或设备的一部分。
[0086] 通信芯片1006也可以包括封装在通信芯片1006内的集成电路管芯。根据一些 这种示例性实施例，通信芯片的集成电路管芯包括一个或多个集成电路结构或器件，所述 集成电路结构或器件是使用用于形成如本文中所述的MIM电容器的所公开的技术来形成 的。如根据本公开内容将领会的，注意，可以将多种标准无线能力直接集成到处理器1004 中（例如，其中，将任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯 片）。此外，注意，处理器1004可以是具有这种无线能力的芯片集。简而言之，可以使用任 何数量的处理器1004和/或通信芯片1006。类似地，任何一个芯片或芯片集都可以具有集 成在其中的多种功能。
[0087] 在各种实施方式中，计算设备1000可以是膝上型电脑、上网本、笔记本、智能电 话、平板电脑、个人数字助理（PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、 扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录仪、 或任何其它电子设备，其处理数据或者采用使用用于形成如本文中各处所述的MIM电容器 的所公开的技术所形成的一个或多个集成电路结构或器件。
[0088] 根据本公开内容，许多实施例将是显而易见的。本发明的一个示例性实施例提供 了形成集成电路的方法，所述方法包括：沉积第一电介质层；在第一电介质层之上形成自 组织材料的牺牲掩模层；使掩模层图案化，其中，图案化包括使掩模层自组织成不同结构的 非减法工艺；使用经图案化的掩模层来使第一电介质层图案化；以及在经图案化的第一电 介质层之上沉积金属_绝缘体-金属（MM)电容器。在一些情况下，非减法工艺使掩模层至 少离析成第一相和第二相。在一些情况下，掩模层包括聚（苯乙烯-b-甲基丙烯酸盐甲酯）、 聚（苯乙烯-b-环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙烯-共-4-乙 烯基氮苯）、聚（苯乙烯-b-4-乙烯基氮苯）、聚（苯乙烯-b-二甲基 硅氧烷）、聚（苯乙 烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、-Ti-Cr、聚苯乙烯 胶乳（PSL)球粒和/或它们的组合的至少其中之一。在一些情况下，非减法工艺包括将掩 模层加热到大约100-450°C的范围内的温度。在一些情况下，非减法工艺包括使掩模层暴 露于包括甲苯（C7H8)、氮气（N2)、氩气（Ar)和/或氦气（He)的至少其中之一的溶剂环境。 在一些情况下，在非减法工艺之后，使掩模层图案化还包括有选择地蚀刻掉掩模层的离析 的组成材料，以在掩模层中形成凹陷的图案。在一些这种实例中，在使用经图案化的掩模层 来使第一电介质层图案化之后，方法还包括去除剩余的掩模层。在一些情况下，掩模层包括 在被加热到大约100-450°C的范围内的温度时凝聚成隔离的岛的材料。在一些示例性情况 下，掩模层包括铜（Cu)、银（Ag)、硅（Si)、锗（Ge)、铂（Pt)、二氧化硅（Si02)上的聚苯乙烯 和/或它们的组合的至少其中之一。在一些实例中，使掩模层图案化不需要任何蚀刻。在 一些情况下，MIM电容器包括形成在第一电介质层之上的第一导电层、形成在第一导电层之 上的第二电介质层、以及形成在第二电介质层之上的第二导电层。在一些这种情况下，第一 导电层和/或第二导电层的至少其中之一包括钛（Ti)、氮化钛（TiN)、钽（Ta)和/或它们 的组合的至少其中之一。在一些情况下，第二电介质层包括二氧化锆（Zr02)、五氧化二钽 (Ta205)、氧化错（A1203)、二氧化钛（Ti02)、氧化铪（Hf02)、氧化镧（La203)、钛酸锁（SrTi03)、 和/或它们的组合的至少其中之一。在一些示例性实例中，在将MM电容器沉积在经图案 化的第一电介质层之上之后，方法还包括将第三电介质层沉积在MM电容器之上。在一些 这种实例中，第一电介质层和/或第三电介质层的至少其中之一是钝化层。在一些情况下， 在将掩模层沉积在第一电介质层之上之前，方法还包括将硬掩模层沉积在第一电介质层与 掩模层之间。在一些这种情况下，硬掩模层包括氮化硅（Si3N4)、二氧化硅（Si02)、氮氧化硅 (SiOxNy)、硅浓度大于或等于大约20%的富硅（Si)聚合物、氮化钛（TiN)、和/或它们的组 合的至少其中之一。在一些实例中，经图案化的第一电介质层具有大体上波纹形的轮廓，并 且MM电容器大体上与所述轮廓共形。在一些实例中，经图案化的第一电介质层具有大体 上为波纹形的轮廓，该轮廓包括至少一个凹陷，所述凹陷具有本身为波纹形的轮廓。在一些 情况下，提供了由所述方法形成的集成电路。在一些这种情况下，提供了包括集成电路的移 动计算设备。
[0089] 本发明的另一个示例性实施例提供了形成集成电路的方法，所述方法包括：沉积 第一电介质层；在第一电介质层之上沉积嵌段共聚物材料的牺牲层；利用非减法工艺来对 嵌段共聚物材料的层进行处理，以使其发生相分离；对嵌段共聚物材料的相分离的层进行 选择性蚀刻，以去除该层的一个相，由此在其中形成凹陷的图案；进行蚀刻以将凹陷的图 案转移到第一电介质层中；进行蚀刻以去除嵌段共聚物材料的剩余层；以及将金属-绝缘 体-金属（MM)电容器沉积在经图案化的第一电介质层之上。在一些情况下，经图案化的 第一电介质层具有大体上波纹形的轮廓，并且MM电容器大体上与所述轮廓共形。在一些 实例中，嵌段共聚物材料包括聚（苯乙烯-b_甲基丙烯酸盐甲酯）、聚（苯乙烯-b-环氧乙 烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙烯-共-4-乙烯基氮苯）、聚（苯乙 烯-b-4-乙烯基氮苯）、聚（苯乙烯-b-聚二甲基硅氧烷）、聚（苯乙烯-b-甲基丙烯酸盐）、 聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、和/或它们的组合的至少其中之一。
[0090] 本发明的另一个示例性实施例提供了形成集成电路的方法，所述方法包括：沉积 第一电介质层；在第一电介质层之上沉积由牺牲层；利用非减法工艺来处理牺牲层以使其 凝结，其中，牺牲层的凝结导致期间具有凹陷的凝聚的体的图案化；进行蚀刻以将图案转移 到第一电介质层中；进行蚀刻以去除牺牲层；以及在经图案化的第一电介质层之上沉积金 属-绝缘体-金属（MM)电容器。在一些实例中，牺牲层的凝结发生在大约100-450°c的 范围内的温度下。在一些示例性情况下，牺牲层包括铜（Cu)、银（Ag)、硅（Si)、锗（Ge)、铂 (Pt)、和/或二氧化硅（Si02)上的聚苯乙烯的至少其中之一。在一些情况下，经图案化的 第一电介质层具有大体上波纹形的轮廓，并且M頂电容器大体上与所述轮廓共形。
[0091] 出于说明和描述的目的而提供了对本发明的实施例的前述描述。其并不是要进行 穷举，也不是要将本发明限制于所公开的精确形式。根据本公开内容，许多修改和变型都是 可能的。其旨在使本发明的范围不由该【具体实施方式】限制，而是由所附权利要求限制。
【主权项】
1. 一种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积自组织材料的牺牲掩模层； 使掩模层图案化，其中，所述图案化包括非减法工艺，其使所述掩模层自组织成不同的 结构； 使用经图案化的掩模层来使所述第一电介质层图案化；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。2. 根据权利要求1所述的方法，其中，所述非减法工艺使所述掩模层至少离析成第一 相和第二相。3. 根据权利要求1所述的方法，其中，所述掩模层包括聚（苯乙烯-b-甲基丙烯酸 盐甲酯）、聚（苯乙烯-b_环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙 條 -共_4-乙條基氣苯）、聚（苯乙條乙條基氣苯）、聚（苯乙條Hd- 二甲基硅氧烷）、 聚（苯乙烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、0-Ti-Cr、 聚苯乙烯胶乳（PSL)球粒、和/或它们的组合的至少其中之一。4. 根据权利要求1所述的方法，其中，所述非减法工艺包括将所述掩模层加热到大约 100-450°C的范围内的温度。5. 根据权利要求1所述的方法，其中，所述非减法工艺包括使所述掩模层暴露于包括 甲苯（C7H8)、氮气（N 2)、氩气（Ar)和/或氦气（He)的至少其中之一的溶剂环境。6. 根据权利要求1所述的方法，其中，在所述非减法工艺之后，使所述掩模层图案化还 包括： 有选择地蚀刻掉所述掩模层的离析的组成材料，以在所述掩模层中形成凹陷的图案。7. 根据权利要求6所述的方法，其中，在使用经图案化的掩模层来使所述第一电介质 层图案化之后，所述方法还包括： 去除剩余的掩模层。8. 根据权利要求1所述的方法，其中，所述掩模层包括在被加热到大约100-450°C的范 围内的温度时凝聚成隔离的岛的材料。9. 根据权利要求1所述的方法，其中，所述掩模层包括铜（Cu)、银（Ag)、硅（Si)、锗 (Ge)、铂（Pt)、二氧化硅（SiO 2)上的聚苯乙烯、和/或它们的组合的至少其中之一。10. 根据权利要求1所述的方法，其中，使所述掩模层图案化不需要任何蚀刻。11. 根据权利要求1所述的方法，其中，所述MIM电容器包括： 形成在所述第一电介质层之上的第一导电层； 形成在所述第一导电层之上的第二电介质层；以及 形成在所述第二电介质层之上的第二导电层。12. 根据权利要求11所述的方法，其中，所述第一导电层和/或所述第二导电层的至少 其中之一包括钛（Ti)、氮化钛（TiN)、钽（Ta)和/或它们的组合的至少其中之一。13. 根据权利要求11所述的方法，其中，所述第二电介质层包括二氧化锆（ZrO2)、五 氧化二钽（Ta 2O5)、氧化错（Al2O3)、二氧化钛（TiO 2)、氧化铪（HfO2)、氧化镧（La2O3)、钛酸锁 (SrTiO 3)和/或它们的组合的至少其中之一。14. 根据权利要求1所述的方法，其中，在将所述掩膜层沉积在所述第一电介质层之上 之前，所述方法还包括： 在所述第一电介质层与所述掩模层之间沉积硬掩模层，所述硬掩模层包括氮化硅 (Si3N4)、二氧化硅（SiO2)、氮氧化硅（SiOxN y)、Si浓度大于或等于大约20%的富硅（Si)聚 合物、氮化钛（TiN)和/或它们的组合的至少其中之一。15. 根据权利要求1所述的方法，其中，经图案化的第一电介质层具有大体上波纹形的 轮廓，并且所述MM电容器大体上与所述轮廓共形。16. 根据权利要求1所述的方法，其中，经图案化的第一电介质层具有大体上波纹形的 轮廓，所述轮廓包括至少一个凹陷，所述凹陷具有本身为波纹形的形貌。17. -种集成电路，其由根据权利要求1到16中的任一项所述的方法形成。18. -种移动计算设备，其包括根据权利要求17所述的集成电路。19. 一种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积嵌段共聚物材料的牺牲层； 利用非减法工艺处理所述嵌段共聚物材料的层，以使其发生相分离； 有选择地蚀刻所述嵌段共聚物材料的相分离的层，以去除所述相分离的层中的一个 相，由此在所述相分离的层中形成凹陷的图案； 进行蚀刻以将所述凹陷的图案转移到所述第一电介质层中； 进行蚀刻以去除嵌段共聚物材料的剩余层；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。20. 根据权利要求19所述的方法，其中，经图案化的第一电介质层具有大体上波纹形 的轮廓，并且所述MM电容器大体上与所述轮廓共形。21. 根据权利要求19所述的方法，其中，所述嵌段共聚物材料包括聚（苯乙烯-b-甲基 丙烯酸盐甲酯）、聚（苯乙烯-b_环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯 乙稀-共-4-乙烯基氮苯）、聚（苯乙稀-b_4-乙烯基氮苯）、聚（苯乙稀-b_二甲基娃氧 烷）、聚（苯乙烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）和/ 或它们的组合的至少其中之一。22. -种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积牺牲层； 利用非减法工艺处理所述牺牲层以使所述牺牲层凝结，其中，所述牺牲层的凝结产生 了凝聚的体的图案，所述凝聚的体之间具有凹陷； 进行蚀刻以将所述图案转移到所述第一电介质层中； 进行蚀刻以去除所述牺牲层；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。23. 根据权利要求22所述的方法，其中，所述牺牲层的凝结发生在大约100-450°C的范 围内的温度下。24. 根据权利要求23所述的方法，其中，所述牺牲层包括铜（Cu)、银（Ag)、硅（Si)Jf (Ge)、铂（Pt)和/或二氧化硅（SiO 2)上的聚苯乙烯的至少其中之一。25. 根据权利要求23所述的方法，其中，经图案化的第一电介质层具有大体上波纹形 的轮廓，并且所述MM电容器大体上与所述轮廓共形。
【专利摘要】本发明公开了用于提供具有总体上波纹形的轮廓的MIM电容器的技术和结构。使用响应于处理(加热或其它适当刺激)而有效地创建图案的牺牲自组织材料来提供波纹形形貌，所述图案被转移到其中形成所述MIM电容器的电介质材料。所述自组织材料可以是例如一层定向自组装材料，其响应于加热或其它刺激而离析成两个交替的相，其中，然后可以相对于所述相的其中之一而有选择地蚀刻掉另一个相，以提供期望的图案。在另一种示例性情况下，所述自组织材料是在被加热时凝聚成隔离的岛的一层材料。如根据本公开内容将领会的，例如，可以使用所公开的技术来增大每单位面积的电容，可以通过蚀刻较深的电容器沟槽/洞来缩放面积。
【IPC分类】H01L21/8242, H01L27/108
【公开号】CN104885211
【申请号】CN201480003629
【发明人】M·J·科布林斯基, R·L·布里斯托尔, M·C·梅伯里
【申请人】英特尔公司
【公开日】2015年9月2日
【申请日】2014年1月16日
【公告号】DE112014000519T5, US8993404, US20140203400, US20150155349, WO2014116496A1
【专利说明】金属-绝缘体-金属电容器形成技术
【背景技术】
[0001] 深亚微米工艺节点（例如，32nm以及更大）中的集成电路（1C)设计包含很多不平 常的挑战，并且具有1C特征的电容结构面临尤为复杂的情况，例如关于为集成器件提供充 分的功率输送的那些情况。技术的持续更新换代将会使这种问题加剧。
【附图说明】
[0002] 图1是包括基于平板的MM电容器的示例性集成电路的侧视截面图。
[0003] 图2是根据本发明的实施例构造的集成电路（1C)的侧视截面图。
[0004] 图3示出了根据本发明的实施例的沉积定向自组装（DSA)层之后的图2的1C。
[0005] 图4示出了根据本发明的实施例的对DSA层进行处理之后的图3的1C。
[0006] 图5示出了根据本发明的实施例的进行选择性蚀刻之后的图4的1C。
[0007] 图5'是根据本发明的实施例的对DSA层进行选择性蚀刻之后的示例性1C的倾斜 透视扫描电子显微镜（SEM)图像。
[0008] 图6示出了根据本发明的实施例的进行进一步蚀刻之后的图5的1C。
[0009] 图7示出了根据本发明的实施例的在进行进一步蚀刻以露出经图案化的钝化层 之后的图6的1C。
[0010] 图7'示出了根据本发明的另一个实施例的进行进一步图案化之后的图7的1C。
[0011] 图7"和图7"'分别是根据本发明的实施例的在进行进一步蚀刻以露出经图案化 的钝化层之后的示例性1C的从上到下透视和倾斜透视SEM图像。
[0012] 图8示出了根据本发明的实施例的在沉积金属-绝缘体-金属（MIM)电容器之后 的图7的1C。
[0013] 图9示出了根据本发明的实施例的沉积钝化层之后的图8的1C。
[0014] 图10示出了根据本发明的实施例的沉积牺牲层之后的图2的1C。
[0015] 图11示出了根据本发明的实施例的对牺牲层进行加热之后的图2的1C。
[0016] 图12示出了根据本发明的实施例的在进行蚀刻之后的图11的1C。
[0017] 图13是显示作为与图1类似地构造的现有集成电路和根据本发明的实施例构造 的1C的电容器面积的函数的电容的实验数据的曲线图。
[0018] 图14示出了根据本发明的示例性实施例的利用使用用于形成金属-绝缘体-金 属（MIM)电容器的所公开的技术形成的集成电路结构或器件来实施的计算系统。
[0019] 为清晰起见，并未在每幅图中对每个部件进行标记。此外，如根据本公开内容应当 领会的，附图未必是按比例绘制的，或者并不是要将所要求保护的发明限制于所示的具体 构造。例如，尽管一些附图总体上指示了直线、直角和平滑表面，但是鉴于现实世界中加工 设备和材料的限制，所公开的技术的实际实施方式可能产生不够理想的直线、直角，并且一 些特征可能具有表面形貌，或者在其它情况下是非平滑的。简而言之，提供附图仅是为了显 示示例性结构。
【具体实施方式】
[0020] 公开了用于提供具有总体波纹形轮廓的金属-绝缘体-金属（MIM)电容器的技术 和结构。使用响应于处理（例如，加热或其它适当刺激）而有效率地创建图案的自组织材 料来提供波纹形形貌，该图案被转移到其中形成MM电容器的电介质材料。自组织材料可 以例如是定向自组装（DSA)材料的牺牲层，其响应于受热、溶剂或其它刺激而离析成两个 交替的相，其中，然后可以相对于这两个相的其中之一而有选择地蚀刻另一个相，以提供期 望的图案。在另一种示例性情况下，自组织材料是在受到充分加热时聚结成隔离的岛的材 料的牺牲层。如根据本公开内容应当领会的，所公开的技术可以例如用于提高每单位面积 的电容，而面积可以通过蚀刻较深的电容器沟槽/洞来进行缩放。根据本公开内容，许多构 造和变型是显而易见的。
[0021] 歷
[0022] 如前所述，可能出现许多不平常的问题，它们的出现将为集成电路（1C)器件的功 率输送增加复杂性。为了尝试解决这些问题中的一些问题，可以将基于板的金属-绝缘 体-金属（MM)电容器添加到给定1C的最上面的钝化层中的互连堆叠体上。例如，考虑图 1，该图是包括基于平板的M頂电容器的示例性1C的侧视截面图。可以看出，图1的基于板 的MM电容器包括中间设置有一层电介质材料的下电极板和上电极板。在图中由虚线表示 两个电极板的重叠区域。
[0023] 然而，就每种新一代技术而言，通常必须增大每单位面积的总管芯上电容，以实现 例如向集成器件提供足够的功率输送的目的。在例如集成电压调节器的情况下尤其如此。 仅通过增大图1所示的基于板的MM电容器的电容器板对的数量（例如，从二到三、从三到 五等）来试图解决上述的对较高的每单位面积电容的不断增大的需求将会不期望地增大 制造成本和1C块体。
[0024] 因此，根据本发明的实施例，公开了用于提供具有总体波纹形轮廓的MIM电容器 的技术。在一些实施例中，如文中所描述地提供的M頂电容器可以被配置为例如三层结 构一一其间设置有高k电介质层的两个电极层。在一些实施例中，这种MM电容器可以沉 积或在其它情况下形成在例如集成电路（1C)之上或内。在一些实施例中，如文中所述地构 造的MIM电容器可以例如借助于沉积或在其它情况下形成在具有波纹形表面的下层1C层 (例如，钝化层）之上而设置有总体波纹形的轮廓。在一些实施例中，可以使用二维定向自 组装（DSA)阵列来完成这种波纹形钝化层的提供。根据实施例，可以使DSA图案化，并且随 后可以将这种图案转移到下层钝化层。此后，可以在经图案化的钝化层的所产生的表面形 貌之上形成MM电容器。
[0025] 在一些其它实施例中，可以使用响应于热处理而聚结成或凝聚成岛的牺牲层/膜 来完成波纹形钝化层的提供。根据这种实施例，随后可以将所得到的图案转移到下层钝化 层。此后，可以在所得到的由经图案化的钝化层提供的表面形貌之上形成MM电容器。在 一些其它实施例中，可以使用光刻技术来提供经图案化的抗蚀剂层，其可以用于提供上面 可以形成MIM电容器的波纹形钝化层形貌。简而言之，根据本公开内容，许多构造和变型将 是显而易见的。
[0026] 在一些情况下，所公开的技术可以用于例如提供波纹形MM电容器，根据一些实 施例，所述电容器提高了给定1C的每单位面积的总管芯上电容。例如，在一些示例性实施 例中，与和图1所示的类似的基于平板的MIM电容器相比，如本文中所描述地构造的波纹形MIM电容器可以表现出每单位面积电容的四倍或更高的增大。根据本公开内容应当领会，可 以根据需要使用本文中描述的技术来获得更大和/或更小的每单位面积电容的提高。
[0027] 在一些实施例中，可以将如本文中所述地提供的MM电容器包括在1C中，例如以 辅助一个或多个集成器件的功率输送。根据本公开内容还应当领会，一些实施例可以用于 例如深亚微米工艺节点（例如，32nm以及更大；22nm以及更大；14nm以及更大；10nm以及更 大；等等）的1C制造中。然而，应当指出，所公开的技术总体上可以被认为是独立于工艺/ 技术节点，并且因此所公开的技术不限于用于任何特定工艺/技术节点中。所公开的技术 的其它适当使用将取决于给定应用，并且根据本公开内容将是显而易见的。
[0028] 在一些情况下，可以容易地将所公开的技术与例如现有制造流程集成在一起，并 且所公开的技术可以利用现有设备、知识、基础设施等。在一些情况下，可以例如通过如下 方式来容易地对所公开的技术进行缩放，以增大每单位面积的电容：（1)增大其上要形成 给定MIM电容器的波纹形形貌的深度/高度；和/或（2)增加额外的波纹形MIM电容器层 (例如，每层具有比与图1所示的类似的基于平板的M頂电容器的每单位面积电容高若干 倍的每单位面积电容）。此外，一些实施例可以由于例如如下原因而实现成本的降低：（1) 避免包含额外的/不必要的光刻操作或者在其它情况下使包含的额外的/不必要的光刻操 作最小化；和/或（2)使用可能已经存在于给定1C中的钝化层来产生期望的表面形貌。此 外，一些实施例可以受益于例如高k电介质材料的改进（例如，泄漏、厚度、介电常数等）。
[0029] 根据本公开内容还应当领会，并且根据一个或多个实施例，可以通过例如对给定 1C器件或其它器件的截面分析和/或材料分析来检测所公开的技术的使用，给定1C器件或 其它器件包括总体上如本文中所描述地构造的MM电容器结构。
[0030] 方法和结构
[0031] 图2-9示出了根据本发明的实施例的用于形成1C100的工艺流程。如根据本公 开内容将领会的，在所描述的工艺流程的任何部分，1C100可以包括比此处描述的更多、更 少的元件或部件、和/或包括与此处描述的不同的元件或部件，并且所要求保护的发明并 不是要限制于任何特定的1C100构造（最初、中间和/或最终） 而是可以用于许多应 用中的许多构造内。
[0032] 工艺流程可以如图2中那样开始，图2是根据本发明的实施例构造的集成电路 (C) 100的侧视截面图。如图可见，1C100可以包括一层绝缘体材料（例如，层间电介质或 ILD) 110。可以利用各种各样的ILD110绝缘体材料（例如，低k、高k等）中的任何材 料来实施所公开的技术。例如，在一些示例性实施例中，ILD110可以包括下述材料中的一 个或多个：⑴氧化物，例如二氧化硅（Si02)、氧化硅（SiO)、碳掺杂的5102等；（2)氮化物， 例如氮化硅（Si3N4)等；(3)聚合物，例如苯并环丁烯（BCB)、诸如SU-8等的可光限定的抗蚀 剂（永久的或其它）等；(4)磷硅酸盐玻璃（PSG) ; (5)氟硅酸盐玻璃（FSG) ; (6)有机硅酸 盐玻璃（0SG)，例如硅倍半氧烷、硅氧烷等；（7)上述材料中的任何材料的组合；和/或（8) 能够提供期望的绝缘度的任何其它适当电介质材料，如根据本公开内容将显而易见的。在 一些实施例中，ILD110可以是大体上无孔的，而在一些其它实施例中，根据给定目标应用 或最终用途的需求，ILD110可以设置有任何程度的孔隙度。
[0033] 在一些情况下，例如，ILD110可以根据需要而沉积在衬底、晶片或其它适当表面 上。如根据本公开内容将领会的，可以利用各种各样的适当沉积技术中的任何技术，所述 沉积技术例如但不一定限于：物理气相沉积（PVD);化学气相沉积（CVD);旋涂/旋压沉积 (SOD);和/或上述技术中的任何技术的组合。还将领会到，ILD110可以根据给定目标应 用或最终用途的需要而设置有任何给定厚度。ILD110的其它适当构造、材料、沉积技术和 /或厚度将取决于给定应用，并且根据本公开内容将是显而易见的。
[0034] 在一些情况下，ILD110可以具有设置于其中的一个或多个互连120。在一些实例 中，可以提供多个ILD110层，每个ILD110层均具有一个或多个互连120。根据一些实施 例，给定互连120可以包括各种各样的导电金属中的任何金属，所述导电金属例如但不一 定限于：铜（Cu);铝（A1);银（Ag);镍（Ni);金（Au);钛（Ti);鹤（W);钌（Ru);钴（Co);铬 (Cr);铁（Fe);铪（Hf);钽（Ta);轨（V);钼（Mo);钯（Pd);钼（Pt);和/或上述材料中的任 何材料的合金或组合。此外要注意，互连材料可以是金属或非金属的，并且在一些实例中可 以包括聚合材料。为此，可以将具有适当程度的导电性的任何材料用于1C100的一个或多 个互连120。而且，在一些实例中，可能期望在给定互连120与ILD110之间包括阻挡层和 /或粘附层。例如，在给定互连120包括Cu的一些情况下，例如，可能期望在这种互连120 与ILD110之间包括阻挡层和/或粘附层，阻挡层和/或粘附层包括例如但不一定限于如 下材料的材料：钽（Ta);氮化钽（TaN);氮化钛（TiN);等。用于给定互连120、任选的阻挡 层和/或任选的粘附层的 其它适当金属/材料将取决于给定应用，并且根据本公开内容将 是显而易见的。
[0035] 在一些情况下，所公开的技术可以与各种各样的互连环境和结构中的任何互连环 境和结构兼容。一些示例性的这种结构可以包括但不一定限于：单镶嵌结构；双镶嵌结构 (例如，具有下层通孔的线）；各向异性结构；各向同性结构；和/或任何其它期望的1C结 构、互连或其它导电结构。而且，根据实施例，可以根据给定目标应用或最终用途的需求来 定制给定互连120的尺寸。给定互连120的其它适当构造将取决于给定应用，并且根据本 公开内容将是显而易见的。
[0036] 在一些情况下，ILD110及其一个或多个互连120可能经历化学机械平面化（CMP) 工艺或任何其它适当的抛光/平面化技术/工艺，如根据本公开内容将显而易见的。可以 执行1C100的平面化，以例如去除以下中的任何不期望的多余部分：（1)给定互连120 ;和 /或（2)ILD110。在一些实例中，例如，1C100可以是具有一个或多个器件和/或金属层 的部分加工的1C。根据本公开内容，许多适当的构造都是显而易见的。
[0037] 从图2还可看到，1C100可以包括钝化层130。在一些实施例中，可以将钝化层 130沉积为覆盖由下层ILD110和/或一个或多个互连120提供的形貌的大体上共形的层。 如根据本公开内容应当领会的，并且根据一个或多个实施例，可以使用各种各样的沉积技 术/工艺中的任何技术/工艺来将钝化层130设置在ILD110之上，所述沉积技术/工艺 例如但不一定限于：化学气相沉积（CVD);物理气相沉积（PVD)(例如，溅射）；旋涂/旋压 沉积（SOD);电子束蒸发；原子层沉积（ALD);和/或上述技术/工艺中的任何技术/工艺 的组合。用于钝化层130的其它适当沉积工艺/技术将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0038] 根据实施例，钝化层130可以被沉积为厚度在从单组分原子厚度（即，单层）到 给定应用所期望的厚度的范围内的层/膜。例如，在一些示例性实施例中，钝化层130可 以沉积有处于大约1000-2000nm或更大的范围内的厚度（例如，处于大约1000-1200nm或 更大、大约1200-1400nm或更大、大约1400-1600nm或更大、大约1600-1800nm或更大、大 约1800-2000nm或更大、或者大约1000-2000nm或更大的范围内的任何其它子范围的范围 内的厚度）。在一些其它示例性实施例中，钝化层130可以设置有处于大约lOOOnm或更小 的范围内的厚度。在一些情况下，钝化层130在这种形貌之上可以具有大体上均匀的厚度。 然而，所要求保护的发明不限于此，因为在一些其它实例中，钝化层130可以设置有非均匀 的或在其它情况下变化的厚度。例如，在一些情况下，钝化层130的第一部分可以具有第一 范围内的厚度，而其第二部分可以具有不同的第二范围内的厚度。钝化层130的其它适当 构造和/或厚度范围将取决于给定应用，并且根据本公开内容将是显而易见的。
[0039] 根据实施例，钝化层130可以包括各种各样的电介质材料中的任何电介质材料， 所述电介质材料包括但不一定限于：（1)氧化物，例如二氧化硅（Si02)、氧化铝（A1203)等； (2)氮化物，例如氮化硅（Si3N4) ;(3)碳化物，例如碳化硅（SiC) ;(4)碳氮化物，例如碳氮化 硅（SiCN) ;(5)氮氧化物，例如氮氧化硅（SiOxNy);和/或（6)上述材料中的任何材料的组 合（例如，SiCN/SiN等）。在一些实施例中，钝化层130可以被配置为不同材料的两个或更 多层的组合。在一些实例中，并且根据一些实施例，钝化层130可以是渐变的，以使其成分 例如跨越所述层的厚度发生变化。钝化层130的其它适当材料和/或构造将取决于给定应 用，并且根据本公开内容将是显而易见的。
[0040] 从图2还可以看出，在一些实施例中，1C100任选地可以包括硬掩模层140。在一 些情况下，可以将硬掩模层140沉积为覆盖由下层钝化层130提供的形貌的大体上共形的 层。根据一些实施例，可以使用各种各样的沉积技术/工艺中的任何技术/工艺来将硬掩模 层140设置在ILD110之上，所述沉积技术/工艺例如但不一定限于：化学气相沉积（CVD); 物理气相沉积（PVD)(例如，溅射）；旋涂/旋压沉积（SOD);电子束蒸发；和/或上述技术 /工艺中的任何技术/工艺的组合。硬掩模层140的其它适当沉积工艺/技术将取决于给 定应用，并且根据本公开内容将是显而易见的。
[0041] 根据实施例，可以将硬掩模层140沉积为厚度在从单组分原子的厚度（即，单层） 到给定应用所期望的厚度的范围内的层/膜。例如，在一些示例性实施例中，硬掩模层140 可以沉积有处于大约10-1 〇〇〇A或更大的范围内的厚度（例如，处于大约200-500人或更 大、大约500-800A或更大、或大约丨0-1000A或更大的范围内的任何其它子范围的范围内 的厚度）。在一些情况下，硬掩模层140在这种形貌之上可以具有大体上均匀的厚度。然 而，所要求保护的发明不限于此，因为在一些其它实例中，硬掩模层140可以设置有非均匀 或在其它情况下变化的厚度。例如，在一些情况下，硬掩模层140的第一部分可以具有第一 范围内的厚度，而其第二部分可以具有不同的第二范围内的厚度。在一些实施例中，可以将 任选的硬掩模层140实施为单个层，而在一些其它实施例中，可以将任选的硬掩模层140实 施为多个层（例如，双层、三层等）。硬掩模层140的其它适当构造和/或厚度范围将取决 于给定应用，并且根据本公开内容将是显而易见的。
[0042] 根据实施例，任选的硬掩模层140可以包括各种各样的材料中的任何材料，所述 材料例如但不一定限于：（1)氮化娃（Si3N4) ;(2)二氧化娃（Si02) ;(3)氮氧化娃（Si0xNy); (4)碳氮化硅（SiCN) ; (5)具有大于或等于大约20% (例如，大约30-60 %或更大、大约 40-50%或更大等的范围内）的硅浓度的富硅聚合物，例如硅倍半氧烷、硅氧烷等；(6)氮化 钛（TiN);和/或（7)前述材料中的任何材料的组合。在一些情况下，包括给定硬掩模层140 的一种或多种材料可以至少部分地取决于包括下层钝化层130的（多种）材料。任选的硬 掩模层140的其它适当材料将取决于给定应用，并且根据本公开内容将是显而易见的。
[0043] 工艺流程可以如图3和4所示的那样继续进行，图3和图4分别示出根据本发明 的实施例的在沉积并处理定向自组装〇)SA)层150之后的图2的1C100。在一些实施例 中，DSA层150可以包括例如在经受非减法处理/加工时进行自组织/自组装的嵌段共聚 物材料。一些这种处理可以包括但不一定限于：（1)将DSA层150加热/焙烧到足够的温 度（例如，处于大约100_450°C的范围内）；和/或（2)使DSA层150经受适当的溶剂环境， 例如具有溶剂（例如，甲苯或C7H8)的部分压力的惰性气体（例如，氮气或N2;氩气或Ar;氦 气或He;等）。给定DSA层150的其它适当的非减法处理技术将取决于给定应用，并且根据 本公开内容将是显而易见的。
[0044] 在任何这种情况下，根据一个或多个实施例，在处理时，DSA层150的DSA组成材料 150a和150b可能经历微相分离，因此分离成两个离析的相，由此将形成总体上有序的（例 如，周期性的、准周期性的、短程有序的、随机有序的等）纳米结构。如根据本公开内容将领 会的，两种DSA组成150a和150b的体积分数可以确定例如总体上圆柱形的孔的阵列或者 总体上圆柱形的结构的阵列是否由自组织产生。根据本公开内容，许多构造和变型将是显 而易见的。
[0045] 为此，根据一些实施例，用于DSA层150的一些示例性适当材料可以包括但不一定 限于：聚（苯乙烯-b-甲基丙烯酸盐甲酯）；聚（苯乙烯-b-环氧乙烷）；聚（苯乙烯-b-丙 交酯）；聚（氧化丙烯-b_苯乙烯-共-4-乙烯基氮苯）；聚（苯乙烯-b-4-乙烯基氮苯）； 聚（苯乙烯-b-聚二甲基硅氧烷）；聚（苯乙烯-b-甲基丙烯酸盐）；聚（甲基丙烯酸盐甲 酯-b-n-壬基丙烯酸酯）；和/或上述材料中的任何材料的组合。在一些实施例中，DSA层 150可以包括嵌段共聚物，其例如具有两个、三个、四个或更多嵌段（block)。在一些情况 下，层150可以包括均聚物和/或聚合物的混合（例如，所述聚合物自身可以是嵌段、混合 物、均聚物等）。在一些示例性实例中，DSA层150可以包括具有纳米颗粒（例如，聚苯乙烯 胶乳或PSL球粒）的胶状悬浮的旋压材料。在一些其它实例中，层150可以包括一种或多 种非聚合物相材料（例如，诸如0-Ti-Cr之类的金属组成），它们在受到处理（例如，加热、 暴露于溶剂等）时发生离析。从更普遍的意义上讲，可以使用响应于处理（例如，加热、冷 却、向心力、暴露于适当溶剂环境等）而离析成不同的相的任何材料，随后可以响应于彼此 而对不同的相进行蚀刻，以提供期望的图案。用于牺牲层150的其它适当材料将取决于给 定应用和可用加工设备等的因素，并且根据本公开内容将是显而易见的。
[0046] 在一些实施例中，可以使用例如旋涂/旋压沉积（SOD)或者任何其它适当的沉积 技术/工艺来将DSA层150沉积为膜（例如，在焙烧之前，如图3所示），如根据本公开内容 将显而易见的。此外，根据一些实施例，可以根据给定目标应用或最终用途的需要而将DSA 层150沉积为具有任何给定厚度的层/膜。例如，在一些实例中，在焙烧之前，DSA层150 可以是覆盖由任选的硬掩模层140 (如果存在的话）和/或钝化层130提供的形貌的大体 上共形的层。在焙烧之后（例如，如图4所示），在一些实施例中，DSA层150可以具有处于 大约10-1000人或更大的范围内的厚度（例如，处于大约200-500人、大约500-800人或更 大、或者大约10-丨000/\或更大的范围内的任何子范围内的厚度）。DSA层150的其它适当 构造和/或厚度范围将取决于给定应用，并且根据本公开内容将是显而易见的。
[0047] 接下来，工艺流程将如图5所示的那样继续进行，图5示出了根据本发明的实施例 的在进行选择性蚀刻之后的图4的1C100。如图所示，DSA层150已经被选择性蚀刻，以使 DSA组成150b被去除/蚀刻掉，在1C100的表面上留下DSA组成150a。然而，应当注意到， 所要求保护的发明不限于此，因为在一些其它实施例中，DSA层150替代地可以被选择性蚀 亥丨J，以使DSA组成150a被去除，而DSA组成150b保留在1C100上。在任一种情况下，根据 实施例，对DSA层150的选择性蚀刻在1C100的表面上产生经图案化的DSA层150'。
[0048] 在DSA层150包括例如聚（苯乙烯-b-甲基丙烯酸盐甲酯）（PS-b-PMMA)的一些 实施例中，可以有选择地蚀刻掉DSA组成150b(例如，PMMA)，留下DSA组成150a(例如，PS) 的经图案化的层150'。例如，考虑图5'，其是根据本发明的实施例的对DSA层150进行选 择性蚀刻之后的示例性1C100的倾斜透视扫描电子显微镜（SEM)图像。如图可见，已经有 选择地蚀刻掉DSA组成150b，留下DSA组成150a的具有形成于其中的多个凹陷/孔152的 经图案化的层150'。
[0049] 根据实施例，可以使用各种各样的蚀刻工艺和化学试剂中的任何蚀刻工艺和化学 试剂来执行对DSA层150的选择性蚀刻。例如，为了蚀刻掉包括PMMA的DSA组成150b，一 些适当的蚀刻工艺/化学试剂可以包括但不一定限于：（1)利用紫外线（UV)曝光随后施用 乙酸（C2H402)的湿法蚀刻工艺；和/或⑵在低偏置电源下利用氧气（0 2)和氩气（Ar)的 干法蚀刻工艺。然而，所要求保护的发明不限于此，并且给定DSA层150的其它适当的蚀刻 工艺和/或化学试剂将取决于给定应用，并且根据本公开内容将是显而易见的。
[0050] 此后，工艺流程可以如图6所示的那 样继续进行，图6示出了根据本发明的实施例 的在进一步进行蚀刻之后的图5的1C100。如图可见，1C100已经被蚀刻，以例如将经图 案化的DSA层150'的凹陷/孔152的图案转移到钝化层130中，由此形成其中具有多个凹 陷132的经图案化的钝化层130'。还可以看出，在1C100包括任选的硬掩模层140的一些 情况下，可能期望在蚀刻钝化层130之前蚀刻穿过这种硬掩模层140的整个厚度（其可以 留下经图案化的硬掩模层140'），以提供前述图案转移。
[0051] 因此，并且根据实施例，可能期望利用蚀刻化学试剂，例如，其对蚀刻硬掩模层140 的材料（在包括时）和/或钝化层130的材料（例如，与经图案化的DSA层150'的材料相 对）具有选择性。一些适当的蚀刻工艺/化学试剂可以包括但不一定限于：（1)利用基于 氟（F)的蚀刻化学试剂（例如，六氟化硫或SF6;四氟化碳或CF^)的干法蚀刻工艺；和/ 或（2)利用基于氯（Cl2)的蚀刻化学试剂的干法蚀刻工艺。然而，所要求保护的发明不限 于此，并且用于将经图案化的DSA层150'的图案转移到经图案化的钝化层130'中的其它 适当技术和/或蚀刻工艺/化学试剂将取决于给定应用，并且根据本公开内容将是显而易 见的。
[0052] 此后，工艺流程可以如图7中所示的那样继续进行，图7示出了根据本发明的实施 例的在进一步进行蚀刻以露出经图案化的钝化层130'之后的图6的1C100。如图可见，可 以对1C100进行蚀刻，以去除经图案化的DSA层150'（例如，去除剩余的DSA组成150a) 以及剩余的经图案化的硬掩模层140'（如果存在）。因此，并且根据实施例，可能期望利用 对蚀刻经图案化的硬掩模层140'（如果存在）和/或经图案化的DSA层150'的剩余DSA 组成150a(例如，与钝化层130的材料相对）的材料有选择性的蚀刻化学试剂。一些适当 的蚀刻工艺和化学试剂可以包括但不一定限于：（1)利用基于氟的蚀刻化学试剂或基于氯 (Cl2)的蚀刻化学试剂的湿法蚀刻工艺；（2)利用基于氧（02)的等离子体的干法蚀刻工艺； 和/或（3)上述蚀刻工艺和化学试剂中的任何蚀刻工艺和化学试剂的组合。其它适当的蚀 刻工艺和/或化学试剂将取决于给定应用，并且根据本公开内容将是显而易见的。
[0053] 图7"和图7"'分别是根据本发明的实施例的在进一步进行蚀刻以露出经图案化 的钝化层130'之后的示例性1C100的从上到下透视和倾斜透视SEM图像。如图可见，经 图案化的钝化层130'可以为1C100提供总体上波纹形的表面，例如，将在该表面之上形成 MM电容器200 (下文将论述）。
[0054] 返回到图7,根据实施例，可以针对给定目标应用或最终用途来定制形成于钝化层 130中的凹陷132的尺寸。例如，在一些示例性情况下，给定凹陷132的直径/宽度"⑶"可 以处于大约l〇-l〇〇nm或更大的范围内（例如，处于大约20-40nm或更大、大约40-60nm或 更大、大约60-80nm或更大、或者大约10-100nm或更大的范围内的任何其它子范围的范围 内）。而且，在一些示例性情况下，深度/高度"h"可以处于大约10-1000nm或更大的范围 内（例如，处于大约100_400nm或更大、大约400-700nm或更大、大约700-1000nm或更大、 或者大约l〇-l〇〇〇nm或更大的范围内的任何其它子范围的范围内）。此外，在一些示例性情 况下，邻接或在其它情况下相邻的凹陷132之间的间距"p"可以处于大约10-100nm或更大 的范围内（例如，处于大约20-40nm或更大、大约40-60nm或更大、大约60-80nm或更大、或 者大约10-100nm或更大的范围内的任何其它子范围的范围内）。
[0055] 然而，如根据本公开内容还将领会的，给定凹陷132的深度/高度可以至少部分地 取决于下述内容中的一个或多个：（1)该凹陷132的CD; (2)钝化层130的厚度；和/或（3) 用于在经图案化的钝化层130'之上形成MM电容器结构200 (下文论述）的沉积工艺/技 术。在一些示例性实施例中，给定凹陷132可以设置有处于大约1比1到10比1的范围内 (例如，大约10比1或更小、大约5比1或更小、大约2比1或更小、大约1比1更更小等） 的高宽比。凹陷132的其它适当尺寸范围和/或高宽比将取决于给定应用，并且根据本公 开内容将是显而易见的。
[0056] 图7'示出了根据本发明的另一个实施例的在进一步进行图案化之后的图7的 1C。在一些实例中，可以进一步蚀刻经图案化的钝化层130'，以例如提供经图案化的钝化层 130"。如图可见，经图案化的钝化层130"可以具有形成于其中的一个或多个凹陷132'（例 如，沿给定凹陷132形成）。如根据本公开内容将领会的，并且根据一个或多个实施例，本文 中例如参考形成凹陷132(例如，在以上关于图3-6论述的工艺流程部分中）所论述的技术 中的任何技术此处在形成凹陷132'的背景下同样适用。在一些示例性情况中，经图案化的 钝化层130"可以提供以两倍波纹为特征的波纹形表面，在该表面上形成MIM电容器200(下 文论述）。用于经图案化的钝化层130"的其它适当构造将取决于给定应用，并且根据本公 开内容将是显而易见的。
[0057] 图8示出了根据本发明的实施例的在沉积MM电容器200之后的图7的1C100。 如图可见，在一些实施例中，可以总体上将MM电容器200形成为三层结构/膜，其包括例 如：⑴下导电层210 (例如，底部MM电极）；设置在下导电层210上的电介质层220 (例 如，中间绝缘体层）；以及（3)上导电层230 (例如，上MM电极）。然而，应当注意，所要求保 护的发明不限于此。例如，在一些其它实施例中，给定IC100可以包括还包括如下层的MM电容器200: (1)形成在上导电层230之上的附加电介质层（例如，其被配置为与电介质层 220类似）；以及（2)形成在所述附加电介质层之上的附加导电层（例如，其被配置为与导 电层210/230类似）。因此，在一些实例中，可以提供金属-绝缘体-金属-绝缘体-金属 (MIMM)结构。如根据本公开内容将领会的，并且根据一个或多个实施例，可以根据给定应 用或最终用途的需要而提供电介质层和导电层的相邻对的进一步堆叠/层叠，以扩展MIM 电容器200的构造。用于MM电容器200的其它适当构造将取决于给定应用，并且根据本 公开内容将是显而易见的。
[0058] 根据一个或多个实施例，下导电层210和/或上导电层230可以包括各种各样 的导电材料中的任何材料，所述导电材料例如但不一定限于：钛（Ti);氮化钛（TiN);钽 (Ta);钌（Ru);和/或上述材料中的任何材料的组合。此外，并且根据一个或多个实施例，电 介质层220可以包括各种各样的高k电介质材料中的任何材料，所述高k电介质材料包 括但不一定限于：二氧化锆（Zr02);五氧化二钽（Ta205);氧化铝（A1203);二氧化钛（Ti02); 氧化铪（Hf02);氧化镧（La203);钛酸锶（SrTi03);和/或上述材料中的任何材料的组合。用 于下导电层210、电介质层220和/或上导电层230的其它适当材料将取决于给定应用，并 且根据本公开内容将是显而易见的。
[0059] 同样，如根据本公开内容将领会的，并且根据一个或多个实施例，可以使用各种各 样的技术中的任何技术来将MM电容器200的各个层中的任何层沉积或在其它情况下形成 在经图案化的钝化层130'之上。一些示例性的适当技术可以包括但不一定限于：溅射沉 积；化学气相沉积（CVD);原子层沉积（ALD);和/或它们的组合。用于下导电层210、电介 质层220和/或上导电层230的其它适当沉积技术将取决于给定应用，并且根据本公开内 容将是显而易见的。
[0060] 根据实施例，根据给定目标应用或最终用途的需要，下导电层210可以设置有任 何给定厚度。例如，在一些实施例中，下导电层210可以具有处于大约10-50A或更大的范 围内（例如，处于大约10-30人或更大、处于大约30-50A或更大、或者大约10-50人或更大 的范围内的任何其它子范围的范围内）的厚度。在一些情况下，可以将下导电层210设置 为与由下层的经图案化的钝化层130'提供的形貌大体上共形的膜/层。而且，如根据本公 开内容将领会的，期望确保下导电层210的厚度不会因过大而使其：（1)完全填满给定凹陷 132或在其它情况下阻塞给定凹陷132的入口；和/或（2)妨碍电介质层220和/或上导 电层230设置有给定的期望厚度。下导电层210的其它适当厚度范围和/或构造将取决于 给定应用，并且根据本公开内容将是显而易见的。
[0061] 根据实施例，根据给定目标应用或最终用途的需要，电介质层220可以设置有任 何给定厚度。例如，在一些实施例中，电介质层220可以具有处于大约10-50A或更大的范 围内（例如，处于大约10-30A或更大、大约30-50A或更大、或者大约10-50A或更大的范 围内的任何其它子范围的范围内）的厚度。在一些情况下，可以将电介质层220设置为与 由下层下导电层210提供的形貌大体上共形的膜/层；然而所要求保护的发明不限于此，因 为在一些其它情况下，可以不将电介质层220设置为共形层。而且，如根据本公开内容将领 会的，期望确保电介质层220的厚度不会因过大而使其：（1)完全填满给定凹陷132或在其 它情况下阻塞给定凹陷132的入口；和/或（2)妨碍下导电层210和/或上导电层230设 置有给定的预期厚度。电介质层220的其它适当厚度范围和/或构造将取决于给定应用， 并且根据本公开内容将是显而易见的。
[0062] 根据实施例，根据给定目标应用或最终用途的需要，上导电层230可以设置有任 何给定厚度。例如，在一些实施例中，上导电层230可以具有处于大约1-20人或更大的范围 内（例如，处于大约1-10A或更大、大约10-20A或更大、或者大约1-20人或更大的范围内 的任何其它子范围的范围内）的厚度。在一些情况下，可以将上导电层230设置为与由下 层电介质层220提供的形貌大体上共形的膜/层。而且，如根据本公开内容将领会的，期望 确保上导电层230的厚度不会因过大而使其妨碍下导电层210和/或电介质层220设置有 给定的期望厚度。上导电层230的其它适当厚度范围和/或构造将取决于给定应用，并且 根据本公开内容将是显而易见的。
[0063] 图9示出了根据本发明的实施例的在沉积钝化层160之后的图8的IC100。如图 可见，在一些实施例中，钝化层160可以沉积或在其它情况下形成在部分或完全由MM电容 器200提供的形貌之上。如根据本公开内容将领会的，并且根据实施例，钝化层160可以包 括各种材料中的任何材料和/或可以使用上文参考例如钝化层130所述的各种沉积技术/ 工艺中的任何沉积技术/工艺来进行沉积。在一些情况下，钝化层160可以是与钝化层130 相同的材料，并且因此只是其内形成MM电容器200的扩展的钝化层130。
[0064] 如根据本公开内容还将领会的，并且根据实施例，可以针对给定目标应用或最终 用途来定制钝化层160的厚度。在一些实施例中，可以将钝化层160沉积为例如位于由MM 电容器200的上导电层230提供的形貌之上的大体上共形的层。在其它实施例中，例如，可 以使用平面化技术（例如，旋涂/旋压沉积或S0D)来沉积钝化层160。在利用共形沉积工 艺的一些实例中，例如，可以使用化学-机械平面化（CMP)工艺或任何其它适当的抛光/平 面化技术/工艺来提供钝化层160的平面化，如根据本公开内容将显而易见的。在一些情 况下，钝化层160和钝化层130可以被配置为其内提供MM电容器200的单个层。钝化层 160的其它适当材料、厚度范围和/或沉积技术/工艺将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0065] 在一些情况下，根据一些实施例，所公开的技术可以用于对钝化层160进行图案 化。在一些这种情况下，MIM200可以形成在设置有波纹形表面的给定 钝化层160之上，如 文中各处所描述的。
[0066] 而且，在一些实施例中，可以在给定MM电容器200之上包括附加的ILD110层和 /或（多个）互连120。在一些这种情况下，可以包括一个或多个结构（例如，通孔等）以 例如将给定电容器200的导电层210和/或230 (或其它导电层）电耦合到1C100的（多 个）其它部分。
[0067] 额外的抟术和考虎
[0068] 图10-12示出了根据本发明的另一个实施例的用于形成1C 100的工艺流程的部 分。如根据本公开内容将领会的，并且根据实施例，在一些实例中，通常可以实施图10-12 中所示的工艺流程部分，而不是图3-6中表示的工艺流程部分（上文论述的）。
[0069] 图10和图11分别示出了根据本发明的实施例的在沉积和加热牺牲层250之后的 图2的IC100。如图可见，在一些实施例中，牺牲层250可以沉积或在其它情况下形成在下 层硬掩模层140(如果任选地实施）和/或钝化层130之上。根据一个或多个实施例，牺牲 层250可以包括例如在施加足够的热量时经历凝结/去湿的材料。例如，在一些实施例中， 牺牲层250可以凝结/去湿而成为经图案化的牺牲层250'，其包括其间具有凹陷152的多 个凝聚的隔离的岛/体250a。在一些实施例中，牺牲层250的凝结/去湿可能发生在例如 将其加热到大约100-450°C的范围内的温度时。为此，一些示例性的适当材料可以包括但 不一定限于：铜（Cu);银（Ag);娃（Si);锗（Ge);钼（Pt);基于聚合物的材料，例如Si02± 聚苯乙烯等；和/或上述材料中的任何材料的组合。在一些实施例中，其上可以沉积牺牲 层250的下层硬掩模层140 (如果任选地实施）和/或钝化层130可以包括例如：二氧化硅 (Si02);碳化硅（SiC);碳氮化硅（SiCN);三氮化二硅（Si2N3);有机硅酸盐玻璃（SiCOH);和 /或上述材料中的任何材料的组合。用于牺牲层250的其它适当材料将取决于给定应用，并 且根据本公开内容将是显而易见的。
[0070] 根据实施例，可以使用各种各样的技术中的任何技术来沉积/形成牺牲层250,所 述技术例如但不一定限于：化学气相沉积（CVD);物理气相沉积（PVD)(例如，溅射）；旋涂/ 旋压沉积（SOD);电子束蒸发；和/或上述技术/工艺中的任何技术/工艺的组合。而且，在 一些示例性实施例中，可以将牺牲层250设置为具有例如处于大约l-150nm或更大的范围 内（例如，处于大约l_50nm或更大、大约50-100nm或更大、大约100-150或更大、或者大约 l-150nm或更大的范围内的任何其它子范围的范围内）的厚度的膜/层。在一些实例中，可 以在没有下层粘附层的情况下实施牺牲层250(例如，以帮助提供期望程度的凝结/去湿）。 牺牲层250的其它适当构造、沉积技术和/或厚度范围将取决于给定应用，并且根据本公开 内容将是显而易见的。
[0071] 在提供了充分凝结/去湿的牺牲层250'之后，工艺流程可以如图12所示地继续， 图12示出了根据本发明的实施例的在进行蚀刻之后的图11的1C100。如图可见，1C100 已经被蚀刻，以例如将经图案化的牺牲层250'的凹陷/孔152的图案转移到钝化层130中， 由此形成其中具有多个凹陷132的经图案化的钝化层130'。还可以看出，在1C100包括任 选的硬掩模层140的一些情况下，可能期望在蚀刻钝化层130之前蚀刻穿过这种硬掩模层 140的整个厚度（其可以留下经图案化的硬掩模层140'），以提供前述图案转移。如根据本 公开内容将领会的，并且根据一些实施例，可以使用利用上文在图6的背景下论述的适当 蚀刻化学试剂中的任何化学试剂的干法蚀刻工艺。
[0072] 根据本发明的一个或多个实施例，可以提供图2-9的工艺流程的其它变型。例如， 在一些实施例中，可以利用光刻技术/工艺来产生总体上波纹形的形貌，电容器200可 以沉积/形成在该形貌之上。为此，在一些情况下，可以利用抗蚀剂材料的旋涂/旋压沉积 (SOD)、对这种抗蚀剂材料的曝光、以及应用适当的显影工艺来替换图3-5中所示的工艺流 程的部分。根据本公开内容，其它变型和构造将是显而易见的。
[0073] 示例件实施数据
[0074] 如前所述，与现有设计/方案（例如图1的基于板的MM电容器）相比，本发明的 一些实施例可能表现出增大的每单位管芯面积的电容。在一些情况下，可以在不增大制造 成本（或者成本增大很小）的情况下增大有效电容器面积。
[0075] 图13是显示作为与图1类似地构造的现有1C和根据本发明的实施例构造的1C 100的电容器面积的函数的电容的实验数据的曲线图。在图中，线A对应于图1的示例性 1C的基于板的MM电容器的电容，而线B则对应于根据一个示例性实施例的1C100的MM 电容器200的电容。而且，在图10的背景下，"电容器面积"一般是指：（1)图1的1C的基 于板的MIM电容器的上电极板和下电极板的面积重叠；以及（2)根据一个示例性实施例的 1C100的MM电容器200的上导电层230和下导电层210的面积重叠。
[0076] 如图可见，图13的线A和线B的斜率之比有效地显示了在一个示例性实施例中可 以利用所公开的技术来获得电容的大于四倍的增益。更具体地，可以由例如以下关系式来 估计每单位管芯面积的电容增大：
[0077]
[0078] 其中，"C"是1C100的MM电容器200的每单位面积的电容；"Cpl_/'是图1的 1C的每对平面/非波纹形MIM板的每单位面积的电容；"CD"是经图案化的钝化层130'中 的凹陷132的直径/宽度；"p"是经图案化的钝化层130'中的相邻/邻接的凹陷132的间 距；"h"是经图案化的钝化层130'中的凹陷132的高度/深度；并且能够由几何结构推导 2tt 出值;63,并且该值适用于例如凹陷132的六方紧密堆积（hep)阵列。如根据本公开 内容将领会的，对上述关系的更改/添加在一些实例中可能是适用的（例如，取决于所考虑 的几何结构等）。
[0079] 如果将给定凹陷132的高宽比（AR)定义为= 并且直径/宽度为= # CL) 2 (例如，凹陷132以所述间距的一半形成在经图案化的钝化层130'中），则可以将上述关系 简化为：
[0080] C=CPlanar(l+0. 9 ?AR)。
[0081] 因此，对于大于3的AR，例如，使用所公开的技术提供的电容增益可能大于或等于 可能由于图1所示的类似的典型的基于板的MIM电容器所提供的电容的四倍（或更大）。 然而，应当注意，所要求保护的发明不限于此，因为在一些其它实施例中，根据给定目标应 用或最终用途的需求，可以使用所公开的技术来提供更大和/或更小的电容增益。
[0082] 示例件系统
[0083] 图14示出了根据本发明的示例性实施例的利用使用用于形成MIM电容器的所公 开的技术形成的集成电路结构或器件来实施的计算系统1000。如图可见，计算系统1000容 纳母板1002。母板1002可以包括若干部件，这些部件包括但不限于处理器1004和至少一 个通信芯片1006,它们中的每一个可以物理和电耦合到母板1002,或在其它情况下集成在 其中。如将领会的，母板1002可以是例如任何印刷电路板，不管是主板、主板上的子板、还 是系统1000的唯一板等等。根据其应用，计算系统1000可以包括一个或多个其它部件，这 些部件可以或可以不物理和电耦合到母板1002。这些其它部件可以包括但不限于易失性 存储器（例如，DRAM)、非易失性存储器（例如，ROM)、图形处理器、数字信号处理器、密码处 理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解 码器、功率放大器、全球定位系统（GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大 容量存储设备（例如，硬盘驱动器、光盘（CD)、数字多功能盘（DVD)等）。计算系统1000中 包括的部件中的任何部件可以包括一个或多个使用用于形成根据本发明的示例性实施例 的MIM电容器的所公开的技术形成的集成电路结构或器件。在一些实施例中，可以将多种 功能集成到一个或多个芯片中（例如，注意，通信芯片1006可以是处理器1004的部分或者 集成到处理器1004中）。
[0084] 通信芯片1006能够实现用于来往于计算系统1000的数据传输的无线通信。术 语"无线"及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通 过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任 何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片1006可以实 施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE 802. 11 族）、WiMAX(IEEE802. 16族）、IEEE802. 20、长期演进（LTE)、Ev-DO、HSPA+、HSDPA+、 HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被指定为 3G，4G，5G和更 高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯 片1006可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1006可以 专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0085] 计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在本 发明的一些实施例中，处理器的集成电路管芯包括利用一个或多个集成电路结构或器件实 施的板载电路，所述集成电路结构或器件是使用用于形成如本文中各处所述的MM电容器 的所公开的技术来形成的。术语"处理器"可以指处理来自寄存器和/或存储器的电子数 据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设 备或设备的一部分。
[0086] 通信芯片1006也可以包括封装在通信芯片1006内的集成电路管芯。根据一些 这种示例性实施例，通信芯片的集成电路管芯包括一个或多个集成电路结构或器件，所述 集成电路结构或器件是使用用于形成如本文中所述的MIM电容器的所公开的技术来形成 的。如根据本公开内容将领会的，注意，可以将多种标准无线能力直接集成到处理器1004 中（例如，其中，将任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯 片）。此外，注意，处理器1004可以是具有这种无线能力的芯片集。简而言之，可以使用任 何数量的处理器1004和/或通信芯片1006。类似地，任何一个芯片或芯片集都可以具有集 成在其中的多种功能。
[0087] 在各种实施方式中，计算设备1000可以是膝上型电脑、上网本、笔记本、智能电 话、平板电脑、个人数字助理（PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、 扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录仪、 或任何其它电子设备，其处理数据或者采用使用用于形成如本文中各处所述的MIM电容器 的所公开的技术所形成的一个或多个集成电路结构或器件。
[0088] 根据本公开内容，许多实施例将是显而易见的。本发明的一个示例性实施例提供 了形成集成电路的方法，所述方法包括：沉积第一电介质层；在第一电介质层之上形成自 组织材料的牺牲掩模层；使掩模层图案化，其中，图案化包括使掩模层自组织成不同结构的 非减法工艺；使用经图案化的掩模层来使第一电介质层图案化；以及在经图案化的第一电 介质层之上沉积金属_绝缘体-金属（MM)电容器。在一些情况下，非减法工艺使掩模层至 少离析成第一相和第二相。在一些情况下，掩模层包括聚（苯乙烯-b-甲基丙烯酸盐甲酯）、 聚（苯乙烯-b-环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙烯-共-4-乙 烯基氮苯）、聚（苯乙烯-b-4-乙烯基氮苯）、聚（苯乙烯-b-二甲基 硅氧烷）、聚（苯乙 烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、-Ti-Cr、聚苯乙烯 胶乳（PSL)球粒和/或它们的组合的至少其中之一。在一些情况下，非减法工艺包括将掩 模层加热到大约100-450°C的范围内的温度。在一些情况下，非减法工艺包括使掩模层暴 露于包括甲苯（C7H8)、氮气（N2)、氩气（Ar)和/或氦气（He)的至少其中之一的溶剂环境。 在一些情况下，在非减法工艺之后，使掩模层图案化还包括有选择地蚀刻掉掩模层的离析 的组成材料，以在掩模层中形成凹陷的图案。在一些这种实例中，在使用经图案化的掩模层 来使第一电介质层图案化之后，方法还包括去除剩余的掩模层。在一些情况下，掩模层包括 在被加热到大约100-450°C的范围内的温度时凝聚成隔离的岛的材料。在一些示例性情况 下，掩模层包括铜（Cu)、银（Ag)、硅（Si)、锗（Ge)、铂（Pt)、二氧化硅（Si02)上的聚苯乙烯 和/或它们的组合的至少其中之一。在一些实例中，使掩模层图案化不需要任何蚀刻。在 一些情况下，MIM电容器包括形成在第一电介质层之上的第一导电层、形成在第一导电层之 上的第二电介质层、以及形成在第二电介质层之上的第二导电层。在一些这种情况下，第一 导电层和/或第二导电层的至少其中之一包括钛（Ti)、氮化钛（TiN)、钽（Ta)和/或它们 的组合的至少其中之一。在一些情况下，第二电介质层包括二氧化锆（Zr02)、五氧化二钽 (Ta205)、氧化错（A1203)、二氧化钛（Ti02)、氧化铪（Hf02)、氧化镧（La203)、钛酸锁（SrTi03)、 和/或它们的组合的至少其中之一。在一些示例性实例中，在将MM电容器沉积在经图案 化的第一电介质层之上之后，方法还包括将第三电介质层沉积在MM电容器之上。在一些 这种实例中，第一电介质层和/或第三电介质层的至少其中之一是钝化层。在一些情况下， 在将掩模层沉积在第一电介质层之上之前，方法还包括将硬掩模层沉积在第一电介质层与 掩模层之间。在一些这种情况下，硬掩模层包括氮化硅（Si3N4)、二氧化硅（Si02)、氮氧化硅 (SiOxNy)、硅浓度大于或等于大约20%的富硅（Si)聚合物、氮化钛（TiN)、和/或它们的组 合的至少其中之一。在一些实例中，经图案化的第一电介质层具有大体上波纹形的轮廓，并 且MM电容器大体上与所述轮廓共形。在一些实例中，经图案化的第一电介质层具有大体 上为波纹形的轮廓，该轮廓包括至少一个凹陷，所述凹陷具有本身为波纹形的轮廓。在一些 情况下，提供了由所述方法形成的集成电路。在一些这种情况下，提供了包括集成电路的移 动计算设备。
[0089] 本发明的另一个示例性实施例提供了形成集成电路的方法，所述方法包括：沉积 第一电介质层；在第一电介质层之上沉积嵌段共聚物材料的牺牲层；利用非减法工艺来对 嵌段共聚物材料的层进行处理，以使其发生相分离；对嵌段共聚物材料的相分离的层进行 选择性蚀刻，以去除该层的一个相，由此在其中形成凹陷的图案；进行蚀刻以将凹陷的图 案转移到第一电介质层中；进行蚀刻以去除嵌段共聚物材料的剩余层；以及将金属-绝缘 体-金属（MM)电容器沉积在经图案化的第一电介质层之上。在一些情况下，经图案化的 第一电介质层具有大体上波纹形的轮廓，并且MM电容器大体上与所述轮廓共形。在一些 实例中，嵌段共聚物材料包括聚（苯乙烯-b_甲基丙烯酸盐甲酯）、聚（苯乙烯-b-环氧乙 烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙烯-共-4-乙烯基氮苯）、聚（苯乙 烯-b-4-乙烯基氮苯）、聚（苯乙烯-b-聚二甲基硅氧烷）、聚（苯乙烯-b-甲基丙烯酸盐）、 聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、和/或它们的组合的至少其中之一。
[0090] 本发明的另一个示例性实施例提供了形成集成电路的方法，所述方法包括：沉积 第一电介质层；在第一电介质层之上沉积由牺牲层；利用非减法工艺来处理牺牲层以使其 凝结，其中，牺牲层的凝结导致期间具有凹陷的凝聚的体的图案化；进行蚀刻以将图案转移 到第一电介质层中；进行蚀刻以去除牺牲层；以及在经图案化的第一电介质层之上沉积金 属-绝缘体-金属（MM)电容器。在一些实例中，牺牲层的凝结发生在大约100-450°c的 范围内的温度下。在一些示例性情况下，牺牲层包括铜（Cu)、银（Ag)、硅（Si)、锗（Ge)、铂 (Pt)、和/或二氧化硅（Si02)上的聚苯乙烯的至少其中之一。在一些情况下，经图案化的 第一电介质层具有大体上波纹形的轮廓，并且M頂电容器大体上与所述轮廓共形。
[0091] 出于说明和描述的目的而提供了对本发明的实施例的前述描述。其并不是要进行 穷举，也不是要将本发明限制于所公开的精确形式。根据本公开内容，许多修改和变型都是 可能的。其旨在使本发明的范围不由该【具体实施方式】限制，而是由所附权利要求限制。
【主权项】
1. 一种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积自组织材料的牺牲掩模层； 使掩模层图案化，其中，所述图案化包括非减法工艺，其使所述掩模层自组织成不同的 结构； 使用经图案化的掩模层来使所述第一电介质层图案化；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。2. 根据权利要求1所述的方法，其中，所述非减法工艺使所述掩模层至少离析成第一 相和第二相。3. 根据权利要求1所述的方法，其中，所述掩模层包括聚（苯乙烯-b-甲基丙烯酸 盐甲酯）、聚（苯乙烯-b_环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯乙 條 -共_4-乙條基氣苯）、聚（苯乙條乙條基氣苯）、聚（苯乙條Hd- 二甲基硅氧烷）、 聚（苯乙烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）、0-Ti-Cr、 聚苯乙烯胶乳（PSL)球粒、和/或它们的组合的至少其中之一。4. 根据权利要求1所述的方法，其中，所述非减法工艺包括将所述掩模层加热到大约 100-450°C的范围内的温度。5. 根据权利要求1所述的方法，其中，所述非减法工艺包括使所述掩模层暴露于包括 甲苯（C7H8)、氮气（N 2)、氩气（Ar)和/或氦气（He)的至少其中之一的溶剂环境。6. 根据权利要求1所述的方法，其中，在所述非减法工艺之后，使所述掩模层图案化还 包括： 有选择地蚀刻掉所述掩模层的离析的组成材料，以在所述掩模层中形成凹陷的图案。7. 根据权利要求6所述的方法，其中，在使用经图案化的掩模层来使所述第一电介质 层图案化之后，所述方法还包括： 去除剩余的掩模层。8. 根据权利要求1所述的方法，其中，所述掩模层包括在被加热到大约100-450°C的范 围内的温度时凝聚成隔离的岛的材料。9. 根据权利要求1所述的方法，其中，所述掩模层包括铜（Cu)、银（Ag)、硅（Si)、锗 (Ge)、铂（Pt)、二氧化硅（SiO 2)上的聚苯乙烯、和/或它们的组合的至少其中之一。10. 根据权利要求1所述的方法，其中，使所述掩模层图案化不需要任何蚀刻。11. 根据权利要求1所述的方法，其中，所述MIM电容器包括： 形成在所述第一电介质层之上的第一导电层； 形成在所述第一导电层之上的第二电介质层；以及 形成在所述第二电介质层之上的第二导电层。12. 根据权利要求11所述的方法，其中，所述第一导电层和/或所述第二导电层的至少 其中之一包括钛（Ti)、氮化钛（TiN)、钽（Ta)和/或它们的组合的至少其中之一。13. 根据权利要求11所述的方法，其中，所述第二电介质层包括二氧化锆（ZrO2)、五 氧化二钽（Ta 2O5)、氧化错（Al2O3)、二氧化钛（TiO 2)、氧化铪（HfO2)、氧化镧（La2O3)、钛酸锁 (SrTiO 3)和/或它们的组合的至少其中之一。14. 根据权利要求1所述的方法，其中，在将所述掩膜层沉积在所述第一电介质层之上 之前，所述方法还包括： 在所述第一电介质层与所述掩模层之间沉积硬掩模层，所述硬掩模层包括氮化硅 (Si3N4)、二氧化硅（SiO2)、氮氧化硅（SiOxN y)、Si浓度大于或等于大约20%的富硅（Si)聚 合物、氮化钛（TiN)和/或它们的组合的至少其中之一。15. 根据权利要求1所述的方法，其中，经图案化的第一电介质层具有大体上波纹形的 轮廓，并且所述MM电容器大体上与所述轮廓共形。16. 根据权利要求1所述的方法，其中，经图案化的第一电介质层具有大体上波纹形的 轮廓，所述轮廓包括至少一个凹陷，所述凹陷具有本身为波纹形的形貌。17. -种集成电路，其由根据权利要求1到16中的任一项所述的方法形成。18. -种移动计算设备，其包括根据权利要求17所述的集成电路。19. 一种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积嵌段共聚物材料的牺牲层； 利用非减法工艺处理所述嵌段共聚物材料的层，以使其发生相分离； 有选择地蚀刻所述嵌段共聚物材料的相分离的层，以去除所述相分离的层中的一个 相，由此在所述相分离的层中形成凹陷的图案； 进行蚀刻以将所述凹陷的图案转移到所述第一电介质层中； 进行蚀刻以去除嵌段共聚物材料的剩余层；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。20. 根据权利要求19所述的方法，其中，经图案化的第一电介质层具有大体上波纹形 的轮廓，并且所述MM电容器大体上与所述轮廓共形。21. 根据权利要求19所述的方法，其中，所述嵌段共聚物材料包括聚（苯乙烯-b-甲基 丙烯酸盐甲酯）、聚（苯乙烯-b_环氧乙烷）、聚（苯乙烯-b-丙交酯）、聚（氧化丙烯-b-苯 乙稀-共-4-乙烯基氮苯）、聚（苯乙稀-b_4-乙烯基氮苯）、聚（苯乙稀-b_二甲基娃氧 烷）、聚（苯乙烯-b-甲基丙烯酸盐）、聚（甲基丙烯酸盐甲酯-b-n-壬基丙烯酸酯）和/ 或它们的组合的至少其中之一。22. -种形成集成电路的方法，所述方法包括： 沉积第一电介质层； 在所述第一电介质层之上沉积牺牲层； 利用非减法工艺处理所述牺牲层以使所述牺牲层凝结，其中，所述牺牲层的凝结产生 了凝聚的体的图案，所述凝聚的体之间具有凹陷； 进行蚀刻以将所述图案转移到所述第一电介质层中； 进行蚀刻以去除所述牺牲层；以及 在经图案化的第一电介质层之上沉积金属-绝缘体-金属（MM)电容器。23. 根据权利要求22所述的方法，其中，所述牺牲层的凝结发生在大约100-450°C的范 围内的温度下。24. 根据权利要求23所述的方法，其中，所述牺牲层包括铜（Cu)、银（Ag)、硅（Si)Jf (Ge)、铂（Pt)和/或二氧化硅（SiO 2)上的聚苯乙烯的至少其中之一。25. 根据权利要求23所述的方法，其中，经图案化的第一电介质层具有大体上波纹形 的轮廓，并且所述MM电容器大体上与所述轮廓共形。
【专利摘要】本发明公开了用于提供具有总体上波纹形的轮廓的MIM电容器的技术和结构。使用响应于处理(加热或其它适当刺激)而有效地创建图案的牺牲自组织材料来提供波纹形形貌，所述图案被转移到其中形成所述MIM电容器的电介质材料。所述自组织材料可以是例如一层定向自组装材料，其响应于加热或其它刺激而离析成两个交替的相，其中，然后可以相对于所述相的其中之一而有选择地蚀刻掉另一个相，以提供期望的图案。在另一种示例性情况下，所述自组织材料是在被加热时凝聚成隔离的岛的一层材料。如根据本公开内容将领会的，例如，可以使用所公开的技术来增大每单位面积的电容，可以通过蚀刻较深的电容器沟槽/洞来缩放面积。
【IPC分类】H01L21/8242, H01L27/108
【公开号】CN104885211
【申请号】CN201480003629
【发明人】M·J·科布林斯基, R·L·布里斯托尔, M·C·梅伯里
【申请人】英特尔公司
【公开日】2015年9月2日
【申请日】2014年1月16日
【公告号】DE112014000519T5, US8993404, US20140203400, US20150155349, WO2014116496A1
最新回复(0)