用于电部件的静电放电保护、包括这样的保护的器件和用于制作器件的方法
用于电部件的静电放电保护、包括这样的保护的器件和用于制作器件的方法
【专利说明】用于电部件的静电放电保护、包括这样的保护的器件和用于制作器件的方法
[0001]相关申请的交叉引用
本申请是要求2012年12月21日提交的且题为“ELECTROSTATIC DISCHARGEPROTECT1N FOR ELECTRICAL COMPONENTS, DEVICES INCLUDING SUCH PROTECT1N ANDMETHODS FOR MAKING THE SAME (用于电部件的静电放电保护、包括这样的保护的器件和用于制作其的方法)”的美国专利申请N0.13/724，713的权益的国际申请，该美国申请的整体内容藉此被通过引用而合并。
技术领域
[0002]该申请一般涉及提供印刷电路板上的静电放电(ESD)保护，并且更特别地涉及在发光二极管(LED)系统中提供这样的保护。
【背景技术】
[0003]来自静电放电的、对电子部件的损害是得到充分证实的问题。通过一些估计，这样的损害的财务成本可以超过电子产品的年销售总额的百分之十。它还可能跨宽范围的电子工业而影响生产力和产品可靠性。
[0004]发光二极管(LED)是受到由ESD进行的损害的一个类型的电子部件。ESD损害可以发生在LED的制造、处置、封装或装配期间。大数量的LED经常被聚集到模块上以创建要求ESD保护的照明系统。表面安装和板上芯片技术已经被开发以为LED和其它电子电路提供ESD保护，但是遭受到一个或更多个缺陷。例如，这样的技术可能要求大数量的表面安装二极管的拾取和放置、和/或复杂的制造技术。包括完整的(例如，嵌入的)ESD保护的电路板也已经被开发以解决这些问题，但是不可以为诸如LED的部件提供充分的保护。特别是，具有完整的ESD保护的电路板不可以保护这样的部件免受在反向偏置中产生相对小的电压和相关联的电流的ESD事件。
【附图说明】
[0005]现在对以下的详细描述做出参照，将结合以下各图来阅读以下的详细描述，其中，类似的标号表不类似的部分。
[0006]图1A和图1B分别图表地图解包括根据本公开的ESD保护的不例性模块和阵列； 图2图解根据本公开的示例性ESD嵌入的电路板；
图3是根据本公开的电压可切换的介电材料的某个电特性的示例性绘图；
图4是根据本公开的示例性ESD保护电路；
图5图表地图解包括根据本公开的ESD保护的另一示例性模块；
图6图表地图解包括根据本公开的ESD保护的另一示例性阵列；
图7图表地图解根据本公开的另一 ESD保护电路；
图8图表地图解包括根据本公开的ESD保护的电部件的示例性布置； 图9A图表地图解包括根据本公开的ESD保护的电部件的另一示例性布置；
图9B是在图9A的线A处截取的横截面的示意性示图；
图10是根据本公开的示例性方法的框流程图；以及图11描绘根据本公开的示例性卷到卷(reel to reel)制造处理。
【具体实施方式】
[0007]发光二极管(LED)(—类型的光电器件)在暴露到(例如，由诸如静电放电(ESD)的暂态事件导致的)反向偏置电压和相关联的电流时可能被损害。确实，现代的LED对生成反向偏置电压和相关联的电流的ESD事件经常高度敏感，而不管那些反向偏置电压/电流相对大或相对小。本公开的系统和方法通过使用ESD嵌入的电路板和一个或更多个二极管的组合以保护诸如LED的电子部件不遭受在暂态事件(诸如静电放电)期间产生的电压来解决该问题。如下面将详细地描述的那样，这样的系统和方法可以保护敏感的电子部件不遭受低水平和高水平ESD事件。
[0008]为了本公开的目的，术语“ESD嵌入的电路板”意味着在不使用可能被附接或沉积到电路板上的其它部件的情况下，并且特别是在不使用一个或更多个二极管的情况下提供免受ESD事件的内在水平的保护的电路板(例如，印刷电路板)。在一些实施例中，在此描述的ESD嵌入的电路板可以保护电子部件不遭受产生或另外牵涉超过ESD嵌入的电路板的特性电压的电压的ESD事件。这样的ESD事件在此被提及为“高水平ESD事件”或“高水平ESD ”。
[0009]术语“特性电压”在此被用于意味着“触发”或“引起”ESD嵌入的电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态的所施加的电压。术语“低水平ESD”和“低水平ESD事件”在此可互换地被用于意味着产生或另外牵涉小于ESD嵌入的电路板的特性电压的电压的ESD事件。
[0010]ESD嵌入的电路板可以例如具有约70V或更大(诸如约80V、约90V、约100V、约110V、约120V或甚至约240V)的特性电压。作为结果，通过将电压分流并且将相关联的电流传导到地面，ESD嵌入的电路板可以保护被附接至其的部件不遭受高水平ESD事件，如稍后将描述的那样。然而，因为ESD嵌入的电路板的特性电压相对高，它不可以保护被附接至其的部件不遭受低水平ESD事件(即，产生低于约70V的电压的事件，或者无论ESD嵌入的电路板的特性电压可以是什么)。作为结果，被附接到ESD嵌入的电路板的诸如LED的部件仍可以容易受到来自低水平ESD事件的损害。
[0011]为了保护部件不遭受低水平ESD，本公开的系统和方法可以利用被附接到ESD嵌入的电路板和/或被沉积在ESD嵌入的电路板上的一个或更多个二极管。在此描述的二极管可以是任何适当的二极管，诸如表面安装二极管、薄膜二极管(“TFD”)及其组合等。如稍后将描述的那样，本公开的(多个)二极管可以与电子部件并联或串联耦合。在任一情况下，在此描述的(多个)二极管可以具有保护诸如LED的相关联的电子部件不遭受被暴露到由低水平ESD事件产生的损害电压和电流的电特性。
[0012]现在对图1A和图1B做出参照，图1A和图1B描绘根据本公开的模块和模块的阵列的非限制示例。如图1A中所示出的那样，模块100包括支持多个电子部件104的ESD嵌入的电路板102。ESD嵌入的电路板102还支持单个二极管106，单个二极管106与多个电子部件104并联或串联连接。如在图1B中图解的那样，多个模块100可以被组织为阵列110，例如，如可以在照明器件部件中找到的那样。
[0013]ESD嵌入的电路板102可以是柔性的或刚性的，并且包括一个或更多个电压可切换的介电材料，在此还被提及为“电压可切换的介电”或VSD。术语“电压可切换的介电材料”、“电压可切换的介电”、“电压可切换的材料”和“VSD”在此可互换地被用于意味着直到施加大于或等于VSD材料的特性电压的电压为止(于是，VSD材料变得导电)为介电的或非导电的任何成分或成分的组合。换言之，在施加大于或等于特性电压的电压(例如，如由ESD事件所提供的)时，VSD材料变得导电，但否则是非导电的。替换地或附加地，VSD材料可以被理解为非线性电阻材料。
[0014]任何类型的VSD材料可以被用于在此描述的ESD嵌入的电路板中。在一些实施例中，在此描述的VSD材料包括各向异性地(heterogeneously)或各向同性地(homogenously)被分布在粘合剂(诸如聚合物粘合剂)中的导电和/或半导体颗粒。例如，在此描述的VSD材料可以包括被分布在粘合剂材料中的第一颗粒和第二颗粒，其中，第二颗粒不同于第一颗粒。第一和第二颗粒可以选择自导电和/或半导体颗粒。
[0015]在一些实施例中，在此描述的VSD材料中的第一和第二颗粒中的至少一个是高纵横比颗粒(HAR)颗粒。HAR颗粒可以被理解为具有范围在从约10:1到约100:1或者甚至约10:1到约1000:1的纵横比(最大尺寸:最小尺寸，例如，长度:直径、或长度:横截面)的颗粒。当然，具有大于前述范围或在前述范围内的纵横比的颗粒被由本公开所预期，并且可以被使用。相应地，本公开的颗粒的全部或一部分可以是椭球体、小板、纤维(例如，纳米纤维)、棒(例如，纳米棒)、管(例如，纳米管)及其组合等的形状。HAR颗粒的非限制示例包括单壁或多壁碳纳米管、碳黑和碳富勒烯。
[0016]对HAR颗粒替换地或附加地，在此描述的VSD材料可以包括可以是导电的或半导体的有机和/或无机颗粒。这样的颗粒的非限制示例包括形成自或包括如下的颗粒:铜、镍、金、银、钴、氧化锌、氧化锡、铟锡氧化物、铟锌氧化物、氧化铋、氧化铈、锑氧化锌、硅、碳化娃、二氧化钛、氮化硼、氮化铝、氧化镲、氧化锌、硫化锌、氧化秘、氧化钟、氧化铁、金属，和/或选择自氧化物、金属氮化物、金属碳化物、金属硼化物、金属硫化物及其组合等的复合物。没有限制地，在此描述的VSD材料中包括的颗粒可以包括金属导电颗粒与半导体颗粒的组合，包括如下中的一个或更多个:硅、碳化硅、二氧化钛、氮化硼、氮化铝、氧化镍、氧化锌、硫化锌、氧化铋、氧化铈、氧化铁、金属，和/或选择自氧化物、金属氮化物、金属碳化物、金属硼化物和金属硫化物的复合物。
[0017]任何适当类型的粘合剂可以被用于在此描述的VSD材料中。在一些实施例中，粘合剂包括如下中的一个或更多个:硅聚合物、酚醛树脂、环氧、聚氨酯、聚(甲基)丙烯酸、聚酰胺、聚酯、聚碳酸酯、聚丙烯酰胺、聚酰亚胺、聚乙烯、聚丙烯、聚苯醚、聚砜、溶胶-凝胶材料、陶瓷及其组合等。
[0018]没有限制地，根据本公开可以使用的优选的VSD材料包括在美国专利N0.7，695，644中描述的那些，该美国专利的整体内容在此被引用。
[0019]现在对图2做出参照，图2图解根据本公开可以使用的ESD嵌入的电路板的非限制示例。如所示出的那样，ESD嵌入的电路板200包括地面202、VSD材料层204和可选的第二层206。一般而言，地面202提供到电地的路径。因此，例如，地面202可以包括或者形成自导电材料，诸如铜、银、金或铝等。在一些实施例中，地面202是衬底(诸如纤维补强的合成物)上或衬底内的铜 板、铜层、或另一导电材料层。
[0020]在所图解的实施例中，VSD材料204存在于地面202上。为了简单和易于理解，VSD材料204在图2中被图解为与地面202直接接触的连续的层。然而，应理解到，VSD材料204可以具有任何想要的配置。例如，VSD材料204可以被沉积在地面202的被隔离的区域上、在地面202上的图案中及其组合等。类似地，VSD材料204不需要与地面202直接接触。例如，VSD材料204可以距地面202被远程地定位，但是可以与地面202电接触，例如，通过一个或更多个布线、焊垫、接触及其组合等。
[0021]电子部件(未示出)可以被接合或另外被应用到ESD嵌入的电路板200。在一些实施例中，这样的部件可以被直接地接合到VSD材料204。替换地或附加地，这样的部件可以被接合到可选的第二导电材料(例如，铜、银、金和铝等)层206，该层它本身可以被接合、粘附或另外与VSD材料204电接触。
[0022]如之前阐述的那样，在施加在它们的特性电压之上的电压时，在此描述的VSD材料可以从非导电状态转变到导电状态。该构思一般地被图解在图3中，图3是在此描述的VSD材料的基本电属性的示例性绘图。一般而言，特性(触发)电压是在其处VSD材料变得导电的电压水平。在施加超过特性(触发)电压的Vin之前，VSD材料是非导电的。一旦该VSD材料已经转变到这样的状态，该曲线图中的钳位电压(ClampV)就是将VSD材料维持在导电状态所要求的电压水平。一般地，ClampV小于特性电压(TriggerV)。
[0023]在本公开的一些实施例中，被用于在此描述的ESD嵌入的电路板中的VSD材料被选取以使得它们的特性电压超过与一个或更多个电子部件(例如，图1的电子部件104)相关联的电子电路的操作电压。换言之，特性电压可以被选择以使得在该电路的正常操作期间VSD材料是非导电的，但是当衬底被暴露于高水平ESD事件时变得导电。
[0024]在此描述的VSD材料的特性电压可以宽地变化。在一些实施例中，在此描述的VSD材料的特性电压在从大于或等于约28V、大于或等于约40V、大于或等于约50V、大于或等于约60V、大于或等于约70V、大于或等于约80V、大于或等于约120V、或者甚至大于或等于约240V起的范围。当然，这样的值仅是示例性的，并且具有在前述值上面、下面或之内的特性电压的VSD材料是由本公开所预见的。在一些实施例中，特性电压超过将损害诸如LED的电子部件的反向偏置电压。
[0025]还可以就每单位间隙和/或材料厚度的电压而言来理解在此描述的VSD材料的特性电压。因此，例如，在此描述的VSD材料可以展现在从大于或等于约14V/mil (诸如大于或等于约15V/mil、大于或等于约20V/mil、或者甚至大于或等于约25V/mil (mil=0.001英寸或0.0254mm))起的范围的特性电压。因此，当跨5mil (0.005英寸)间隙(对于镀有I盎司铜的电路板而言的典型的最小间隙宽度)施加具有14V/mil的特性电压的VSD材料时，VSD材料的特性电压将是约70V。即，在施加超过约+/- 70V的电压(例如，由ESD事件导致)时，VSD将从非导电切换到导电。
[0026]为了说明和易于理解，本公开现在将描述其中图2中的ESD嵌入的电路板200被用作图1A的ESD嵌入的电路板102的非限制实施例的操作。应理解的是，该描述可以等同地应用于本公开的(例如，如在图5、图6、图8和图9A中所示出的那样的)其它实施例。
[0027]在该示例性实施例中，电压Vin可以被施加到ESD嵌入的电路板102、200以驱动被接合或另外被电连接至其的电子部件104，在该情况下为LED。没有限制地，在正常操作期间施加的Vin优选地小于在ESD嵌入的电路板102、200中包括的或形成ESD嵌入的电路板102、200的VSD材料204的特性电压(例如，70V或更大)。在这样的实例中，在电路板102,200的正常操作期间，VSD材料204保持在非导电状态中。在出现高水平ESD事件时，Vin (其可以是正向或反向偏置)可以超过VSD材料204的特性电压，引起VSD材料204从非导电转变到导电状态。在该导电状态中，VSD材料204可以将在高水平ESD事件期间产生的电压和/或电流分流到地面202，从而防止电压和电流到达部件104。以该方式，ESD嵌入的电路板102、200中的VSD材料204可以保护ESD嵌入的电路板上的电子部件104不遭受在高水平ESD事件期间产生的可能地进行损害的电压和电流。
[0028]返回图1A和图1B，部件104可以是容易受到来自在暂态事件(诸如高水平或低水平ESD)期间产生的电压和/或电流损害的任何类型的部件。在一些实施例中，电子部件为发光二极管的形式。在这点上，注意的是，即使这样的反向偏置电压/电流相对小，通过对于反向偏置电压和相关联的电流的暴露仍可以损害现代的LED和其它电子部件。在LED的情况下，例如，通过对于大于O到小于或等于约70V(诸如大于O到约60V、大于O到约50V、大于O到约40V、大于O到约30V、大于O到约20V、大于O到约15V、大于O到约14V、大于O到约10V、大于O到约5V、或甚至大于O到约3V)的反向偏置电压的暴露，可能损害电子部件104。在一些实施例中，通过对于在从大于O到约70V、约I到小于或等于70V、约2到小于或等于70V、约3到小于或等于约70V、约4到小于或等于约70V、约5到小于或等于约70V、或甚至约10到小于或等于约70V的范围的反向偏置电压的暴露，可能损害电子部件104 (例如，LED)。在一些实例中，可能损害部件的电压(正向或反向偏置)在此被提及为第一电压水平。
[0029]在许多实例中，ESD嵌入的电路板的特性电压可以超过电子部件104可以耐受而不被损害的第一电压水平(以正向或反向偏置)。如之前注意到的那样，例如，ESD嵌入的电路板可以包括具有约70V的特性电压的VSD材料。像这样，ESD嵌入的电路板可以保护被电连接至其的部件不遭受高水平ESD事件(即，生成约70V或更大的电压水平的事件)，如之前描述的那样。然而，ESD嵌入的电路板可能不减轻低水平ESD事件，其产生小于该电路板/VSD材料的特性电压的电压水平，但是其可以仍高于第一电压水平。换言之，在低水平ESD事件期间，ESD嵌入的衬底102、200中的VSD材料可以保持在非导电状态中，因此允许在该事件期间产生的电压和电流(以正向和/或反向偏置)到达电子部件104。
[0030]为了保护部件104不遭受低水平ESD事件，二极管106被安装或另外被附接到ESD嵌入的电路板102，并且与部件104并联或串联连接。二极管106可以是任何适当的二极管，诸如表面安装二极管或薄膜二极管(“TFD”)等，只要它具有适当的电特性以使得它能够保护部件104不遭受低水平ESD事件。例如，在其中二极管106与部件104并联连接的实例中，二极管106可以是如下齐纳二极管，齐纳二极管具有使得它能够保护部件104不遭受在低水平ESD期间产生的可能地进行损害的电压的峰值反转电压(S卩，最大反向偏置电压等级)。在其中二极管106与部件104串联连接的实例中，二极管106可以起作用以防止在低水平ESD期间产生的可能地进行损害的电流和/或电压到达部件104。
[0031]在一些实施例中，本公开的二极管可以被配置以使得它们能够保护部件不遭受产生范围在如下的反向偏置电压的低水平ESD事件:从大于O到约70V、约I到小于或等于约70V、约2到小于或等于约70V、约3到小于或等于约70V、约4到小于或等于约70V、约5到小于或等于约70V、或甚至约10到小于或等于约70V。例如，在此描述的二极管可以起作用以阻止(例如，超过第一电压水平的)反向偏置电压和相关联的电流到敏感的电子部件(诸如LED)的传送，同时允许正向偏置电压和相关联的电流通过。
[0032]再次返回图1A，模块100被图解为包括单个二极管106，该单个二极管106负责保护多个部件104不遭受低水平ESD事件。更具体地，在该图解的实施例中，一个(I个)二极管106负责保护十二个(12个)LED 104不遭受低水平ESD事件。在图1B中完成该构思，其中，阵列110包括多个模块100，多个模块100中的每个模块包括用于保护多个LED的单个二极管106。
[0033]如之前注意到的那样，二极管106可以与部件104并联连接。该构思被一般地图解在图4中，其中，ESD保护电路400包括与二极管106 (例如，齐纳二极管)并联连接的一串部件104(在该情况下，LED)。在该实例中，二极管106可以具有如下的峰值反转电压，该峰值反转电压小于下方的ESD嵌入的电路板的特性电压，并且小于在其处将损害部件104中的一个或更多个的第一电压水平。例如，如果部件104将被大于或等于4V的反向偏置电压所损害，则二极管106可以被配置为具有小于4V的峰值反转电压。如果(由低水平ESD产生的)电压超过二极管106的峰值反转电压，则二极管106可以将电压钳位在对于部件104而言的安全水平处，并且耗散它的钳位电压之上的任何电压。
[0034]尽管在图1A、图1B和图4中示出的配置对于一些应用而言是有效的，但是由二极管106提供的ESD保护的程度可能随着距部件104中的一个或更多个的距离而减小。即，随着二极管106和部件104之间的距离增加，可以提供给这样的部件的ESD保护二极管106的量可以减小。此外，二极管106可能不保护电路中的部件104不遭受在电路内的某些区域(诸如在图4中的相应的部件104之间)处发生的低水平ESD事件。
[0035]用于解决该问题的一个机制是增加为相关联的电子部件提供低水平ESD保护的二极管的数量。在这点上，本公开预见如下的ESD保护电路，该ESD保护电路包括在从约1:10、1:5、1:2、1:1、2:1、3:1、5:1、10:1、100:1 或者甚至约 1000:1 或更大的范围的、ES D 保护二极管与相关联的电子部件之比。当然，这样的比仅是示例性的，并且根据本公开，可以使用ESD保护二极管与电子部件的任何比。
[0036]作为该构思的非限制说明，对图5和图6做出参照，图5和图6描绘根据本公开的另一不例性模块和阵列。如所不出的那样，模块500和阵列610包括ESD嵌入的电路板102，ESD嵌入的电路板102支持多个电子部件104和多个二极管106。这些部件中的每个的一般性质和功能与上面关于图1A和B中示出的实施例所描述的相同，并且为了简明，这里不再重申。
[0037]如在图5中示出的那样，每个部件104与单个二极管106相关联，单个二极管106保护它免受低水平ESD事件。因此，在所图解的实施例中二极管106与部件104之比是1:1。以该方式，由对应的二极管保护每个部件，对应的二极管可以提供关于图1A和图1B中示出的实施例的增强的水平的低水平ESD保护，其中，单个二极管106负责保护多个部件104。
[0038]为了甚至进一步增强低水平ESD保护，甚至更大数量的二极管可以被用于保护个体部件。在图6中示出该构思，在图6中，示例性模块(未被标记)阵列610每个包括ESD嵌入的衬底102、多个部件104和多个二极管106。特别是，由16个二极管106保护每个部件104免受低水平ESD事件。当然，图6中图解的二极管的数量仅是示例性的，并且可以使用任何数量的二极管。在任何事件中，增加二极管的数量可以允许设计者将与所需要的一样多的ESD保护点放置在电路中。确实，这可以允许设计者利用一个或更多个二极管保护电路的子区域，从而实现想要的水平的ESD保护。如可以被领会到的那样，这可以增强部件104免受低水平ESD事件的保护。
[0039]如之前注意到的那样，本公开的二极管可以与一个或更多个电部件串联连接。图7是该构思的示例性说明。如所示出的那样，电路700包括电压源708、多个电部件(在该情况下，LED) 104’、104’’、104’’’和多个二极管106’、106’’、106’’ ’。每个部件与互补二极管串联连接。在该实施例中，每个二极管可以被配置为在低水平ESD事件的事件中排除反向偏置击穿。即，每个二极管可以具有足以耐受小于ESD嵌入的电路板的特性电压的反向偏置电压的峰值反转电压(即，最大反向偏置电压等级)。作为结果，二极管的存在可以有效地保护相关联的部件在低水平ESD事件期间不遭受对于损害电压的暴露。
[0040]通过示例的方式，在点A处，低水平ESD事件701可以发生在部件104’和104’’之间。在不存在二极管106’的情况下，低水平ESD事件701可以生成可能围绕电路700逆时针(即，在反向偏置方向上)耗散的电压和电流，造成对部件104’的损害。然而，由于二极管106’的存在导致由低水平ESD事件701产生的电压和电流被强制以顺时针(即，正向偏置方向)来耗散，如一般地由线B所图解的那样。尽管这可能将部件104’ ’和104’ ’ ’暴露于被提升的正向偏置电压和电流，但是这样的部件可以能够忍耐这样的条件。在现代的LED的情况下，这是特别是真实的，现代的LED可能对反向偏置电压是敏感的但是针对正向偏置电压具有更高的忍耐度。
[0041]尽管图7将电路700描绘为包括用于每个部件的单个互补二极管，但是应理解的是，该配置仅是示例性的，并且可以使用任何数量的二极管。例如，电路700可以被配置为包括用于每个部件104’、104’’、104’’的多个互补二极管。这样的二极管可以位于例如部件104，和104”之间、部件104”和104，，，之间、和/或部件104，，，和电压源708的阳极之间。
[0042]如之前注意到的那样，本公开的系统和方法可以利用任何适当的二极管来保护电子部件不遭受低水平ESD事件，电子部件包括表面安装的二极管和薄膜二极管。如可以被领会的那样，表面安装二极管可能具有可能限制它们的在静电放电保护应用中的用处的某些特性。例如，表面安装二极管在尺寸上相对大，并且因此可能在印刷电路板的表面上占用显著的基板面(real estate)。在静电放电保护应用中可以使用的表面安装二极管的数量因此可能被可以被分配给二极管放置的可获得的空间的量所限制。表面安装二极管还经常要求使用拾取和放置技术，其中，个体二极管被手动地或自动地放置在电路板的想要的区域处。尽管对于制造电子器件而言拾取和放置技术是切实可行的技术，但是它可能是耗时的，特别是当大数量的二极管被放置在电子器件中时。此外，表面安装二极管以及拾取和放置技术可能不允许将二极管放置在用于ESD保护的某个想要的电路位置处。
[0043]因此，没有限制地，在此描述的二极管优选地为被沉积在ESD嵌入的电路板上或另外被附接到ESD嵌入的电路板的薄膜二极管(TFD)的形式。与表面安装二极管相比，TFD相比于表面安装二极管相对小，并且可以容易地跨宽的区域以大数量被沉积。作为结果，可以被包括在ESD保护电路中的TFD的数量可以事实上是不被限制的。
[0044]任何类型的TFD可以被用在本公开的系统和方法中，只要它具有用于用在ESD保护应用中的适当的电特性就行。因此，例如，在此描述的TFD可以被配置为具有对于保护一个或更多个电子部件不遭受低水平ESD事件而言适当的反向击穿电压的齐纳二极管，如之前描述的那样。替换地或附加地，所描述的TFD可以被配置为抵制如下的反向偏置电压和/或电流，该反向偏置电压和/或电流在将损害TH)被定位为进行保护的一个或更多个部件的水平处。
[0045]在一些实施例中，在此描述的TFD包括至少一层η型半导体材料和至少一层P型半导体材料。可以使用任何适当类型的η型或P型半导体材料。例如，该η型和P型半导体材料可以是无机材料、有机材料(例如，半导体聚合物)或其组合。在一些实施例中，该η型和P型半导体材料都是有机材料，例如，半导体P型和η型聚合物。作为可以被使用的η型半导体聚合物的一个非限制示例，提到聚[2-甲氧基-5-(2-乙基-己氧基)-1，4-(1-氰基乙稀撑(cyanovinylene))亚苯基(“CN-PPV)。可以被使用的p型半导体聚合物的非限制示例包括聚吡咯(PPy)和聚(3，4，乙烯二氧噻吩)(PEDOT)。
[0046]可以以任何适当的方式将在此描述的TFD沉积在ESD嵌入的电路板上。例如，可以通过气溶胶喷射、原子层沉积(ALD)、空间原子层沉积(S-ALD)、化学气相沉积(CVD)、金属有机CVD、脉冲激光沉积(PLD)、溅射、直接写(例如，经由正位移)、印刷(例如，喷墨印刷)及其组合等将TFD的一个或更多个层沉积在ESD嵌入的电路板上。在一些实施例中，在此描述的薄膜二极管是经由印刷处理(诸如喷墨印刷)沉积的有机二极管。在其它非限制实施例中，在此描述的薄膜二极管是经由原子层沉积而被沉积的无机二极管。
[0047]如将由本领域技术人员所理解的那样，这些沉积处理中的每个包括多个相关联的参数，多个相关联的参数的标称值可以被选择和/或调整以产生具有一个或更多个想要的属性的薄膜结构。如在此所使用的那样，当提及量时使用术语“标称”或“标称地”意味着可以从实际的量变化的指明的或理论上的量。例如，与脉冲激光沉积相关联的处理参数包括温度、沉积压力、激光重复率、激光脉冲的总数量和用于生长膜的气体环境(例如，N2, H2, Ar或合成气体)。所选取的一个或更多个参数的(多个)标称值可以取决于衬底材料、薄膜结构的想要的厚度、和/或薄膜结构的想要的表面特性(例如，均匀的或不均匀的)。在沉积处理期间可以调整参数的(多个)标称值，以从而改变薄膜结构的一个或更多特性。在任何情况下，前述沉积技术可以允许TFD在任何想要的位置处被直接沉积在ESD嵌入的衬底上。作为结果，电路设计者可以放置与需要的一样多的ESD保护点，从而如想要的那样保护电路上的任何或全部部件。
[0048]图8图解根据本公开的ESD保护电路的另一非限制实施例。如所示出的那样，电路800包括电压源708、被接合或另外被粘附到相应的ESD嵌入的衬底(轨迹)200的多个部件104、和多个薄膜二极管(TFD) 106。在该实施例中，部件104可以是发光二极管，诸如但是不被限制于氮化镓LED。当然，对氮化镓LED的使用仅是示例性的，并且任何类型的LED或LED类型的组合可以被使用作为部件104。
[0049]布线801将个体部件104连接到ESD嵌入的电路板200的焊垫812。像这样，图8可以被理解为描绘部件104的布线接合的阵列。如在该实施例中图解的那样，TFD 106被形成以使得它们邻近于ESD的焊垫812。以该方式放置可以允许TFD 106充分地保护部件104不遭受在低水平ESD事件期间产生的反向偏置电压，如之前描述的那样。此外，将TFD106对于焊垫812进行接近放置可以排除在相应的TFD和焊垫之间发生ESD事件。
[0050]当然，本公开的系统和方法不被限制于在布线接合的应用中提供ESD保护。确实地，在任何适当的应用中可以使用与ESD嵌入的电路板结合使用TFD以提供ESD保护。在这点上，对图9A和图9B做出参照，图9A和图9B图解根据本公开的另一示例性ESD保护电路。类似于其它实施例，图9A中的电路900包括电压源708和多个ESD嵌入的电路板200(轨迹)。间隙905存在于相应的ESD嵌入的电路板/轨迹200之间。对每个间隙进行桥接的是部件104 (例如，发光二极管)。像这样，图9A可以被理解为图解“倒装芯片”或“直接附接”配置。
[0051]如图9A中所示出的那样，每个部件104在它的阳极侧由TFD 106来保护。TFD 106可以被沉积/位于ESD嵌入的电路板200上的任何位置处。然而，没有限制地，TFD 106优选地被放置得接近于它们的相应的部件。例如，TFD 106和它们的相应的部件之间的距离可以在从小于或等于约5mm、小于或等于约2.5mm、小于或等于约1mm、小于或等于约500微米、小于或等于约100微米或更小起的范围。将TFD放置得接近于它的相应的部件可以减少在T FD和它的部件之间发生的低水平ESD事件的风险。在任何情况下，TFD 106可以保护它的相应的部件104不遭受在下游可能发生的反向偏置电压(例如，不遭受低水平ESD事件)。
[0052]图9B是沿着图9的线A截取的、电路900的一个元件的横截面示图。如在该横截面示图中示出的那样，ESD嵌入的衬底200包括地面202和VSD材料204。之前已经关于图2描述了这些部件的性质和功能，并且为了简明在此不再重复。TFD 106包括导电层907、n型半导体材料层909(^n型层909”)和p型半导体层911 (“p型层911，，)。导电层907可以被形成自任何导电材料，例如，铜、铝、金、银及其组合等。N型层909和P型层911可以被形成自任何η型半导体材料和P型半导体材料，如之前描述的那样。在一些实施例中，η型层909被形成自聚[2-甲氧基-5-(2-乙基-己氧基)-1，4-(1-氰基乙稀撑(cyanovinylene))亚苯基(“CN-PPV)，并且P型层911被形成自聚吡咯(PPy)和聚(3，4，乙烯二氧噻吩)(PEDOT) ο
[0053]如可以被领会的那样，可以经由对于沉积导电材料而言适当的任何沉积处理来形成导电层907，沉积处理诸如但是不被限制于溅射、化学气相沉积、物理气相沉积、原子层沉积及其组合等。类似地，可以使用任何适当的沉积技术来形成η型层909和P型层911。例如，如果η型层909和P型层911是诸如之前描述的聚合物的有机材料，则可以使用印刷技术(例如，喷墨印刷、喷射等)、化学气相沉积、物理层沉积及其组合等将它们沉积在ESD嵌入的衬底上。
[0054]本公开的另一方面涉及对诸如LED的一个或更多个电部件提供静电放电保护的方法。在这点上，对图10做出参照，图10是图解根据本公开的示例性方法的框流程图。如所示出的那样，方法1000以提供具有嵌入的ESD保护的衬底(即，ESD嵌入的电路板)而在框1001处开始。如之前注意到的那样，ESD嵌入的电路板可以是柔性或刚性电路板的形式，例如，如图2中图解的那样。没有限制地，ESD嵌入的电路板优选地为柔性的，因为柔性电路板的使用向诸如卷盘至卷盘制造的高容量处理技术开放了途径。
[0055]—旦提供了 ESD嵌入的电路板，该方法就可以进至可选的框1002，其中，一个或更多个电部件(例如，LED)可以位于衬底上的想要的位置处。替换地，可以跳过可选的框1002，并且该方法可以直接进至框1003，其中，薄膜二极管被沉积在ESD嵌入的电路板上的想要的位置处。例如，薄膜二极管可以被沉积在ESD嵌入的电路板上以使得它们与或将与一个或更多个部件并联或串联连接。没有限制地，TFD 二极管优选地被沉积在它们的对应的部件附近，从而对该部件提供想要的水平的低水平ESD保护，如之前描述的那样。
[0056]一旦已经沉积(多个)TFD 二极管，该方法就可以进一步前进。在跳过可选的框1002的事件中，该方法可以进至框1002’，于是，诸如LED的电部件被放置在ESD嵌入的电路板上的想要的位置处。在执行可选的框1002并且放置部件的事件中，可以跳过框1002’。在任何情况下，该方法在框1004处结束。
[0057]如之前注意到的那样，TFD可以被沉积在柔性的ESD嵌入的电路板上，向诸如卷盘至卷盘处理的高容量制造技术开放途径。在这点上，对图11做出参照，图11图示地图解根据本公开的用于LED模块加工的卷盘至卷盘制造系统1100。如所示出的那样，系统1100包括出料带盘或卷盘1102和拉紧带盘或卷盘1104。在操作中，卷盘1102可以馈送出柔性的ESD嵌入的电路板1108用于处理。更具体地，柔性的ESD嵌入的电路板可以从卷盘1102展开并且在沉积装置1106之下以连续的馈送运动被传递，并且随后被缠绕到卷盘1104上。沉积装置1106可以被配置为将LED、TFD 二极管和可选地其它部件沉积到柔性的ESD嵌入的电路板1108上。稍后柔性的ESD嵌入的电路板1108可以被划分为各区段(例如，沿着边界线1110)，在边界线处，每个区段作成器件的模块，例如，包括LED的阵列、TFD 二极管和相关联的部件的照明模块。
[0058]尽管在此已经描述了本发明的原理，但是本领域技术人员要理解的是，该描述仅通过示例的方式被做出并且不作为对本发明的范围的限制。除了在此示出和描述的示例性实施例之外，其它实施例也被预期在本发明的范围内。由本领域普通技术人员进行的修改和替换被认为处于本发明的范围内，除了由以下权利要求限制本发明的范围之外，本发明的范围不被限制。
【主权项】
1.一种对电部件提供静电放电(ESD)保护的方法，包括: 将至少一个电部件电连接到ESD嵌入的电路板，所述至少一个电部件容易受到来自对于超过第一电压水平的反向偏置电流的暴露的损害；以及 将至少一个薄膜二极管电连接到所述至少一个电部件； 其中: 所述ESD嵌入的电路板具有如下特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述至少一个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。2.根据权利要求1所述的方法，其中，所述特性电压大于或等于约70V。3.根据权利要求1所述的方法，其中，所述第一电压水平在从大于O到约70V的范围。4.根据权利要求1所述的方法，其中，所述至少一个二极管包括与所述至少一个部件串联电连接的多个二极管。5.根据权利要求1所述的方法，其中，所述ESD嵌入的电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。6.根据权利要求1所述的方法，其中，所述至少一个电部件包括发光二极管。7.根据权利要求1所述的方法，其中，所述薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。8.一种包括静电放电(ESD)保护的器件，包括: ESD嵌入的电路板； 被电耦合到所述ESD嵌入的电路板的至少一个电部件，所述至少一个电部件容易受到来自对于超过第一电压水平的反向偏置电流的暴露的损害；以及 至少一个薄膜二极管，被电耦合到所述至少一个电部件； 其中: 所述ESD嵌入的电路板具有特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述至少一个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。9.根据权利要求8所述的器件，其中，所述特性电压大于或等于约70V。10.根据权利要求8所述的器件，其中，所述第一电压水平在从大于O到约70V的范围。11.根据权利要求8所述的器件，其中，所述至少一个薄膜二极管包括与所述至少一个部件串联电连接的多个二极管。12.根据权利要求8所述的器件，其中，所述ESD嵌入的电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。13.根据权利要求8所述的器件，其中，所述至少一个电部件包括发光二极管。14.根据权利要求8所述的器件，其中，所述薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。15.—种对LED照明模块提供静电放电(ESD)保护的方法，包括: 将一个或更多个发光二极管(LED)沉积在ESD嵌入的电路板上，所述一个或更多个LED容易受到来自对于在第一电压水平之上的反向偏置电压的暴露的损害；以及 将一个或更多个薄膜二极管沉积在所述ESD嵌入的电路板上，以使得所述一个或更多个LED中的每个被电耦合到至少一个薄膜二极管； 其中: 所述ESD嵌入的电路板具有特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述一个或更多个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。16.根据权利要求15所述的方法，其中，通过如下中的至少一个来沉积所述多个薄膜二极管:气溶胶喷射、原子层沉积ALD、空间原子层沉积S-ALD、化学气相沉积CVD、金属有机CVD、脉冲激光沉积PLD、溅射、直接写(例如，经由正位移)、印刷(例如，喷墨印刷)及其组合。17.根据权利要求15所述的方法，其中，所述特性电压大于或等于约70V。18.根据权利要求15所述的方法，其中，所述第一电压水平在从大于O到约70V的范围。19.根据权利要求15所述的方法，其中，所述一个或更多个LED中的每个与至少一个薄膜二极管串联电耦合。20.根据权利要求19所述的方法，其中，所述ESD嵌入的电路板是柔性电路板，所述柔性电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。21.根据权利要求19所述的方法，其中，每个薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。
【专利摘要】描述了用于保护诸如发光二极管的电部件的系统和方法。在一些实施例中，通过提供内在水平的ESD保护的电路板来保护电部件不遭受高水平静电放电（“ESD”）事件。同时，通过被电耦合至其的一个或更多个二极管来保护这样的电部件免受低水平ESD事件。一个或更多个二极管可以是薄膜二极管，薄膜二极管包括至少一层p型半导体材料和至少一层n型半导体材料。还描述了包括ESD保护的器件和用于制造这样的器件的方法。
【IPC分类】H01L25/16
【公开号】CN104885219
【申请号】CN201380067233
【发明人】D.汉比, A.斯科奇
【申请人】奥斯兰姆施尔凡尼亚公司
【公开日】2015年9月2日
【申请日】2013年12月16日
【公告号】DE112013006122T5, WO2014099772A1
【专利说明】用于电部件的静电放电保护、包括这样的保护的器件和用于制作器件的方法
[0001]相关申请的交叉引用
本申请是要求2012年12月21日提交的且题为“ELECTROSTATIC DISCHARGEPROTECT1N FOR ELECTRICAL COMPONENTS, DEVICES INCLUDING SUCH PROTECT1N ANDMETHODS FOR MAKING THE SAME (用于电部件的静电放电保护、包括这样的保护的器件和用于制作其的方法)”的美国专利申请N0.13/724，713的权益的国际申请，该美国申请的整体内容藉此被通过引用而合并。
技术领域
[0002]该申请一般涉及提供印刷电路板上的静电放电(ESD)保护，并且更特别地涉及在发光二极管(LED)系统中提供这样的保护。
【背景技术】
[0003]来自静电放电的、对电子部件的损害是得到充分证实的问题。通过一些估计，这样的损害的财务成本可以超过电子产品的年销售总额的百分之十。它还可能跨宽范围的电子工业而影响生产力和产品可靠性。
[0004]发光二极管(LED)是受到由ESD进行的损害的一个类型的电子部件。ESD损害可以发生在LED的制造、处置、封装或装配期间。大数量的LED经常被聚集到模块上以创建要求ESD保护的照明系统。表面安装和板上芯片技术已经被开发以为LED和其它电子电路提供ESD保护，但是遭受到一个或更多个缺陷。例如，这样的技术可能要求大数量的表面安装二极管的拾取和放置、和/或复杂的制造技术。包括完整的(例如，嵌入的)ESD保护的电路板也已经被开发以解决这些问题，但是不可以为诸如LED的部件提供充分的保护。特别是，具有完整的ESD保护的电路板不可以保护这样的部件免受在反向偏置中产生相对小的电压和相关联的电流的ESD事件。
【附图说明】
[0005]现在对以下的详细描述做出参照，将结合以下各图来阅读以下的详细描述，其中，类似的标号表不类似的部分。
[0006]图1A和图1B分别图表地图解包括根据本公开的ESD保护的不例性模块和阵列； 图2图解根据本公开的示例性ESD嵌入的电路板；
图3是根据本公开的电压可切换的介电材料的某个电特性的示例性绘图；
图4是根据本公开的示例性ESD保护电路；
图5图表地图解包括根据本公开的ESD保护的另一示例性模块；
图6图表地图解包括根据本公开的ESD保护的另一示例性阵列；
图7图表地图解根据本公开的另一 ESD保护电路；
图8图表地图解包括根据本公开的ESD保护的电部件的示例性布置； 图9A图表地图解包括根据本公开的ESD保护的电部件的另一示例性布置；
图9B是在图9A的线A处截取的横截面的示意性示图；
图10是根据本公开的示例性方法的框流程图；以及图11描绘根据本公开的示例性卷到卷(reel to reel)制造处理。
【具体实施方式】
[0007]发光二极管(LED)(—类型的光电器件)在暴露到(例如，由诸如静电放电(ESD)的暂态事件导致的)反向偏置电压和相关联的电流时可能被损害。确实，现代的LED对生成反向偏置电压和相关联的电流的ESD事件经常高度敏感，而不管那些反向偏置电压/电流相对大或相对小。本公开的系统和方法通过使用ESD嵌入的电路板和一个或更多个二极管的组合以保护诸如LED的电子部件不遭受在暂态事件(诸如静电放电)期间产生的电压来解决该问题。如下面将详细地描述的那样，这样的系统和方法可以保护敏感的电子部件不遭受低水平和高水平ESD事件。
[0008]为了本公开的目的，术语“ESD嵌入的电路板”意味着在不使用可能被附接或沉积到电路板上的其它部件的情况下，并且特别是在不使用一个或更多个二极管的情况下提供免受ESD事件的内在水平的保护的电路板(例如，印刷电路板)。在一些实施例中，在此描述的ESD嵌入的电路板可以保护电子部件不遭受产生或另外牵涉超过ESD嵌入的电路板的特性电压的电压的ESD事件。这样的ESD事件在此被提及为“高水平ESD事件”或“高水平ESD ”。
[0009]术语“特性电压”在此被用于意味着“触发”或“引起”ESD嵌入的电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态的所施加的电压。术语“低水平ESD”和“低水平ESD事件”在此可互换地被用于意味着产生或另外牵涉小于ESD嵌入的电路板的特性电压的电压的ESD事件。
[0010]ESD嵌入的电路板可以例如具有约70V或更大(诸如约80V、约90V、约100V、约110V、约120V或甚至约240V)的特性电压。作为结果，通过将电压分流并且将相关联的电流传导到地面，ESD嵌入的电路板可以保护被附接至其的部件不遭受高水平ESD事件，如稍后将描述的那样。然而，因为ESD嵌入的电路板的特性电压相对高，它不可以保护被附接至其的部件不遭受低水平ESD事件(即，产生低于约70V的电压的事件，或者无论ESD嵌入的电路板的特性电压可以是什么)。作为结果，被附接到ESD嵌入的电路板的诸如LED的部件仍可以容易受到来自低水平ESD事件的损害。
[0011]为了保护部件不遭受低水平ESD，本公开的系统和方法可以利用被附接到ESD嵌入的电路板和/或被沉积在ESD嵌入的电路板上的一个或更多个二极管。在此描述的二极管可以是任何适当的二极管，诸如表面安装二极管、薄膜二极管(“TFD”)及其组合等。如稍后将描述的那样，本公开的(多个)二极管可以与电子部件并联或串联耦合。在任一情况下，在此描述的(多个)二极管可以具有保护诸如LED的相关联的电子部件不遭受被暴露到由低水平ESD事件产生的损害电压和电流的电特性。
[0012]现在对图1A和图1B做出参照，图1A和图1B描绘根据本公开的模块和模块的阵列的非限制示例。如图1A中所示出的那样，模块100包括支持多个电子部件104的ESD嵌入的电路板102。ESD嵌入的电路板102还支持单个二极管106，单个二极管106与多个电子部件104并联或串联连接。如在图1B中图解的那样，多个模块100可以被组织为阵列110，例如，如可以在照明器件部件中找到的那样。
[0013]ESD嵌入的电路板102可以是柔性的或刚性的，并且包括一个或更多个电压可切换的介电材料，在此还被提及为“电压可切换的介电”或VSD。术语“电压可切换的介电材料”、“电压可切换的介电”、“电压可切换的材料”和“VSD”在此可互换地被用于意味着直到施加大于或等于VSD材料的特性电压的电压为止(于是，VSD材料变得导电)为介电的或非导电的任何成分或成分的组合。换言之，在施加大于或等于特性电压的电压(例如，如由ESD事件所提供的)时，VSD材料变得导电，但否则是非导电的。替换地或附加地，VSD材料可以被理解为非线性电阻材料。
[0014]任何类型的VSD材料可以被用于在此描述的ESD嵌入的电路板中。在一些实施例中，在此描述的VSD材料包括各向异性地(heterogeneously)或各向同性地(homogenously)被分布在粘合剂(诸如聚合物粘合剂)中的导电和/或半导体颗粒。例如，在此描述的VSD材料可以包括被分布在粘合剂材料中的第一颗粒和第二颗粒，其中，第二颗粒不同于第一颗粒。第一和第二颗粒可以选择自导电和/或半导体颗粒。
[0015]在一些实施例中，在此描述的VSD材料中的第一和第二颗粒中的至少一个是高纵横比颗粒(HAR)颗粒。HAR颗粒可以被理解为具有范围在从约10:1到约100:1或者甚至约10:1到约1000:1的纵横比(最大尺寸:最小尺寸，例如，长度:直径、或长度:横截面)的颗粒。当然，具有大于前述范围或在前述范围内的纵横比的颗粒被由本公开所预期，并且可以被使用。相应地，本公开的颗粒的全部或一部分可以是椭球体、小板、纤维(例如，纳米纤维)、棒(例如，纳米棒)、管(例如，纳米管)及其组合等的形状。HAR颗粒的非限制示例包括单壁或多壁碳纳米管、碳黑和碳富勒烯。
[0016]对HAR颗粒替换地或附加地，在此描述的VSD材料可以包括可以是导电的或半导体的有机和/或无机颗粒。这样的颗粒的非限制示例包括形成自或包括如下的颗粒:铜、镍、金、银、钴、氧化锌、氧化锡、铟锡氧化物、铟锌氧化物、氧化铋、氧化铈、锑氧化锌、硅、碳化娃、二氧化钛、氮化硼、氮化铝、氧化镲、氧化锌、硫化锌、氧化秘、氧化钟、氧化铁、金属，和/或选择自氧化物、金属氮化物、金属碳化物、金属硼化物、金属硫化物及其组合等的复合物。没有限制地，在此描述的VSD材料中包括的颗粒可以包括金属导电颗粒与半导体颗粒的组合，包括如下中的一个或更多个:硅、碳化硅、二氧化钛、氮化硼、氮化铝、氧化镍、氧化锌、硫化锌、氧化铋、氧化铈、氧化铁、金属，和/或选择自氧化物、金属氮化物、金属碳化物、金属硼化物和金属硫化物的复合物。
[0017]任何适当类型的粘合剂可以被用于在此描述的VSD材料中。在一些实施例中，粘合剂包括如下中的一个或更多个:硅聚合物、酚醛树脂、环氧、聚氨酯、聚(甲基)丙烯酸、聚酰胺、聚酯、聚碳酸酯、聚丙烯酰胺、聚酰亚胺、聚乙烯、聚丙烯、聚苯醚、聚砜、溶胶-凝胶材料、陶瓷及其组合等。
[0018]没有限制地，根据本公开可以使用的优选的VSD材料包括在美国专利N0.7，695，644中描述的那些，该美国专利的整体内容在此被引用。
[0019]现在对图2做出参照，图2图解根据本公开可以使用的ESD嵌入的电路板的非限制示例。如所示出的那样，ESD嵌入的电路板200包括地面202、VSD材料层204和可选的第二层206。一般而言，地面202提供到电地的路径。因此，例如，地面202可以包括或者形成自导电材料，诸如铜、银、金或铝等。在一些实施例中，地面202是衬底(诸如纤维补强的合成物)上或衬底内的铜 板、铜层、或另一导电材料层。
[0020]在所图解的实施例中，VSD材料204存在于地面202上。为了简单和易于理解，VSD材料204在图2中被图解为与地面202直接接触的连续的层。然而，应理解到，VSD材料204可以具有任何想要的配置。例如，VSD材料204可以被沉积在地面202的被隔离的区域上、在地面202上的图案中及其组合等。类似地，VSD材料204不需要与地面202直接接触。例如，VSD材料204可以距地面202被远程地定位，但是可以与地面202电接触，例如，通过一个或更多个布线、焊垫、接触及其组合等。
[0021]电子部件(未示出)可以被接合或另外被应用到ESD嵌入的电路板200。在一些实施例中，这样的部件可以被直接地接合到VSD材料204。替换地或附加地，这样的部件可以被接合到可选的第二导电材料(例如，铜、银、金和铝等)层206，该层它本身可以被接合、粘附或另外与VSD材料204电接触。
[0022]如之前阐述的那样，在施加在它们的特性电压之上的电压时，在此描述的VSD材料可以从非导电状态转变到导电状态。该构思一般地被图解在图3中，图3是在此描述的VSD材料的基本电属性的示例性绘图。一般而言，特性(触发)电压是在其处VSD材料变得导电的电压水平。在施加超过特性(触发)电压的Vin之前，VSD材料是非导电的。一旦该VSD材料已经转变到这样的状态，该曲线图中的钳位电压(ClampV)就是将VSD材料维持在导电状态所要求的电压水平。一般地，ClampV小于特性电压(TriggerV)。
[0023]在本公开的一些实施例中，被用于在此描述的ESD嵌入的电路板中的VSD材料被选取以使得它们的特性电压超过与一个或更多个电子部件(例如，图1的电子部件104)相关联的电子电路的操作电压。换言之，特性电压可以被选择以使得在该电路的正常操作期间VSD材料是非导电的，但是当衬底被暴露于高水平ESD事件时变得导电。
[0024]在此描述的VSD材料的特性电压可以宽地变化。在一些实施例中，在此描述的VSD材料的特性电压在从大于或等于约28V、大于或等于约40V、大于或等于约50V、大于或等于约60V、大于或等于约70V、大于或等于约80V、大于或等于约120V、或者甚至大于或等于约240V起的范围。当然，这样的值仅是示例性的，并且具有在前述值上面、下面或之内的特性电压的VSD材料是由本公开所预见的。在一些实施例中，特性电压超过将损害诸如LED的电子部件的反向偏置电压。
[0025]还可以就每单位间隙和/或材料厚度的电压而言来理解在此描述的VSD材料的特性电压。因此，例如，在此描述的VSD材料可以展现在从大于或等于约14V/mil (诸如大于或等于约15V/mil、大于或等于约20V/mil、或者甚至大于或等于约25V/mil (mil=0.001英寸或0.0254mm))起的范围的特性电压。因此，当跨5mil (0.005英寸)间隙(对于镀有I盎司铜的电路板而言的典型的最小间隙宽度)施加具有14V/mil的特性电压的VSD材料时，VSD材料的特性电压将是约70V。即，在施加超过约+/- 70V的电压(例如，由ESD事件导致)时，VSD将从非导电切换到导电。
[0026]为了说明和易于理解，本公开现在将描述其中图2中的ESD嵌入的电路板200被用作图1A的ESD嵌入的电路板102的非限制实施例的操作。应理解的是，该描述可以等同地应用于本公开的(例如，如在图5、图6、图8和图9A中所示出的那样的)其它实施例。
[0027]在该示例性实施例中，电压Vin可以被施加到ESD嵌入的电路板102、200以驱动被接合或另外被电连接至其的电子部件104，在该情况下为LED。没有限制地，在正常操作期间施加的Vin优选地小于在ESD嵌入的电路板102、200中包括的或形成ESD嵌入的电路板102、200的VSD材料204的特性电压(例如，70V或更大)。在这样的实例中，在电路板102,200的正常操作期间，VSD材料204保持在非导电状态中。在出现高水平ESD事件时，Vin (其可以是正向或反向偏置)可以超过VSD材料204的特性电压，引起VSD材料204从非导电转变到导电状态。在该导电状态中，VSD材料204可以将在高水平ESD事件期间产生的电压和/或电流分流到地面202，从而防止电压和电流到达部件104。以该方式，ESD嵌入的电路板102、200中的VSD材料204可以保护ESD嵌入的电路板上的电子部件104不遭受在高水平ESD事件期间产生的可能地进行损害的电压和电流。
[0028]返回图1A和图1B，部件104可以是容易受到来自在暂态事件(诸如高水平或低水平ESD)期间产生的电压和/或电流损害的任何类型的部件。在一些实施例中，电子部件为发光二极管的形式。在这点上，注意的是，即使这样的反向偏置电压/电流相对小，通过对于反向偏置电压和相关联的电流的暴露仍可以损害现代的LED和其它电子部件。在LED的情况下，例如，通过对于大于O到小于或等于约70V(诸如大于O到约60V、大于O到约50V、大于O到约40V、大于O到约30V、大于O到约20V、大于O到约15V、大于O到约14V、大于O到约10V、大于O到约5V、或甚至大于O到约3V)的反向偏置电压的暴露，可能损害电子部件104。在一些实施例中，通过对于在从大于O到约70V、约I到小于或等于70V、约2到小于或等于70V、约3到小于或等于约70V、约4到小于或等于约70V、约5到小于或等于约70V、或甚至约10到小于或等于约70V的范围的反向偏置电压的暴露，可能损害电子部件104 (例如，LED)。在一些实例中，可能损害部件的电压(正向或反向偏置)在此被提及为第一电压水平。
[0029]在许多实例中，ESD嵌入的电路板的特性电压可以超过电子部件104可以耐受而不被损害的第一电压水平(以正向或反向偏置)。如之前注意到的那样，例如，ESD嵌入的电路板可以包括具有约70V的特性电压的VSD材料。像这样，ESD嵌入的电路板可以保护被电连接至其的部件不遭受高水平ESD事件(即，生成约70V或更大的电压水平的事件)，如之前描述的那样。然而，ESD嵌入的电路板可能不减轻低水平ESD事件，其产生小于该电路板/VSD材料的特性电压的电压水平，但是其可以仍高于第一电压水平。换言之，在低水平ESD事件期间，ESD嵌入的衬底102、200中的VSD材料可以保持在非导电状态中，因此允许在该事件期间产生的电压和电流(以正向和/或反向偏置)到达电子部件104。
[0030]为了保护部件104不遭受低水平ESD事件，二极管106被安装或另外被附接到ESD嵌入的电路板102，并且与部件104并联或串联连接。二极管106可以是任何适当的二极管，诸如表面安装二极管或薄膜二极管(“TFD”)等，只要它具有适当的电特性以使得它能够保护部件104不遭受低水平ESD事件。例如，在其中二极管106与部件104并联连接的实例中，二极管106可以是如下齐纳二极管，齐纳二极管具有使得它能够保护部件104不遭受在低水平ESD期间产生的可能地进行损害的电压的峰值反转电压(S卩，最大反向偏置电压等级)。在其中二极管106与部件104串联连接的实例中，二极管106可以起作用以防止在低水平ESD期间产生的可能地进行损害的电流和/或电压到达部件104。
[0031]在一些实施例中，本公开的二极管可以被配置以使得它们能够保护部件不遭受产生范围在如下的反向偏置电压的低水平ESD事件:从大于O到约70V、约I到小于或等于约70V、约2到小于或等于约70V、约3到小于或等于约70V、约4到小于或等于约70V、约5到小于或等于约70V、或甚至约10到小于或等于约70V。例如，在此描述的二极管可以起作用以阻止(例如，超过第一电压水平的)反向偏置电压和相关联的电流到敏感的电子部件(诸如LED)的传送，同时允许正向偏置电压和相关联的电流通过。
[0032]再次返回图1A，模块100被图解为包括单个二极管106，该单个二极管106负责保护多个部件104不遭受低水平ESD事件。更具体地，在该图解的实施例中，一个(I个)二极管106负责保护十二个(12个)LED 104不遭受低水平ESD事件。在图1B中完成该构思，其中，阵列110包括多个模块100，多个模块100中的每个模块包括用于保护多个LED的单个二极管106。
[0033]如之前注意到的那样，二极管106可以与部件104并联连接。该构思被一般地图解在图4中，其中，ESD保护电路400包括与二极管106 (例如，齐纳二极管)并联连接的一串部件104(在该情况下，LED)。在该实例中，二极管106可以具有如下的峰值反转电压，该峰值反转电压小于下方的ESD嵌入的电路板的特性电压，并且小于在其处将损害部件104中的一个或更多个的第一电压水平。例如，如果部件104将被大于或等于4V的反向偏置电压所损害，则二极管106可以被配置为具有小于4V的峰值反转电压。如果(由低水平ESD产生的)电压超过二极管106的峰值反转电压，则二极管106可以将电压钳位在对于部件104而言的安全水平处，并且耗散它的钳位电压之上的任何电压。
[0034]尽管在图1A、图1B和图4中示出的配置对于一些应用而言是有效的，但是由二极管106提供的ESD保护的程度可能随着距部件104中的一个或更多个的距离而减小。即，随着二极管106和部件104之间的距离增加，可以提供给这样的部件的ESD保护二极管106的量可以减小。此外，二极管106可能不保护电路中的部件104不遭受在电路内的某些区域(诸如在图4中的相应的部件104之间)处发生的低水平ESD事件。
[0035]用于解决该问题的一个机制是增加为相关联的电子部件提供低水平ESD保护的二极管的数量。在这点上，本公开预见如下的ESD保护电路，该ESD保护电路包括在从约1:10、1:5、1:2、1:1、2:1、3:1、5:1、10:1、100:1 或者甚至约 1000:1 或更大的范围的、ES D 保护二极管与相关联的电子部件之比。当然，这样的比仅是示例性的，并且根据本公开，可以使用ESD保护二极管与电子部件的任何比。
[0036]作为该构思的非限制说明，对图5和图6做出参照，图5和图6描绘根据本公开的另一不例性模块和阵列。如所不出的那样，模块500和阵列610包括ESD嵌入的电路板102，ESD嵌入的电路板102支持多个电子部件104和多个二极管106。这些部件中的每个的一般性质和功能与上面关于图1A和B中示出的实施例所描述的相同，并且为了简明，这里不再重申。
[0037]如在图5中示出的那样，每个部件104与单个二极管106相关联，单个二极管106保护它免受低水平ESD事件。因此，在所图解的实施例中二极管106与部件104之比是1:1。以该方式，由对应的二极管保护每个部件，对应的二极管可以提供关于图1A和图1B中示出的实施例的增强的水平的低水平ESD保护，其中，单个二极管106负责保护多个部件104。
[0038]为了甚至进一步增强低水平ESD保护，甚至更大数量的二极管可以被用于保护个体部件。在图6中示出该构思，在图6中，示例性模块(未被标记)阵列610每个包括ESD嵌入的衬底102、多个部件104和多个二极管106。特别是，由16个二极管106保护每个部件104免受低水平ESD事件。当然，图6中图解的二极管的数量仅是示例性的，并且可以使用任何数量的二极管。在任何事件中，增加二极管的数量可以允许设计者将与所需要的一样多的ESD保护点放置在电路中。确实，这可以允许设计者利用一个或更多个二极管保护电路的子区域，从而实现想要的水平的ESD保护。如可以被领会到的那样，这可以增强部件104免受低水平ESD事件的保护。
[0039]如之前注意到的那样，本公开的二极管可以与一个或更多个电部件串联连接。图7是该构思的示例性说明。如所示出的那样，电路700包括电压源708、多个电部件(在该情况下，LED) 104’、104’’、104’’’和多个二极管106’、106’’、106’’ ’。每个部件与互补二极管串联连接。在该实施例中，每个二极管可以被配置为在低水平ESD事件的事件中排除反向偏置击穿。即，每个二极管可以具有足以耐受小于ESD嵌入的电路板的特性电压的反向偏置电压的峰值反转电压(即，最大反向偏置电压等级)。作为结果，二极管的存在可以有效地保护相关联的部件在低水平ESD事件期间不遭受对于损害电压的暴露。
[0040]通过示例的方式，在点A处，低水平ESD事件701可以发生在部件104’和104’’之间。在不存在二极管106’的情况下，低水平ESD事件701可以生成可能围绕电路700逆时针(即，在反向偏置方向上)耗散的电压和电流，造成对部件104’的损害。然而，由于二极管106’的存在导致由低水平ESD事件701产生的电压和电流被强制以顺时针(即，正向偏置方向)来耗散，如一般地由线B所图解的那样。尽管这可能将部件104’ ’和104’ ’ ’暴露于被提升的正向偏置电压和电流，但是这样的部件可以能够忍耐这样的条件。在现代的LED的情况下，这是特别是真实的，现代的LED可能对反向偏置电压是敏感的但是针对正向偏置电压具有更高的忍耐度。
[0041]尽管图7将电路700描绘为包括用于每个部件的单个互补二极管，但是应理解的是，该配置仅是示例性的，并且可以使用任何数量的二极管。例如，电路700可以被配置为包括用于每个部件104’、104’’、104’’的多个互补二极管。这样的二极管可以位于例如部件104，和104”之间、部件104”和104，，，之间、和/或部件104，，，和电压源708的阳极之间。
[0042]如之前注意到的那样，本公开的系统和方法可以利用任何适当的二极管来保护电子部件不遭受低水平ESD事件，电子部件包括表面安装的二极管和薄膜二极管。如可以被领会的那样，表面安装二极管可能具有可能限制它们的在静电放电保护应用中的用处的某些特性。例如，表面安装二极管在尺寸上相对大，并且因此可能在印刷电路板的表面上占用显著的基板面(real estate)。在静电放电保护应用中可以使用的表面安装二极管的数量因此可能被可以被分配给二极管放置的可获得的空间的量所限制。表面安装二极管还经常要求使用拾取和放置技术，其中，个体二极管被手动地或自动地放置在电路板的想要的区域处。尽管对于制造电子器件而言拾取和放置技术是切实可行的技术，但是它可能是耗时的，特别是当大数量的二极管被放置在电子器件中时。此外，表面安装二极管以及拾取和放置技术可能不允许将二极管放置在用于ESD保护的某个想要的电路位置处。
[0043]因此，没有限制地，在此描述的二极管优选地为被沉积在ESD嵌入的电路板上或另外被附接到ESD嵌入的电路板的薄膜二极管(TFD)的形式。与表面安装二极管相比，TFD相比于表面安装二极管相对小，并且可以容易地跨宽的区域以大数量被沉积。作为结果，可以被包括在ESD保护电路中的TFD的数量可以事实上是不被限制的。
[0044]任何类型的TFD可以被用在本公开的系统和方法中，只要它具有用于用在ESD保护应用中的适当的电特性就行。因此，例如，在此描述的TFD可以被配置为具有对于保护一个或更多个电子部件不遭受低水平ESD事件而言适当的反向击穿电压的齐纳二极管，如之前描述的那样。替换地或附加地，所描述的TFD可以被配置为抵制如下的反向偏置电压和/或电流，该反向偏置电压和/或电流在将损害TH)被定位为进行保护的一个或更多个部件的水平处。
[0045]在一些实施例中，在此描述的TFD包括至少一层η型半导体材料和至少一层P型半导体材料。可以使用任何适当类型的η型或P型半导体材料。例如，该η型和P型半导体材料可以是无机材料、有机材料(例如，半导体聚合物)或其组合。在一些实施例中，该η型和P型半导体材料都是有机材料，例如，半导体P型和η型聚合物。作为可以被使用的η型半导体聚合物的一个非限制示例，提到聚[2-甲氧基-5-(2-乙基-己氧基)-1，4-(1-氰基乙稀撑(cyanovinylene))亚苯基(“CN-PPV)。可以被使用的p型半导体聚合物的非限制示例包括聚吡咯(PPy)和聚(3，4，乙烯二氧噻吩)(PEDOT)。
[0046]可以以任何适当的方式将在此描述的TFD沉积在ESD嵌入的电路板上。例如，可以通过气溶胶喷射、原子层沉积(ALD)、空间原子层沉积(S-ALD)、化学气相沉积(CVD)、金属有机CVD、脉冲激光沉积(PLD)、溅射、直接写(例如，经由正位移)、印刷(例如，喷墨印刷)及其组合等将TFD的一个或更多个层沉积在ESD嵌入的电路板上。在一些实施例中，在此描述的薄膜二极管是经由印刷处理(诸如喷墨印刷)沉积的有机二极管。在其它非限制实施例中，在此描述的薄膜二极管是经由原子层沉积而被沉积的无机二极管。
[0047]如将由本领域技术人员所理解的那样，这些沉积处理中的每个包括多个相关联的参数，多个相关联的参数的标称值可以被选择和/或调整以产生具有一个或更多个想要的属性的薄膜结构。如在此所使用的那样，当提及量时使用术语“标称”或“标称地”意味着可以从实际的量变化的指明的或理论上的量。例如，与脉冲激光沉积相关联的处理参数包括温度、沉积压力、激光重复率、激光脉冲的总数量和用于生长膜的气体环境(例如，N2, H2, Ar或合成气体)。所选取的一个或更多个参数的(多个)标称值可以取决于衬底材料、薄膜结构的想要的厚度、和/或薄膜结构的想要的表面特性(例如，均匀的或不均匀的)。在沉积处理期间可以调整参数的(多个)标称值，以从而改变薄膜结构的一个或更多特性。在任何情况下，前述沉积技术可以允许TFD在任何想要的位置处被直接沉积在ESD嵌入的衬底上。作为结果，电路设计者可以放置与需要的一样多的ESD保护点，从而如想要的那样保护电路上的任何或全部部件。
[0048]图8图解根据本公开的ESD保护电路的另一非限制实施例。如所示出的那样，电路800包括电压源708、被接合或另外被粘附到相应的ESD嵌入的衬底(轨迹)200的多个部件104、和多个薄膜二极管(TFD) 106。在该实施例中，部件104可以是发光二极管，诸如但是不被限制于氮化镓LED。当然，对氮化镓LED的使用仅是示例性的，并且任何类型的LED或LED类型的组合可以被使用作为部件104。
[0049]布线801将个体部件104连接到ESD嵌入的电路板200的焊垫812。像这样，图8可以被理解为描绘部件104的布线接合的阵列。如在该实施例中图解的那样，TFD 106被形成以使得它们邻近于ESD的焊垫812。以该方式放置可以允许TFD 106充分地保护部件104不遭受在低水平ESD事件期间产生的反向偏置电压，如之前描述的那样。此外，将TFD106对于焊垫812进行接近放置可以排除在相应的TFD和焊垫之间发生ESD事件。
[0050]当然，本公开的系统和方法不被限制于在布线接合的应用中提供ESD保护。确实地，在任何适当的应用中可以使用与ESD嵌入的电路板结合使用TFD以提供ESD保护。在这点上，对图9A和图9B做出参照，图9A和图9B图解根据本公开的另一示例性ESD保护电路。类似于其它实施例，图9A中的电路900包括电压源708和多个ESD嵌入的电路板200(轨迹)。间隙905存在于相应的ESD嵌入的电路板/轨迹200之间。对每个间隙进行桥接的是部件104 (例如，发光二极管)。像这样，图9A可以被理解为图解“倒装芯片”或“直接附接”配置。
[0051]如图9A中所示出的那样，每个部件104在它的阳极侧由TFD 106来保护。TFD 106可以被沉积/位于ESD嵌入的电路板200上的任何位置处。然而，没有限制地，TFD 106优选地被放置得接近于它们的相应的部件。例如，TFD 106和它们的相应的部件之间的距离可以在从小于或等于约5mm、小于或等于约2.5mm、小于或等于约1mm、小于或等于约500微米、小于或等于约100微米或更小起的范围。将TFD放置得接近于它的相应的部件可以减少在T FD和它的部件之间发生的低水平ESD事件的风险。在任何情况下，TFD 106可以保护它的相应的部件104不遭受在下游可能发生的反向偏置电压(例如，不遭受低水平ESD事件)。
[0052]图9B是沿着图9的线A截取的、电路900的一个元件的横截面示图。如在该横截面示图中示出的那样，ESD嵌入的衬底200包括地面202和VSD材料204。之前已经关于图2描述了这些部件的性质和功能，并且为了简明在此不再重复。TFD 106包括导电层907、n型半导体材料层909(^n型层909”)和p型半导体层911 (“p型层911，，)。导电层907可以被形成自任何导电材料，例如，铜、铝、金、银及其组合等。N型层909和P型层911可以被形成自任何η型半导体材料和P型半导体材料，如之前描述的那样。在一些实施例中，η型层909被形成自聚[2-甲氧基-5-(2-乙基-己氧基)-1，4-(1-氰基乙稀撑(cyanovinylene))亚苯基(“CN-PPV)，并且P型层911被形成自聚吡咯(PPy)和聚(3，4，乙烯二氧噻吩)(PEDOT) ο
[0053]如可以被领会的那样，可以经由对于沉积导电材料而言适当的任何沉积处理来形成导电层907，沉积处理诸如但是不被限制于溅射、化学气相沉积、物理气相沉积、原子层沉积及其组合等。类似地，可以使用任何适当的沉积技术来形成η型层909和P型层911。例如，如果η型层909和P型层911是诸如之前描述的聚合物的有机材料，则可以使用印刷技术(例如，喷墨印刷、喷射等)、化学气相沉积、物理层沉积及其组合等将它们沉积在ESD嵌入的衬底上。
[0054]本公开的另一方面涉及对诸如LED的一个或更多个电部件提供静电放电保护的方法。在这点上，对图10做出参照，图10是图解根据本公开的示例性方法的框流程图。如所示出的那样，方法1000以提供具有嵌入的ESD保护的衬底(即，ESD嵌入的电路板)而在框1001处开始。如之前注意到的那样，ESD嵌入的电路板可以是柔性或刚性电路板的形式，例如，如图2中图解的那样。没有限制地，ESD嵌入的电路板优选地为柔性的，因为柔性电路板的使用向诸如卷盘至卷盘制造的高容量处理技术开放了途径。
[0055]—旦提供了 ESD嵌入的电路板，该方法就可以进至可选的框1002，其中，一个或更多个电部件(例如，LED)可以位于衬底上的想要的位置处。替换地，可以跳过可选的框1002，并且该方法可以直接进至框1003，其中，薄膜二极管被沉积在ESD嵌入的电路板上的想要的位置处。例如，薄膜二极管可以被沉积在ESD嵌入的电路板上以使得它们与或将与一个或更多个部件并联或串联连接。没有限制地，TFD 二极管优选地被沉积在它们的对应的部件附近，从而对该部件提供想要的水平的低水平ESD保护，如之前描述的那样。
[0056]一旦已经沉积(多个)TFD 二极管，该方法就可以进一步前进。在跳过可选的框1002的事件中，该方法可以进至框1002’，于是，诸如LED的电部件被放置在ESD嵌入的电路板上的想要的位置处。在执行可选的框1002并且放置部件的事件中，可以跳过框1002’。在任何情况下，该方法在框1004处结束。
[0057]如之前注意到的那样，TFD可以被沉积在柔性的ESD嵌入的电路板上，向诸如卷盘至卷盘处理的高容量制造技术开放途径。在这点上，对图11做出参照，图11图示地图解根据本公开的用于LED模块加工的卷盘至卷盘制造系统1100。如所示出的那样，系统1100包括出料带盘或卷盘1102和拉紧带盘或卷盘1104。在操作中，卷盘1102可以馈送出柔性的ESD嵌入的电路板1108用于处理。更具体地，柔性的ESD嵌入的电路板可以从卷盘1102展开并且在沉积装置1106之下以连续的馈送运动被传递，并且随后被缠绕到卷盘1104上。沉积装置1106可以被配置为将LED、TFD 二极管和可选地其它部件沉积到柔性的ESD嵌入的电路板1108上。稍后柔性的ESD嵌入的电路板1108可以被划分为各区段(例如，沿着边界线1110)，在边界线处，每个区段作成器件的模块，例如，包括LED的阵列、TFD 二极管和相关联的部件的照明模块。
[0058]尽管在此已经描述了本发明的原理，但是本领域技术人员要理解的是，该描述仅通过示例的方式被做出并且不作为对本发明的范围的限制。除了在此示出和描述的示例性实施例之外，其它实施例也被预期在本发明的范围内。由本领域普通技术人员进行的修改和替换被认为处于本发明的范围内，除了由以下权利要求限制本发明的范围之外，本发明的范围不被限制。
【主权项】
1.一种对电部件提供静电放电(ESD)保护的方法，包括: 将至少一个电部件电连接到ESD嵌入的电路板，所述至少一个电部件容易受到来自对于超过第一电压水平的反向偏置电流的暴露的损害；以及 将至少一个薄膜二极管电连接到所述至少一个电部件； 其中: 所述ESD嵌入的电路板具有如下特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述至少一个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。2.根据权利要求1所述的方法，其中，所述特性电压大于或等于约70V。3.根据权利要求1所述的方法，其中，所述第一电压水平在从大于O到约70V的范围。4.根据权利要求1所述的方法，其中，所述至少一个二极管包括与所述至少一个部件串联电连接的多个二极管。5.根据权利要求1所述的方法，其中，所述ESD嵌入的电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。6.根据权利要求1所述的方法，其中，所述至少一个电部件包括发光二极管。7.根据权利要求1所述的方法，其中，所述薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。8.一种包括静电放电(ESD)保护的器件，包括: ESD嵌入的电路板； 被电耦合到所述ESD嵌入的电路板的至少一个电部件，所述至少一个电部件容易受到来自对于超过第一电压水平的反向偏置电流的暴露的损害；以及 至少一个薄膜二极管，被电耦合到所述至少一个电部件； 其中: 所述ESD嵌入的电路板具有特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述至少一个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。9.根据权利要求8所述的器件，其中，所述特性电压大于或等于约70V。10.根据权利要求8所述的器件，其中，所述第一电压水平在从大于O到约70V的范围。11.根据权利要求8所述的器件，其中，所述至少一个薄膜二极管包括与所述至少一个部件串联电连接的多个二极管。12.根据权利要求8所述的器件，其中，所述ESD嵌入的电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。13.根据权利要求8所述的器件，其中，所述至少一个电部件包括发光二极管。14.根据权利要求8所述的器件，其中，所述薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。15.—种对LED照明模块提供静电放电(ESD)保护的方法，包括: 将一个或更多个发光二极管(LED)沉积在ESD嵌入的电路板上，所述一个或更多个LED容易受到来自对于在第一电压水平之上的反向偏置电压的暴露的损害；以及 将一个或更多个薄膜二极管沉积在所述ESD嵌入的电路板上，以使得所述一个或更多个LED中的每个被电耦合到至少一个薄膜二极管； 其中: 所述ESD嵌入的电路板具有特性电压，在所述特性电压之上，所述电路板的至少一部分从在电上非导电的状态转变到在电上导电的状态，所述特性电压在所述第一电压水平之上；以及 所述一个或更多个薄膜二极管具有足以耐受小于所述特性电压的反向偏置电压的峰值反转电压。16.根据权利要求15所述的方法，其中，通过如下中的至少一个来沉积所述多个薄膜二极管:气溶胶喷射、原子层沉积ALD、空间原子层沉积S-ALD、化学气相沉积CVD、金属有机CVD、脉冲激光沉积PLD、溅射、直接写(例如，经由正位移)、印刷(例如，喷墨印刷)及其组合。17.根据权利要求15所述的方法，其中，所述特性电压大于或等于约70V。18.根据权利要求15所述的方法，其中，所述第一电压水平在从大于O到约70V的范围。19.根据权利要求15所述的方法，其中，所述一个或更多个LED中的每个与至少一个薄膜二极管串联电耦合。20.根据权利要求19所述的方法，其中，所述ESD嵌入的电路板是柔性电路板，所述柔性电路板包括地面和被电连接到所述地面的电压可切换的介电材料，其中，在所述特性电压之上，所述电压可切换的介电材料从在电上非导电的状态转变到在电上导电的状态。21.根据权利要求19所述的方法，其中，每个薄膜二极管包括至少一层P型半导体材料和至少一层η型半导体材料。
【专利摘要】描述了用于保护诸如发光二极管的电部件的系统和方法。在一些实施例中，通过提供内在水平的ESD保护的电路板来保护电部件不遭受高水平静电放电（“ESD”）事件。同时，通过被电耦合至其的一个或更多个二极管来保护这样的电部件免受低水平ESD事件。一个或更多个二极管可以是薄膜二极管，薄膜二极管包括至少一层p型半导体材料和至少一层n型半导体材料。还描述了包括ESD保护的器件和用于制造这样的器件的方法。
【IPC分类】H01L25/16
【公开号】CN104885219
【申请号】CN201380067233
【发明人】D.汉比, A.斯科奇
【申请人】奥斯兰姆施尔凡尼亚公司
【公开日】2015年9月2日
【申请日】2013年12月16日
【公告号】DE112013006122T5, WO2014099772A1
最新回复(0)