三轴各向异性磁阻的制造方法
三轴各向异性磁阻的制造方法
【技术领域】
[0001]本发明涉及微机电系统技术领域，特别涉及一种三轴各向异性磁阻的制造方法。
【背景技术】
[0002]微机电系统(Micro-Electro-MechanicalSystems，简称 MEMS)技术是近年来高速发展的一项高新技术，利用MEMS技术制成的MEMS器件是将微型构件、微型传感器、微型执行器和相应的处理电路集成于一整体单元的微型器件或微型系统，尺寸通常在微米(micro)级或纳米(nanotechnology)级。
[0003]其中，三轴各向异性磁阻(3D-AMR)是一种利用镍铁(NiFe)材料的各向异性磁阻(AMR, anisotropic magneto resistive)效应制造的微机电系统(AMR MEMS)，其灵敏度高，热稳定性好，材料成本低，而且制备工艺简单，已经得到了广泛的应用。
[0004]请参考图1，其为现有技术的三轴各向异性磁阻的结构示意图。如图1所示，现有的三轴各向异性磁阻100包括衬底10，形成于所述衬底10上的镍铁层12，形成于所述镍铁层12上的氮化钽层14，形成于所述氮化钽层14上的氮化硅层16，以及形成于所述氮化硅层16、氮化钽层14和镍铁层12中的沟槽18。
[0005]制作所述三轴各向异性磁阻100的主要工艺流程如下:首先，提供一衬底11，在所述衬底10上依次形成镍铁层12、氮化钽层14和氮化硅层16 ;然后，在所述氮化硅层16上涂布光刻胶(图中未示出)并对所述氮化硅层16进行光刻和刻蚀；随后，以刻蚀后的氮化硅层16为硬掩膜依次对所述氮化钽层14和镍铁层12进行刻蚀以形成沟槽18 ;最后，通过灰化和湿法清洗工艺去除光刻胶。其中，对所述氮化钽层14和氮化硅层16进行刻蚀时一般均采用反应离子刻蚀(RIE)工艺，对所述镍铁层12进行刻蚀时一般采用离子束刻蚀(IBE)工艺。所述镍铁层12在刻蚀之后的形貌对于器件的影响非常大，一旦刻蚀之后的形貌没有达到工艺要求就会造成产品不良。
[0006]然而，在实际制造过程中发现所述镍铁层12进行刻蚀后容易出现底切缺陷(undercut defect) ο请参考图2，其为发生底切缺陷的三轴各向异性磁阻的扫描电子显微镜(SEM)图。如图2所示，三轴各向异性磁阻出现了底切缺陷(图中虚线圆圈所示区域)，所述底切缺陷是指镍铁层的凹陷处，具有底切缺陷的三轴各向异性磁阻一般将被报废，使得三轴各向异性磁阻的良率下降。为了提高三轴各向异性磁阻的良率，本领域技术人员一直在寻找导致底切缺陷产生的原因及其解决方法。
【发明内容】
[0007]本发明的目的在于提供一种三轴各向异性磁阻的制造方法，以解决现有的三轴各向异性磁阻在制造过程中容易出现底切缺陷，造成良率下降的问题。
[0008]为解决上述技术问题，本发明提供一种三轴各向异性磁阻的制造方法，所述三轴各向异性磁阻的制造方法包括:
[0009]提供一衬底；
[0010]在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0011]对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0012]利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层；
[0013]对第一次刻蚀后的三轴各向异性磁阻进行灰化；以及
[0014]利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。
[0015]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层的厚度范围在100埃到300埃之间。
[0016]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化钽层的厚度在500埃到1500埃之间。
[0017]可选的，在所述的三轴各向异性磁阻的制造方法中，所述刻蚀窗口底下保留的氮化钽层的厚度范围在100埃到300埃之间。
[0018]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层是通过化学气相沉积工艺形成的。
[0019]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
[0020]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。
[0021]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第一次刻蚀采用反应离子刻蚀工艺或离子束刻蚀工艺。
[0022]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第二次刻蚀仅用物理方法。
[0023]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第二次刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM到150SCCM 之间。
[0024]在本发明提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
【附图说明】
[0025]图1是现有技术的三轴各向异性磁阻的结构示意图；
[0026]图2是发生底切缺陷的三轴各向异性磁阻的扫描电子显微镜(SEM)图；
[0027]图3是本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图；
[0028]图4是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤一后的器件的结构示意图；
[0029]图5是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤二后的器件的结构示意图；
[0030]图6是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤三后的器件的结构示意图；
[0031]图7是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤四后的器件的结构示意图；
[0032]图8是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤五后的器件的结构示意图；
[0033]图9是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤六后的器件的结构示意图。
【具体实施方式】
[0034]以下结合附图和具体实施例对本发明提出的三轴各向异性磁阻的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0035]现有的三轴各向异性磁阻在制造过程中容易出现底切缺陷，造成良率下降。发明人对此进行了深入的研宄，发现造成现有的三轴各向异性磁阻容易出现底切缺陷的原因在于，镍铁层在刻蚀前与刻蚀气体发生化学反应，该化学反应在镍铁层中造成凹陷，导致底切缺陷。
[0036]在现有的三轴各向异性磁阻的制造过程中，对氮化钽层进行刻蚀通常采用反应离子刻蚀(RIE)工艺，反应离子刻蚀(RIE)工艺的刻蚀气体一般为CF4，在完成氮化钽层的刻蚀之后，镍铁层虽然还未开始刻蚀，但是由于镍铁层直接暴露在外而与刻蚀气体(CF4)发生化学反应，使得镍铁层出现凹陷，对后续镍铁层刻蚀的形貌造成了不良影响，进而造成底切缺陷。
[0037]综上，造成现有的三轴各向异性磁阻出现底切缺陷的原因在于，镍铁层在刻蚀之前与刻蚀气体发生化学反应造成底切缺陷。为了解决上述问题，本申请提出了如下技术方案:
[0038]请参考图3，其为本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图。如图3所示，本发明实施例的三轴各向异性磁阻的制造方法包括:
[0039]步骤一:提供一衬底；
[0040]步骤 二:在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0041]步骤三:对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0042]步骤四:利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层；
[0043]步骤五:对第一次刻蚀后的三轴各向异性磁阻进行灰化；
[0044]步骤六:利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。
[0045]下面将结合具体实施例和附图，对本发明进行详细阐述。
[0046]首先，如图4所示，提供一衬底20。所述衬底20可以是N型衬底、P型衬底、绝缘层上的硅(SOI)等半导体衬底。
[0047]接着，如图5所示，通过物理气相沉积(PVD)工艺在所述衬底20上形成镍铁层22，形成镍铁层22之后同样采用物理气相沉积(PVD)工艺在镍铁层22上形成氮化钽层24，形成氮化钽层24之后采用化学气相沉积(CVD)工艺在氮化钽层24上形成氮化硅层26。
[0048]优选的，所述镍铁层22的厚度范围在100埃到300埃之间，所述氮化钽层24的厚度在500埃到1500埃之间，所述氮化硅层26的厚度范围在100埃到3000埃之间。
[0049]本实施例中，所述镍铁层22的厚度为230埃，所述氮化钽层24的厚度为900埃，所述氮化硅层26的厚度为600埃。
[0050]然后，如图6所示，在所述氮化硅层26上涂布光刻胶27并进行光刻，光刻之后对所述氮化硅层26进行刻蚀以形成图形化的硬掩膜层。
[0051]本实施例中，对所述氮化硅层26进行刻蚀采用的是现有的反应离子刻蚀(RIE)工
-H-
O
[0052]之后，利用所述图形化的硬掩膜层进行第一次刻蚀。如图7所示，第一次刻蚀是对所述氮化钽层24进行部分刻蚀，第一次刻蚀形成了刻蚀窗口 24a，所述刻蚀窗口 24a底下保留有部分氮化钽层24，所述刻蚀窗口 24a底下保留的氮化钽层24具有一定的厚度d。由于第一次刻蚀之后所述刻蚀窗口 24a下的氮化钽层24未被完全去除，所述刻蚀窗口 24a下的镍铁层22仍被所述氮化钽层24所覆盖，因此所述镍铁层22不会与刻蚀气体发生反应。
[0053]本实施例中，第一次刻蚀采用的是现有的离子束刻蚀(IBE)工艺。在其他实施例中，第一次刻蚀也可以采用现有的离子束刻蚀(IBE)工艺。
[0054]优选的，所述刻蚀窗口 24a底下保留的氮化钽层24的厚度范围在100埃到300埃之间。
[0055]此后，如图8所示，对第一次刻蚀之后的三轴各向异性磁阻进行灰化，从而去除光刻胶27。灰化工艺能够避免后续刻蚀过程中因光刻胶而产生聚合物，避免聚合物再沉积(polymer re-deposit1n)现象的发生。
[0056]完成灰化之后，利用所述图形化的硬掩膜层进行第二次刻蚀，所述第二次刻蚀的具体过程包括:对所述刻蚀窗口 24a底下保留的氮化钽层24进行刻蚀；以及对所述刻蚀窗口 24a内的镍铁层22进行刻蚀。如图9所示，第二次刻蚀完全去除了所述刻蚀窗口 24a底下的氮化钽层24和镍铁层22，形成了沟槽28。
[0057]众所周知，所谓刻蚀是指从硅片或衬底表面的薄膜上移除部分材料以形成图形的过程，刻蚀工艺是采用化学方法、物理方法或同时使用化学和物理的方法有选择地移除部分薄膜材料。所述第二次刻蚀要求仅采用物理方法，即刻蚀过程中没有化学反应。
[0058]本实施例中，所述第二次刻蚀采用的是现有的离子束刻蚀(IBE)工艺，所述离子束刻蚀(IBE)工艺使用的气体是氩气(Ar)，氩气(Ar)的流量控制在50SCCM到150SCCM之间。由于第二次刻蚀采用的离子束刻蚀(IBE)工艺是一种纯物理过程，因此能够避免所述镍铁层22发生化学反应而造成底切缺陷。
[0059]如上所述，所述氮化钽层24的刻蚀是以分步刻蚀的方式完成的，即通过第一次刻蚀去除部分氮化钽层24，之后通过第二次刻蚀完全去除氮化钽层24。通过第一次刻蚀去除部分氮化钽层24能够减少第二次刻蚀的时间，而且第一次刻蚀之后开口尺寸(即刻蚀窗口24a的尺寸)已经基本固定，因此进行第二次刻蚀不会扩大开口尺寸。
[0060]最后，通过灰化和湿法清洗工艺去除各种残留物。
[0061]至此，形成了三轴各向异性磁阻200。
[0062]实验证明，所述三轴各向异性磁阻200中镍铁层22在刻蚀之后形貌良好，没有出现底切缺陷。可见，采用本发明实施例提供的三轴各向异性磁阻的制造方法能够避免发生底切缺陷，从而避免因底切缺陷而造成产品不良。
[0063]综上，在本发明实施例提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
[0064]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种三轴各向异性磁阻的制造方法，其特征在于，包括: 提供一衬底； 在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层； 对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层； 利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层； 对第一次刻蚀后的三轴各向异性磁阻进行灰化；以及 利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。2.如权利要求1所述的MEMS装置的制造方法，其特征在于，所述镍铁层的厚度范围在100埃到300埃之间。3.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化钽层的厚度在500埃到1500埃之间。4.如权利要求3所述的三轴各向异性磁阻的制造方法，其特征在于，所述刻蚀窗口底下保留的氮化钽层的厚度范围在100埃到300埃之间。5.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层是通过化学气相沉积工艺形成的。6.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。7.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。8.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述第一次刻蚀采用反应离子刻蚀工艺或离子束刻蚀工艺。9.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述第二次刻蚀仅用物理方法。10.如权利要求9所述的三轴各向异性磁阻的制造方法，其特征在于，所述第二次刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM 到 150SCCM 之间。
【专利摘要】在本发明提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
【IPC分类】B81C1/00
【公开号】CN104891427
【申请号】CN201510189280
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年4月17日
【技术领域】
[0001]本发明涉及微机电系统技术领域，特别涉及一种三轴各向异性磁阻的制造方法。
【背景技术】
[0002]微机电系统(Micro-Electro-MechanicalSystems，简称 MEMS)技术是近年来高速发展的一项高新技术，利用MEMS技术制成的MEMS器件是将微型构件、微型传感器、微型执行器和相应的处理电路集成于一整体单元的微型器件或微型系统，尺寸通常在微米(micro)级或纳米(nanotechnology)级。
[0003]其中，三轴各向异性磁阻(3D-AMR)是一种利用镍铁(NiFe)材料的各向异性磁阻(AMR, anisotropic magneto resistive)效应制造的微机电系统(AMR MEMS)，其灵敏度高，热稳定性好，材料成本低，而且制备工艺简单，已经得到了广泛的应用。
[0004]请参考图1，其为现有技术的三轴各向异性磁阻的结构示意图。如图1所示，现有的三轴各向异性磁阻100包括衬底10，形成于所述衬底10上的镍铁层12，形成于所述镍铁层12上的氮化钽层14，形成于所述氮化钽层14上的氮化硅层16，以及形成于所述氮化硅层16、氮化钽层14和镍铁层12中的沟槽18。
[0005]制作所述三轴各向异性磁阻100的主要工艺流程如下:首先，提供一衬底11，在所述衬底10上依次形成镍铁层12、氮化钽层14和氮化硅层16 ;然后，在所述氮化硅层16上涂布光刻胶(图中未示出)并对所述氮化硅层16进行光刻和刻蚀；随后，以刻蚀后的氮化硅层16为硬掩膜依次对所述氮化钽层14和镍铁层12进行刻蚀以形成沟槽18 ;最后，通过灰化和湿法清洗工艺去除光刻胶。其中，对所述氮化钽层14和氮化硅层16进行刻蚀时一般均采用反应离子刻蚀(RIE)工艺，对所述镍铁层12进行刻蚀时一般采用离子束刻蚀(IBE)工艺。所述镍铁层12在刻蚀之后的形貌对于器件的影响非常大，一旦刻蚀之后的形貌没有达到工艺要求就会造成产品不良。
[0006]然而，在实际制造过程中发现所述镍铁层12进行刻蚀后容易出现底切缺陷(undercut defect) ο请参考图2，其为发生底切缺陷的三轴各向异性磁阻的扫描电子显微镜(SEM)图。如图2所示，三轴各向异性磁阻出现了底切缺陷(图中虚线圆圈所示区域)，所述底切缺陷是指镍铁层的凹陷处，具有底切缺陷的三轴各向异性磁阻一般将被报废，使得三轴各向异性磁阻的良率下降。为了提高三轴各向异性磁阻的良率，本领域技术人员一直在寻找导致底切缺陷产生的原因及其解决方法。
【发明内容】
[0007]本发明的目的在于提供一种三轴各向异性磁阻的制造方法，以解决现有的三轴各向异性磁阻在制造过程中容易出现底切缺陷，造成良率下降的问题。
[0008]为解决上述技术问题，本发明提供一种三轴各向异性磁阻的制造方法，所述三轴各向异性磁阻的制造方法包括:
[0009]提供一衬底；
[0010]在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0011]对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0012]利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层；
[0013]对第一次刻蚀后的三轴各向异性磁阻进行灰化；以及
[0014]利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。
[0015]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层的厚度范围在100埃到300埃之间。
[0016]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化钽层的厚度在500埃到1500埃之间。
[0017]可选的，在所述的三轴各向异性磁阻的制造方法中，所述刻蚀窗口底下保留的氮化钽层的厚度范围在100埃到300埃之间。
[0018]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层是通过化学气相沉积工艺形成的。
[0019]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
[0020]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。
[0021]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第一次刻蚀采用反应离子刻蚀工艺或离子束刻蚀工艺。
[0022]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第二次刻蚀仅用物理方法。
[0023]可选的，在所述的三轴各向异性磁阻的制造方法中，所述第二次刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM到150SCCM 之间。
[0024]在本发明提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
【附图说明】
[0025]图1是现有技术的三轴各向异性磁阻的结构示意图；
[0026]图2是发生底切缺陷的三轴各向异性磁阻的扫描电子显微镜(SEM)图；
[0027]图3是本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图；
[0028]图4是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤一后的器件的结构示意图；
[0029]图5是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤二后的器件的结构示意图；
[0030]图6是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤三后的器件的结构示意图；
[0031]图7是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤四后的器件的结构示意图；
[0032]图8是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤五后的器件的结构示意图；
[0033]图9是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤六后的器件的结构示意图。
【具体实施方式】
[0034]以下结合附图和具体实施例对本发明提出的三轴各向异性磁阻的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0035]现有的三轴各向异性磁阻在制造过程中容易出现底切缺陷，造成良率下降。发明人对此进行了深入的研宄，发现造成现有的三轴各向异性磁阻容易出现底切缺陷的原因在于，镍铁层在刻蚀前与刻蚀气体发生化学反应，该化学反应在镍铁层中造成凹陷，导致底切缺陷。
[0036]在现有的三轴各向异性磁阻的制造过程中，对氮化钽层进行刻蚀通常采用反应离子刻蚀(RIE)工艺，反应离子刻蚀(RIE)工艺的刻蚀气体一般为CF4，在完成氮化钽层的刻蚀之后，镍铁层虽然还未开始刻蚀，但是由于镍铁层直接暴露在外而与刻蚀气体(CF4)发生化学反应，使得镍铁层出现凹陷，对后续镍铁层刻蚀的形貌造成了不良影响，进而造成底切缺陷。
[0037]综上，造成现有的三轴各向异性磁阻出现底切缺陷的原因在于，镍铁层在刻蚀之前与刻蚀气体发生化学反应造成底切缺陷。为了解决上述问题，本申请提出了如下技术方案:
[0038]请参考图3，其为本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图。如图3所示，本发明实施例的三轴各向异性磁阻的制造方法包括:
[0039]步骤一:提供一衬底；
[0040]步骤 二:在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0041]步骤三:对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0042]步骤四:利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层；
[0043]步骤五:对第一次刻蚀后的三轴各向异性磁阻进行灰化；
[0044]步骤六:利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。
[0045]下面将结合具体实施例和附图，对本发明进行详细阐述。
[0046]首先，如图4所示，提供一衬底20。所述衬底20可以是N型衬底、P型衬底、绝缘层上的硅(SOI)等半导体衬底。
[0047]接着，如图5所示，通过物理气相沉积(PVD)工艺在所述衬底20上形成镍铁层22，形成镍铁层22之后同样采用物理气相沉积(PVD)工艺在镍铁层22上形成氮化钽层24，形成氮化钽层24之后采用化学气相沉积(CVD)工艺在氮化钽层24上形成氮化硅层26。
[0048]优选的，所述镍铁层22的厚度范围在100埃到300埃之间，所述氮化钽层24的厚度在500埃到1500埃之间，所述氮化硅层26的厚度范围在100埃到3000埃之间。
[0049]本实施例中，所述镍铁层22的厚度为230埃，所述氮化钽层24的厚度为900埃，所述氮化硅层26的厚度为600埃。
[0050]然后，如图6所示，在所述氮化硅层26上涂布光刻胶27并进行光刻，光刻之后对所述氮化硅层26进行刻蚀以形成图形化的硬掩膜层。
[0051]本实施例中，对所述氮化硅层26进行刻蚀采用的是现有的反应离子刻蚀(RIE)工
-H-
O
[0052]之后，利用所述图形化的硬掩膜层进行第一次刻蚀。如图7所示，第一次刻蚀是对所述氮化钽层24进行部分刻蚀，第一次刻蚀形成了刻蚀窗口 24a，所述刻蚀窗口 24a底下保留有部分氮化钽层24，所述刻蚀窗口 24a底下保留的氮化钽层24具有一定的厚度d。由于第一次刻蚀之后所述刻蚀窗口 24a下的氮化钽层24未被完全去除，所述刻蚀窗口 24a下的镍铁层22仍被所述氮化钽层24所覆盖，因此所述镍铁层22不会与刻蚀气体发生反应。
[0053]本实施例中，第一次刻蚀采用的是现有的离子束刻蚀(IBE)工艺。在其他实施例中，第一次刻蚀也可以采用现有的离子束刻蚀(IBE)工艺。
[0054]优选的，所述刻蚀窗口 24a底下保留的氮化钽层24的厚度范围在100埃到300埃之间。
[0055]此后，如图8所示，对第一次刻蚀之后的三轴各向异性磁阻进行灰化，从而去除光刻胶27。灰化工艺能够避免后续刻蚀过程中因光刻胶而产生聚合物，避免聚合物再沉积(polymer re-deposit1n)现象的发生。
[0056]完成灰化之后，利用所述图形化的硬掩膜层进行第二次刻蚀，所述第二次刻蚀的具体过程包括:对所述刻蚀窗口 24a底下保留的氮化钽层24进行刻蚀；以及对所述刻蚀窗口 24a内的镍铁层22进行刻蚀。如图9所示，第二次刻蚀完全去除了所述刻蚀窗口 24a底下的氮化钽层24和镍铁层22，形成了沟槽28。
[0057]众所周知，所谓刻蚀是指从硅片或衬底表面的薄膜上移除部分材料以形成图形的过程，刻蚀工艺是采用化学方法、物理方法或同时使用化学和物理的方法有选择地移除部分薄膜材料。所述第二次刻蚀要求仅采用物理方法，即刻蚀过程中没有化学反应。
[0058]本实施例中，所述第二次刻蚀采用的是现有的离子束刻蚀(IBE)工艺，所述离子束刻蚀(IBE)工艺使用的气体是氩气(Ar)，氩气(Ar)的流量控制在50SCCM到150SCCM之间。由于第二次刻蚀采用的离子束刻蚀(IBE)工艺是一种纯物理过程，因此能够避免所述镍铁层22发生化学反应而造成底切缺陷。
[0059]如上所述，所述氮化钽层24的刻蚀是以分步刻蚀的方式完成的，即通过第一次刻蚀去除部分氮化钽层24，之后通过第二次刻蚀完全去除氮化钽层24。通过第一次刻蚀去除部分氮化钽层24能够减少第二次刻蚀的时间，而且第一次刻蚀之后开口尺寸(即刻蚀窗口24a的尺寸)已经基本固定，因此进行第二次刻蚀不会扩大开口尺寸。
[0060]最后，通过灰化和湿法清洗工艺去除各种残留物。
[0061]至此，形成了三轴各向异性磁阻200。
[0062]实验证明，所述三轴各向异性磁阻200中镍铁层22在刻蚀之后形貌良好，没有出现底切缺陷。可见，采用本发明实施例提供的三轴各向异性磁阻的制造方法能够避免发生底切缺陷，从而避免因底切缺陷而造成产品不良。
[0063]综上，在本发明实施例提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
[0064]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种三轴各向异性磁阻的制造方法，其特征在于，包括: 提供一衬底； 在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层； 对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层； 利用所述图形化的硬掩膜层进行第一次刻蚀以形成刻蚀窗口，所述刻蚀窗口底下保留部分氮化钽层； 对第一次刻蚀后的三轴各向异性磁阻进行灰化；以及 利用所述图形化的硬掩膜层进行第二次刻蚀以形成沟槽。2.如权利要求1所述的MEMS装置的制造方法，其特征在于，所述镍铁层的厚度范围在100埃到300埃之间。3.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化钽层的厚度在500埃到1500埃之间。4.如权利要求3所述的三轴各向异性磁阻的制造方法，其特征在于，所述刻蚀窗口底下保留的氮化钽层的厚度范围在100埃到300埃之间。5.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层是通过化学气相沉积工艺形成的。6.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。7.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。8.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述第一次刻蚀采用反应离子刻蚀工艺或离子束刻蚀工艺。9.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述第二次刻蚀仅用物理方法。10.如权利要求9所述的三轴各向异性磁阻的制造方法，其特征在于，所述第二次刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM 到 150SCCM 之间。
【专利摘要】在本发明提供的三轴各向异性磁阻的制造方法中，通过对氮化钽层进行分步刻蚀，避免镍铁层在氮化钽刻蚀过程因发生化学反应而产生底切缺陷，同时能够保证开口尺寸在后续刻蚀时不会扩大，进一步的，第二次刻蚀采用了纯物理过程的离子束刻蚀工艺，能够避免所述镍铁层在第二次刻蚀过程中产生化学反应，从而避免底切缺陷的发生，由此提高了三轴各向异性磁阻的良率。
【IPC分类】B81C1/00
【公开号】CN104891427
【申请号】CN201510189280
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年4月17日
最新回复(0)