三轴各向异性磁阻的制造方法
三轴各向异性磁阻的制造方法
【技术领域】
[0001]本发明涉及微机电系统技术领域，特别涉及一种三轴各向异性磁阻的制造方法。
【背景技术】
[0002]微机电系统(Micro-Electro-MechanicalSystems，简称 MEMS)技术是近年来高速发展的一项高新技术，利用MEMS技术制成的MEMS器件是将微型构件、微型传感器、微型执行器和相应的处理电路集成于一整体单元的微型器件或微型系统，尺寸通常在微米(micro)级或纳米(nanotechnology)级。
[0003]其中，三轴各向异性磁阻(3D-AMR)是一种利用镍铁(NiFe)材料的各向异性磁阻(AMR, anisotropic magneto resistive)效应制造的微机电系统(AMR MEMS)，其灵敏度高，热稳定性好，材料成本低，而且制备工艺简单，已经得到了广泛的应用。
[0004]请参考图1，其为现有技术的三轴各向异性磁阻的结构示意图。如图1所示，现有的三轴各向异性磁阻100包括衬底10，形成于所述衬底10上的镍铁层12，形成于所述镍铁层12上的氮化钽层14，形成于所述氮化钽层14上的氮化硅层16，以及形成于所述氮化硅层16和氮化钽层14中的沟槽18。
[0005]制作所述三轴各向异性磁阻100的主要工艺流程如下:首先，提供一衬底11，在所述衬底10上依次形成镍铁层12、氮化钽层14和氮化硅层16 ;然后，在所述氮化硅层16上涂布光刻胶(图中未示出)并对所述氮化硅层16进行光刻和刻蚀；随后，以刻蚀后的氮化硅层为硬掩膜对所述氮化钽层14进行刻蚀，以形成沟槽18，所述沟槽18底下保留部分氮化钽层14 ;最后，通过灰化和湿法清洗去除光刻胶。其中，氮化钽刻蚀一般通过氮化硅过刻蚀实现。也就是说，氮化钽刻蚀和氮化硅刻蚀是在同一工艺中完成的，氮化钽刻蚀和氮化硅刻蚀的工艺条件相同。
[0006]请继续参考图1，所述沟槽18底下保留的氮化钽层14的厚度d，即所述氮化钽层14的刻蚀保留厚度对于所述三轴各向异性磁阻100的良率而言非常关键，因此需要进行严格管控。
[0007]然而，在实际制造过程中发现所述氮化钽层14的刻蚀保留厚度并不均匀，使得现有的三轴各向异性磁阻100的良率不稳定。为了提高三轴各向异性磁阻的良率稳定性，本领域技术人员一直在寻找导致所述氮化钽层14刻蚀保留厚度不均匀的原因及其解决方法。
【发明内容】
[0008]本发明的目的在于提供一种三轴各向异性磁阻的制造方法，以解决现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀，导致三轴各向异性磁阻的良率稳定性差的冋题。
[0009]为解决上述技术问题，本发明提供一种三轴各向异性磁阻的制造方法，所述三轴各向异性磁阻的制造方法包括:
[0010]提供一衬底；
[0011]在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0012]对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0013]对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及
[0014]利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。
[0015]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层的厚度范围在100埃到300埃之间。
[0016]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化钽层的原始厚度在500埃到1500埃之间，所述氮化钽层的最终厚度在300埃到1300埃之间。
[0017]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层的厚度范围在2000埃到3000埃之间。
[0018]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层是通过化学气相沉积工艺形成的。
[0019]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
[0020]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。
[0021]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化钽层进行刻蚀的刻蚀工艺仅用物理方法。
[0022]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化钽层进行刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM 到 150SCCM 之间。
[0023]可选的，在所述的三轴各向异性磁阻的制造方法中，所述离子束刻蚀工艺的刻蚀速率为400埃/分钟。
[0024]在本发明提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
【附图说明】
[0025]图1是现有技术的三轴各向异性磁阻的结构示意图；
[0026]图2是本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图；
[0027]图3是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤一后的器件的结构示意图；
[0028]图4是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤二后的器件的结构示意图；
[0029]图5是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤三后的器件的结构示意图；
[0030]图6是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤四后的器件的结构示意图；
[0031]图7是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤五后的器件的结构示意图。
【具体实施方式】
[0032]以下结合附图和具体实施例对本发明提出的三轴各向异性磁阻的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0033]现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀，导致产品良率不稳定。发明人对此进行了深入的研宄，发现造成现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀的原因在于，进行氮化钽层刻蚀时刻蚀速率不均匀，在现有的三轴各向异性磁阻的制造过程中，对氮化钽层进行刻蚀通常采用反应离子刻蚀(RIE)工艺，反应离子刻蚀(RIE)工艺的刻蚀速率虽然较快，但是不均匀。例如，目前采用的刻蚀设备(AMAT DPSMetal)，其刻蚀速率的不均匀性就达到15%。因此，所述氮化钽层14在刻蚀之后容易出现厚度不均现象。
[0034]同时，反应离子刻蚀(RIE)工艺过程中会产生聚合物。如图1所示，对氮化钽层14进行刻蚀时由于氮化硅层16上的光刻胶还未去除，光刻胶会和氮化钽以及刻蚀气体(CF4)会发生化学反应，从而产生聚合物。为了避免在所述氮化钽层14的表面出现聚合物残渣问题，一般需要加大刻蚀量，而加大刻蚀量不但使得所述氮化钽层14的刻蚀保留厚度d的均匀性更加难以控制，而且容易在所述氮化钽层14的表面形成缺陷(凹坑)，从而对产品良率造成不利影响。
[0035]综上，造成现有的三轴各向异性磁阻在制造过程中难以控制氮化钽层的刻蚀保留厚度的原因在于，刻蚀速率不均匀而且刻蚀时必须加大刻蚀量，使得氮化钽层的刻蚀保留厚度不均匀。为了解决上述问题，本申请提出了如下技术方案:
[0036]请参考图2，其为本发明实施例的三轴 各向异性磁阻的制造方法的工艺流程图。如图2所示，本发明实施例的三轴各向异性磁阻的制造方法包括:
[0037]步骤一:提供一衬底；
[0038]步骤二:在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0039]步骤三:对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0040]步骤四:对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；
[0041]步骤五:利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。
[0042]下面将结合具体实施例和附图，对本发明进行详细阐述。
[0043]首先，如图3所示，提供一衬底20。所述衬底20可以是N型衬底、P型衬底、绝缘层上的硅(SOI)等半导体衬底。
[0044]接着，如图4所示，通过物理气相沉积(PVD)工艺在所述衬底20上形成镍铁层22，形成镍铁层22之后同样采用物理气相沉积(PVD)工艺在镍铁层22上形成氮化钽层24，形成氮化钽层24之后采用化学气相沉积(CVD)工艺在氮化钽层24上形成氮化硅层26，此时所述氮化钽层24的厚度dl是所述氮化钽层24的原始厚度。
[0045]优选的，所述镍铁层22的厚度范围在100埃到300埃之间，所述氮化硅层26的厚度范围在2000埃到3000埃之间，所述氮化钽层24的原始厚度在500埃到1500埃之间。
[0046]本实施例中，所述镍铁层22的厚度为230埃，所述氮化钽层24的厚度为900埃，所述氮化硅层26的厚度为2000埃。
[0047]然后，在所述氮化硅层26上涂布光刻胶27并进行光刻，光刻之后对所述氮化硅层26进行刻蚀以形成图形化的硬掩膜层。如图5所示，在进行氮化硅刻蚀之后，所述氮化硅层26中形成了刻蚀窗口 26a，所述刻蚀窗口 26a的底部暴露出所述氮化钽层24。
[0048]本实施例中，对所述氮化硅层26进行刻蚀采用的是现有的反应离子刻蚀(RIE)工
-H-
O
[0049]之后，如图6所示，对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化，从而去除光刻胶27。通过灰化工艺去除光刻胶27能够避免后续刻蚀过程中光刻胶与氮化钽发生化学反应而产生聚合物，进而避免所述氮化钽层24的表面出现聚合物残渣或凹坑问题。而且，通过灰化工艺去除光刻胶27以避免产生聚合物，能够使得后续的刻蚀更加均匀，从而更加容易控制所述氮化钽层24的刻蚀保留厚度。
[0050]完成灰化之后，利用所述图形化的硬掩膜层对所述氮化钽层24进行刻蚀。如图7所示，刻蚀之后，所述氮化钽层24中形成沟槽28，所述沟槽28底下保留部分氮化钽层24，所述沟槽28底下保留的氮化钽层24的厚度d2是所述氮化钽层24的刻蚀保留厚度。
[0051]众所周知，所谓刻蚀是指从硅片或衬底表面的薄膜上移除部分材料以形成图形的过程，刻蚀工艺是采用化学方法、物理方法或同时使用化学和物理的方法有选择地移除部分薄膜材料。对所述氮化钽层24进行刻蚀的刻蚀工艺要求仅采用物理方法，即刻蚀过程中没有化学反应。
[0052]本实施例中，对所述氮化钽层24进行刻蚀采用的是现有的离子束刻蚀(IBE)工艺，所述离子束刻蚀(IBE)工艺使用的气体是氩气(Ar)，氩气(Ar)的流量控制在50SCCM到150SCCM之间，刻蚀速率为400埃/分钟。采用离子束刻蚀(IBE)工艺不但能够提高刻蚀均匀性，避免所述氮化钽层24在刻蚀之后出现厚度不均现象，而且由于其是一种纯物理过程，因此能够避免因化学反应而造成的聚合物再沉积(polymer re-deposit1n)现象，从而避免所述氮化钽层24的表面出现聚合物残渣或凹坑问题。
[0053]最后，通过灰化和湿法清洗工艺去除各种残留物。
[0054]至此，形成了三轴各向异性磁阻200，所述三轴各向异性磁阻200中氮化钽层24的刻蚀保留厚度一般控制在300埃到1300埃之间。
[0055]由上述可知，采用本发明实施例提供的三轴各向异性磁阻的制造方法不但能够控制所述氮化钽层24的刻蚀保留厚度的均匀性，保证三轴各向异性磁阻的良率稳定性，而且能够避免所述氮化钽层24的表面出现残渣或凹坑问题，进一步提高器件的性能。
[0056]综上，在本发明实施例提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
[0057]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种三轴各向异性磁阻的制造方法，其特征在于，包括: 提供一衬底； 在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层； 对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层； 对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及 利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。2.如权利要求1所述的MEMS装置的制造方法，其特征在于，所述镍铁层的厚度范围在100埃到300埃之间。3.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化钽层的原始厚度在500埃到1500埃之间，所述氮化钽层的最终厚度在300埃到1300埃之间。4.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层的厚度范围在2000埃到3000埃之间。5.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层是通过化学气相沉积工艺形成的。6.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。7.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。8.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化钽层进行刻蚀的刻蚀工艺仅用物理方法。9.如权利要求8所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化钽层进行刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM到150SCCM之间。10.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述离子束刻蚀工艺的刻蚀速率为400埃/分钟。
【专利摘要】本发明提供了一种三轴各向异性磁阻的制造方法，包括：提供一衬底；在衬底上依次形成镍铁层、氮化钽层和氮化硅层；对氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及利用图形化的硬掩膜层对氮化钽层进行刻蚀以形成沟槽。在本发明提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
【IPC分类】B81C1/00
【公开号】CN104891428
【申请号】CN201510189317
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年4月17日
【技术领域】
[0001]本发明涉及微机电系统技术领域，特别涉及一种三轴各向异性磁阻的制造方法。
【背景技术】
[0002]微机电系统(Micro-Electro-MechanicalSystems，简称 MEMS)技术是近年来高速发展的一项高新技术，利用MEMS技术制成的MEMS器件是将微型构件、微型传感器、微型执行器和相应的处理电路集成于一整体单元的微型器件或微型系统，尺寸通常在微米(micro)级或纳米(nanotechnology)级。
[0003]其中，三轴各向异性磁阻(3D-AMR)是一种利用镍铁(NiFe)材料的各向异性磁阻(AMR, anisotropic magneto resistive)效应制造的微机电系统(AMR MEMS)，其灵敏度高，热稳定性好，材料成本低，而且制备工艺简单，已经得到了广泛的应用。
[0004]请参考图1，其为现有技术的三轴各向异性磁阻的结构示意图。如图1所示，现有的三轴各向异性磁阻100包括衬底10，形成于所述衬底10上的镍铁层12，形成于所述镍铁层12上的氮化钽层14，形成于所述氮化钽层14上的氮化硅层16，以及形成于所述氮化硅层16和氮化钽层14中的沟槽18。
[0005]制作所述三轴各向异性磁阻100的主要工艺流程如下:首先，提供一衬底11，在所述衬底10上依次形成镍铁层12、氮化钽层14和氮化硅层16 ;然后，在所述氮化硅层16上涂布光刻胶(图中未示出)并对所述氮化硅层16进行光刻和刻蚀；随后，以刻蚀后的氮化硅层为硬掩膜对所述氮化钽层14进行刻蚀，以形成沟槽18，所述沟槽18底下保留部分氮化钽层14 ;最后，通过灰化和湿法清洗去除光刻胶。其中，氮化钽刻蚀一般通过氮化硅过刻蚀实现。也就是说，氮化钽刻蚀和氮化硅刻蚀是在同一工艺中完成的，氮化钽刻蚀和氮化硅刻蚀的工艺条件相同。
[0006]请继续参考图1，所述沟槽18底下保留的氮化钽层14的厚度d，即所述氮化钽层14的刻蚀保留厚度对于所述三轴各向异性磁阻100的良率而言非常关键，因此需要进行严格管控。
[0007]然而，在实际制造过程中发现所述氮化钽层14的刻蚀保留厚度并不均匀，使得现有的三轴各向异性磁阻100的良率不稳定。为了提高三轴各向异性磁阻的良率稳定性，本领域技术人员一直在寻找导致所述氮化钽层14刻蚀保留厚度不均匀的原因及其解决方法。
【发明内容】
[0008]本发明的目的在于提供一种三轴各向异性磁阻的制造方法，以解决现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀，导致三轴各向异性磁阻的良率稳定性差的冋题。
[0009]为解决上述技术问题，本发明提供一种三轴各向异性磁阻的制造方法，所述三轴各向异性磁阻的制造方法包括:
[0010]提供一衬底；
[0011]在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0012]对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0013]对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及
[0014]利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。
[0015]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层的厚度范围在100埃到300埃之间。
[0016]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化钽层的原始厚度在500埃到1500埃之间，所述氮化钽层的最终厚度在300埃到1300埃之间。
[0017]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层的厚度范围在2000埃到3000埃之间。
[0018]可选的，在所述的三轴各向异性磁阻的制造方法中，所述氮化硅层是通过化学气相沉积工艺形成的。
[0019]可选的，在所述的三轴各向异性磁阻的制造方法中，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
[0020]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。
[0021]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化钽层进行刻蚀的刻蚀工艺仅用物理方法。
[0022]可选的，在所述的三轴各向异性磁阻的制造方法中，对所述氮化钽层进行刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM 到 150SCCM 之间。
[0023]可选的，在所述的三轴各向异性磁阻的制造方法中，所述离子束刻蚀工艺的刻蚀速率为400埃/分钟。
[0024]在本发明提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
【附图说明】
[0025]图1是现有技术的三轴各向异性磁阻的结构示意图；
[0026]图2是本发明实施例的三轴各向异性磁阻的制造方法的工艺流程图；
[0027]图3是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤一后的器件的结构示意图；
[0028]图4是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤二后的器件的结构示意图；
[0029]图5是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤三后的器件的结构示意图；
[0030]图6是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤四后的器件的结构示意图；
[0031]图7是本发明实施例的三轴各向异性磁阻的制造方法中完成步骤五后的器件的结构示意图。
【具体实施方式】
[0032]以下结合附图和具体实施例对本发明提出的三轴各向异性磁阻的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0033]现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀，导致产品良率不稳定。发明人对此进行了深入的研宄，发现造成现有的三轴各向异性磁阻中氮化钽层的刻蚀保留厚度不均匀的原因在于，进行氮化钽层刻蚀时刻蚀速率不均匀，在现有的三轴各向异性磁阻的制造过程中，对氮化钽层进行刻蚀通常采用反应离子刻蚀(RIE)工艺，反应离子刻蚀(RIE)工艺的刻蚀速率虽然较快，但是不均匀。例如，目前采用的刻蚀设备(AMAT DPSMetal)，其刻蚀速率的不均匀性就达到15%。因此，所述氮化钽层14在刻蚀之后容易出现厚度不均现象。
[0034]同时，反应离子刻蚀(RIE)工艺过程中会产生聚合物。如图1所示，对氮化钽层14进行刻蚀时由于氮化硅层16上的光刻胶还未去除，光刻胶会和氮化钽以及刻蚀气体(CF4)会发生化学反应，从而产生聚合物。为了避免在所述氮化钽层14的表面出现聚合物残渣问题，一般需要加大刻蚀量，而加大刻蚀量不但使得所述氮化钽层14的刻蚀保留厚度d的均匀性更加难以控制，而且容易在所述氮化钽层14的表面形成缺陷(凹坑)，从而对产品良率造成不利影响。
[0035]综上，造成现有的三轴各向异性磁阻在制造过程中难以控制氮化钽层的刻蚀保留厚度的原因在于，刻蚀速率不均匀而且刻蚀时必须加大刻蚀量，使得氮化钽层的刻蚀保留厚度不均匀。为了解决上述问题，本申请提出了如下技术方案:
[0036]请参考图2，其为本发明实施例的三轴 各向异性磁阻的制造方法的工艺流程图。如图2所示，本发明实施例的三轴各向异性磁阻的制造方法包括:
[0037]步骤一:提供一衬底；
[0038]步骤二:在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层；
[0039]步骤三:对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；
[0040]步骤四:对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；
[0041]步骤五:利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。
[0042]下面将结合具体实施例和附图，对本发明进行详细阐述。
[0043]首先，如图3所示，提供一衬底20。所述衬底20可以是N型衬底、P型衬底、绝缘层上的硅(SOI)等半导体衬底。
[0044]接着，如图4所示，通过物理气相沉积(PVD)工艺在所述衬底20上形成镍铁层22，形成镍铁层22之后同样采用物理气相沉积(PVD)工艺在镍铁层22上形成氮化钽层24，形成氮化钽层24之后采用化学气相沉积(CVD)工艺在氮化钽层24上形成氮化硅层26，此时所述氮化钽层24的厚度dl是所述氮化钽层24的原始厚度。
[0045]优选的，所述镍铁层22的厚度范围在100埃到300埃之间，所述氮化硅层26的厚度范围在2000埃到3000埃之间，所述氮化钽层24的原始厚度在500埃到1500埃之间。
[0046]本实施例中，所述镍铁层22的厚度为230埃，所述氮化钽层24的厚度为900埃，所述氮化硅层26的厚度为2000埃。
[0047]然后，在所述氮化硅层26上涂布光刻胶27并进行光刻，光刻之后对所述氮化硅层26进行刻蚀以形成图形化的硬掩膜层。如图5所示，在进行氮化硅刻蚀之后，所述氮化硅层26中形成了刻蚀窗口 26a，所述刻蚀窗口 26a的底部暴露出所述氮化钽层24。
[0048]本实施例中，对所述氮化硅层26进行刻蚀采用的是现有的反应离子刻蚀(RIE)工
-H-
O
[0049]之后，如图6所示，对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化，从而去除光刻胶27。通过灰化工艺去除光刻胶27能够避免后续刻蚀过程中光刻胶与氮化钽发生化学反应而产生聚合物，进而避免所述氮化钽层24的表面出现聚合物残渣或凹坑问题。而且，通过灰化工艺去除光刻胶27以避免产生聚合物，能够使得后续的刻蚀更加均匀，从而更加容易控制所述氮化钽层24的刻蚀保留厚度。
[0050]完成灰化之后，利用所述图形化的硬掩膜层对所述氮化钽层24进行刻蚀。如图7所示，刻蚀之后，所述氮化钽层24中形成沟槽28，所述沟槽28底下保留部分氮化钽层24，所述沟槽28底下保留的氮化钽层24的厚度d2是所述氮化钽层24的刻蚀保留厚度。
[0051]众所周知，所谓刻蚀是指从硅片或衬底表面的薄膜上移除部分材料以形成图形的过程，刻蚀工艺是采用化学方法、物理方法或同时使用化学和物理的方法有选择地移除部分薄膜材料。对所述氮化钽层24进行刻蚀的刻蚀工艺要求仅采用物理方法，即刻蚀过程中没有化学反应。
[0052]本实施例中，对所述氮化钽层24进行刻蚀采用的是现有的离子束刻蚀(IBE)工艺，所述离子束刻蚀(IBE)工艺使用的气体是氩气(Ar)，氩气(Ar)的流量控制在50SCCM到150SCCM之间，刻蚀速率为400埃/分钟。采用离子束刻蚀(IBE)工艺不但能够提高刻蚀均匀性，避免所述氮化钽层24在刻蚀之后出现厚度不均现象，而且由于其是一种纯物理过程，因此能够避免因化学反应而造成的聚合物再沉积(polymer re-deposit1n)现象，从而避免所述氮化钽层24的表面出现聚合物残渣或凹坑问题。
[0053]最后，通过灰化和湿法清洗工艺去除各种残留物。
[0054]至此，形成了三轴各向异性磁阻200，所述三轴各向异性磁阻200中氮化钽层24的刻蚀保留厚度一般控制在300埃到1300埃之间。
[0055]由上述可知，采用本发明实施例提供的三轴各向异性磁阻的制造方法不但能够控制所述氮化钽层24的刻蚀保留厚度的均匀性，保证三轴各向异性磁阻的良率稳定性，而且能够避免所述氮化钽层24的表面出现残渣或凹坑问题，进一步提高器件的性能。
[0056]综上，在本发明实施例提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
[0057]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种三轴各向异性磁阻的制造方法，其特征在于，包括: 提供一衬底； 在所述衬底上依次形成镍铁层、氮化钽层和氮化硅层； 对所述氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层； 对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及 利用所述图形化的硬掩膜层对所述氮化钽层进行刻蚀以形成沟槽。2.如权利要求1所述的MEMS装置的制造方法，其特征在于，所述镍铁层的厚度范围在100埃到300埃之间。3.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化钽层的原始厚度在500埃到1500埃之间，所述氮化钽层的最终厚度在300埃到1300埃之间。4.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层的厚度范围在2000埃到3000埃之间。5.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述氮化硅层是通过化学气相沉积工艺形成的。6.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。7.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化硅层进行刻蚀采用反应离子刻蚀工艺。8.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化钽层进行刻蚀的刻蚀工艺仅用物理方法。9.如权利要求8所述的三轴各向异性磁阻的制造方法，其特征在于，对所述氮化钽层进行刻蚀采用离子束刻蚀工艺，所述离子束刻蚀工艺使用的气体是氩气，所述氩气的流量控制在50SCCM到150SCCM之间。10.如权利要求1所述的三轴各向异性磁阻的制造方法，其特征在于，所述离子束刻蚀工艺的刻蚀速率为400埃/分钟。
【专利摘要】本发明提供了一种三轴各向异性磁阻的制造方法，包括：提供一衬底；在衬底上依次形成镍铁层、氮化钽层和氮化硅层；对氮化硅层进行光刻和刻蚀以形成图形化的硬掩膜层；对形成图形化的硬掩膜层的三轴各向异性磁阻进行灰化；以及利用图形化的硬掩膜层对氮化钽层进行刻蚀以形成沟槽。在本发明提供的三轴各向异性磁阻的制造方法中，通过灰化工艺去除光刻胶，避免光刻胶在后续刻蚀过程中与氮化钽发生反应而产生聚合物，因此后续刻蚀时不但无须为了去除聚合物而加大刻蚀量，而且刻蚀均匀性更好，进一步的，进行氮化钽层刻蚀时采用刻蚀均匀性更加优异的离子束刻蚀工艺，使得氮化钽层的刻蚀保留厚度的均匀性更好，由此提高了三轴各向异性磁阻的良率稳定性。
【IPC分类】B81C1/00
【公开号】CN104891428
【申请号】CN201510189317
【发明人】张振兴
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年9月9日
【申请日】2015年4月17日
最新回复(0)