产生特征化扫描样本的方法与装置的制造方法
产生特征化扫描样本的方法与装置的制造方法
【技术领域】
[0001]本发明是关于扫描测试，尤指一种根据在压力环境下进行扫描测试得到的测试响应，产生一特征化扫描样本的方法与装置。
【背景技术】
[0002]纳米级的尺寸与伴随的工艺变动，让复杂的单芯片系统(system-on-chip, SoC)产品在品质保证上变得越来越困难。由于单芯片系统内包含数百万个逻辑门电路，为了达到高错误涵盖率，扫描样本(scan pattern)的数量不可避免地增加。就算是持续地改进扫描压缩技巧，却无法追上逻辑门数量与样本大小的增加的速度。扫描可测试性设计(design-for-testability, DFT)已广泛使用在单芯片系统中的数字电路上。这种技术可在合理的测试成本内提高产品品质，也是目前主要的测试技术。
[0003]然而，通过具有高错误涵盖率的生产扫描样本测试的芯片有时还是会在终端使用者系统(end-user system)上发生故障。因此，生产品质难以提高，这可由每百万缺陷数(defective parts per mill1n, DPPM)的上升看出。某些情形下，在测试阶段没有检测出错误的芯片，后来却可能被退回至供应商进行诊断，这反映出了细微缺陷并不易被发现。将产品生产之初的每百万缺陷数降低至客户要求所需的时间将会变长，并且直接地缩短了产品的生命周期。考虑目前单芯片系统的芯片大小就可以知道为何以上的情况会发生。另夕卜，由于电力活动的关系，以电源等级与温度的角度来说，操作环境可能造成产品明显的变动，这样的操作变动可以明显地区别测试模式与功能模式中，某些信号路径被封阻扰，如存储器与逻辑电路之间的信号路径，满足可测试性设计的一致性。功能运作环境中，细微的缺陷可能会造成错误，但这样的缺陷却无法在使用生产扫描样本的正常测试模式中被发现。
[0004]为了减轻扫描测试的失误造成的影响，系统等级测试(system-leveltesting, SLT)被加入至测试流程的最后阶段，系统等级测试可模拟终端使用者的实际应用。但系统等级测试并不能涵盖完整的产品功能，而且会限制生产线的产能。相对地，系统等级测试可以找到测试的漏洞，并且确保产品生产初期的品质，因此对于生产的前期阶段相当有帮助，但系统等级测试不应当长期作为测试流程的一部分，只适合作为偶尔的取样监控。当然就算经过系统等级测试，部分缺陷仍可能在出货给客户后出现，亦即，商品退货(return merchandise authorizat1n, RMA)错误。由此可知，传统的测试流程有需要改进之处。
【发明内容】
[0005]有鉴于此，本发明的一目的在于对后段的系统等级测试错误/商品退货(return)错误进行预测，其可在前段的晶片针测(wafer chip probe)测试阶段，或者是封装最终测试(final test)阶段进行，从而减轻对于系统等级测试的依赖，降低测试成本以及更快地降低每百万缺陷数，亦即，更好的品质。若可实现预测步骤则将降低总体成本，而且若能在生产时进行，可更好地提升成本效益。
[0006]本发明利用扫描测试来实现以上目标。为能让扫描测试的扫描样本，对预测系统等级错误与商品退货错误有所助益，本发明选择在非破坏性的压力环境下进行扫描测试。这是因为所有的系统等级错误与商品退货错误都是没有被晶片针测/最终测试，与生产扫描样本检测出的。而在压力环境下操作装置可以暴露出隐藏的缺陷。在压力环境下，装置被运作在电压、温度与规格说明书所标订的最高操作频率Fmax的极限，亦即，超频。其中，在多个低于额定电压的供应电压与多个高于最高操作频率的操作频率下，扫描输出数据将被搜集。压力环境的目的在于减少所有时序路径上被忽略的边界(slack margin)，使得小量的延迟缺陷也有机会造成撷取错误。
[0007]通过将装置运作在高于Fmax的操作频率，本发明在效果上接近超频测试(higher-than-at-speed testing, HTAST),但主要的不同处在于是本发明并不会使用撷取触发器的遮蔽(masking)。在标准的HTAST中，在路经终端不能满足时序的触发器会被遮蔽，避免测试过度。遮蔽由近似与静态角落衍生(corner-derived)的时间模型所决定，但这时间模型无法反映出实际在半导体与压力环境下的动态行为。所以本发明的扫描测试着重于撷取错误，越多越好。如此以致于扫描样本备用在遇错不中止的测试模式下，记录所有扫描样本内的撷取错误。当可导致错误的压力环境下，更多的测试可以更清楚的分映出芯片的真实特性。而扫描触发器作为内部探针，可助于详细地描绘出芯片特性。
[0008]本发明将搜集在压力环境下以及遇错不中止(continue-on-fail)的测试中得到的测试响应。由于所有扫描触发器的信息都被搜集，数据的可观测性也大幅的提高。在扫描测试与数据搜集之后，本发明将进行异常值分析(outlier analysis)与机器学习(machinelearning)来找出预测模型。某种意义上来说，延迟是数字电路中被分析的类比属性。本发明不实际量测延迟的长度，因为这不具意义，但撷取错误可被视为在每个触发器输入锥以及每个扫描样本内，以多样的敏感路径对延迟的大致取样。
[0009]本发明的一实施例提供一种产生用于扫描测试的一特征化扫描样本的方法，该方法包含:提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0010]本发明的一实施例提供一种产生用于扫描测试的一特征化扫描样本的装置，该装置包含:一测试设备、一特征决定模块以及一特征化扫描样本产生模块。该测试设备用于根据多个预定扫描样本，在压力还下对多个待测装置进行扫描测试，产生每个待测装置的多个测试响应。该特征决定模块耦接于该测试设备，并用于从每个待测装置的该多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值。该特征化扫描样本产生模块耦接于该特征决定模块，并用于根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0011]本发明的有益效果在于，通过本发明，能够减轻对于系统等级测试的依赖，降低测试成本，并更快地降低每百万缺陷数，从而保证获得更好品质的产品。
【附图说明】
[0012]图1绘示本发明的数据搜集流程；
[0013]图2绘示本发明的一实施例的样本集扫描输出错误数量集合方法；
[0014]图3绘示本发明的一实施例的周期扫描输出错误数量集合方法；
[0015]图4绘示使用决策树分类法将错误数量的错误特征分类，以得到可分离出通过系统等级测试与未通过系统等级测试的装置的分离条件；
[0016]图5为本发明方法的一实施例的流程图；
[0017]图6为本发明装置的一实施例的功能方块图。
[0018]附图标记
[0019]200 装置
[0020]210测试设备
[0021]220特征决定模块
[0022]230特征化扫描样本决定模块
【具体实施方式】
[0023]在说明书及权 利要求书当中使用了某些词汇来指称特定的元件。所属领域中普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0024]数据搜集
[0025]图1绘示本发明的数据搜集过程的流程图。在本实施例中，转态延迟错误(transit1n delay fault)的扫描样本，将会基于芯片内部的时钟(on-chip-clock，0CC)提供扫描样本给自动测试设备(automated test equipment),自动测试设备会在压力环境(stress condit1ns)下，对待测装置(device under test)进行测试。而在这其中，使用了转态延迟错误的扫描样本。这是假设大多数的错误(除了实际的物理性损坏)都可被归咎为延迟错误。请注意，传统的无法转态错误(stuck-at-faults)也可被包含在内。这是因为无法转态错误属于一种延迟为无限大的信号慢升或慢降(slow-to-rise/fall)错误。再者,压缩过后基于内部时钟的扫描样本也可应用在本发明中。
[0026]根据本发明不同实施例，压力环境可以是以低于待测装置本身额定电压的电压来运作待测装置，以及以高于待测装置本身最高操作频率的频率来运作待测装置。压力环境可由将供应电压降低成几个等级以及将运作频率升高成几个等级来达成。举例来说，如果待测装置的规格说明书指出其额定电压为1.2V以及其最高运作频率为1200MHz，那么，在压力环境下，供给待测装置的电压可能为1.15V，1.10V，1.05V，1.00V或者是0.95V，而在压力环境下待测装置的操作频率可能是1482MHz，1508MHz, 1600MHz或者是1700MHz。
[0027]再者，遇错不中止的测试将可从待测装置的扫描输出端S01-S0S得到多个测试响应，而所有的响应错误将会被记录。与传统扫描测试不同之处在于，在本发明的扫描测试中，即便在待测装置的特定扫描输出端上检测到错误的测试响应，也不会中止扫描测试。
[0028]在一实施例中，每个错误的测试响应中包含以下信息:扫描输出端编号，测试样本编号，周期数，以及预期值。如图1所示，待测装置的测试响应可由二维的响应格状图所表示。在水平轴上的每个步阶对应于一个扫描输出周期，以及垂直轴上的每个步阶对应于一个扫描输出端。水平步阶的排列随着样本编号递增，并且在每个样本内，随着递增的周期数排列。假设有N个样本，每个样本进行C个周期，与S个扫描输出，格状图中响应格的总数目会等于NXCXS。
[0029]在每个响应格上，测试响应不是正确就是错误。错误的测试响应可另外标注其所对应的预期值，“O”或“1”，以辨别其错误类型。请注意阴影标示的测试响应在格状图中代表错误的测试响应。在响应格上的测试响应可分被配特定的数值。根据本发明的不同实施例，测试响应可基于二阶(binary)数值标示法来(0，I)来表示,或者由三阶(ternary)数值标示法(0，I, -1)来表示:
[0030]二阶响应=O,正确，
[0031]= I,错误，
[0032]三阶响应=O,正确，
[0033]= I,错误/预期为0，
[0034]=-1，错误/预期为I。
[0035]特征取得
[0036]上述的数据搜集程序可在每种压力环境下产生对应于每个待测装置的响应格状图。接着，关于待测装置的响应格状图的比较分析会被进行，从而找到通过系统等级测试与未通过系统等级测试的装置的响应格状图的相似处与差异处。如果待测装置不是通过系统等级测试就是未通过系统等级测试，将有机会找到可分辨出通过系统等级测试与未通过系统等级测试的装置的特定多个响应格对应的数值。由于响应格的数量很大，所以将每个响应格当作是单独的分析特征并不可行。以单芯片系统处理器的电路区块为例，一个待测装置可能会包含一百万个以上的响应格。因此，本发明试着将测试响应重新组合成较小的数据特征集合，进行分析。对应于特定条件的测试响应将会被集合起来，之后，对应于被集合的测试响应的错误数量将被计算出(亦即，特征值)。
[0037]—个错误特征包含了被集合的测试响应中所有响应数值的总和(不论是二阶表示或者是三阶表示)。在不同实施例中，可能会使用不同的集合技巧。然而，最简单的集合技巧就是将所有的响应集合起来，形成单个错误特征，以下称之为“总错误量(totalmismatch count, TMMC) ”。在这个架构下，将计算出每个待测装置所有的测试响应所对应的错误数量，并且作为每个待测装置的特征值。TMMC错误特征的概念在于，通常通过系统等级测试的装置，会有较低的总错误量，而且低于未通过系统等级测试的装置。所以，使用TMMC作为一个错误特征，可在不进入系统等级测试的情形下，预测出待测装置将通过系统等级测试或者是不会通过系统等级测试。
[0038]图2绘示另一种称之为“样本集扫描输出错误数量”(Pattern-Set Scan-OutputMMC, PS-S0-MMC)的集合技巧。这个架构与测试设备对扫描样本的编组有关。受限与测试设备的存储器容量，完整的扫描样本集将被分割为多个样本集(pattern set)，每个样本集包含有小量的扫描样本。在进行扫描测试的期间，样本集被一次次载入测试设备的存储器内。在这个架构下，在每个样本集与扫描输出对应的响应格被集合成一个PS-SO-MMC错误特征。此处假定有R个样本集,N个样本，每个样本进行C个周期(cycle)，以及S个扫描输出，故可产生RXS个错误特征。每个错误特征会包含(N/R) XC个格状图中的响应格。一个特定样本内的一特定扫描输出上的错误数量将会被计算。在图2中，测试响应可形成待测装置的36个PS-SO-MMC错误特征。如图2所示，对应样本集PSl以及在扫描输出端S02上的测试响应将被集合成错误特征“PS1&S02”，并且特征值为I (由被集合的响应格所对应的二阶数值响应所决定，其中，被集合的响应格中，只有一个错误的测试响应)，对应样本集PS3以及在扫描输出端S03上的测试响应将被集合成错误特征“PS3&S03”，并且特征值为4 (被集合的响应格中，有四个错误的测试响应)，对应样本集PS3以及在扫描输出端S08上的测试响应将被集合成错误特征“PS3&S08”，并且特征值为2 (被集合的响应格中，有两个错误的测试响应)，以及对应样本集PS2以及在扫描输出端SOll上的测试响应将被集合成错误特征“PS2&S011”，并且特征值为O (被集合的响应格中，没有错误的测试响应)。
[0039]响应格状图可被多种方式分割，形成特定的错误特征。图3绘示另一种称作为“周期扫描输出错误数量(Cycle Scan-Output MMC, CY-S0-MMC) ”的架构。这个架构的目的是为了增加缺陷信号的强度。图3展示了当在压力环境下测试，一个触发器Z因未通过系统等级测试的芯片，撷取错误。随着每个扫描样本情况不同，在触发器 Z处的撷取错误并不一定会遭遇到每个扫描样本。在图示的范例内，具有X容忍(X-tolerance)的扫描压缩被使用。这代表包含有触发器Z的内部扫描链(scan chain)可能会扇出(fan out)至多个外部的扫描输出。由于触发器Z的内部扫描链位置，错误在所有扫描样本的相同周期都可以被观察到。
[0040]使用PS-SO-MMC架构，触发器Z的撷取错误可能会分散在太多错误特征上。由于本发明所搜集的数据存在固有的噪声，所以在PS-SO-MMC架构下找到的错误的信噪比可能太低，而无法进行可靠的检测。对于CY-SO-MMC来说，每个扫描样本对齐彼此的顶部，以至于在相同周期与扫描输出上的测试响应可形成一个错误特征。这可使触发器Z上的撷取特征集中在同一周期以及少数由X容忍路径(x-tolerance routing)决定的扫描输出端上。
[0041]使用错误特征进行异常值分析
[0042]通过以上步骤取得的数据特征集合应该具备两种主要属性，以利进行异常值分析(outlier analysis)。首先，具有多个(但不可太多)特征有助于多变量(multivariate)数据分析。第二，每个错误特征值(如，某个被集合的测试响应所对应的错误数量)有足够的数值范围，以利观察统计特征。
[0043]图4绘示如何将决策树分类法(decis1n tree classificat1n)应用在错误数量(MMC)的错误特征上，以决定可分离出通过系统等级测试的装置与未通系统等级测试的装置的分离条件。在本实施例中，在特定压力环境下，有23个装置进行了扫描测试，并且从这23个装置的测试响应中撷取出10个MMC错误特征，而这23个装置中有20个通过系统等级测试，3个为通过系统等级测试。如图4所示，10个MMC错误特征被列在水平轴上，而垂直轴上则标示出错误数量。每个MMC错误特征的分布以垂直的散布图(scatter plot)来展示。在本实施例中，使用决策树分类法来决定可以清楚分别出通过系统等级测试与未通过系统等级测试的装置的最佳错误特征。其中，两个MMC错误特征(如，错误特征6与错误特征8)可以分离出20个通过系统等级测试的待测装置与3个未通过系统等级测试的待测装置。如此一来，就可以得到预测原则。
[0044]基于可分离通过系统等级测试的待测装置与未通过系统等级测试的待测装置的最佳错误特征，可进一步找到分离条件(例如，错误特征6小于152.5个MMC，以及错误物特征小于255个MMC)。分析这个分离条件可以产生特征化扫描样本。由于特征化扫描样本是基于压力环境下的测试响应的分析结果所产生。所以，同样从待测装置中辨识出故障的待测装置，需要的特征化扫描样本的数量将会远少于传统基于内部时钟的扫描样本的数量。亦即，特征化扫描样本可用来提升基于内部时钟的扫描样本，从而优化测试流程，并且实现对系统等级测试错误或商品退货错误的预测。如此，在不进入系统等级测试阶段的情形下，根据特征化扫描样本来进行扫描测试，可找出某些可能为系统等级测试错误或者商品退货错误的装置。
[0045]本发明方法
[0046]本发明可进一步归纳成图5所示的流程，并且包含有以下步骤:
[0047]步骤110:提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；
[0048]步骤120:从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，以决定每个待测装置的多个错误特征所对应的特征值；
[0049]步骤130:根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0050]在一实施例中，步骤120可通过计算每个待测装置被集合的测试响应中的错误数量(MMC)来当作待测装置的错误特征。再者，基于流程开始前的系统等级测试操作，每个待测装置会被判别成通过系统等级测试或者是未通过系统等级测试。接着，步骤130将对被判别成通过系统等级测试的待测装置的错误数量，以及被判别成未通过系统等级测试的待测装置的错误数量进行异常值分析，进一步决定分离条件，并再根据分离条件，产生特征化扫描样本。通过以下关于本发明装置的解释，可更清楚解本发明的流程与其中步骤。
[0051]本发明装置
[0052]在本实施例中，步骤110?130可由图6所示的装置来实现。如图6所示，装置200包含有测试设备210，特征决定模块220以及特征化扫描样本产生模块230。测试设备210根据多个预定扫描样本，对待测装置310_1-310_N进行扫描测试，从而产生每个待测装置的多个测试响应(如图1所示的响应方格图)。其中，扫描测试是在压力环境(较低的电压供应以及较高的运作频率)下进行。在本实施例中，多个预定扫描样本可能是转态延迟错误扫描样本。然而，在本发明的其他实施例中，预定扫描样本可以是其他形式的扫描样本。另外，测试设备210还基于系统功能性样本，对每个待测装置进行系统等级测试，这可确定每个待测装置为未通过系统等级测试(system-level-test failed)or或者是通过系统等级测试(system-level-test passed)。每个待测装置的系统等级测试的结果与测试响应将会被送到特征决定模块220。特征决定模块220将从每个待测装置310_1-310_N的测试响应中，集合特定的测试响应，来决定对应于每个待测装置310_1-310_N的多个错误特征所对应的特征值。用来集合特定测试响应的方式可能包含TMMC、PS-SO-MMC以及CY-SO-MMC技巧中的一个或多个，或者是其他的集合方式。根据特征决定模块220所进行的集合操作，将可得到每个待测装置310_1-310_N的不同错误特征所对应的一个或多个特征值。举例来说，如图4所示，产生了每个待测装置310_l-310_N的10个错误特征。而每个待测装置310_1-310也分别具有分别对应于这10个错误特征的特征值。所产生的待测装置310_1-310的特征值将被送到特征化扫描样本产生模块230，其根据待测装置310_1_310的特征值产生至少一特征化扫描样本。进一步来说，特征化扫描样本产生模块230将对每个被判定成的通过系统等级测试与未通过系统等级测试(根据测试设备210所产生的系统等级测试结果)的待测装置的错误数量(基于对应于每个错误特征的错误数量的分布)，进行异常值分析来决定分离条件。接着，特征化扫描样本产生模块230根据分离条件来产生特征化扫描样本。例如，特征化扫描样本产生模块230可能会使用如图4所示的决策树分离技巧，把错误特征6的错误数量152.5以及错误特征8的错误数量255当作是分离条件，并且根据这个分离条件来产生至少一特征化扫描样本。
[0053]请注意，本发明中的方法与其中的步骤可基于纯软件架构或纯硬件架构，或者是两者混合的架构来实现，例如:通过处理器来执行对应的软件、通过纯硬件电路，或者是通过两者的组合。其中，处理器可为通用处理器(general-purpose processor),或者是如数字信号处理器(digital signal processor)之类的特定处理器。软件可能储存于电脑可读取媒体(例如:光碟机(optical disk drive)、硬盘机(hard disk drive)、快闪存储器(flash memory)、各种随机存取存储器(random-access memory, RAM)、各种为只读存储器 (read-only memory, ROM)或者是任何可被处理器所辨别的储存装置)中，并且包含各种编程逻辑(programming logic)、指令,或者是用以实现本发明的必要数据。此外,在纯硬件电路的架构中，可能包含基于硬件逻辑(hard-wired logic)，可编程逻辑(如:现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)或者是复杂可编程逻辑装置(ComplexProgrammable Logic Device, CPLD)、或者特殊应用集成电路(Applicat1n-specificintegrated circuit, ASIC)所实现的特定电路。
[0054]以上文中所提及的“一实施例”代表针对该实施例所描述的特定特征、结构或者是特性是包含于本发明的至少一实施方式中。再者，文中不同段落中所出现的“一实施例”并非代表相同的实施例。因此，尽管以上对于不同实施例描述时，分别提及了不同的结构特征或是方法性的动作，但应当注意的是，这些不同特征可通过适当的修改而同时实现于同一特定实施方式中。
[0055]总结来说，本发明在压力环境下进行扫描测试，并且搜集对应于大量扫描样本的测试数据，并且将测试数据的一部分集合，得到对应于特定错误特征的特征值，据此对错误特征的特征值进行异常值分析，从而预测等级测试错误与商品退货错误。
[0056]以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种产生用于扫描测试的一特征化扫描样本的方法，其特征在于，所述的方法包含: 提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应； 从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及 根据每个待测装置的特征值，产生至少一特征化扫描样本。2.根据权利要求1所述的方法，其特征在于，决定每个待测装置的所述多个错误特征所对应的特征值的步骤包含: 计算每个待测装置的所述多个特定测试响应对应的一错误数量，作为所述待测装置的一特征值。3.根据权利要求2所述的方法，其特征在于，所述的方法另包含: 判定每一个待测装置为通过系统等级测试或者是未通过系统等级测试；以及 根据每个待测装置的特征值，产生所述至少一特征化扫描样本的步骤包含: 对判定为通过系统等级测试的待测装置以及判定为未通过系统等级测试的待测装置的特征错误数量进行异常值分析，决定一分离条件；以及 根据所述分离条件产生至少一特征化扫描样本。4.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试的步骤包含: 以一特定操作电压运作所述多个待测装置，所述特定操作电压低于所述多个待测装置的一额定供应电压。5.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试的步骤包含: 以一特定操作频率运作所述多个待测装置，所述特定操作频率高于所述多个待测装置的一额定操作频率。6.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应的步骤包含: 当在所述多个待测装置的其中之一的一特定扫描输出端上检测到一错误测试响应时，持续对所述待测装置进行扫描测试。7.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响应对应于所述待测装置的至少一扫描输出端。8.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定扫描输出周期。9.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定预定扫描样本。10.根据权利要求1所述的方法，其特征在于，所述多个预定扫描样本使用所述多个待测装置的内部时钟。11.根据权利要求1所述的方法，其特征在于，待测装置为一多核心处理器的一核心。12.—种产生用于扫描测试的一特征化扫描样本的装置，其特征在于，所述的装置包含: 一测试设备，用于根据多个预定扫描样本，在压力环境下对多个待测装置进行扫描测试，产生每个待测装置的多个测试响应； 一特征决定模块，耦接于所述测试设备，用于从每个待测装置的所述多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及 一特征化扫描样本产生模块，耦接于所述特征决定模块，用于根据每个待测装置的特征值，产生至少一特征化扫描样本。13.根据权利要求12所述的装置，其特征在于，所述特征决定模块用于计算每个待测装置的所述多个特定测试响应对应的一错误数量，作为所述待测装置的一特征值。14.根据权利要求13所述的装置，其特征在于，所述待测装置判定每一个待测装置为通过系统等级测试或者是未通过系统等级测试，并且所述特征决定模块对判定为通过系统等级测试的待测装置以及判定为未通过系统等级测试的待测装置的特征错误数量进行异常值分析，决定一分离条件，而所述特征化扫描样本产生模块用于根据所述分离条件产生所述至少一特征化扫描样本。15.根据权利要求12所述的装置，其特征在于，所述测试设备用于当每个待测装置操作在一特定操作电压下进行扫描测试，所述特定操作电压低于所述待测装置的一额定供应电压。16.根据权利要求12所述的装置，其特征在于，所述测试设备用于当每个待测装置操作在一特定操作频率下进行扫描测试，所述特定操作频率高于所述待测装置的一额定操作频率。17.根据权利要求12所述的装置，其特征在于，当在所述多个待测装置其中之一的一特定扫描输出端上检测到一错误测试响应时，所述测试设备持续对所述待测装置进行扫描测试。18.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响应对应于所述待测装置的至少一扫描输出端。19.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定扫描输出周期。20.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定预定扫描样本。21.根据权利要求12所述的装置，其特征在于，所述多个预定扫描样本使用所述多个待测装置的内部时钟。22.根据权利要求12所述的装置，其特征在于，待测装置为一多核心处理器的一核心。
【专利摘要】本发明提供一种产生用于扫描测试的一特征化扫描样本的方法与装置，该方法包含：提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及根据每个待测装置的特征值，产生至少一特征化扫描样本。通过本发明，能够减轻对于系统等级测试的依赖，降低测试成本，并更快地降低每百万缺陷数，从而保证获得更好品质的产品。
【IPC分类】G01R31/3183
【公开号】CN104898042
【申请号】CN201510095960
【发明人】陈海力, 郭士华, 董志圣
【申请人】联发科技股份有限公司
【公开日】2015年9月9日
【申请日】2015年3月4日
【公告号】US20150253384
【技术领域】
[0001]本发明是关于扫描测试，尤指一种根据在压力环境下进行扫描测试得到的测试响应，产生一特征化扫描样本的方法与装置。
【背景技术】
[0002]纳米级的尺寸与伴随的工艺变动，让复杂的单芯片系统(system-on-chip, SoC)产品在品质保证上变得越来越困难。由于单芯片系统内包含数百万个逻辑门电路，为了达到高错误涵盖率，扫描样本(scan pattern)的数量不可避免地增加。就算是持续地改进扫描压缩技巧，却无法追上逻辑门数量与样本大小的增加的速度。扫描可测试性设计(design-for-testability, DFT)已广泛使用在单芯片系统中的数字电路上。这种技术可在合理的测试成本内提高产品品质，也是目前主要的测试技术。
[0003]然而，通过具有高错误涵盖率的生产扫描样本测试的芯片有时还是会在终端使用者系统(end-user system)上发生故障。因此，生产品质难以提高，这可由每百万缺陷数(defective parts per mill1n, DPPM)的上升看出。某些情形下，在测试阶段没有检测出错误的芯片，后来却可能被退回至供应商进行诊断，这反映出了细微缺陷并不易被发现。将产品生产之初的每百万缺陷数降低至客户要求所需的时间将会变长，并且直接地缩短了产品的生命周期。考虑目前单芯片系统的芯片大小就可以知道为何以上的情况会发生。另夕卜，由于电力活动的关系，以电源等级与温度的角度来说，操作环境可能造成产品明显的变动，这样的操作变动可以明显地区别测试模式与功能模式中，某些信号路径被封阻扰，如存储器与逻辑电路之间的信号路径，满足可测试性设计的一致性。功能运作环境中，细微的缺陷可能会造成错误，但这样的缺陷却无法在使用生产扫描样本的正常测试模式中被发现。
[0004]为了减轻扫描测试的失误造成的影响，系统等级测试(system-leveltesting, SLT)被加入至测试流程的最后阶段，系统等级测试可模拟终端使用者的实际应用。但系统等级测试并不能涵盖完整的产品功能，而且会限制生产线的产能。相对地，系统等级测试可以找到测试的漏洞，并且确保产品生产初期的品质，因此对于生产的前期阶段相当有帮助，但系统等级测试不应当长期作为测试流程的一部分，只适合作为偶尔的取样监控。当然就算经过系统等级测试，部分缺陷仍可能在出货给客户后出现，亦即，商品退货(return merchandise authorizat1n, RMA)错误。由此可知，传统的测试流程有需要改进之处。
【发明内容】
[0005]有鉴于此，本发明的一目的在于对后段的系统等级测试错误/商品退货(return)错误进行预测，其可在前段的晶片针测(wafer chip probe)测试阶段，或者是封装最终测试(final test)阶段进行，从而减轻对于系统等级测试的依赖，降低测试成本以及更快地降低每百万缺陷数，亦即，更好的品质。若可实现预测步骤则将降低总体成本，而且若能在生产时进行，可更好地提升成本效益。
[0006]本发明利用扫描测试来实现以上目标。为能让扫描测试的扫描样本，对预测系统等级错误与商品退货错误有所助益，本发明选择在非破坏性的压力环境下进行扫描测试。这是因为所有的系统等级错误与商品退货错误都是没有被晶片针测/最终测试，与生产扫描样本检测出的。而在压力环境下操作装置可以暴露出隐藏的缺陷。在压力环境下，装置被运作在电压、温度与规格说明书所标订的最高操作频率Fmax的极限，亦即，超频。其中，在多个低于额定电压的供应电压与多个高于最高操作频率的操作频率下，扫描输出数据将被搜集。压力环境的目的在于减少所有时序路径上被忽略的边界(slack margin)，使得小量的延迟缺陷也有机会造成撷取错误。
[0007]通过将装置运作在高于Fmax的操作频率，本发明在效果上接近超频测试(higher-than-at-speed testing, HTAST),但主要的不同处在于是本发明并不会使用撷取触发器的遮蔽(masking)。在标准的HTAST中，在路经终端不能满足时序的触发器会被遮蔽，避免测试过度。遮蔽由近似与静态角落衍生(corner-derived)的时间模型所决定，但这时间模型无法反映出实际在半导体与压力环境下的动态行为。所以本发明的扫描测试着重于撷取错误，越多越好。如此以致于扫描样本备用在遇错不中止的测试模式下，记录所有扫描样本内的撷取错误。当可导致错误的压力环境下，更多的测试可以更清楚的分映出芯片的真实特性。而扫描触发器作为内部探针，可助于详细地描绘出芯片特性。
[0008]本发明将搜集在压力环境下以及遇错不中止(continue-on-fail)的测试中得到的测试响应。由于所有扫描触发器的信息都被搜集，数据的可观测性也大幅的提高。在扫描测试与数据搜集之后，本发明将进行异常值分析(outlier analysis)与机器学习(machinelearning)来找出预测模型。某种意义上来说，延迟是数字电路中被分析的类比属性。本发明不实际量测延迟的长度，因为这不具意义，但撷取错误可被视为在每个触发器输入锥以及每个扫描样本内，以多样的敏感路径对延迟的大致取样。
[0009]本发明的一实施例提供一种产生用于扫描测试的一特征化扫描样本的方法，该方法包含:提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0010]本发明的一实施例提供一种产生用于扫描测试的一特征化扫描样本的装置，该装置包含:一测试设备、一特征决定模块以及一特征化扫描样本产生模块。该测试设备用于根据多个预定扫描样本，在压力还下对多个待测装置进行扫描测试，产生每个待测装置的多个测试响应。该特征决定模块耦接于该测试设备，并用于从每个待测装置的该多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值。该特征化扫描样本产生模块耦接于该特征决定模块，并用于根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0011]本发明的有益效果在于，通过本发明，能够减轻对于系统等级测试的依赖，降低测试成本，并更快地降低每百万缺陷数，从而保证获得更好品质的产品。
【附图说明】
[0012]图1绘示本发明的数据搜集流程；
[0013]图2绘示本发明的一实施例的样本集扫描输出错误数量集合方法；
[0014]图3绘示本发明的一实施例的周期扫描输出错误数量集合方法；
[0015]图4绘示使用决策树分类法将错误数量的错误特征分类，以得到可分离出通过系统等级测试与未通过系统等级测试的装置的分离条件；
[0016]图5为本发明方法的一实施例的流程图；
[0017]图6为本发明装置的一实施例的功能方块图。
[0018]附图标记
[0019]200 装置
[0020]210测试设备
[0021]220特征决定模块
[0022]230特征化扫描样本决定模块
【具体实施方式】
[0023]在说明书及权 利要求书当中使用了某些词汇来指称特定的元件。所属领域中普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0024]数据搜集
[0025]图1绘示本发明的数据搜集过程的流程图。在本实施例中，转态延迟错误(transit1n delay fault)的扫描样本，将会基于芯片内部的时钟(on-chip-clock，0CC)提供扫描样本给自动测试设备(automated test equipment),自动测试设备会在压力环境(stress condit1ns)下，对待测装置(device under test)进行测试。而在这其中，使用了转态延迟错误的扫描样本。这是假设大多数的错误(除了实际的物理性损坏)都可被归咎为延迟错误。请注意，传统的无法转态错误(stuck-at-faults)也可被包含在内。这是因为无法转态错误属于一种延迟为无限大的信号慢升或慢降(slow-to-rise/fall)错误。再者,压缩过后基于内部时钟的扫描样本也可应用在本发明中。
[0026]根据本发明不同实施例，压力环境可以是以低于待测装置本身额定电压的电压来运作待测装置，以及以高于待测装置本身最高操作频率的频率来运作待测装置。压力环境可由将供应电压降低成几个等级以及将运作频率升高成几个等级来达成。举例来说，如果待测装置的规格说明书指出其额定电压为1.2V以及其最高运作频率为1200MHz，那么，在压力环境下，供给待测装置的电压可能为1.15V，1.10V，1.05V，1.00V或者是0.95V，而在压力环境下待测装置的操作频率可能是1482MHz，1508MHz, 1600MHz或者是1700MHz。
[0027]再者，遇错不中止的测试将可从待测装置的扫描输出端S01-S0S得到多个测试响应，而所有的响应错误将会被记录。与传统扫描测试不同之处在于，在本发明的扫描测试中，即便在待测装置的特定扫描输出端上检测到错误的测试响应，也不会中止扫描测试。
[0028]在一实施例中，每个错误的测试响应中包含以下信息:扫描输出端编号，测试样本编号，周期数，以及预期值。如图1所示，待测装置的测试响应可由二维的响应格状图所表示。在水平轴上的每个步阶对应于一个扫描输出周期，以及垂直轴上的每个步阶对应于一个扫描输出端。水平步阶的排列随着样本编号递增，并且在每个样本内，随着递增的周期数排列。假设有N个样本，每个样本进行C个周期，与S个扫描输出，格状图中响应格的总数目会等于NXCXS。
[0029]在每个响应格上，测试响应不是正确就是错误。错误的测试响应可另外标注其所对应的预期值，“O”或“1”，以辨别其错误类型。请注意阴影标示的测试响应在格状图中代表错误的测试响应。在响应格上的测试响应可分被配特定的数值。根据本发明的不同实施例，测试响应可基于二阶(binary)数值标示法来(0，I)来表示,或者由三阶(ternary)数值标示法(0，I, -1)来表示:
[0030]二阶响应=O,正确，
[0031]= I,错误，
[0032]三阶响应=O,正确，
[0033]= I,错误/预期为0，
[0034]=-1，错误/预期为I。
[0035]特征取得
[0036]上述的数据搜集程序可在每种压力环境下产生对应于每个待测装置的响应格状图。接着，关于待测装置的响应格状图的比较分析会被进行，从而找到通过系统等级测试与未通过系统等级测试的装置的响应格状图的相似处与差异处。如果待测装置不是通过系统等级测试就是未通过系统等级测试，将有机会找到可分辨出通过系统等级测试与未通过系统等级测试的装置的特定多个响应格对应的数值。由于响应格的数量很大，所以将每个响应格当作是单独的分析特征并不可行。以单芯片系统处理器的电路区块为例，一个待测装置可能会包含一百万个以上的响应格。因此，本发明试着将测试响应重新组合成较小的数据特征集合，进行分析。对应于特定条件的测试响应将会被集合起来，之后，对应于被集合的测试响应的错误数量将被计算出(亦即，特征值)。
[0037]—个错误特征包含了被集合的测试响应中所有响应数值的总和(不论是二阶表示或者是三阶表示)。在不同实施例中，可能会使用不同的集合技巧。然而，最简单的集合技巧就是将所有的响应集合起来，形成单个错误特征，以下称之为“总错误量(totalmismatch count, TMMC) ”。在这个架构下，将计算出每个待测装置所有的测试响应所对应的错误数量，并且作为每个待测装置的特征值。TMMC错误特征的概念在于，通常通过系统等级测试的装置，会有较低的总错误量，而且低于未通过系统等级测试的装置。所以，使用TMMC作为一个错误特征，可在不进入系统等级测试的情形下，预测出待测装置将通过系统等级测试或者是不会通过系统等级测试。
[0038]图2绘示另一种称之为“样本集扫描输出错误数量”(Pattern-Set Scan-OutputMMC, PS-S0-MMC)的集合技巧。这个架构与测试设备对扫描样本的编组有关。受限与测试设备的存储器容量，完整的扫描样本集将被分割为多个样本集(pattern set)，每个样本集包含有小量的扫描样本。在进行扫描测试的期间，样本集被一次次载入测试设备的存储器内。在这个架构下，在每个样本集与扫描输出对应的响应格被集合成一个PS-SO-MMC错误特征。此处假定有R个样本集,N个样本，每个样本进行C个周期(cycle)，以及S个扫描输出，故可产生RXS个错误特征。每个错误特征会包含(N/R) XC个格状图中的响应格。一个特定样本内的一特定扫描输出上的错误数量将会被计算。在图2中，测试响应可形成待测装置的36个PS-SO-MMC错误特征。如图2所示，对应样本集PSl以及在扫描输出端S02上的测试响应将被集合成错误特征“PS1&S02”，并且特征值为I (由被集合的响应格所对应的二阶数值响应所决定，其中，被集合的响应格中，只有一个错误的测试响应)，对应样本集PS3以及在扫描输出端S03上的测试响应将被集合成错误特征“PS3&S03”，并且特征值为4 (被集合的响应格中，有四个错误的测试响应)，对应样本集PS3以及在扫描输出端S08上的测试响应将被集合成错误特征“PS3&S08”，并且特征值为2 (被集合的响应格中，有两个错误的测试响应)，以及对应样本集PS2以及在扫描输出端SOll上的测试响应将被集合成错误特征“PS2&S011”，并且特征值为O (被集合的响应格中，没有错误的测试响应)。
[0039]响应格状图可被多种方式分割，形成特定的错误特征。图3绘示另一种称作为“周期扫描输出错误数量(Cycle Scan-Output MMC, CY-S0-MMC) ”的架构。这个架构的目的是为了增加缺陷信号的强度。图3展示了当在压力环境下测试，一个触发器Z因未通过系统等级测试的芯片，撷取错误。随着每个扫描样本情况不同，在触发器 Z处的撷取错误并不一定会遭遇到每个扫描样本。在图示的范例内，具有X容忍(X-tolerance)的扫描压缩被使用。这代表包含有触发器Z的内部扫描链(scan chain)可能会扇出(fan out)至多个外部的扫描输出。由于触发器Z的内部扫描链位置，错误在所有扫描样本的相同周期都可以被观察到。
[0040]使用PS-SO-MMC架构，触发器Z的撷取错误可能会分散在太多错误特征上。由于本发明所搜集的数据存在固有的噪声，所以在PS-SO-MMC架构下找到的错误的信噪比可能太低，而无法进行可靠的检测。对于CY-SO-MMC来说，每个扫描样本对齐彼此的顶部，以至于在相同周期与扫描输出上的测试响应可形成一个错误特征。这可使触发器Z上的撷取特征集中在同一周期以及少数由X容忍路径(x-tolerance routing)决定的扫描输出端上。
[0041]使用错误特征进行异常值分析
[0042]通过以上步骤取得的数据特征集合应该具备两种主要属性，以利进行异常值分析(outlier analysis)。首先，具有多个(但不可太多)特征有助于多变量(multivariate)数据分析。第二，每个错误特征值(如，某个被集合的测试响应所对应的错误数量)有足够的数值范围，以利观察统计特征。
[0043]图4绘示如何将决策树分类法(decis1n tree classificat1n)应用在错误数量(MMC)的错误特征上，以决定可分离出通过系统等级测试的装置与未通系统等级测试的装置的分离条件。在本实施例中，在特定压力环境下，有23个装置进行了扫描测试，并且从这23个装置的测试响应中撷取出10个MMC错误特征，而这23个装置中有20个通过系统等级测试，3个为通过系统等级测试。如图4所示，10个MMC错误特征被列在水平轴上，而垂直轴上则标示出错误数量。每个MMC错误特征的分布以垂直的散布图(scatter plot)来展示。在本实施例中，使用决策树分类法来决定可以清楚分别出通过系统等级测试与未通过系统等级测试的装置的最佳错误特征。其中，两个MMC错误特征(如，错误特征6与错误特征8)可以分离出20个通过系统等级测试的待测装置与3个未通过系统等级测试的待测装置。如此一来，就可以得到预测原则。
[0044]基于可分离通过系统等级测试的待测装置与未通过系统等级测试的待测装置的最佳错误特征，可进一步找到分离条件(例如，错误特征6小于152.5个MMC，以及错误物特征小于255个MMC)。分析这个分离条件可以产生特征化扫描样本。由于特征化扫描样本是基于压力环境下的测试响应的分析结果所产生。所以，同样从待测装置中辨识出故障的待测装置，需要的特征化扫描样本的数量将会远少于传统基于内部时钟的扫描样本的数量。亦即，特征化扫描样本可用来提升基于内部时钟的扫描样本，从而优化测试流程，并且实现对系统等级测试错误或商品退货错误的预测。如此，在不进入系统等级测试阶段的情形下，根据特征化扫描样本来进行扫描测试，可找出某些可能为系统等级测试错误或者商品退货错误的装置。
[0045]本发明方法
[0046]本发明可进一步归纳成图5所示的流程，并且包含有以下步骤:
[0047]步骤110:提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；
[0048]步骤120:从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，以决定每个待测装置的多个错误特征所对应的特征值；
[0049]步骤130:根据每个待测装置的特征值，产生至少一特征化扫描样本。
[0050]在一实施例中，步骤120可通过计算每个待测装置被集合的测试响应中的错误数量(MMC)来当作待测装置的错误特征。再者，基于流程开始前的系统等级测试操作，每个待测装置会被判别成通过系统等级测试或者是未通过系统等级测试。接着，步骤130将对被判别成通过系统等级测试的待测装置的错误数量，以及被判别成未通过系统等级测试的待测装置的错误数量进行异常值分析，进一步决定分离条件，并再根据分离条件，产生特征化扫描样本。通过以下关于本发明装置的解释，可更清楚解本发明的流程与其中步骤。
[0051]本发明装置
[0052]在本实施例中，步骤110?130可由图6所示的装置来实现。如图6所示，装置200包含有测试设备210，特征决定模块220以及特征化扫描样本产生模块230。测试设备210根据多个预定扫描样本，对待测装置310_1-310_N进行扫描测试，从而产生每个待测装置的多个测试响应(如图1所示的响应方格图)。其中，扫描测试是在压力环境(较低的电压供应以及较高的运作频率)下进行。在本实施例中，多个预定扫描样本可能是转态延迟错误扫描样本。然而，在本发明的其他实施例中，预定扫描样本可以是其他形式的扫描样本。另外，测试设备210还基于系统功能性样本，对每个待测装置进行系统等级测试，这可确定每个待测装置为未通过系统等级测试(system-level-test failed)or或者是通过系统等级测试(system-level-test passed)。每个待测装置的系统等级测试的结果与测试响应将会被送到特征决定模块220。特征决定模块220将从每个待测装置310_1-310_N的测试响应中，集合特定的测试响应，来决定对应于每个待测装置310_1-310_N的多个错误特征所对应的特征值。用来集合特定测试响应的方式可能包含TMMC、PS-SO-MMC以及CY-SO-MMC技巧中的一个或多个，或者是其他的集合方式。根据特征决定模块220所进行的集合操作，将可得到每个待测装置310_1-310_N的不同错误特征所对应的一个或多个特征值。举例来说，如图4所示，产生了每个待测装置310_l-310_N的10个错误特征。而每个待测装置310_1-310也分别具有分别对应于这10个错误特征的特征值。所产生的待测装置310_1-310的特征值将被送到特征化扫描样本产生模块230，其根据待测装置310_1_310的特征值产生至少一特征化扫描样本。进一步来说，特征化扫描样本产生模块230将对每个被判定成的通过系统等级测试与未通过系统等级测试(根据测试设备210所产生的系统等级测试结果)的待测装置的错误数量(基于对应于每个错误特征的错误数量的分布)，进行异常值分析来决定分离条件。接着，特征化扫描样本产生模块230根据分离条件来产生特征化扫描样本。例如，特征化扫描样本产生模块230可能会使用如图4所示的决策树分离技巧，把错误特征6的错误数量152.5以及错误特征8的错误数量255当作是分离条件，并且根据这个分离条件来产生至少一特征化扫描样本。
[0053]请注意，本发明中的方法与其中的步骤可基于纯软件架构或纯硬件架构，或者是两者混合的架构来实现，例如:通过处理器来执行对应的软件、通过纯硬件电路，或者是通过两者的组合。其中，处理器可为通用处理器(general-purpose processor),或者是如数字信号处理器(digital signal processor)之类的特定处理器。软件可能储存于电脑可读取媒体(例如:光碟机(optical disk drive)、硬盘机(hard disk drive)、快闪存储器(flash memory)、各种随机存取存储器(random-access memory, RAM)、各种为只读存储器 (read-only memory, ROM)或者是任何可被处理器所辨别的储存装置)中，并且包含各种编程逻辑(programming logic)、指令,或者是用以实现本发明的必要数据。此外,在纯硬件电路的架构中，可能包含基于硬件逻辑(hard-wired logic)，可编程逻辑(如:现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)或者是复杂可编程逻辑装置(ComplexProgrammable Logic Device, CPLD)、或者特殊应用集成电路(Applicat1n-specificintegrated circuit, ASIC)所实现的特定电路。
[0054]以上文中所提及的“一实施例”代表针对该实施例所描述的特定特征、结构或者是特性是包含于本发明的至少一实施方式中。再者，文中不同段落中所出现的“一实施例”并非代表相同的实施例。因此，尽管以上对于不同实施例描述时，分别提及了不同的结构特征或是方法性的动作，但应当注意的是，这些不同特征可通过适当的修改而同时实现于同一特定实施方式中。
[0055]总结来说，本发明在压力环境下进行扫描测试，并且搜集对应于大量扫描样本的测试数据，并且将测试数据的一部分集合，得到对应于特定错误特征的特征值，据此对错误特征的特征值进行异常值分析，从而预测等级测试错误与商品退货错误。
[0056]以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种产生用于扫描测试的一特征化扫描样本的方法，其特征在于，所述的方法包含: 提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应； 从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及 根据每个待测装置的特征值，产生至少一特征化扫描样本。2.根据权利要求1所述的方法，其特征在于，决定每个待测装置的所述多个错误特征所对应的特征值的步骤包含: 计算每个待测装置的所述多个特定测试响应对应的一错误数量，作为所述待测装置的一特征值。3.根据权利要求2所述的方法，其特征在于，所述的方法另包含: 判定每一个待测装置为通过系统等级测试或者是未通过系统等级测试；以及 根据每个待测装置的特征值，产生所述至少一特征化扫描样本的步骤包含: 对判定为通过系统等级测试的待测装置以及判定为未通过系统等级测试的待测装置的特征错误数量进行异常值分析，决定一分离条件；以及 根据所述分离条件产生至少一特征化扫描样本。4.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试的步骤包含: 以一特定操作电压运作所述多个待测装置，所述特定操作电压低于所述多个待测装置的一额定供应电压。5.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试的步骤包含: 以一特定操作频率运作所述多个待测装置，所述特定操作频率高于所述多个待测装置的一额定操作频率。6.根据权利要求1所述的方法，其特征在于，在压力环境下对所述多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应的步骤包含: 当在所述多个待测装置的其中之一的一特定扫描输出端上检测到一错误测试响应时，持续对所述待测装置进行扫描测试。7.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响应对应于所述待测装置的至少一扫描输出端。8.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定扫描输出周期。9.根据权利要求1所述的方法，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定预定扫描样本。10.根据权利要求1所述的方法，其特征在于，所述多个预定扫描样本使用所述多个待测装置的内部时钟。11.根据权利要求1所述的方法，其特征在于，待测装置为一多核心处理器的一核心。12.—种产生用于扫描测试的一特征化扫描样本的装置，其特征在于，所述的装置包含: 一测试设备，用于根据多个预定扫描样本，在压力环境下对多个待测装置进行扫描测试，产生每个待测装置的多个测试响应； 一特征决定模块，耦接于所述测试设备，用于从每个待测装置的所述多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及 一特征化扫描样本产生模块，耦接于所述特征决定模块，用于根据每个待测装置的特征值，产生至少一特征化扫描样本。13.根据权利要求12所述的装置，其特征在于，所述特征决定模块用于计算每个待测装置的所述多个特定测试响应对应的一错误数量，作为所述待测装置的一特征值。14.根据权利要求13所述的装置，其特征在于，所述待测装置判定每一个待测装置为通过系统等级测试或者是未通过系统等级测试，并且所述特征决定模块对判定为通过系统等级测试的待测装置以及判定为未通过系统等级测试的待测装置的特征错误数量进行异常值分析，决定一分离条件，而所述特征化扫描样本产生模块用于根据所述分离条件产生所述至少一特征化扫描样本。15.根据权利要求12所述的装置，其特征在于，所述测试设备用于当每个待测装置操作在一特定操作电压下进行扫描测试，所述特定操作电压低于所述待测装置的一额定供应电压。16.根据权利要求12所述的装置，其特征在于，所述测试设备用于当每个待测装置操作在一特定操作频率下进行扫描测试，所述特定操作频率高于所述待测装置的一额定操作频率。17.根据权利要求12所述的装置，其特征在于，当在所述多个待测装置其中之一的一特定扫描输出端上检测到一错误测试响应时，所述测试设备持续对所述待测装置进行扫描测试。18.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响应对应于所述待测装置的至少一扫描输出端。19.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定扫描输出周期。20.根据权利要求12所述的装置，其特征在于，每个待测装置的所述多个特定测试响对应于所述待测装置的至少一特定预定扫描样本。21.根据权利要求12所述的装置，其特征在于，所述多个预定扫描样本使用所述多个待测装置的内部时钟。22.根据权利要求12所述的装置，其特征在于，待测装置为一多核心处理器的一核心。
【专利摘要】本发明提供一种产生用于扫描测试的一特征化扫描样本的方法与装置，该方法包含：提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及根据每个待测装置的特征值，产生至少一特征化扫描样本。通过本发明，能够减轻对于系统等级测试的依赖，降低测试成本，并更快地降低每百万缺陷数，从而保证获得更好品质的产品。
【IPC分类】G01R31/3183
【公开号】CN104898042
【申请号】CN201510095960
【发明人】陈海力, 郭士华, 董志圣
【申请人】联发科技股份有限公司
【公开日】2015年9月9日
【申请日】2015年3月4日
【公告号】US20150253384
最新回复(0)