一种阵列基板及显示装置的制造方法
一种阵列基板及显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002] 阵列基板行驱动（Gate Driver on Array，简称GOA)电路技术为将栅极驱动集成 电路集成于显示装置的阵列基板的周边区域的电路技术，G0A电路技术可减小显示装置的 边框，并可从材料成本和步骤工艺上节约成本。
[0003] 具体地，如图1和图2所示，G0A电路包括多个薄膜晶体管1'和位于薄膜晶体管 1'之间的栅极材料布线2'、源漏极材料布线3'和第一金属布线4'，栅极材料布线2'和源 漏极材料布线3'之间设置有栅极绝缘层5'，源漏极材料布线3'和第一金属布线4'之间设 置有钝化层6'。其中，栅极材料布线2'和源漏极材料布线3'的延伸方向相互平行，第一金 属布线4'的延伸方向与栅极材料布线2'和源漏极材料布线3'的延伸方向相互垂直，第一 金属布线4'与栅极材料布线2'或源漏极材料布线3'电连接。
[0004] 发明人发现，由于钝化层6'的厚度通常为2000A，因而第一金属布线4'跨越源 漏极材料布线3'位置处容易发生静电击穿，从而使得阵列基板周边区域内的布线之间容易 发生静电击穿。若通过增加钝化层6'的厚度的方式降低静电击穿的概率，将会导致在对钝 化层6'与栅极绝缘层5' 一起进行刻蚀的过程中，刻蚀时间较长，导致源漏极顶部的金属形 成过刻，且由于第一金属布线4'与源漏极材料布线3'之间的连接孔过深，且钝化层6'上 的过孔和其上方的树脂层上的过孔半搭接以形成连接孔，因此，将会导致二者之间出现连 接不良。因而简单地增加钝化层6'的厚度无法降低阵列基板周边区域内的布线之间发生 静电击穿的概率。
【发明内容】
[0005] 本发明所要解决的技术问题在于提供一种阵列基板及显示装置，可以降低阵列基 板周边区域内的布线之间发生静电击穿的概率。
[0006] 为解决上述技术问题，本发明实施例采用如下技术方案：
[0007] -种阵列基板，所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏 极材料布线和多条第一金属布线，所述栅极材料布线与所述源漏极材料布线和所述第一金 属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交叠区域的数 量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述多条栅极材 料布线、所述多条源漏极材料布线和所述多条第一金属布线均用作所述周边区域的电路的 连接线。
[0008] 所述周边区域包含主要布线区域，在所述主要布线区域中，所述源漏极材料布线 和所述第一金属布线无交叠区域，所述栅极材料布线与所述源漏极材料布线和所述第一金 属布线有交叠区域。
[0009] 在所述主要布线区域中，所述源漏极材料布线的延伸方向与所述第一金属布线的 延伸方向平行，所述栅极材料布线的延伸方向与所述源漏极材料布线和所述第一金属布线 的延伸方向相互垂直。
[0010] 所述阵列基板的周边区域内设置有栅极绝缘层和钝化层，所述栅极绝缘层和所述 钝化层位于所述栅极布线层和所述第一金属布线所在的金属布线层之间。
[0011] 所述栅极绝缘层位于所述栅极材料布线所在的栅极布线层和所述源漏极材料布 线所在的源漏极布线层之间。
[0012] 所述阵列基板的周边区域内还设置有薄膜晶体管，所述第一金属布线与所述薄膜 晶体管的栅极、源极或者漏极电连接。
[0013] 所述栅极绝缘层和所述钝化层上设置有过孔，所述第一金属布线通过所述过孔与 所述薄膜晶体管的栅极电连接。
[0014] 所述阵列基板的显示区域内设置有公共电极以及位于所述公共电极上且与所述 公共电极电连接的导电结构，所述导电结构和所述第一金属布线同层设置且同时形成。
[0015] 本发明实施例提供了一种具有如上所述结构的阵列基板，由于周边区域的栅极材 料布线和源漏极材料布线之间至少具有一层较厚的绝缘层，因而栅极材料布线和源漏极材 料布线之间的交叠区域不会发生静电击穿；由于栅极材料布线和第一金属布线之间至少具 有两层绝缘层，因而栅极材料布线和第一金属布线之间的交叠区域不会发生静电击穿；并 且，虽然源漏极材料布线和第一金属布线之间的绝缘层厚度和现有技术中相同，但是由于 源漏极材料布线和第一金属布线之间的交叠区域的数量小于源漏极材料布线和栅极材料 布线（栅极材料布线的膜层位置和现有技术中的第一金属布线的膜层位置相同）之间的交 叠区域的数量，因而相对于现有技术而言，源漏极材料布线和第一金属布线之间的交叠区 域的数量减少或者无交叠区域，从而可以降低阵列基板周边区域内的布线之间发生静电击 穿的概率。
[0016] 此外，本发明实施例还提供了一种显示装置，所述显示装置包括如上实施例所述 的阵列基板。
【附图说明】
[0017] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附 图获得其他的附图。
[0018] 图1为现有技术中阵列基板的周边区域的局部示意图；
[0019] 图2为图1中沿AA'的剖面图；
[0020]图3为本发明实施例提供的一种阵列基板的周边区域的局部示意图；
[0021] 图4为本发明实施例提供的另一种阵列基板的周边区域的局部示意图；
[0022] 图5为图3中沿BB'的剖面图；
[0023] 图6为图3中沿CC'的剖面图；
[0024] 图7为图3中沿DD'的剖面图。
[0025] 附图标记说明：
[0026] 1 一栅极材料布线；2-源漏极材料布线；3-第一金属布线；
[0027] 4-栅极绝缘层； 5-钝化层； 6-薄膜晶体管。
【具体实施方式】
[0028] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0029] 本发明实施例提供了一种阵列基板，如图3所示，该阵列基板的周边区域内设置 有多条栅极材料布线1、多条源漏极材料布线2和多条第一金属布线3,栅极材料布线1与 源漏极材料布线2和第一金属布线3之间具有交叠区域，源漏极材料布线2与第一金属布 线3之间的交叠区域的数量小于源漏极材料布线2与栅极材料布线1之间的交叠区域的数 量，多条栅极材料布线1、多条源漏极材料布线2和多条第一金属布线3均用作周边区域的 电路的连接线。
[0030] 由于栅极材料布线1和源漏极材料布线2之间至少具有一层绝缘层，示例性地， 栅极材料布线1和源漏极材料布线2之间具有栅极绝缘层，该绝缘层的厚度通常大于 2000A,因而栅极材料布线1和源漏极材料布线2之间的交叠区域不会发生静电击穿；由 于栅极材料布线1和第一金属布线3之间至少具有两层绝缘层，示例性地，栅极材料布线1 和第一金属布线3之间具有栅极绝缘层和钝化层，因而栅极材料布线1和第一金属布线3 之间的交叠区域不会发生静电击穿；并且，虽然源漏极材料布线2和第一金属布线3之间的 绝缘层厚度与现有技术中相同，但是由于源漏极材料布线2和第一金属布线3的交叠区域 的数量小于源漏极材料布线2与栅极材料布线1 (栅极材料布线1的膜层位置与现有技术 中的第一金属布线1'的膜层位置相同）的交叠区域的数量，因而相对于现有技术而言，源 漏极材料布线2和第一金属布线3之间的交叠区域的数量减小或者无交叠区域，因而，可以 降低阵列基板周边区域内的布线之间发生静电击穿的概率。
[0031] 在上述实施例中，如图3和图4所示，周边区域包含主要布线区域R，在主要布线区 域R中，源漏极材料布线2和第一金属布线3无交叠区域，栅极材料布线1与源漏极材料布 线2和第一金属布线3有交叠区域。由于在主要布线区域R中源漏极材料布线2和第一金 属布线3之间无交叠区域，因而在主要布线区域R内不会发生静电击穿。
[0032] 进一步地，在主要布线区域R中，源漏极材料布线2的延伸方向与第一金属布线3 的延伸方向平行，栅线材料布线1的延伸方向与源漏极材料布线2和第一金属布线3的延 伸方向相互垂直。如此设计，可使源漏极材料布线2和第一金属布线3之间不会具有交叠区 域，可进一步降低阵列基板周边区域内的布线之间发生静电击穿的概率。需要说明的是，以 上所述的布线的延伸方向相互平行或者垂直，并不是指布线一定为直线向某个方向延伸， 布线可以具有一定的弯折，只要其主要向某个方向延伸即可。
[0033] 需要说明的是，如图3和图4所示，源漏极材料布线2和第一金属布线3的交叠区 域的数量小于源漏极材料布线2与栅极材料布 线1的交叠区域的数量，可包括两种情形：
[0034] 第一种情形，如图3所示，在周边区域的其余布线区域中，源漏极材料布线2与第 一金属布线3有交叠区域，由于源漏极材料布线2和第一金属布线3之间的交叠区域的总 数量远远小于现有技术中可发生静电击穿的源漏极材料布线和第一金属布线之间的交叠 区域的总数量，因而与现有技术相比，虽然源漏极材料布线2和第一金属布线3之间的绝缘 层厚度不变，但是交叠区域的总数量减小很多，从而使得阵列基板的周边区域内的布线之 间发生静电击穿的概率减小。
[0035] 第二种情形，如图4所示，在周边区域的其余布线区域中，源漏极材料布线2和第 一金属布线3无交叠区域。具体地，可通过改变源漏极材料布线2和栅极材料布线1的电 连接的位置，使源漏极材料布线2和第一金属布线3之间无交叠区域。
[0036] 由于源漏极材料布线2和第一金属布线3之间无交叠区域，因而源漏极材料布线2 和第一金属布线3之间不会发生静电击穿，使得阵列基板的周边区域内的布线之间不会发 生静电击穿，所以优选采用第二种情形中源漏极材料布线2和第一金属布线3的结构作为 本发明实施例中源漏极材料布线2和第一金属布线3的结构。
[0037] 进一步地，如图5所示，阵列基板的周边区域内还设置有栅极绝缘层4和钝化层5， 其中，栅极绝缘层4和钝化层5位于栅极材料布线1所在的栅极布线层和第一金属布线3 所在的金属布线层之间。由于阵列基板的周边区域内仅设置有一层栅极绝缘层4和一层钝 化层5,因而在降低阵列基板周边区域内布线之间发生静电击穿的概率的同时，可节约生产 成本。
[0038] 进一步地，如图6所示，栅极绝缘层4位于栅极材料布线1所在的栅极布线层和源 漏极材料布线2所在的源漏极布线层之间。由于阵列基板的周边区域内仅设置有一层栅极 绝缘层4,因而在降低阵列基板周边区域内布线之间发生静电击穿的概率的同时，可节约生 产成本。
[0039] 可选地，栅极绝缘层4的厚度为4000A，钝化层5的厚度为2000A,由于无需 增加钝化层5的厚度即可降低阵列基板的周边区域内的布线之间发生静电击穿的概率，因 而可以节约生产成本。
[0040] 进一步地，如图3和图4所示，栅极材料布线1与源漏极材料布线2或第一金属布 线3电连接。其中，栅极材料布线1、源漏极材料布线2和第一金属布线3可传输栅线驱动 信号、数据线驱动信号，还可传输其他信号，并且，源漏极材料布线2和第一金属布线3传输 的信号可为相同的信号或不同的信号。
[0041] 具体地，如图3和图5所示，栅极绝缘层4和钝化层5上设置有过孔，栅极材料布 线1通过该过孔与第一金属布线3电连接。优选地，栅极绝缘层4和钝化层5上设置有两 个过孔，可使栅极材料布线1和第一金属布线3之间的电连接更稳定。
[0042] 此外，如图3和图7所示，栅极绝缘层4上设置有过孔，栅极材料布线1通过该过 孔与源漏极材料布线2电连接。优选地，栅极绝缘层4上设置有两个过孔，可使栅极材料布 线1和源漏极材料布线2之间的电连接更稳定。
[0043] 进一步地，如图3所示，阵列基板的周边区域内还设置有薄膜晶体管6,第一金属 布线3可与薄膜晶体管6的栅极、源极或者漏极电连接。
[0044] 具体地，栅极绝缘层4和钝化层5上还可设置有过孔，第一金属布线3可通过该过 孔与薄膜晶体管6的栅极电连接，该过孔的设置可参考本申请的相关内容，此处不再赘述。 并且，钝化层5上可设置有过孔，第一金属布线3可通过该过孔与薄膜晶体管6的源极或漏 极电连接。
[0045] 进一步地，阵列基板的显示区域内设置有公共电极以及位于公共电极上的导电结 构，其中导电结构与公共电极电连接，因而可减小公共电极的电阻。此外，导电结构和第一 金属布线3同层设置且同时形成，从而可以减少阵列基板的制作工艺。
[0046] 此外，需要说明的是，阵列基板的显示区域内还设置有栅线、数据线、薄膜晶体管、 像素电极，栅极绝缘层和钝化层，其中，薄膜晶体管包括栅极、源极和漏极，栅极和栅极材料 布线1同层设置且同时形成，源极和漏极与源漏极材料布线2同层设置且同时形成，栅极绝 缘层与阵列基板的周边区域内的栅极绝缘层4同层设置且同时形成，钝化层与阵列基板的 周边区域内的钝化层5同层设置且同时形成，从而可以简化阵列基板的制作工艺。
[0047] 本发明实施例提供了一种包括如以上实施例所述的阵列基板，由于栅极材料布线 和源漏极材料布线之间至少具有一层较厚的绝缘层，因而栅极材料布线和源漏极材料布线 之间的交叠区域不会发生静电击穿；由于栅极材料布线和第一金属布线之间至少具有两层 绝缘层，因而栅极材料布线和第一金属布线之间的交叠区域不会发生静电击穿；并且，虽然 源漏极材料布线和第一金属布线之间的绝缘层厚度和现有技术中相同，但是由于源漏极材 料布线和第一金属布线之间的交叠区域的数量小于源漏极材料布线和栅极材料布线（栅 极材料布线的膜层位置和现有技术中的第一金属布线的膜层位置相同）之间的交叠区域 的数量，因而相对于现有技术而言，源漏极材料布线和第一金属布线之间的交叠区域的数 量减少或者无交叠区域，从而可以降低阵列基板周边区域内布线之间发生静电击穿的概 率。
[0048] 此外，本发明实施例还提供了一种显示装置，该显示装置包括以上实施方式中的 阵列基板。该显示装置具有窄边框的特点，显示装置可以为：液晶面板、平板电脑、电视机、 显示器、笔记本电脑等任何具有显示功能的产品或部件。
[0049] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1. 一种阵列基板，所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏极 材料布线和多条第一金属布线，其特征在于，所述栅极材料布线与所述源漏极材料布线和 所述第一金属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交 叠区域的数量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述 多条栅极材料布线、所述多条源漏极材料布线和所述多条第一金属布线均用作所述周边区 域的电路的连接线。2. 根据权利要求1所述的阵列基板，其特征在于，所述周边区域包含主要布线区域，在 所述主要布线区域中，所述源漏极材料布线和所述第一金属布线无交叠区域，所述栅极材 料布线与所述源漏极材料布线和所述第一金属布线有交叠区域。3. 根据权利要求2所述的阵列基板，其特征在于，在所述主要布线区域中，所述源漏极 材料布线的延伸方向与所述第一金属布线的延伸方向平行，所述栅线材料布线的延伸方向 与所述源漏极材料布线和所述第一金属布线的延伸方向相互垂直。4. 根据权利要求1-3任一项所述的阵列基板，其特征在于，所述阵列基板的周边区域 内设置有栅极绝缘层和钝化层，所述栅极绝缘层和所述钝化层位于所述栅极材料布线所在 的栅极布线层和所述第一金属布线所在的金属布线层之间。5. 根据权利要求4所述的阵列基板，其特征在于，所述栅极绝缘层位于所述栅极布线 层和所述源漏极材料布线所在的源漏极布线层之间。6. 根据权利要求5所述的阵列基板，其特征在于，所述阵列基板的周边区域内还设置 有薄膜晶体管，所述第一金属布线与所述薄膜晶体管的栅极、源极或者漏极电连接。7. 根据权利要求6所述的阵列基板，其特征在于，所述栅极绝缘层和所述钝化层上设 置有过孔，所述第一金属布线通过所述过孔与所述薄膜晶体管的栅极电连接。8. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板的显示区域内设置有 公共电极以及位于所述公共电极上且与所述公共电极电连接的导电结构，所述导电结构和 所述第一金属布线同层设置且同时形成。9. 一种显示装置，其特征在于，所述显示装置包括如权利要求1-8任一项所述的阵列 基板。
【专利摘要】本发明实施例公开了一种阵列基板及显示装置，涉及显示技术领域，可以降低阵列基板周边区域内布线之间发生静电击穿的概率。所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏极材料布线和多条第一金属布线，所述栅极材料布线与所述源漏极材料布线和所述第一金属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交叠区域的数量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述多条栅极材料布线、所述多条源极材料布线和所述多条第一金属布线均用作所述周边区域的电路的连接线。
【IPC分类】G02F1/1345, G02F1/1333, G02F1/1362
【公开号】CN104898338
【申请号】CN201510379820
【发明人】曹占锋, 张锋, 张斌, 何晓龙, 高锦成, 姚琪, 李正亮, 孔祥春
【申请人】京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002] 阵列基板行驱动（Gate Driver on Array，简称GOA)电路技术为将栅极驱动集成 电路集成于显示装置的阵列基板的周边区域的电路技术，G0A电路技术可减小显示装置的 边框，并可从材料成本和步骤工艺上节约成本。
[0003] 具体地，如图1和图2所示，G0A电路包括多个薄膜晶体管1'和位于薄膜晶体管 1'之间的栅极材料布线2'、源漏极材料布线3'和第一金属布线4'，栅极材料布线2'和源 漏极材料布线3'之间设置有栅极绝缘层5'，源漏极材料布线3'和第一金属布线4'之间设 置有钝化层6'。其中，栅极材料布线2'和源漏极材料布线3'的延伸方向相互平行，第一金 属布线4'的延伸方向与栅极材料布线2'和源漏极材料布线3'的延伸方向相互垂直，第一 金属布线4'与栅极材料布线2'或源漏极材料布线3'电连接。
[0004] 发明人发现，由于钝化层6'的厚度通常为2000A，因而第一金属布线4'跨越源 漏极材料布线3'位置处容易发生静电击穿，从而使得阵列基板周边区域内的布线之间容易 发生静电击穿。若通过增加钝化层6'的厚度的方式降低静电击穿的概率，将会导致在对钝 化层6'与栅极绝缘层5' 一起进行刻蚀的过程中，刻蚀时间较长，导致源漏极顶部的金属形 成过刻，且由于第一金属布线4'与源漏极材料布线3'之间的连接孔过深，且钝化层6'上 的过孔和其上方的树脂层上的过孔半搭接以形成连接孔，因此，将会导致二者之间出现连 接不良。因而简单地增加钝化层6'的厚度无法降低阵列基板周边区域内的布线之间发生 静电击穿的概率。
【发明内容】
[0005] 本发明所要解决的技术问题在于提供一种阵列基板及显示装置，可以降低阵列基 板周边区域内的布线之间发生静电击穿的概率。
[0006] 为解决上述技术问题，本发明实施例采用如下技术方案：
[0007] -种阵列基板，所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏 极材料布线和多条第一金属布线，所述栅极材料布线与所述源漏极材料布线和所述第一金 属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交叠区域的数 量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述多条栅极材 料布线、所述多条源漏极材料布线和所述多条第一金属布线均用作所述周边区域的电路的 连接线。
[0008] 所述周边区域包含主要布线区域，在所述主要布线区域中，所述源漏极材料布线 和所述第一金属布线无交叠区域，所述栅极材料布线与所述源漏极材料布线和所述第一金 属布线有交叠区域。
[0009] 在所述主要布线区域中，所述源漏极材料布线的延伸方向与所述第一金属布线的 延伸方向平行，所述栅极材料布线的延伸方向与所述源漏极材料布线和所述第一金属布线 的延伸方向相互垂直。
[0010] 所述阵列基板的周边区域内设置有栅极绝缘层和钝化层，所述栅极绝缘层和所述 钝化层位于所述栅极布线层和所述第一金属布线所在的金属布线层之间。
[0011] 所述栅极绝缘层位于所述栅极材料布线所在的栅极布线层和所述源漏极材料布 线所在的源漏极布线层之间。
[0012] 所述阵列基板的周边区域内还设置有薄膜晶体管，所述第一金属布线与所述薄膜 晶体管的栅极、源极或者漏极电连接。
[0013] 所述栅极绝缘层和所述钝化层上设置有过孔，所述第一金属布线通过所述过孔与 所述薄膜晶体管的栅极电连接。
[0014] 所述阵列基板的显示区域内设置有公共电极以及位于所述公共电极上且与所述 公共电极电连接的导电结构，所述导电结构和所述第一金属布线同层设置且同时形成。
[0015] 本发明实施例提供了一种具有如上所述结构的阵列基板，由于周边区域的栅极材 料布线和源漏极材料布线之间至少具有一层较厚的绝缘层，因而栅极材料布线和源漏极材 料布线之间的交叠区域不会发生静电击穿；由于栅极材料布线和第一金属布线之间至少具 有两层绝缘层，因而栅极材料布线和第一金属布线之间的交叠区域不会发生静电击穿；并 且，虽然源漏极材料布线和第一金属布线之间的绝缘层厚度和现有技术中相同，但是由于 源漏极材料布线和第一金属布线之间的交叠区域的数量小于源漏极材料布线和栅极材料 布线（栅极材料布线的膜层位置和现有技术中的第一金属布线的膜层位置相同）之间的交 叠区域的数量，因而相对于现有技术而言，源漏极材料布线和第一金属布线之间的交叠区 域的数量减少或者无交叠区域，从而可以降低阵列基板周边区域内的布线之间发生静电击 穿的概率。
[0016] 此外，本发明实施例还提供了一种显示装置，所述显示装置包括如上实施例所述 的阵列基板。
【附图说明】
[0017] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附 图获得其他的附图。
[0018] 图1为现有技术中阵列基板的周边区域的局部示意图；
[0019] 图2为图1中沿AA'的剖面图；
[0020]图3为本发明实施例提供的一种阵列基板的周边区域的局部示意图；
[0021] 图4为本发明实施例提供的另一种阵列基板的周边区域的局部示意图；
[0022] 图5为图3中沿BB'的剖面图；
[0023] 图6为图3中沿CC'的剖面图；
[0024] 图7为图3中沿DD'的剖面图。
[0025] 附图标记说明：
[0026] 1 一栅极材料布线；2-源漏极材料布线；3-第一金属布线；
[0027] 4-栅极绝缘层； 5-钝化层； 6-薄膜晶体管。
【具体实施方式】
[0028] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0029] 本发明实施例提供了一种阵列基板，如图3所示，该阵列基板的周边区域内设置 有多条栅极材料布线1、多条源漏极材料布线2和多条第一金属布线3,栅极材料布线1与 源漏极材料布线2和第一金属布线3之间具有交叠区域，源漏极材料布线2与第一金属布 线3之间的交叠区域的数量小于源漏极材料布线2与栅极材料布线1之间的交叠区域的数 量，多条栅极材料布线1、多条源漏极材料布线2和多条第一金属布线3均用作周边区域的 电路的连接线。
[0030] 由于栅极材料布线1和源漏极材料布线2之间至少具有一层绝缘层，示例性地， 栅极材料布线1和源漏极材料布线2之间具有栅极绝缘层，该绝缘层的厚度通常大于 2000A,因而栅极材料布线1和源漏极材料布线2之间的交叠区域不会发生静电击穿；由 于栅极材料布线1和第一金属布线3之间至少具有两层绝缘层，示例性地，栅极材料布线1 和第一金属布线3之间具有栅极绝缘层和钝化层，因而栅极材料布线1和第一金属布线3 之间的交叠区域不会发生静电击穿；并且，虽然源漏极材料布线2和第一金属布线3之间的 绝缘层厚度与现有技术中相同，但是由于源漏极材料布线2和第一金属布线3的交叠区域 的数量小于源漏极材料布线2与栅极材料布线1 (栅极材料布线1的膜层位置与现有技术 中的第一金属布线1'的膜层位置相同）的交叠区域的数量，因而相对于现有技术而言，源 漏极材料布线2和第一金属布线3之间的交叠区域的数量减小或者无交叠区域，因而，可以 降低阵列基板周边区域内的布线之间发生静电击穿的概率。
[0031] 在上述实施例中，如图3和图4所示，周边区域包含主要布线区域R，在主要布线区 域R中，源漏极材料布线2和第一金属布线3无交叠区域，栅极材料布线1与源漏极材料布 线2和第一金属布线3有交叠区域。由于在主要布线区域R中源漏极材料布线2和第一金 属布线3之间无交叠区域，因而在主要布线区域R内不会发生静电击穿。
[0032] 进一步地，在主要布线区域R中，源漏极材料布线2的延伸方向与第一金属布线3 的延伸方向平行，栅线材料布线1的延伸方向与源漏极材料布线2和第一金属布线3的延 伸方向相互垂直。如此设计，可使源漏极材料布线2和第一金属布线3之间不会具有交叠区 域，可进一步降低阵列基板周边区域内的布线之间发生静电击穿的概率。需要说明的是，以 上所述的布线的延伸方向相互平行或者垂直，并不是指布线一定为直线向某个方向延伸， 布线可以具有一定的弯折，只要其主要向某个方向延伸即可。
[0033] 需要说明的是，如图3和图4所示，源漏极材料布线2和第一金属布线3的交叠区 域的数量小于源漏极材料布线2与栅极材料布 线1的交叠区域的数量，可包括两种情形：
[0034] 第一种情形，如图3所示，在周边区域的其余布线区域中，源漏极材料布线2与第 一金属布线3有交叠区域，由于源漏极材料布线2和第一金属布线3之间的交叠区域的总 数量远远小于现有技术中可发生静电击穿的源漏极材料布线和第一金属布线之间的交叠 区域的总数量，因而与现有技术相比，虽然源漏极材料布线2和第一金属布线3之间的绝缘 层厚度不变，但是交叠区域的总数量减小很多，从而使得阵列基板的周边区域内的布线之 间发生静电击穿的概率减小。
[0035] 第二种情形，如图4所示，在周边区域的其余布线区域中，源漏极材料布线2和第 一金属布线3无交叠区域。具体地，可通过改变源漏极材料布线2和栅极材料布线1的电 连接的位置，使源漏极材料布线2和第一金属布线3之间无交叠区域。
[0036] 由于源漏极材料布线2和第一金属布线3之间无交叠区域，因而源漏极材料布线2 和第一金属布线3之间不会发生静电击穿，使得阵列基板的周边区域内的布线之间不会发 生静电击穿，所以优选采用第二种情形中源漏极材料布线2和第一金属布线3的结构作为 本发明实施例中源漏极材料布线2和第一金属布线3的结构。
[0037] 进一步地，如图5所示，阵列基板的周边区域内还设置有栅极绝缘层4和钝化层5， 其中，栅极绝缘层4和钝化层5位于栅极材料布线1所在的栅极布线层和第一金属布线3 所在的金属布线层之间。由于阵列基板的周边区域内仅设置有一层栅极绝缘层4和一层钝 化层5,因而在降低阵列基板周边区域内布线之间发生静电击穿的概率的同时，可节约生产 成本。
[0038] 进一步地，如图6所示，栅极绝缘层4位于栅极材料布线1所在的栅极布线层和源 漏极材料布线2所在的源漏极布线层之间。由于阵列基板的周边区域内仅设置有一层栅极 绝缘层4,因而在降低阵列基板周边区域内布线之间发生静电击穿的概率的同时，可节约生 产成本。
[0039] 可选地，栅极绝缘层4的厚度为4000A，钝化层5的厚度为2000A,由于无需 增加钝化层5的厚度即可降低阵列基板的周边区域内的布线之间发生静电击穿的概率，因 而可以节约生产成本。
[0040] 进一步地，如图3和图4所示，栅极材料布线1与源漏极材料布线2或第一金属布 线3电连接。其中，栅极材料布线1、源漏极材料布线2和第一金属布线3可传输栅线驱动 信号、数据线驱动信号，还可传输其他信号，并且，源漏极材料布线2和第一金属布线3传输 的信号可为相同的信号或不同的信号。
[0041] 具体地，如图3和图5所示，栅极绝缘层4和钝化层5上设置有过孔，栅极材料布 线1通过该过孔与第一金属布线3电连接。优选地，栅极绝缘层4和钝化层5上设置有两 个过孔，可使栅极材料布线1和第一金属布线3之间的电连接更稳定。
[0042] 此外，如图3和图7所示，栅极绝缘层4上设置有过孔，栅极材料布线1通过该过 孔与源漏极材料布线2电连接。优选地，栅极绝缘层4上设置有两个过孔，可使栅极材料布 线1和源漏极材料布线2之间的电连接更稳定。
[0043] 进一步地，如图3所示，阵列基板的周边区域内还设置有薄膜晶体管6,第一金属 布线3可与薄膜晶体管6的栅极、源极或者漏极电连接。
[0044] 具体地，栅极绝缘层4和钝化层5上还可设置有过孔，第一金属布线3可通过该过 孔与薄膜晶体管6的栅极电连接，该过孔的设置可参考本申请的相关内容，此处不再赘述。 并且，钝化层5上可设置有过孔，第一金属布线3可通过该过孔与薄膜晶体管6的源极或漏 极电连接。
[0045] 进一步地，阵列基板的显示区域内设置有公共电极以及位于公共电极上的导电结 构，其中导电结构与公共电极电连接，因而可减小公共电极的电阻。此外，导电结构和第一 金属布线3同层设置且同时形成，从而可以减少阵列基板的制作工艺。
[0046] 此外，需要说明的是，阵列基板的显示区域内还设置有栅线、数据线、薄膜晶体管、 像素电极，栅极绝缘层和钝化层，其中，薄膜晶体管包括栅极、源极和漏极，栅极和栅极材料 布线1同层设置且同时形成，源极和漏极与源漏极材料布线2同层设置且同时形成，栅极绝 缘层与阵列基板的周边区域内的栅极绝缘层4同层设置且同时形成，钝化层与阵列基板的 周边区域内的钝化层5同层设置且同时形成，从而可以简化阵列基板的制作工艺。
[0047] 本发明实施例提供了一种包括如以上实施例所述的阵列基板，由于栅极材料布线 和源漏极材料布线之间至少具有一层较厚的绝缘层，因而栅极材料布线和源漏极材料布线 之间的交叠区域不会发生静电击穿；由于栅极材料布线和第一金属布线之间至少具有两层 绝缘层，因而栅极材料布线和第一金属布线之间的交叠区域不会发生静电击穿；并且，虽然 源漏极材料布线和第一金属布线之间的绝缘层厚度和现有技术中相同，但是由于源漏极材 料布线和第一金属布线之间的交叠区域的数量小于源漏极材料布线和栅极材料布线（栅 极材料布线的膜层位置和现有技术中的第一金属布线的膜层位置相同）之间的交叠区域 的数量，因而相对于现有技术而言，源漏极材料布线和第一金属布线之间的交叠区域的数 量减少或者无交叠区域，从而可以降低阵列基板周边区域内布线之间发生静电击穿的概 率。
[0048] 此外，本发明实施例还提供了一种显示装置，该显示装置包括以上实施方式中的 阵列基板。该显示装置具有窄边框的特点，显示装置可以为：液晶面板、平板电脑、电视机、 显示器、笔记本电脑等任何具有显示功能的产品或部件。
[0049] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1. 一种阵列基板，所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏极 材料布线和多条第一金属布线，其特征在于，所述栅极材料布线与所述源漏极材料布线和 所述第一金属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交 叠区域的数量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述 多条栅极材料布线、所述多条源漏极材料布线和所述多条第一金属布线均用作所述周边区 域的电路的连接线。2. 根据权利要求1所述的阵列基板，其特征在于，所述周边区域包含主要布线区域，在 所述主要布线区域中，所述源漏极材料布线和所述第一金属布线无交叠区域，所述栅极材 料布线与所述源漏极材料布线和所述第一金属布线有交叠区域。3. 根据权利要求2所述的阵列基板，其特征在于，在所述主要布线区域中，所述源漏极 材料布线的延伸方向与所述第一金属布线的延伸方向平行，所述栅线材料布线的延伸方向 与所述源漏极材料布线和所述第一金属布线的延伸方向相互垂直。4. 根据权利要求1-3任一项所述的阵列基板，其特征在于，所述阵列基板的周边区域 内设置有栅极绝缘层和钝化层，所述栅极绝缘层和所述钝化层位于所述栅极材料布线所在 的栅极布线层和所述第一金属布线所在的金属布线层之间。5. 根据权利要求4所述的阵列基板，其特征在于，所述栅极绝缘层位于所述栅极布线 层和所述源漏极材料布线所在的源漏极布线层之间。6. 根据权利要求5所述的阵列基板，其特征在于，所述阵列基板的周边区域内还设置 有薄膜晶体管，所述第一金属布线与所述薄膜晶体管的栅极、源极或者漏极电连接。7. 根据权利要求6所述的阵列基板，其特征在于，所述栅极绝缘层和所述钝化层上设 置有过孔，所述第一金属布线通过所述过孔与所述薄膜晶体管的栅极电连接。8. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板的显示区域内设置有 公共电极以及位于所述公共电极上且与所述公共电极电连接的导电结构，所述导电结构和 所述第一金属布线同层设置且同时形成。9. 一种显示装置，其特征在于，所述显示装置包括如权利要求1-8任一项所述的阵列 基板。
【专利摘要】本发明实施例公开了一种阵列基板及显示装置，涉及显示技术领域，可以降低阵列基板周边区域内布线之间发生静电击穿的概率。所述阵列基板的周边区域内设置有多条栅极材料布线、多条源漏极材料布线和多条第一金属布线，所述栅极材料布线与所述源漏极材料布线和所述第一金属布线之间具有交叠区域，所述源漏极材料布线与所述第一金属布线之间的交叠区域的数量小于所述源漏极材料布线与所述栅极材料布线之间的交叠区域的数量，所述多条栅极材料布线、所述多条源极材料布线和所述多条第一金属布线均用作所述周边区域的电路的连接线。
【IPC分类】G02F1/1345, G02F1/1333, G02F1/1362
【公开号】CN104898338
【申请号】CN201510379820
【发明人】曹占锋, 张锋, 张斌, 何晓龙, 高锦成, 姚琪, 李正亮, 孔祥春
【申请人】京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年7月1日
最新回复(0)