阵列基板、显示面板及显示装置的制造方法
阵列基板、显示面板及显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，具体地，涉及一种阵列基板、一种包括该阵列基板的显 示面板和一种包括该显示面板的显示装置。
【背景技术】
[0002] 图1中所示的是一种具有双栅线结构的阵列基板的一部分的示意图，从图1中可 以看出，每行像素单元都对应第一栅线110和第二栅线120。第一栅线110和第二栅线120 与数据线300交错设置，形成一个像素单元，每个像素单元内分别设置有第一像素电极210 和第二像素电极220。第一像素电极210与第二栅线120和薄膜晶体管T1对应，第二像素 电极220与第一栅线110以及薄膜晶体管T2对应。
[0003] 具有双栅线结构的阵列基板中的数据线的数量是非双栅线结构的阵列基板中数 据线的数量的一半。
[0004] 通常，具有双栅线结构的阵列基板的像素单元中设置有第一修复部和第二修复 部，从而可以减少甚至消除相邻两行像素单元之间存在的亮线问题。但是，在现有的双栅线 结构的阵列基板中，第一像素电极和第二像素电极的电压跳变时，容易出现色偏和闪烁的 现象，影响了观看者的视觉享受。
[0005] 因此，如何防止色偏和闪烁的出现成为本领域亟待解决的技术问题。
【发明内容】
[0006] 本发明的目的在于提供一种阵列基板、一种包括该阵列基板的显示面板和一种包 括该显示面板的显示装置。在包括所述阵列基板的显示装置在进行显示时不会出现色偏及 闪烁的现象。
[0007] 为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，所述阵列基板包 括多条数据线和多组栅线，多条数据线和多组栅线互相交错将所述阵列基板划分为多个像 素单元，每组栅线都包括第一栅线和第二栅线，每组栅线限定一行所述像素单元，每个所述 像素单元内并排设置有多个像素电极，多个所述像素电极包括第一像素电极和第二像素电 极，所述第一像素电极与所述第二栅线相对应，所述第二像素电极与所述第一栅线相对应， 所述像素单元内还设置有第一修复部和第二修复部，所述第一修复部与所述第一像素电极 电连接，且从所述第一像素电极上朝向所述第一栅线凸出，以与所述第一栅线的一部分重 叠，所述第二修复部与所述第二像素电极电连接，且从所述第二像素电极上朝向所述第二 栅线凸出，以与所述第二栅线的一部分重叠，其中，所述像素单元内还设置有主补偿部，所 述主补偿部与所述第一像素电极电连接，所述主补偿部从所述第一像素电极上朝向所述第 二栅线凸出，以与所述第二栅线的一部分重叠形成补偿电容。
[0008] 优选地，所述补偿电容与所述第一修复部与所述第一栅线形成的电容相等。
[0009] 优选地，所述主补偿部与所述第一像素电极形成为一体，且所述主补偿部与所述 第二栅线的重叠部分的面积与所述第一修复部与所述第一栅线的重叠部分的面积相等。
[0010] 优选地，所述像素单元内还设置有辅助补偿部，所述辅助补偿部与所述第一栅线 的一部分交叠，以与所述第一栅线形成电容。
[0011] 优选地，所述阵列基板包括与所述栅线同层设置的公共电极和公共电极线组，每 行所述像素单元内均设置有一行所述公共电极，所述公共电极线组包括第一公共电极线和 第二公共电极线，所述第一公共电极线与所述第一栅线相邻，所述第二公共电极线与所述 第二栅线相邻，所述阵列基板还包括第一公共电极连接部和第二公共电极连接部，所述第 一公共电极线通过所述第一公共电极连接部与所述公共电极相连，所述第二公共电极线通 过所述第二公共电极连接部与所述公共电极相连，所述公共电极环绕为所述像素电极的边 缘的条形电极。
[0012] 优选地，所述第一公共电极连接部和所述第二公共电极连接部均与所述第一像素 电极和所述第二像素电极同层设置，所述第一公共电极连接部的一端通过过孔与所述公共 电极相连，所述第一公共电极连接部的另一端通过过孔与所述第一公共电极线相连，所述 第二公共电极连接部的一端通过过孔与所述公共电极相连，所述第二公共电极连接部的另 一端通过过孔与所述第二公共电极线相连。
[0013] 优选地，每个所述像素单元内均设置有所述第一公共电极连接部，所述辅助补偿 部与所述第一公共电极连接部形成为一体，且所述辅助补偿部的长度方向与所述第一公共 电极连接部的长度方向相交。
[0014] 优选地，在同一行所述像素单元中，所有所述主补偿部与所述第二栅线重叠的部 分的面积之和与所述辅助补偿部与所述第一栅线重叠的部分的面积之和相等。
[0015] 优选地，在同一行所述像素单元中，奇数列的像素单元中或者偶数列的像素单元 中设置有所述辅助补偿部，多个所述辅助补偿部的形状相同，多个所述主补偿部的形状相 同，一个所述辅助补偿部与所述第一栅线交叠的部分的面积是一个所述主补偿部与第二栅 线交叠的部分的面积的1. 5倍
[0016] 作为本发明的另一个部分，提供一种显示面板，所述显示面板包括阵列基板，其 中，所述阵列基板为本发明所提供的上述阵列基板。
[0017] 作为本发明的还一个方面，提供一种显示装置，所述显示装置包括显示面板，其 中，所述显示面板为本发明所提供的上述显示面板。
[0018] 与现有技术相比，由于主补偿部产生的补偿电容的存在，使得第一像素电极和第 二像素电极的跳变电压更加接近，从而减弱甚至消除了在包括所述阵列基板的显示面板进 行极性反转时产生的闪烁以及色偏。
【附图说明】
[0019] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
[0020] 图1是现有的具有双栅线结构的阵列基板的一部分的示意图；
[0021] 图2是图1中所示的阵列基板一个像素单元中的等效电路图；
[0022] 图3是本发明所提供的阵列基板的一部分的示意图；
[0023] 图4是本发明所提供的阵列基板一个像素单元中的等效电路图；
[0024] 图5是本发明所提供的阵列基板的像素单元中，第一像素电极的结构示意图；
[0025] 图6是本发明所提供的阵列基板中的公共电极连接部的示意图；
[0026] 图7是栅线层金属图形的示意图。
[0027] 附图标记说明
[0028] 11〇:第一栅线 120:第二栅线
[0029] 130:第一公共电极线 140:第二公共电极线
[0030] 150:公共电极 210:第一像素电极
[0031] 220:第二像素电极 230 :第一修复部
[0032] 240 :第一公共电极连接部 250 :第二公共电极连接部
[0033] 260 :辅助补偿部 270 :主补偿部
[0034] 280 :第二修复部
【具体实施方式】
[0035] 以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0036] 经本申请的发明人反复研宄发现，包括图1中所示的阵列基板的显示面板在显示 时出现闪烁和色偏的原因在于，在同一个像素单元内的两个像素电极的跳变电压不同。
[0037] 具体地，图2是图1中所示的阵列基板中一个像素单元内的等效电路图。
[0038] 在图2中，V300表示数据线300上的数据电压、V110表示第一栅线110上的扫描 电压、V120表示第二栅线120上的扫描电压、V150表示公共电极150上的电压、Cgdi表示 第一薄膜晶体管T1的栅极和漏极之间的电容、Cg Sl表示第一薄膜晶体管T1的栅极和源极 之间的电容、Csh表示的是第一像素电极形成的存储电容、Cgd 2表示第二薄膜晶体管T2的 栅极和漏极之间的电容、Cgs2表示第二薄膜晶体管T2的栅极和源极之间的电容、Cst 2表示 的是第二像素电极形成的存储电容。
[0039] 众所周知的是，在液晶显示面板进行显示时，需要进行极性翻转，第一像素电极上 的电压和第二像素电极上的需要从高电平电压跳变为低电平电压，或者从低电平电压跳变 为高电平电压。
[0040] 可以按照以下公式计算第一像素电极的跳变电压：
[0042 ] 其中，A Vp为第一像素电极的跳变电压；
[0043] Vgh为耦合第一像素电极上的高电平电压；
[0044] Vgl为耦合第一像素电极上的低电平电压；
[0045] CgSl为第一薄膜晶体管T1的栅极和源极产生的电容；
[0046] Cst$第一像素电极与公共电极之间产生的存储电容；
[0047] Crepaih为第一修复部与相应的栅线产生的电容
[0048] ClClS第一像素电极的液晶电容。
[0049] 可以按照以下公式计算第二像素电极的跳变电压：
[0050]
[0051] 其中，AVp'为第二像素电极的跳变电压；
[0052] Vgh为耦合第二像素电极上的高电平电压；
[0053] Vgl为耦合第二像素电极上的低电平电压；
[0054] Cgs2为第二薄膜晶体管T2的栅极和源极产生的电容；
[0055] Cst2S第二像素电极与公共电极之间产生的存储电容；
[0056] Crepair2为第二修复部与相应的栅线产生的电容；
[0057] Clc2S第二像素电极的液晶电容。
[0058] 在双栅线的阵列基板中，第一像素电极和第二像素电极的形状是相同的，并且，第 一薄膜晶体管T1和第二薄膜晶体管T2的结构也是相同的。因此，Cg Sl= CgSyCstii Cst2、 Crepairf CrepairpClcf Clc2。由此可知，AVp辛AVp'，也就是说，在极性反转时，第 一像素电极的跳变电压不同于第二像素电极的跳变电压，从而导致了包括图1中所示的阵 列基板的显示装置在进行显示时会出现色偏和闪烁的现象。
[0059] 有鉴于此，作为本发明的一个方面，如图3所示，提供一种阵列基板，所述阵列基 板包括多条数据线300和多组栅线，多条数据线300和多组栅线互相交错将所述阵列基板 划分为多个像素单元，每组栅线都包括第一栅线110和第二栅线120,每组栅线限定一行所 述像素单元，每个所述像素单元包括多个像素电极，所述像素电极包括并排设置的第一像 素电极210和第二像素电极220,第一像素电极210与第二栅线120相对应，第二像素电极 220与第一栅线110相对应，所述像素单元内还设置有第一修复部230和第二修复部280， 第一修复部230与第一像素电极210电连接，且从第一像素电极210上朝向第一栅线110凸 出，以与第一栅线110的一部分重叠，第二修复部280与第二像素电极220电连接，且从第 二像素电极220上朝向第二栅线120凸出，以与第二栅线120的一部分重叠，其中，所述像 素单元内还设置有主补偿部270,主补偿部270与第一像素电极210电连接，主补偿部270 从所述第一像素电极上朝向所述第二栅线凸出，以与第二栅线120的一部分重叠形成补偿 电容Cito。
[0060] 图4中所示的是图3中所示的阵列基板的一个像素单元中的等效电路图。从图中 可以看出，主补偿部形成的电容与第一修复部形成的电容相串联。
[0061] 设置了主补偿部之后，在极性反转时，第二像素电极220的跳变电压仍然没有改 变，而第一像素电极210的跳变电压发生了改变。可以按照以下公式计算设置了主补偿部 270后第一像素电极210的跳变电压：
[0063] 其中，AVp"为设置了主补偿部后第一像素电极的跳变电压
[0064] Vgh为第一像素电极上的高电平电压；
[0065] Vgl为第一像素电极上的低电平电压；
[0066] CgSl为与第一像素电极相对应的栅线产生的电容；
[0067] CstiS第一像素电极与公共电极之间产生的存储电容；
[0068] Cr印airi是第一修复部与相应的栅线产生的电容；
[0069] Cito为主补偿部产生的电容；
[0070] ClClS第一像素电极的液晶电容。
[0071] 相对于液晶电容ClCl和存储电容Csti，第一修复部产生的电容Cr印airi与主补 偿部产生的电容Cito都较小。因此，在上式中，分母中的第一修复部产生的电容Crepaih 与主补偿部产生的电容Cito可以忽略不计。因此，可以按照以下公式计算设置了主补偿部 270后第一像素电极210的跳变电压：
[0073] 由此可知，与现有技术相比，由于主补偿部产生的补偿电容的存在，使得第一像素 电极和第二像素电极的跳变电压更加接近，从而减弱甚至消除了在包括所述阵列基板的显 示面板进行极性反转时产生的闪烁以及色偏。
[0074] 如图中所示，每个像素单元内还设置有两个薄膜晶体管，即，第一薄膜晶体管T1 和第二薄膜晶体管T2。如图中所示，第一薄膜晶体管T1的漏极与第一像素电极210相连， 第二薄膜晶体管T2的漏极与第二像素电极220相连。本领域技术人员应当理解的是，此处 的"第一像素电极210与第二栅线120相对应，第二像素电极220与第一栅线110相对应" 是指，第二栅线120与第一薄膜晶体管T1的栅极相连，而第一栅线与第二薄膜晶体管T2的 栅线相连。
[0075] 为了确保第一像素电极和第二像素电极的跳变电压相等，优选地，第一修复部产 生的电容Crepair与主补偿部产生的电容Cito相等。
[0076] 在这种情况中，计算设置了主补偿部270后第一像素电极210的跳变电压变形为 如下公式：
[0078] 由此可以得出，AVp = AVp"，也就是说，在极性反转时，第一像素电极的跳变电 压等于第二像素电极的跳变电压，从而消除了跳变电压不同而造成的色偏和闪烁现象。
[0079] 为了便于制作并且确保补偿电容Cito与第一修复部产生的电容Crepair相等，优 选地，主补偿部270与第一像素电极210形成为一体，且主补偿部270与第二栅线120的重 叠部分的面积与第一修复部230与第一栅线110的重叠部分的面积相等。
[0080] 图5中所示的是形成了主补偿部270和第一修复部230的第一像素电极210的示 意图，如图中所示，主补偿部270和第一修复部230均一体形成在第一像素电极210上，并 且分别位于第一像素电极210的两端。
[0081] 增加主补偿部270会增加第二栅线120的容阻负载（RCloading)，作为本发明的 一种优选实施方式，所述像素单元内还可以设置有辅助补偿部260,该辅助补偿部260与所 述第一栅线的一部分交叠，以与所述第一栅线形成电容。设置了辅助补偿部260之后，可以 增加第一栅线110的容阻负载，使得第一栅线110的容阻负载与第二栅线120的容阻负载 更加接近甚至相同。
[0082] 本领域技术人员容易理解的是，阵列基板中通常还设置有公共电极，以与第一像 素电极和第二像素电极形成存储电容和液晶电容。在本发明中，对公共电极的具体结构并 没有特殊的要求，只要能够与第一像素电极和第二像素电极形成电容即可。例如，可以利用 透明电极材料制作正面的公共电极。
[0083] 为了降低成本并简化制造工艺，优选地，如图3和图7中所示，所述阵列基板包括 与所述栅线同层设置的公共电极150和公共电极线组，每行所述像素单元内均设置有一行 公共电极150,所述公共电极线组包括第一公共电极线130和第二公共电极线140,第一公 共电极线130与第一栅线110相邻，第二公共电极线140与第二栅线120相邻，所述阵列基 板还包括第一公共电极连接部240和第二公共电极连接部250,第一公共电极线130通过第 一公共电极连接部240与公共电极相连150,第二公共电极线140通过第二公共电极连接部 250与公共电极150相连。由于公共电极与栅线同层设置，因此，公共电极的材料与栅线的 材料相同，都为电阻较小的金属材料，因此，本发明所提供的阵列基板中，公共电极也具有 较小的电阻。
[0084] 第一公共电极线130和第二公共电极线140与公共信号电压源相连，以将公共电 压传导至所述公共电极。所述公共电极与所述栅线同层设置可以简化制造工艺。容易理解 的是，为了保证阵列基板的开口率，公共电极150应当为所述像素电极的边缘（包括环绕第 一像素电极210的边缘和环绕第二像素电极220的边缘）的条形电极。且公共电极围成的 区域分别对应于第一像素电极210和第二像素电极220。
[0085] 在本发明中，对第一公共电极连接部240和第二公共电极连接部250所在的层并 没有特殊的规定，例如，第一公共电极连接部240和第二公共电极连接部250均与第一像素 电极210和第二像素电极220同层设置。第一公共电极连接部240的一端通过过孔与公共 电极150相连，第一公共电极连接部240的另一端通过过孔与第一公共电极线130相连。第 二公共电极连接部250的一端通过过孔与公共电极150相连，第二公共电极连接部250的 另一端通过过孔与第二公共电极线140相连。
[0086] 由于辅助补偿部260用于与第一栅线110形成电容，为了便于为辅助补偿部260 提供电信号，优选地，每个所述像素单元内均设置有第一公共电极连接部240,辅助补偿部 260与第一公共电极连接部240形成为一体，且辅助补偿部260的长度方向与第一公共电极 连接部240的长度方向相交，如图6所示。如图中所示，第一公共电极连接部240的一端形 成有过孔a，第一公共电极连接部240的另一端形成有过孔b。第一公共电极连接部240通 过过孔a与第一公共电极线130电连接，第一公共电极连接部240通过过孔b与公共电极 150相连。
[0087] 为了使得第一栅线110的容阻负载和第二栅线120的容阻负载一致，优选地，在一 行像素单元中，所有主补偿部270与第二栅线120的重叠的部分的面积之和与所有辅助补 偿部260与第一栅线重叠的部分的面积之和相等。
[0088] 在本发明中，主补偿部270的个数与辅助补偿部260的个数可以相同也可以不同， 只要能够确保上文中所述的"在一行像素单元中，所有主补偿部270与第二栅线120的重叠 的部分的面积之和与所有辅助补偿部260与第一栅线重叠的部分的面积之和相等"即可。
[0089] 在图3中所示的实施方式中，每个第一像素电极210上都设置有一个主补偿部 270,但是，在同一行所述像素单元中，只有奇数列的像素单元中或者只有偶数列的像素单 元中设置有辅助补偿部260,也就是说，主补偿部270的个数是辅助补偿部260的个数的 1. 5倍。为了便于制作，多个辅助补偿部260的形状相同，多个主补偿部270的形状也相同。 为了实现上文中所述的"在一行像素单元中，所有主补偿部270与第二栅线120的重叠的部 分的面积之和与所有辅助补偿部260与第一栅线重叠的部分的面积之和相等"，一个辅助补 偿部260与第一栅线110交叠的部分的面积是一个主补偿部270与第二栅线120交叠的部 分的面积的1. 5倍。
[0090] 作为本发明的另一个方面，提供一种显示面板，所述显示面板包括阵列基板，其 中，所述阵列基板为本发明所提供的上述阵列基板。
[0091] 在进行显示时，所述显示面板不会出现闪烁或色偏现象。
[0092] 在本发明中，所述显示面板为液晶显示面板，因此，所述显示面板还包括与所述阵 列基板对盒设置的对盒基板以及设置在所述对盒基板与所述阵列基板之间的液晶材料。
[0093] 作为本发明的还一个方面，提供一种显示装置，所述显示装置包括显示面板，其 中，所述显示面板为本发明所提供的上述显示面板。
[0094] 所述显示装置可以为电视、手机、电脑等多种电子设备。
[0095] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1. 一种阵列基板，所述阵列基板包括多条数据线和多组栅线，多条数据线和多组栅线 互相交错将所述阵列基板划分为多个像素单元，每组栅线都包括第一栅线和第二栅线，每 组栅线限定一行所述像素单元，每个所述像素单元内并排设置有多个像素电极，多个所述 像素电极包括第一像素电极和第二像素电极，所述第一像素电极与所述第二栅线相对应， 所述第二像素电极与所述第一栅线相对应，所述像素单元内还设置有第一修复部和第二修 复部，所述第一修复部与所述第一像素电极电连接，且从所述第一像素电极上朝向所述第 一栅线凸出，以与所述第一栅线的一部分重叠，所述第二修复部与所述第二像素电极电连 接，且从所述第二像素电极上朝向所述第二栅线凸出，以与所述第二栅线的一部分重叠，其 特征在于，所述像素单元内还设置有主补偿部，所述主补偿部与所述第一像素电极电连接， 所述主补偿部从所述第一像素电极上朝向所述第二栅线凸出，以与所述第二栅线的一部分 重叠形成补偿电容。2. 根据权利要求1所述的阵列基板，其特征在于，所述第一修复部与所述第一栅线形 成的电容与所述补偿电容相等。3. 根据权利要求2所述的阵列基板，其特征在于，所述主补偿部与所述第一像素电极 形成为一体，且所述主补偿部与所述第二栅线的重叠部分的面积与所述第一修复部与所述 第一栅线的重叠部分的面积相等。4. 根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述像素单元内还设 置有辅助补偿部，所述辅助补偿部与所述第一栅线的一部分交叠，以与所述第一栅线形成 电容。5. 根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括与所述栅线同层 设置的公共电极和公共电极线组，每行所述像素单元内均设置有一行所述公共电极，所述 公共电极线组包括第一公共电极线和第二公共电极线，所述第一公共电极线与所述第一栅 线相邻，所述第二公共电极线与所述第二栅线相邻，所述阵列基板还包括第一公共电极连 接部和第二公共电极连接部，所述第一公共电极线通过所述第一公共电极连接部与所述公 共电极相连，所述第二公共电极线通过所述第二公共电极连接部与所述公共电极相连，所 述公共电极环绕为所述像素电极的边缘的条形电极。6. 根据权利要求5所述的阵列基板，其特征在于，所述第一公共电极连接部和所述第 二公共电极连接部均与所述第一像素电极和所述第二像素电极同层设置，所述第一公共电 极连接部的一端通过过孔与所述公共电极相连，所述第一公共电极连接部的另一端通过过 孔与所述第一公共电极线相连，所述第二公共电极连接部的一端通过过孔与所述公共电极 相连，所述第二公共电极连接部的另一端通过过孔与所述第二公共电极线相连。7. 根据权利要求6所述的阵列基板，其特征在于，每个所述像素单元内均设置有所述 第一公共电极连接部，所述辅助补偿部与所述第一公共电极连接部形成为一体，且所述辅 助补偿部的长度方向与所述第一公共电极连接部的长度方向相交。8. 根据权利要求4所述的阵列基板，其特征在于，在同一行所述像素单元中，所有所述 主补偿部与所述第二栅线重叠的部分的面积之和与所述辅助补偿部与所述第一栅线重叠 的部分的面积之和相等。9. 根据权利要求8所述的阵列基板，其特征在于，在同一行所述像素单元中，奇数列的 像素单元中或者偶数列的像素单元中设置有所述辅助补偿部，多个所述辅助补偿部的形状 相同，多个所述主补偿部的形状相同，一个所述辅助补偿部与所述第一栅线交叠的部分的 面积是一个所述主补偿部与第二栅线交叠的部分的面积的1. 5倍。10. -种显示面板，所述显示面板包括阵列基板，其特征在于，所述阵列基板为权利要 求1至9中任意一项所述的阵列基板。11. 一种显示装置，所述显示装置包括显示面板，其特征在于，所述显示面板为权利要 求10所述的显示面板。
【专利摘要】本发明提供一种阵列基板，包括多条数据线和多组栅线，每组栅线都包括第一栅线和第二栅线，每个所述像素单元内并排设置有多个像素电极，多个所述像素电极包括第一像素电极和第二像素电极，所述像素单元内还设置有第一修复部和第二修复部，所述第一修复部与所述第一像素电极电连接，以与所述第一栅线的一部分重叠，所述第二修复部与所述第二像素电极电连接，以与所述第二栅线的一部分重叠，所述像素单元内还设置有主补偿部，所述主补偿部能够形成补偿电容。本发明还提供一种显示面板和一种显示装置。包括所述阵列基板的显示面板进行极性反转时消弱甚至消除了闪烁以及色偏。
【IPC分类】G02F1/1362, G02F1/1343
【公开号】CN104898343
【申请号】CN201510374462
【发明人】汪锐, 尚飞, 李少茹
【申请人】重庆京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年6月30日
【技术领域】
[0001] 本发明涉及显示技术领域，具体地，涉及一种阵列基板、一种包括该阵列基板的显 示面板和一种包括该显示面板的显示装置。
【背景技术】
[0002] 图1中所示的是一种具有双栅线结构的阵列基板的一部分的示意图，从图1中可 以看出，每行像素单元都对应第一栅线110和第二栅线120。第一栅线110和第二栅线120 与数据线300交错设置，形成一个像素单元，每个像素单元内分别设置有第一像素电极210 和第二像素电极220。第一像素电极210与第二栅线120和薄膜晶体管T1对应，第二像素 电极220与第一栅线110以及薄膜晶体管T2对应。
[0003] 具有双栅线结构的阵列基板中的数据线的数量是非双栅线结构的阵列基板中数 据线的数量的一半。
[0004] 通常，具有双栅线结构的阵列基板的像素单元中设置有第一修复部和第二修复 部，从而可以减少甚至消除相邻两行像素单元之间存在的亮线问题。但是，在现有的双栅线 结构的阵列基板中，第一像素电极和第二像素电极的电压跳变时，容易出现色偏和闪烁的 现象，影响了观看者的视觉享受。
[0005] 因此，如何防止色偏和闪烁的出现成为本领域亟待解决的技术问题。
【发明内容】
[0006] 本发明的目的在于提供一种阵列基板、一种包括该阵列基板的显示面板和一种包 括该显示面板的显示装置。在包括所述阵列基板的显示装置在进行显示时不会出现色偏及 闪烁的现象。
[0007] 为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，所述阵列基板包 括多条数据线和多组栅线，多条数据线和多组栅线互相交错将所述阵列基板划分为多个像 素单元，每组栅线都包括第一栅线和第二栅线，每组栅线限定一行所述像素单元，每个所述 像素单元内并排设置有多个像素电极，多个所述像素电极包括第一像素电极和第二像素电 极，所述第一像素电极与所述第二栅线相对应，所述第二像素电极与所述第一栅线相对应， 所述像素单元内还设置有第一修复部和第二修复部，所述第一修复部与所述第一像素电极 电连接，且从所述第一像素电极上朝向所述第一栅线凸出，以与所述第一栅线的一部分重 叠，所述第二修复部与所述第二像素电极电连接，且从所述第二像素电极上朝向所述第二 栅线凸出，以与所述第二栅线的一部分重叠，其中，所述像素单元内还设置有主补偿部，所 述主补偿部与所述第一像素电极电连接，所述主补偿部从所述第一像素电极上朝向所述第 二栅线凸出，以与所述第二栅线的一部分重叠形成补偿电容。
[0008] 优选地，所述补偿电容与所述第一修复部与所述第一栅线形成的电容相等。
[0009] 优选地，所述主补偿部与所述第一像素电极形成为一体，且所述主补偿部与所述 第二栅线的重叠部分的面积与所述第一修复部与所述第一栅线的重叠部分的面积相等。
[0010] 优选地，所述像素单元内还设置有辅助补偿部，所述辅助补偿部与所述第一栅线 的一部分交叠，以与所述第一栅线形成电容。
[0011] 优选地，所述阵列基板包括与所述栅线同层设置的公共电极和公共电极线组，每 行所述像素单元内均设置有一行所述公共电极，所述公共电极线组包括第一公共电极线和 第二公共电极线，所述第一公共电极线与所述第一栅线相邻，所述第二公共电极线与所述 第二栅线相邻，所述阵列基板还包括第一公共电极连接部和第二公共电极连接部，所述第 一公共电极线通过所述第一公共电极连接部与所述公共电极相连，所述第二公共电极线通 过所述第二公共电极连接部与所述公共电极相连，所述公共电极环绕为所述像素电极的边 缘的条形电极。
[0012] 优选地，所述第一公共电极连接部和所述第二公共电极连接部均与所述第一像素 电极和所述第二像素电极同层设置，所述第一公共电极连接部的一端通过过孔与所述公共 电极相连，所述第一公共电极连接部的另一端通过过孔与所述第一公共电极线相连，所述 第二公共电极连接部的一端通过过孔与所述公共电极相连，所述第二公共电极连接部的另 一端通过过孔与所述第二公共电极线相连。
[0013] 优选地，每个所述像素单元内均设置有所述第一公共电极连接部，所述辅助补偿 部与所述第一公共电极连接部形成为一体，且所述辅助补偿部的长度方向与所述第一公共 电极连接部的长度方向相交。
[0014] 优选地，在同一行所述像素单元中，所有所述主补偿部与所述第二栅线重叠的部 分的面积之和与所述辅助补偿部与所述第一栅线重叠的部分的面积之和相等。
[0015] 优选地，在同一行所述像素单元中，奇数列的像素单元中或者偶数列的像素单元 中设置有所述辅助补偿部，多个所述辅助补偿部的形状相同，多个所述主补偿部的形状相 同，一个所述辅助补偿部与所述第一栅线交叠的部分的面积是一个所述主补偿部与第二栅 线交叠的部分的面积的1. 5倍
[0016] 作为本发明的另一个部分，提供一种显示面板，所述显示面板包括阵列基板，其 中，所述阵列基板为本发明所提供的上述阵列基板。
[0017] 作为本发明的还一个方面，提供一种显示装置，所述显示装置包括显示面板，其 中，所述显示面板为本发明所提供的上述显示面板。
[0018] 与现有技术相比，由于主补偿部产生的补偿电容的存在，使得第一像素电极和第 二像素电极的跳变电压更加接近，从而减弱甚至消除了在包括所述阵列基板的显示面板进 行极性反转时产生的闪烁以及色偏。
【附图说明】
[0019] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
[0020] 图1是现有的具有双栅线结构的阵列基板的一部分的示意图；
[0021] 图2是图1中所示的阵列基板一个像素单元中的等效电路图；
[0022] 图3是本发明所提供的阵列基板的一部分的示意图；
[0023] 图4是本发明所提供的阵列基板一个像素单元中的等效电路图；
[0024] 图5是本发明所提供的阵列基板的像素单元中，第一像素电极的结构示意图；
[0025] 图6是本发明所提供的阵列基板中的公共电极连接部的示意图；
[0026] 图7是栅线层金属图形的示意图。
[0027] 附图标记说明
[0028] 11〇:第一栅线 120:第二栅线
[0029] 130:第一公共电极线 140:第二公共电极线
[0030] 150:公共电极 210:第一像素电极
[0031] 220:第二像素电极 230 :第一修复部
[0032] 240 :第一公共电极连接部 250 :第二公共电极连接部
[0033] 260 :辅助补偿部 270 :主补偿部
[0034] 280 :第二修复部
【具体实施方式】
[0035] 以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0036] 经本申请的发明人反复研宄发现，包括图1中所示的阵列基板的显示面板在显示 时出现闪烁和色偏的原因在于，在同一个像素单元内的两个像素电极的跳变电压不同。
[0037] 具体地，图2是图1中所示的阵列基板中一个像素单元内的等效电路图。
[0038] 在图2中，V300表示数据线300上的数据电压、V110表示第一栅线110上的扫描 电压、V120表示第二栅线120上的扫描电压、V150表示公共电极150上的电压、Cgdi表示 第一薄膜晶体管T1的栅极和漏极之间的电容、Cg Sl表示第一薄膜晶体管T1的栅极和源极 之间的电容、Csh表示的是第一像素电极形成的存储电容、Cgd 2表示第二薄膜晶体管T2的 栅极和漏极之间的电容、Cgs2表示第二薄膜晶体管T2的栅极和源极之间的电容、Cst 2表示 的是第二像素电极形成的存储电容。
[0039] 众所周知的是，在液晶显示面板进行显示时，需要进行极性翻转，第一像素电极上 的电压和第二像素电极上的需要从高电平电压跳变为低电平电压，或者从低电平电压跳变 为高电平电压。
[0040] 可以按照以下公式计算第一像素电极的跳变电压：
[0042 ] 其中，A Vp为第一像素电极的跳变电压；
[0043] Vgh为耦合第一像素电极上的高电平电压；
[0044] Vgl为耦合第一像素电极上的低电平电压；
[0045] CgSl为第一薄膜晶体管T1的栅极和源极产生的电容；
[0046] Cst$第一像素电极与公共电极之间产生的存储电容；
[0047] Crepaih为第一修复部与相应的栅线产生的电容
[0048] ClClS第一像素电极的液晶电容。
[0049] 可以按照以下公式计算第二像素电极的跳变电压：
[0050]
[0051] 其中，AVp'为第二像素电极的跳变电压；
[0052] Vgh为耦合第二像素电极上的高电平电压；
[0053] Vgl为耦合第二像素电极上的低电平电压；
[0054] Cgs2为第二薄膜晶体管T2的栅极和源极产生的电容；
[0055] Cst2S第二像素电极与公共电极之间产生的存储电容；
[0056] Crepair2为第二修复部与相应的栅线产生的电容；
[0057] Clc2S第二像素电极的液晶电容。
[0058] 在双栅线的阵列基板中，第一像素电极和第二像素电极的形状是相同的，并且，第 一薄膜晶体管T1和第二薄膜晶体管T2的结构也是相同的。因此，Cg Sl= CgSyCstii Cst2、 Crepairf CrepairpClcf Clc2。由此可知，AVp辛AVp'，也就是说，在极性反转时，第 一像素电极的跳变电压不同于第二像素电极的跳变电压，从而导致了包括图1中所示的阵 列基板的显示装置在进行显示时会出现色偏和闪烁的现象。
[0059] 有鉴于此，作为本发明的一个方面，如图3所示，提供一种阵列基板，所述阵列基 板包括多条数据线300和多组栅线，多条数据线300和多组栅线互相交错将所述阵列基板 划分为多个像素单元，每组栅线都包括第一栅线110和第二栅线120,每组栅线限定一行所 述像素单元，每个所述像素单元包括多个像素电极，所述像素电极包括并排设置的第一像 素电极210和第二像素电极220,第一像素电极210与第二栅线120相对应，第二像素电极 220与第一栅线110相对应，所述像素单元内还设置有第一修复部230和第二修复部280， 第一修复部230与第一像素电极210电连接，且从第一像素电极210上朝向第一栅线110凸 出，以与第一栅线110的一部分重叠，第二修复部280与第二像素电极220电连接，且从第 二像素电极220上朝向第二栅线120凸出，以与第二栅线120的一部分重叠，其中，所述像 素单元内还设置有主补偿部270,主补偿部270与第一像素电极210电连接，主补偿部270 从所述第一像素电极上朝向所述第二栅线凸出，以与第二栅线120的一部分重叠形成补偿 电容Cito。
[0060] 图4中所示的是图3中所示的阵列基板的一个像素单元中的等效电路图。从图中 可以看出，主补偿部形成的电容与第一修复部形成的电容相串联。
[0061] 设置了主补偿部之后，在极性反转时，第二像素电极220的跳变电压仍然没有改 变，而第一像素电极210的跳变电压发生了改变。可以按照以下公式计算设置了主补偿部 270后第一像素电极210的跳变电压：
[0063] 其中，AVp"为设置了主补偿部后第一像素电极的跳变电压
[0064] Vgh为第一像素电极上的高电平电压；
[0065] Vgl为第一像素电极上的低电平电压；
[0066] CgSl为与第一像素电极相对应的栅线产生的电容；
[0067] CstiS第一像素电极与公共电极之间产生的存储电容；
[0068] Cr印airi是第一修复部与相应的栅线产生的电容；
[0069] Cito为主补偿部产生的电容；
[0070] ClClS第一像素电极的液晶电容。
[0071] 相对于液晶电容ClCl和存储电容Csti，第一修复部产生的电容Cr印airi与主补 偿部产生的电容Cito都较小。因此，在上式中，分母中的第一修复部产生的电容Crepaih 与主补偿部产生的电容Cito可以忽略不计。因此，可以按照以下公式计算设置了主补偿部 270后第一像素电极210的跳变电压：
[0073] 由此可知，与现有技术相比，由于主补偿部产生的补偿电容的存在，使得第一像素 电极和第二像素电极的跳变电压更加接近，从而减弱甚至消除了在包括所述阵列基板的显 示面板进行极性反转时产生的闪烁以及色偏。
[0074] 如图中所示，每个像素单元内还设置有两个薄膜晶体管，即，第一薄膜晶体管T1 和第二薄膜晶体管T2。如图中所示，第一薄膜晶体管T1的漏极与第一像素电极210相连， 第二薄膜晶体管T2的漏极与第二像素电极220相连。本领域技术人员应当理解的是，此处 的"第一像素电极210与第二栅线120相对应，第二像素电极220与第一栅线110相对应" 是指，第二栅线120与第一薄膜晶体管T1的栅极相连，而第一栅线与第二薄膜晶体管T2的 栅线相连。
[0075] 为了确保第一像素电极和第二像素电极的跳变电压相等，优选地，第一修复部产 生的电容Crepair与主补偿部产生的电容Cito相等。
[0076] 在这种情况中，计算设置了主补偿部270后第一像素电极210的跳变电压变形为 如下公式：
[0078] 由此可以得出，AVp = AVp"，也就是说，在极性反转时，第一像素电极的跳变电 压等于第二像素电极的跳变电压，从而消除了跳变电压不同而造成的色偏和闪烁现象。
[0079] 为了便于制作并且确保补偿电容Cito与第一修复部产生的电容Crepair相等，优 选地，主补偿部270与第一像素电极210形成为一体，且主补偿部270与第二栅线120的重 叠部分的面积与第一修复部230与第一栅线110的重叠部分的面积相等。
[0080] 图5中所示的是形成了主补偿部270和第一修复部230的第一像素电极210的示 意图，如图中所示，主补偿部270和第一修复部230均一体形成在第一像素电极210上，并 且分别位于第一像素电极210的两端。
[0081] 增加主补偿部270会增加第二栅线120的容阻负载（RCloading)，作为本发明的 一种优选实施方式，所述像素单元内还可以设置有辅助补偿部260,该辅助补偿部260与所 述第一栅线的一部分交叠，以与所述第一栅线形成电容。设置了辅助补偿部260之后，可以 增加第一栅线110的容阻负载，使得第一栅线110的容阻负载与第二栅线120的容阻负载 更加接近甚至相同。
[0082] 本领域技术人员容易理解的是，阵列基板中通常还设置有公共电极，以与第一像 素电极和第二像素电极形成存储电容和液晶电容。在本发明中，对公共电极的具体结构并 没有特殊的要求，只要能够与第一像素电极和第二像素电极形成电容即可。例如，可以利用 透明电极材料制作正面的公共电极。
[0083] 为了降低成本并简化制造工艺，优选地，如图3和图7中所示，所述阵列基板包括 与所述栅线同层设置的公共电极150和公共电极线组，每行所述像素单元内均设置有一行 公共电极150,所述公共电极线组包括第一公共电极线130和第二公共电极线140,第一公 共电极线130与第一栅线110相邻，第二公共电极线140与第二栅线120相邻，所述阵列基 板还包括第一公共电极连接部240和第二公共电极连接部250,第一公共电极线130通过第 一公共电极连接部240与公共电极相连150,第二公共电极线140通过第二公共电极连接部 250与公共电极150相连。由于公共电极与栅线同层设置，因此，公共电极的材料与栅线的 材料相同，都为电阻较小的金属材料，因此，本发明所提供的阵列基板中，公共电极也具有 较小的电阻。
[0084] 第一公共电极线130和第二公共电极线140与公共信号电压源相连，以将公共电 压传导至所述公共电极。所述公共电极与所述栅线同层设置可以简化制造工艺。容易理解 的是，为了保证阵列基板的开口率，公共电极150应当为所述像素电极的边缘（包括环绕第 一像素电极210的边缘和环绕第二像素电极220的边缘）的条形电极。且公共电极围成的 区域分别对应于第一像素电极210和第二像素电极220。
[0085] 在本发明中，对第一公共电极连接部240和第二公共电极连接部250所在的层并 没有特殊的规定，例如，第一公共电极连接部240和第二公共电极连接部250均与第一像素 电极210和第二像素电极220同层设置。第一公共电极连接部240的一端通过过孔与公共 电极150相连，第一公共电极连接部240的另一端通过过孔与第一公共电极线130相连。第 二公共电极连接部250的一端通过过孔与公共电极150相连，第二公共电极连接部250的 另一端通过过孔与第二公共电极线140相连。
[0086] 由于辅助补偿部260用于与第一栅线110形成电容，为了便于为辅助补偿部260 提供电信号，优选地，每个所述像素单元内均设置有第一公共电极连接部240,辅助补偿部 260与第一公共电极连接部240形成为一体，且辅助补偿部260的长度方向与第一公共电极 连接部240的长度方向相交，如图6所示。如图中所示，第一公共电极连接部240的一端形 成有过孔a，第一公共电极连接部240的另一端形成有过孔b。第一公共电极连接部240通 过过孔a与第一公共电极线130电连接，第一公共电极连接部240通过过孔b与公共电极 150相连。
[0087] 为了使得第一栅线110的容阻负载和第二栅线120的容阻负载一致，优选地，在一 行像素单元中，所有主补偿部270与第二栅线120的重叠的部分的面积之和与所有辅助补 偿部260与第一栅线重叠的部分的面积之和相等。
[0088] 在本发明中，主补偿部270的个数与辅助补偿部260的个数可以相同也可以不同， 只要能够确保上文中所述的"在一行像素单元中，所有主补偿部270与第二栅线120的重叠 的部分的面积之和与所有辅助补偿部260与第一栅线重叠的部分的面积之和相等"即可。
[0089] 在图3中所示的实施方式中，每个第一像素电极210上都设置有一个主补偿部 270,但是，在同一行所述像素单元中，只有奇数列的像素单元中或者只有偶数列的像素单 元中设置有辅助补偿部260,也就是说，主补偿部270的个数是辅助补偿部260的个数的 1. 5倍。为了便于制作，多个辅助补偿部260的形状相同，多个主补偿部270的形状也相同。 为了实现上文中所述的"在一行像素单元中，所有主补偿部270与第二栅线120的重叠的部 分的面积之和与所有辅助补偿部260与第一栅线重叠的部分的面积之和相等"，一个辅助补 偿部260与第一栅线110交叠的部分的面积是一个主补偿部270与第二栅线120交叠的部 分的面积的1. 5倍。
[0090] 作为本发明的另一个方面，提供一种显示面板，所述显示面板包括阵列基板，其 中，所述阵列基板为本发明所提供的上述阵列基板。
[0091] 在进行显示时，所述显示面板不会出现闪烁或色偏现象。
[0092] 在本发明中，所述显示面板为液晶显示面板，因此，所述显示面板还包括与所述阵 列基板对盒设置的对盒基板以及设置在所述对盒基板与所述阵列基板之间的液晶材料。
[0093] 作为本发明的还一个方面，提供一种显示装置，所述显示装置包括显示面板，其 中，所述显示面板为本发明所提供的上述显示面板。
[0094] 所述显示装置可以为电视、手机、电脑等多种电子设备。
[0095] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1. 一种阵列基板，所述阵列基板包括多条数据线和多组栅线，多条数据线和多组栅线 互相交错将所述阵列基板划分为多个像素单元，每组栅线都包括第一栅线和第二栅线，每 组栅线限定一行所述像素单元，每个所述像素单元内并排设置有多个像素电极，多个所述 像素电极包括第一像素电极和第二像素电极，所述第一像素电极与所述第二栅线相对应， 所述第二像素电极与所述第一栅线相对应，所述像素单元内还设置有第一修复部和第二修 复部，所述第一修复部与所述第一像素电极电连接，且从所述第一像素电极上朝向所述第 一栅线凸出，以与所述第一栅线的一部分重叠，所述第二修复部与所述第二像素电极电连 接，且从所述第二像素电极上朝向所述第二栅线凸出，以与所述第二栅线的一部分重叠，其 特征在于，所述像素单元内还设置有主补偿部，所述主补偿部与所述第一像素电极电连接， 所述主补偿部从所述第一像素电极上朝向所述第二栅线凸出，以与所述第二栅线的一部分 重叠形成补偿电容。2. 根据权利要求1所述的阵列基板，其特征在于，所述第一修复部与所述第一栅线形 成的电容与所述补偿电容相等。3. 根据权利要求2所述的阵列基板，其特征在于，所述主补偿部与所述第一像素电极 形成为一体，且所述主补偿部与所述第二栅线的重叠部分的面积与所述第一修复部与所述 第一栅线的重叠部分的面积相等。4. 根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述像素单元内还设 置有辅助补偿部，所述辅助补偿部与所述第一栅线的一部分交叠，以与所述第一栅线形成 电容。5. 根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括与所述栅线同层 设置的公共电极和公共电极线组，每行所述像素单元内均设置有一行所述公共电极，所述 公共电极线组包括第一公共电极线和第二公共电极线，所述第一公共电极线与所述第一栅 线相邻，所述第二公共电极线与所述第二栅线相邻，所述阵列基板还包括第一公共电极连 接部和第二公共电极连接部，所述第一公共电极线通过所述第一公共电极连接部与所述公 共电极相连，所述第二公共电极线通过所述第二公共电极连接部与所述公共电极相连，所 述公共电极环绕为所述像素电极的边缘的条形电极。6. 根据权利要求5所述的阵列基板，其特征在于，所述第一公共电极连接部和所述第 二公共电极连接部均与所述第一像素电极和所述第二像素电极同层设置，所述第一公共电 极连接部的一端通过过孔与所述公共电极相连，所述第一公共电极连接部的另一端通过过 孔与所述第一公共电极线相连，所述第二公共电极连接部的一端通过过孔与所述公共电极 相连，所述第二公共电极连接部的另一端通过过孔与所述第二公共电极线相连。7. 根据权利要求6所述的阵列基板，其特征在于，每个所述像素单元内均设置有所述 第一公共电极连接部，所述辅助补偿部与所述第一公共电极连接部形成为一体，且所述辅 助补偿部的长度方向与所述第一公共电极连接部的长度方向相交。8. 根据权利要求4所述的阵列基板，其特征在于，在同一行所述像素单元中，所有所述 主补偿部与所述第二栅线重叠的部分的面积之和与所述辅助补偿部与所述第一栅线重叠 的部分的面积之和相等。9. 根据权利要求8所述的阵列基板，其特征在于，在同一行所述像素单元中，奇数列的 像素单元中或者偶数列的像素单元中设置有所述辅助补偿部，多个所述辅助补偿部的形状 相同，多个所述主补偿部的形状相同，一个所述辅助补偿部与所述第一栅线交叠的部分的 面积是一个所述主补偿部与第二栅线交叠的部分的面积的1. 5倍。10. -种显示面板，所述显示面板包括阵列基板，其特征在于，所述阵列基板为权利要 求1至9中任意一项所述的阵列基板。11. 一种显示装置，所述显示装置包括显示面板，其特征在于，所述显示面板为权利要 求10所述的显示面板。
【专利摘要】本发明提供一种阵列基板，包括多条数据线和多组栅线，每组栅线都包括第一栅线和第二栅线，每个所述像素单元内并排设置有多个像素电极，多个所述像素电极包括第一像素电极和第二像素电极，所述像素单元内还设置有第一修复部和第二修复部，所述第一修复部与所述第一像素电极电连接，以与所述第一栅线的一部分重叠，所述第二修复部与所述第二像素电极电连接，以与所述第二栅线的一部分重叠，所述像素单元内还设置有主补偿部，所述主补偿部能够形成补偿电容。本发明还提供一种显示面板和一种显示装置。包括所述阵列基板的显示面板进行极性反转时消弱甚至消除了闪烁以及色偏。
【IPC分类】G02F1/1362, G02F1/1343
【公开号】CN104898343
【申请号】CN201510374462
【发明人】汪锐, 尚飞, 李少茹
【申请人】重庆京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2015年9月9日
【申请日】2015年6月30日
最新回复(0)