用于生成共源共栅电流源偏置电压的系统和方法
用于生成共源共栅电流源偏置电压的系统和方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年12月5日递交的标题为"POWER SUPPLY INSENSITIVE CASCODE BIAS CIRCUIT(电力不敏感的共源共栅偏置电路）"的美国临时申请序列号 61/912, 475的优先权和权益，这里通过引用并入该美国临时申请的全部内容。
技术领域
[0003] 本发明涉及用于生成共源共栅电流源偏置电压（cascode current source bias voltage)的系统和方法。
【背景技术】
[0004] 电流源在电子电路中工作以提供或接收电流。理想电流源具有大输出阻抗，从而 无论在该理想电流源两端施加的电压如何，其都提供恒定的电流输出。因此，理想电流源具 有无穷大的输出阻抗。然而，在实际应用中，由于真实世界组件的有限输出阻抗，所有电流 源都具有有限的输出阻抗，从而电流源输出的电流固有地依据该电流源两端的电压的变化 而变化。某些电路结构可实现改善的输出阻抗，但可能增大电压开销，并且可能对于电力供 应变化不那么鲁棒。
[0005] 然而，理想电流源具有相对较低的电压开销，从而该电流源可用来工作的最小电 压Vwtjlin较低。另外，理想电流源对于电力供应变化是鲁棒的，从而使得电力供应电压的变 化对于电流源的工作具有更低的影响。
[0006] 因此，在许多不同的领域中，希望有如下的电流源：其具有相对较高的输出阻抗， 同时仍具有相对较低的该电流源可用来工作的最小电压v wtniin，并且同时仍对电力供应变 化是鲁棒的。
[0007] 此【背景技术】部分中公开的以上信息只是用于增强对本发明背景的理解，因此其可 包含不形成已经为本领域普通技术人员所知的现有技术的信息。
【发明内容】
[0008] 本发明的实施例的各方面包括用于生成对于电力供应变化具有相对较低的敏感 度的共源共栅电流源偏置电压的系统和方法。
[0009] 根据本发明的一些实施例，一种电路包括：共源共栅电流源，其包括：电流镜晶体 管；和共源共栅晶体管；以及耦合到共源共栅电流源的偏置电路，该偏置电路包括：电流 源；第一晶体管，该第一晶体管串联耦合到电流源以形成通过电流源和第一晶体管的第一 电流路径；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管 串联耦合到第二晶体管和电流源以形成通过电流源以及第二晶体管和第三晶体管的第二 电流路径，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数 是根据偏置电路的设计因素确定的。
[0010] 设计因素可包括电流源工作时的最小供应电压。
[0011] 设计因素可包括电流源两端的参考电压。
[0012] 设计因素可包括第二晶体管的阈值电压。
[0013] 倍数可等于
其中vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0014] 第一晶体管的栅极电极可耦合到电流镜晶体管的栅极电极以向共源共栅电流源 提供电流镜偏置电压，并且第二晶体管的栅极电极可耦合到共源共栅晶体管的栅极电极以 向共源共栅电流源提供共源共栅偏置电压。
[0015] 根据本发明的一些实施例，一种用于共源共栅电流源的偏置电路，该偏置电路包 括：电流源；第一晶体管，该第一晶体管串联親合到电流源；第二晶体管，该第二晶体管串 联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源，其中第 三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的 设计因素来确定的。
[0016] 设计因素可包括电流源工作时的最小供应电压。
[0017] 设计因素可包括电流源两端的参考电压。
[0018] 设计因素可包括第二晶体管的阈值电压。
[0019] 倍数可等于
其中vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0020] 第一晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二 电极，该第二电极耦合到电压源；以及栅极电极，该栅极电极耦合到第一晶体管的第一电 极；第二晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二电极； 以及栅极电极，该栅极电极耦合到第二晶体管的第一电极；并且第三晶体管可包括：第一 电极，该第一电极耦合到第二晶体管的第二电极；第二电极，该第二电极耦合到电压源；以 及栅极电极，该栅极电极耦合到第三晶体管的第一电极。
[0021] 通过电流源和第一晶体管可形成第一电流路径，并且通过电流源、第二晶体管和 第三晶体管可形成第二电流路径。
[0022] 根据本发明的一些实施例，一种利用偏置电路来为共源共栅电流源生成偏置电压 的方法，该方法包括：通过包括电流源和串联耦合到该电流源的第一晶体管的第一电流路 径提供电流以在第一晶体管的栅极电极处生成电流镜偏置电压；以及通过包括电流源、第 二晶体管和第三晶体管的第二电流路径提供电流以在第二晶体管的栅极电极处生成共源 共栅偏置电压，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该 倍数是根据偏置电路的设计因素来确定的。
[0023] 第一晶体管、第二晶体管和第三晶体管可以是二极管耦合式的。
[0024] 设计因素可包括电流源工作时的最小供应电压。
[0025] 设计因素可包括电流源两端的参考电压。
[0026] 设计因素可包括第二晶体管的阈值电压。
[0027] 倍数可等于
其中Vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0028] 第一晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二 电极，该第二电极耦合到电压源；以及栅极电极，该栅极电极耦合到第一晶体管的第一电 极；第二晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二电极； 以及栅极电极，该栅极电极耦合到第二晶体管的第一电极；并且第三晶体管可包括：第一 电极，该第一电极耦合到第二晶体管的第二电极；第二电极，该第二电极耦合到电压源；以 及栅极电极，该栅极电极耦合到第三晶体管的第一电极。
【附图说明】
[0029] 随着通过参考结合附图来考虑的以下详细描述更好地理解本发明，对于本发明及 其许多附带特征和方面的更完整领会将变得更容易清楚，附图中同样的附图标记指示同样 的组件。
[0030] 图1A和1B根据本发明的实施例图示了示例共源共栅电流源电路的示意图。
[0031] 图2A和2B根据本发明的实施例图示了用于共源共栅电流源的示例偏置电路的示 意图。
[0032] 图3A和3B根据本发明的实施例图示了用于共源共栅电流源的可替换示例偏置电 路的不意图。
[0033] 图4根据本发明的实施例图示了用于为共源共栅电流源生成偏置电压的方法的 流程图。
【具体实施方式】
[0034] 下文中，将参考附图更详细地描述示例实施例，附图中同样的标号始终指代同样 的元件。然而，本发明可以以各种不同的形式具体实现，而不应当被解释为仅限于这里说明 的实施例。更确切地说，这些实施例是作为示例来提供的，以使得本公开将是透彻且完整 的，并且将把本发明的一些方面和特征充分地传达给本领域技术人员。因此，对于本发明的 一些实施例，没有描述对于本领域普通技术人员完整理解本发明的方面和特征来说不必要 的过程、元件和技术。除非另有注明，否则同样的参考标号在各幅附图和说明书各处表示同 样的元件，从而将不重复对其的描述。在附图中，为了清晰起见可夸大元件、层和区域的相 对大小。
[0035] 将会理解，虽然在本文中可使用术语"第一"、"第二"、"第三"等等来描述各种元 件、组件、区域、层和/或区段，但这些元件、组件、区域、层和/或区段不应受这些术语所限。 这些术语只是用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区 分开来。因此，以下描述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、 层或区段，而不脱离本发明的精神和范围。
[0036] 空间相关术语，诸如"在下面"、"在下方"、"下部的"、"在……之下"、"在上方"、"上 部的"等等，在本文中为了容易说明起见可用来描述如图中所图示的一个元件或特征与另 外的（一个或多个）元件或（一个或多个）特征的关系。将会理解，除了图中所描绘的方 位之外，空间相关术语还打算涵盖使用或工作中的装置的不同方位。例如，如果图中的装置 被翻转，那么被描述为在其它元件或特征的"下方"、"下面"或"之下"的元件的方位于是将 在其它元件或特征的"上方"。因此，示例术语"在下方"和"在……之下"可涵盖在上方和 在下方这两个方位。装置可以有其它的方位（例如，旋转90度或处于其它方位），并且本文 中使用的空间相关描述语应当被相应地解读。此外，还将理解，当一元件或层被称为在两个 元件或层"之间"时，其可以是这两个元件或 层之间的唯一元件或层，或者也可能存在一个 或多个居间的元件或层。
[0037] 本文中使用的术语只是为了描述特定实施例，而并不打算限制本发明。如本文中 使用的单数形式"一"、"一个"打算也包括复数形式，除非上下文清楚地另有指示。还将理 解，术语"包括"和/或"包含"当在本说明书中使用时指明了所记述的特征、整体、步骤、操 作、元件和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件 和/或其群组的存在或添加。如本文中使用的术语"和/或"包括关联的列出项目中的一 个或多个的任意和所有组合。诸如"……中的至少一个"之类的表述当在元素的列表之前 时修饰整个元素列表，而不修饰列表中的个体元素。另外，在描述本发明的实施例时对"可" 的使用指的是"本发明的一个或多个实施例"。另外，术语"示范性"意在指示例或例示。
[0038] 将会理解，当称一元件或层在另一元件或层"之上"或者"连接到"、"耦合到"或"邻 近"另一元件或层时，其可直接在另一元件或层之上或者直接连接到、耦合到或邻近另一元 件或层，或者可存在一个或多个居间的元件或层。然而，当称一元件或层"直接在"另一元件 或层"上"、"直接连接到"、"直接耦合到"另一元件或层或者"与"另一元件或层"紧邻"时， 则没有居间的元件或层存在。
[0039] 除非另有定义，否则本文中使用的所有术语（包括技术术语和科学术语）具有与 本发明所属领域的普通技术人员通常所理解相同的含义。还将理解，术语，诸如常用的辞典 中定义的那些术语，应当被解读为具有与其在相关技术和/或本说明书的上下文中的含义 一致的含义，而不应被以理想化的或过度正式的意义来解读，除非本文明确地这样定义。
[0040] 一般来说，电流源具有大输出阻抗，从而电流不会随着电流源两端的电压改变而 变化。此外，电流源可以以低电压开销工作，从而电流源能够以相对较低的电力供应来工 作。共源共栅电路结构可用在电流源中来增大输出阻抗，但由于对额外的晶体管的使用，也 可增大电压开销和驱动电流源的电力量。
[0041] 与单晶体管电流源相比，共源共栅电流源（cascode current source，CCS)-般将 在由于串联堆叠晶体管引起的输出阻抗更高且电压摆动降低的情况下工作。此外，CCS偏 置电路可能对于电力供应变化不那么鲁棒并且一般可使得CCS不那么鲁棒。
[0042] 本发明的实施例进行操作来利用具有相对较低的电压开销并且对于电力供应变 化相对鲁棒的偏置电路为共源共栅电流源生成偏置电压。
[0043] 图1A图示了单级CCS 100,其具有与电流镜晶体管104串联耦合的单个共源共栅 晶体管102。晶体管102的第一电极（例如，源极或漏极电极）106耦合到CCS 100的输出 端108,输出端108提供输出电流1_。晶体管102的第二电极（例如，漏极或源极电极）110 耦合到晶体管104的第一电极112。第二电极114耦合到电压源116(例如，供应地电压）。 晶体管102的栅极电极118耦合到供应共源共栅偏置电压VCAS的共源共栅晶体管偏置电压 源，并且晶体管104的栅极电极120耦合到供应电流镜偏置电压Vcm的电流镜偏置电压源。 [0044] 可以利用额外的共源共栅晶体管来进一步增大输出阻抗并减小电压摆动。例如， 图1B图示了多级CCS130,其具有多个共源共栅晶体管132-1至132-N。多个共源共栅晶 体管132-1至132-N与彼此串联耦合，并且还与电流镜晶体管134串联耦合。晶体管132-N 的第一电极（例如，源极或漏极电极）136耦合到CCS130的输出端138,输出端138提供输 出电流1_。晶体管132-N的第二电极（例如，漏极或源极电极）140耦合到下一共源共栅 晶体管132-(N-1)的第一电极，依此类推，从而共源共栅晶体管132-1至132-N中的每一个 串联耦合。共源共栅晶体管132-1的电极（例如，漏极或源极电极）142耦合到电流镜晶体 管134的第一电极（例如，源极或漏极电极）144。晶体管134的第二电极（例如，漏极或源 极电极）146耦合到电压源148 (例如，供应地电压）。各个共源共栅晶体管132-1至132-N 中的每一个的栅极电极150-1至150-N耦合到供应相应的偏置电压￥^_1至￥^_1^的相应共 源共栅晶体管偏置电压源。晶体管134的栅极电极152耦合到供应偏置电压Vcm的电流镜 偏置电压源。
[0045] CCS(例如，图1A和1B中分别示出的CCS 100或CCS 130)工作时的最小输出电压 Vwt _是根据该CCS的偏置方案来确定的。图2A和2B图示了用于向CCS (例如，CCS 100 或CCS 130)提供偏置电压VCA#P VCM的示例偏置电路配置。
[0046] 例如，图2A图示了包括电流源202的偏置电路200,该电流源202电耦合在第一 晶体管204和向电流源202供应电压（例如，VDD)的电压源206之间。电流源202进而向 第一晶体管204的第一电极（例如，源极或漏极电极）208供应参考电流IKEF。第一晶体管 204的第二电极（例如，漏极或源极电极）210电耦合到第二晶体管214的第一电极（例如， 源极或漏极电极）212。第二晶体管214的第二电极（例如，漏极或源极电极）216电耦合到 电压源218 (例如，供应地电压）。第一晶体管204具有等于或基本上等于第二晶体管214 的沟道大小W/L的沟道大小W/L(其中术语"W/L"或"沟道大小W/L"指代相应晶体管的沟 道宽度与沟道长度的比率，其也可以被称为晶体管的宽度/长度的比率或者简称为"沟道 比率"）。
[0047] 第一晶体管204的栅极电极220按二极管耦合配置电耦合到第一晶体管204的第 一电极208。此外，第一晶体管204的栅极电极220可耦合到CCS的共源共栅晶体管（例 如，CCS100的共源共栅晶体管102)的栅极电极以向该CCS提供共源共栅晶体管偏置电压 VeAS。在具有多个共源共栅晶体管的CCS(例如，CCS130)的情况下，偏置电路200可包括多 个二极管耦合式第一晶体管204-1至204-N，其中晶体管204-1至204-N的栅极电极各自耦 合到相应的共源共栅晶体管的栅极电极。
[0048] 第二晶体管214的栅极电极222按二极管耦合配置电耦合到第二晶体管214的第 一电极212。此外，栅极电极222可耦合到CCS的电流镜晶体管（例如，电流镜晶体管104 或电流镜晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。
[0049] 图2B图示了用于共源共栅电流源的可替换偏置电路布置。如图2B中所示，偏置 电路230包括电流源232,该电流源232电耦合在第一晶体管234和向电流源232供应电 压（例如，V的电压源236之间。电流源232进而向第一晶体管234的第一电极（例如， 源极或漏极电极）238供应参考电流IKEF。第一晶体管234的第二电极（例如，漏极或源极 电极）240电耦合到第二晶体管244的第一电极（例如，源极或漏极电极）242。第二晶体 管244的第二电极（例如，漏极或源极电极）246电耦合到电压源248 (例如，供应地电压）。 第一晶体管234具有是第二晶体管244的沟道大小W/L的1/4大小的沟道大小W/4L。第一 晶体管234的栅极电极250按二极管耦合配置电耦合到第一晶体管234的第一电极238。
[0050] 第一晶体管234的栅极电极250也耦合到第三晶体管254的栅极电极252并且向 第三晶体管254的栅极电极252提供电压VB。第三晶体管254的第一电极（例如，源极或 漏极电极）256电耦合到电压源236并且电压（例如，VDD)被施加到第一电极256。第三晶 体管254的第二电极（例如，漏极或源极电极）258耦合到第四晶体管262的第一电极（例 如，源极或漏极电极）260。第四晶体管262的第二电极264电耦合到电压源248 (例如，供 应地电压）。第三晶体管254具有等于或基本上等于第四晶体管262的沟道大小W/L的沟 道大小W/L。
[0051] 第四晶体管262的栅极电极266耦合到第二晶体管244的栅极电极220,并且在栅 极电极220与栅极电极266之间的节点268处生成电流镜偏置电压此外，在第三晶体 管的第二电极258与第四晶体管262的第一电极260之间的节点270处生成共源共栅偏置 电压VqAS。
[0052] 因此，节点268可耦合到CCS的电流镜晶体管（例如，电流镜晶体管104或电流镜 晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。此外，节点270可耦合到CCS 的共源共栅晶体管（例如，CCS100的共源共栅晶体管102)的栅极电极以向该CCS提供共 源共栅晶体管偏置电压VCAS。
[0053] 参考图2A，提供参考电流IKEF的电流源202两端的最小电压是与电流源202两端 的电压降相对应的参考电压VKEF。此外，根据以下的式1，晶体管的栅源电压等于晶体管 的阈值电压与晶体管的漏源饱和电压之和。
[0054] VGS= Vth+Vov (1)
[0055] 其中Vth是晶体管阈值电压，并且Vw是漏源饱和电压。
[0056] 二极管耦合式晶体管两端的电压降是漏源电压VDS，其也是栅源电压，因为栅极 和源极是按二极管耦合配置电耦合的。因此，二极管耦合式晶体管两端的电压降根据以下 的式2来表;^ :[0057] VDS= V GS= V th+Vov (2)
[0058] 此外，根据以下的式3,晶体管的过驱动电压（或者漏源饱和电压）与晶体管的沟 道大小W/L成反比：
[0060] 另外，根据以下的式4, CCS可工作的最小输出电压￥_>等于共源共栅偏置电压 VCAS与阈值电压Vth之间的差：
[0061] V0UtJlin= V cAs_Vth ⑷
[0062] 因此，参考以上的图2A，电流源202两端的电压降等于VKEF，晶体管204两端的电 压降等于Vth+Vw，并且晶体管214两端的电压降等于Vth+Vw。因此，根据以下的式5,偏置电 路200可工作的最小电压VDDmin等于这些值之和： _] VDD_fflin= 2Vth+2Vov+VEEF (5)
[0064] 类似地，图2B中的电流源232两端的电压降等于VKEF，晶体管234两端的电压降等 于Vth+2VW，并且晶体管244两端的电压降等于Vth+VQV。因此，偏置电路230可工作的最小 电压VDDjlin可根据以下的式6来计算：
[0065] VDDjlin - 2V th+3Vov+VREF (6)
[0066] 对于利用图2A中所示的偏置电路200的一级CCS(例如，CCS 100)，CCS工作时的 最小输出电压可根据以下的式7来计算：
[0067] V0UtJlin= Vth+2XVov (7)
[0068] 在图2B中所示的偏置电路230的情况下，CCS工作时的最小输出电压可降 低到2XVW，但与偏置电路200的结构相比，偏置电路230对于电力供应变化可能不那么鲁 棒。
[0069] 图3A和3B图示了用于CCS的可替换偏置电路配置，其与偏置电路200相比可减小 CCS工作时的最小输出电压Vwtmin，同时与偏置电路200和230相比也对电力供应变化更为 鲁棒。图3A图示了n沟道MOSFET(NMOS)配置的偏置电路300。偏置电路300包括第一电 流路径302,用于为CCS生成电流镜偏置电压VeM。偏置电路300的第一电流路径302包括 耦合在电压源306与第一晶体管308之间的电流源304,其中第一晶体管308是NM0S晶体 管。电压源306向电流源304施加电压（例如，VDD)，电流源304进而向第一晶体管308的 第一电极（例如，漏极电极）310施加参考电流IKEF。第一晶体管308的第二电极（例如，源 极电极）312耦合到电压源314 (例如，供应地电压）。第一晶体管308的栅极电极316按二 极管耦合配置耦合到第一晶体管308的第一电极310。第一晶体管308的栅极电极316随 后可耦合到CCS的电流镜晶体管（例如，晶体管104或晶体管134)的栅极电极以向该CCS 提供电流镜偏置电压VCM。
[0070] 偏置电路300还包括第二电流路径320,用于为CCS生成共源共栅偏置电压VCAS。 偏置电路300的第二电流路径320包括耦合在电压源306与第二晶体管324之间的电流源 322,其中第二晶体管324是NM0S晶体管。为了便于说明，电流源322和电流源304被图示 为两个分开的电流源。然而，根据一些实施例，电流源322和304可以是被配置为向第一电 流路径302和第二电流路径320提供同一参考电流IKEF的同一电流源。电压源306向电流 源322施加电压（例如，VDD)，电流源322进而向第二晶体管324的第一电极（例如，漏极电 极）326施加参考电流IKEF (等于电流源304施加的参考电流）。第二晶体管324的第二电 极（例如，源极电极）328耦合到第三晶体管332的第一电极（例如，漏极电极）330,并且第 三晶体管332的第二电极（例如，源极电极）334耦合到电压源314 (例如，供应地电压）。
[0071] 第二晶体管324的栅极电极336按二极管耦合配置耦合到第二晶体管324的第一 电极326。类似地，第三晶体管332的栅极电极338按二极管耦合配置耦合到第三晶体管 332的第一电极330。
[0072] 第一晶体管308具有等于或基本上等于第二晶体管324的沟道大小W/L的沟道大 小W/L。第三晶体管332具有沟道大小MXW/L，这是第二晶体管324的沟道大小W/L的M 倍那么大，其中倍数M大于1并且是根据相应CCS的设计因素或约束来确定的，这将在以下 更详细地论述。第二晶体管324的栅极电极336可耦合到CCS的共源共栅晶体管的栅极电 极（例如，图1A中的晶体管102的栅极电极118)以向该CCS提供共源共栅偏置电压VCAS。
[0073] 图3B图示了p沟道MOSFET(PMOS)配置的偏置电路350。偏置电路350包括第一 电流路径352,用于为CCS生成电流镜偏置电压Vc*。偏置电路350的第一电流路径352包 括耦合在电压源356与电流源358之间的第一晶体管354,第一晶体管354是PMOS晶体管。 电压源356向第一晶体管354的第一电极（例如，源极电极）360施加电压（例如，VDD)。第 二电极（例如，漏极电极）362耦合到电流源358,电流源358进而生成参考电流IKEF。电流 源358还耦合到电压源364 (例如，供应地电压）。
[0074] 第一晶体管354的栅极电极366按二极管耦合配置耦合到第一晶体管354的第二 电极362。第一晶体管354的栅极电极366随后可耦合到CCS的电流镜晶体管（例如，晶体 管104或晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。
[0075] 偏置电路350还包括第二电流路径370,用于为CCS生成共源共栅偏置电压VCAS。 偏置电路350的第二电流路径370包括第二晶体管372,第二晶体管372是PMOS晶体管。 第二晶体管372的第一电极（例如，源极电极）374耦合到电压源356以接收电压（例如， VDD)。第二晶体管372的第二电极（例如，漏极电极）376耦合到第三晶体管380的第一电极 (例如，源极电极）378,第三晶体管380是PMOS晶体管。第三晶体管380的第二电极（例 如，漏极电极）382耦合到电流源384,电流源384进而生成参考电流IKEF。电流源384还耦 合到电压源364 (例如，供应地电压）。为了便于说明，电流源384和电流源358被图示为两 个分开的电流源。然而，根据一些实施例，电流源384和358可以是被配置为向第一电流路 径352和第二电流路径370提供同一参考电流IKEF的同一电流源。
[0076] 第二晶体管372的栅极电极386按二极管耦合配置耦合到第二晶体管372的第二 电极376。类似地，第三晶体管380的栅极电极388按二极管耦合配置耦合到第三晶体管 380的第二电极382。第三晶体管380的栅极电极388随后可耦合到CCS的共源共栅晶体 管（例如，晶体管102)的栅极电极以向该CCS提供共源共栅偏置电压VCAS。
[0077] 第一晶体管354具有等于或基本上等于第三晶体管380的沟道大小W/L的沟道大 小W/L。第二晶体管372具有沟道大小MXW/L，这是第三晶体管380的沟道大小W/L的M 倍那么大，其中倍数M大于1并且是根据相应CCS的设计来确定的，这将在以下更详细地论 述。第三晶体管380的栅极电极388可耦合到CCS的共源共栅晶体管的栅极电极（例如， 图1A中的晶体管102的栅极电极118)以向该CCS提供共源共栅偏置电压VCAS。
[0078] 参考图3A，以及以上的式1-4,电流源304和电流源322两端的电压降等于VKEF，第 一晶体管308和第二晶体管324两端的电压降等于乂^与Vw之和，并且第三晶体管332两 端的电压降等于Vth+Vw/V(M)。因此，偏置电路300可工作的最小电压VDDmin可根据以下 的式8来计算：
[0080]图3B中的偏置电路350可工作的最小电压VDDmin也根据式8来表示。因此，对于 利用图3A中所示的偏置电路300或者图3B中的偏置电路350的一级CCS(例如，CCS 100)， CCS工作时的最小输出电压￥_>可根据以下的式9来计算：
[0082] 其中M大于1，表示晶体管308、324、354和380的沟道大小W/L的倍数。
[0083] 因此，如式9中所图示的，偏置电路300和350与图2A中所示的偏置电路200的 结构相比可以降低CCS可工作的最小输出电压Vwtmin。此外，与图2A和2B中分别示出的 偏置电路200和230的结构相比，偏置电路300和350对于电力供应变化可以更为鲁棒，从 而带来了更鲁棒的CCS操作。
[0084] 以下的表1对于以上的式4-9中的Vth、VQ#PVKEF使用示例值0. 3伏、0. 2伏和0. 25 伏，分别图示了与偏置电路200、230、300和350相对应的Vwt>和VDDmin的示例值。
[0086]表 1
[0087] 因此，如表1中所图示的，当与偏置电路200和偏置电路230(在对于Vth、VQdPVKEF 使用示例值的情况下，它们分别具有1. 25和1. 55的VDDmin)相比时，偏置电路300和350具 有更低的VDDmin(在对VKEF使用示例值的情况下为1. 11伏）。另外，相对于偏置电 路200 (在对Vth、V^PVKEF使用示例值的情况下，其具有0. 7伏的V_min)，偏置电路300和 350具有改善的Vwtmin(在对Vth、V^PVKEF使用示例值的情况下为0. 56伏）。
[0088] 图4图示了用于为CCS生成偏置电压的方法的流程图。在方框400,确定偏置电路 的设计因素或约束，诸如V DDmin、￥<^和VKEF。VDDmin的值是根据技术、IR降、电力供应噪声和 可影响偏置电路可工作的最小电压的其它相关设计因素来确定的。是根据来自电流源 的最大电容负载容差来确定的，因为^^的值越小，晶体管的沟道大小就可越大，这可增大 晶体管的电容。VKEF是根据参考电流的过驱动来确定的。
[0089] -旦确立了设计因素或约束，就可根据以下的式10、基于式8来计算倍数M的值：
[0091] 其中M大于1，并且是用于相对于晶体管308、324、354和380的沟道大小W/L增大 晶体管332或372的沟道大小MXW/L的倍数。
[0092]在方框404,可根据以下的式11、基于M和其它设计约束来计算共源共栅电流源可 工作的最小输出电压
[0094] -旦确定了各种设计因素或约束，并且一旦计算出了M的值，就在方框406依据 VDD_min、Vw、VKEF、M和_的值来形成用于CCS的偏置电路300或350。
[0095] 在方框408,利用偏置电路生成电流镜偏置电压和共源共栅偏置电压并将其施加 到CCS〇
[0096] 根据本发明的实施例，共源共栅电流源偏置电路包括与参考电流源（例如，电流 源304或电流源358)串联的第一二极管耦合式晶体管（例如，晶体管308或晶体管354)， 其中第一晶体管具有沟道大小W/L，并且第一晶体管的栅极电极可耦合到CCS的电流镜晶 体管的栅极电极以向该CCS提供电流镜偏置电压。此外，该共源共栅电流源偏置电路包括 与第三二极管耦合式晶体管（例如，晶体管332或晶体管372)和参考电流源串联的第二二 极管耦合式晶体管（例如，晶体管324或晶体管380)。第二二极管耦合式晶体管具有等于 或基本上等于第一晶体管的沟道大小W/L的沟道大小W/L，并且第二晶体管的栅极电极可 耦合到CCS的共源共栅晶体管的栅极电极以向该CCS提供共源共栅偏置电压。第三二极管 耦合式晶体管具有按倍数M大于第一和第二晶体管的沟道大小W/L的沟道大小MXW/L，其 中M大于1，并且是根据CCS和偏置电路的设计因素或约束来计算的。因此，根据本发明的 实施例，第三二极管耦合式晶体管的沟道宽度是第二二极管耦合式晶体管的沟道宽度的M 倍那么大。
[0097] 本发明的实施例可以使得能够为CCS中的电流镜晶体管和共源共栅晶体管生成 偏置电压，从而CCS可工作的最小输出电压相对于可替换偏置电路配置有所降低。此外， 偏置电路对于电力供应变化可相对更鲁棒，并且因此CCS对于电力供应变化也可相对更鲁 棒。
[0098] 虽然已联系某些示范性实施例描述了本发明，但要理解本发明不限于公开的实施 例，而是相反，打算涵盖包括在权利要求及其等同物的精神和范围内的各种修改和等同布 置。
【主权项】
1. 一种利用偏置电路来为共源共栅电流源生成偏置电压的电路，包括： 共源共栅电流源，包括： 电流镜晶体管；以及 共源共栅晶体管；以及 耦合到所述共源共栅电流源的偏置电路，该偏置电路包括： 电流源； 第一晶体管，该第一晶体管串联耦合到所述电流源以形成通过所述电流源和所述第一 晶体管的第一电流路径； 第二晶体管，该第二晶体管串联耦合到所述电流源；以及 第三晶体管，该第三晶体管串联耦合到所述第二晶体管和所述电流源以形成通过所述 电流源以及所述第二晶体管和第三晶体管的第二电流路径，其中所述第三晶体管具有按一 倍数大于所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏置电路的设计因 素确定的。2. 如权利要求1所述的电路，其中，所述设计因素包括所述电流源工作时的最小供应 电压。3. 如权利要求1所述的电路，其中，所述设计因素包括所述电流源两端的参考电压。4. 如权利要求1所述的电路，其中，所述设计因素包括所述第二晶体管的阈值电压。5. 如权利要求1所述的电路，其中，所述倍数等于其中 ^^是所述第二晶体管的漏源饱和电压，Vdd min是所述电流源工作时的最小供应电压，Vth是 所述第二晶体管的阈值电压，并且Vkef是所述电流源两端的参考电压。6. 如权利要求1所述的电路，其中，所述第一晶体管的栅极电极耦合到所述电流镜晶 体管的栅极电极以向所述共源共栅电流源提供电流镜偏置电压，并且所述第二晶体管的栅 极电极耦合到所述共源共栅晶体管的栅极电极以向所述共源共栅电流源提供共源共栅偏 置电压。7. -种用于共源共栅电流源的偏置电路，该偏置电路包括： 电流源； 第一晶体管，该第一晶体管串联耦合到所述电流源； 第二晶体管，该第二晶体管串联耦合到所述电流源；以及 第三晶体管，该第三晶体管串联耦合到所述第二晶体管和所述电流源，其中所述第三 晶体管具有按一倍数大于所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏 置电路的设计因素来确定的。8. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述电流源工作时的最小 供应电压。9. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述电流源两端的参考电 压。10. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述第二晶体管的阈值电 压。11. 如权利要求7所述的偏置电路，其中，所述倍数等于其中^^是所述第二晶体管的漏源饱和电压，Vdd min是所述电流源工作时的最小供应电压， Vth是所述第二晶体管的阈值电压，并且V KEF是所述电流源两端的参考电压。12. 如权利要求7所述的偏置电路，其中： 所述第一晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收参考电流； 第二电极，该第二电极耦合到电压源；以及 栅极电极，该栅极电极耦合到所述第一晶体管的第一电极； 所述第二晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收所述参考电流； 第二电极；以及 栅极电极，该栅极电极耦合到所述第二晶体管的第一电极；并且 所述第三晶体管包括： 第一电极，该第一电极耦合到所述第二晶体管的第二电极； 第二电极，该第二电极耦合到所述电压源；以及 栅极电极，该栅极电极耦合到所述第三晶体管的第一电极。13. 如权利要求7所述的偏置电路，其中，通过所述电流源和所述第一晶体管形成第一 电流路径，并且通过所述电流源、所述第二晶体管和所述第三晶体管形成第二电流路径。14. 一种利用偏置电路来为共源共栅电流源生成偏置电压的方法，该方法包括： 通过包括电流源和串联耦合到该电流源的第一晶体管的第一电流路径提供电流以在 所述第一晶体管的栅极电极处生成电流镜偏置电压；以及 通过包括所述电流源、第二晶体管和第三晶体管的第二电流路径提供电流以在所述 第二晶体管的栅极电极处生成共源共栅偏置电压，其中所述第三晶体管具有按一倍数大于 所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏置电路的设计因素来确定 的。15. 如权利要求14所述的方法，其中，所述第一晶体管、所述第二晶体管和所述第三晶 体管是二极管耦合式的。16. 如权利要求14所述的方法，其中，所述设计因素包括所述电流源工作时的最小供 应电压。17. 如权利要求14所述的方法，其中，所述设计因素包括所述电流源两端的参考电压。18. 如权利要求14所述的方法，其中，所述设计因素包括所述第二晶体管的阈值电压。19. 如权利要求14所述的方法，其中，所述倍数等于其 中^^是所述第二晶体管的漏源饱和电压，VDD min是所述电流源工作时的最小供应电压，Vth是所述第二晶体管的阈值电压，并且Vkef是所述电流源两端的参考电压。20. 如权利要求14所述的方法，其中： 所述第一晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收参考电流； 第二电极，该第二电极耦合到电压源；以及 栅极电极，该栅极电极耦合到所述第一晶体管的第一电极； 所述第二晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收所述参考电流； 第二电极；以及 栅极电极，该栅极电极耦合到所述第二晶体管的第一电极；并且所述第三晶体管包 括： 第一电极，该第一电极耦合到所述第二晶体管的第二电极； 第二电极，该第二电极耦合到所述电压源；以及 栅极电极，该栅极电极耦合到所述第三晶体管的第一电极。
【专利摘要】提供了利用偏置电路来为共源共栅电流源生成偏置电压的电路和方法以及用于共源共栅电流源的偏置电路。一种电路包括：共源共栅电流源，其包括：电流镜晶体管；以及共源共栅晶体管；以及耦合到共源共栅电流源的偏置电路，该偏置电路包括：电流源；第一晶体管，该第一晶体管串联耦合到电流源以形成通过电流源和第一晶体管的第一电流路径；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源以形成通过电流源以及第二晶体管和第三晶体管的第二电流路径，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的设计因素确定的。
【IPC分类】G05F1/56
【公开号】CN104898750
【申请号】CN201410741355
【发明人】N.贾法里
【申请人】三星显示有限公司
【公开日】2015年9月9日
【申请日】2014年12月5日
【公告号】EP2881832A1, US20150160679
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年12月5日递交的标题为"POWER SUPPLY INSENSITIVE CASCODE BIAS CIRCUIT(电力不敏感的共源共栅偏置电路）"的美国临时申请序列号 61/912, 475的优先权和权益，这里通过引用并入该美国临时申请的全部内容。
技术领域
[0003] 本发明涉及用于生成共源共栅电流源偏置电压（cascode current source bias voltage)的系统和方法。
【背景技术】
[0004] 电流源在电子电路中工作以提供或接收电流。理想电流源具有大输出阻抗，从而 无论在该理想电流源两端施加的电压如何，其都提供恒定的电流输出。因此，理想电流源具 有无穷大的输出阻抗。然而，在实际应用中，由于真实世界组件的有限输出阻抗，所有电流 源都具有有限的输出阻抗，从而电流源输出的电流固有地依据该电流源两端的电压的变化 而变化。某些电路结构可实现改善的输出阻抗，但可能增大电压开销，并且可能对于电力供 应变化不那么鲁棒。
[0005] 然而，理想电流源具有相对较低的电压开销，从而该电流源可用来工作的最小电 压Vwtjlin较低。另外，理想电流源对于电力供应变化是鲁棒的，从而使得电力供应电压的变 化对于电流源的工作具有更低的影响。
[0006] 因此，在许多不同的领域中，希望有如下的电流源：其具有相对较高的输出阻抗， 同时仍具有相对较低的该电流源可用来工作的最小电压v wtniin，并且同时仍对电力供应变 化是鲁棒的。
[0007] 此【背景技术】部分中公开的以上信息只是用于增强对本发明背景的理解，因此其可 包含不形成已经为本领域普通技术人员所知的现有技术的信息。
【发明内容】
[0008] 本发明的实施例的各方面包括用于生成对于电力供应变化具有相对较低的敏感 度的共源共栅电流源偏置电压的系统和方法。
[0009] 根据本发明的一些实施例，一种电路包括：共源共栅电流源，其包括：电流镜晶体 管；和共源共栅晶体管；以及耦合到共源共栅电流源的偏置电路，该偏置电路包括：电流 源；第一晶体管，该第一晶体管串联耦合到电流源以形成通过电流源和第一晶体管的第一 电流路径；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管 串联耦合到第二晶体管和电流源以形成通过电流源以及第二晶体管和第三晶体管的第二 电流路径，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数 是根据偏置电路的设计因素确定的。
[0010] 设计因素可包括电流源工作时的最小供应电压。
[0011] 设计因素可包括电流源两端的参考电压。
[0012] 设计因素可包括第二晶体管的阈值电压。
[0013] 倍数可等于
其中vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0014] 第一晶体管的栅极电极可耦合到电流镜晶体管的栅极电极以向共源共栅电流源 提供电流镜偏置电压，并且第二晶体管的栅极电极可耦合到共源共栅晶体管的栅极电极以 向共源共栅电流源提供共源共栅偏置电压。
[0015] 根据本发明的一些实施例，一种用于共源共栅电流源的偏置电路，该偏置电路包 括：电流源；第一晶体管，该第一晶体管串联親合到电流源；第二晶体管，该第二晶体管串 联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源，其中第 三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的 设计因素来确定的。
[0016] 设计因素可包括电流源工作时的最小供应电压。
[0017] 设计因素可包括电流源两端的参考电压。
[0018] 设计因素可包括第二晶体管的阈值电压。
[0019] 倍数可等于
其中vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0020] 第一晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二 电极，该第二电极耦合到电压源；以及栅极电极，该栅极电极耦合到第一晶体管的第一电 极；第二晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二电极； 以及栅极电极，该栅极电极耦合到第二晶体管的第一电极；并且第三晶体管可包括：第一 电极，该第一电极耦合到第二晶体管的第二电极；第二电极，该第二电极耦合到电压源；以 及栅极电极，该栅极电极耦合到第三晶体管的第一电极。
[0021] 通过电流源和第一晶体管可形成第一电流路径，并且通过电流源、第二晶体管和 第三晶体管可形成第二电流路径。
[0022] 根据本发明的一些实施例，一种利用偏置电路来为共源共栅电流源生成偏置电压 的方法，该方法包括：通过包括电流源和串联耦合到该电流源的第一晶体管的第一电流路 径提供电流以在第一晶体管的栅极电极处生成电流镜偏置电压；以及通过包括电流源、第 二晶体管和第三晶体管的第二电流路径提供电流以在第二晶体管的栅极电极处生成共源 共栅偏置电压，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该 倍数是根据偏置电路的设计因素来确定的。
[0023] 第一晶体管、第二晶体管和第三晶体管可以是二极管耦合式的。
[0024] 设计因素可包括电流源工作时的最小供应电压。
[0025] 设计因素可包括电流源两端的参考电压。
[0026] 设计因素可包括第二晶体管的阈值电压。
[0027] 倍数可等于
其中Vw是第二晶体管的漏源饱和电 压，vDDmin是电流源工作时的最小供应电压，vth是第二晶体管的阈值电压，并且V KEF是电流 源两端的参考电压。
[0028] 第一晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二 电极，该第二电极耦合到电压源；以及栅极电极，该栅极电极耦合到第一晶体管的第一电 极；第二晶体管可包括：第一电极，该第一电极耦合到电流源以接收参考电流；第二电极； 以及栅极电极，该栅极电极耦合到第二晶体管的第一电极；并且第三晶体管可包括：第一 电极，该第一电极耦合到第二晶体管的第二电极；第二电极，该第二电极耦合到电压源；以 及栅极电极，该栅极电极耦合到第三晶体管的第一电极。
【附图说明】
[0029] 随着通过参考结合附图来考虑的以下详细描述更好地理解本发明，对于本发明及 其许多附带特征和方面的更完整领会将变得更容易清楚，附图中同样的附图标记指示同样 的组件。
[0030] 图1A和1B根据本发明的实施例图示了示例共源共栅电流源电路的示意图。
[0031] 图2A和2B根据本发明的实施例图示了用于共源共栅电流源的示例偏置电路的示 意图。
[0032] 图3A和3B根据本发明的实施例图示了用于共源共栅电流源的可替换示例偏置电 路的不意图。
[0033] 图4根据本发明的实施例图示了用于为共源共栅电流源生成偏置电压的方法的 流程图。
【具体实施方式】
[0034] 下文中，将参考附图更详细地描述示例实施例，附图中同样的标号始终指代同样 的元件。然而，本发明可以以各种不同的形式具体实现，而不应当被解释为仅限于这里说明 的实施例。更确切地说，这些实施例是作为示例来提供的，以使得本公开将是透彻且完整 的，并且将把本发明的一些方面和特征充分地传达给本领域技术人员。因此，对于本发明的 一些实施例，没有描述对于本领域普通技术人员完整理解本发明的方面和特征来说不必要 的过程、元件和技术。除非另有注明，否则同样的参考标号在各幅附图和说明书各处表示同 样的元件，从而将不重复对其的描述。在附图中，为了清晰起见可夸大元件、层和区域的相 对大小。
[0035] 将会理解，虽然在本文中可使用术语"第一"、"第二"、"第三"等等来描述各种元 件、组件、区域、层和/或区段，但这些元件、组件、区域、层和/或区段不应受这些术语所限。 这些术语只是用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区 分开来。因此，以下描述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、 层或区段，而不脱离本发明的精神和范围。
[0036] 空间相关术语，诸如"在下面"、"在下方"、"下部的"、"在……之下"、"在上方"、"上 部的"等等，在本文中为了容易说明起见可用来描述如图中所图示的一个元件或特征与另 外的（一个或多个）元件或（一个或多个）特征的关系。将会理解，除了图中所描绘的方 位之外，空间相关术语还打算涵盖使用或工作中的装置的不同方位。例如，如果图中的装置 被翻转，那么被描述为在其它元件或特征的"下方"、"下面"或"之下"的元件的方位于是将 在其它元件或特征的"上方"。因此，示例术语"在下方"和"在……之下"可涵盖在上方和 在下方这两个方位。装置可以有其它的方位（例如，旋转90度或处于其它方位），并且本文 中使用的空间相关描述语应当被相应地解读。此外，还将理解，当一元件或层被称为在两个 元件或层"之间"时，其可以是这两个元件或 层之间的唯一元件或层，或者也可能存在一个 或多个居间的元件或层。
[0037] 本文中使用的术语只是为了描述特定实施例，而并不打算限制本发明。如本文中 使用的单数形式"一"、"一个"打算也包括复数形式，除非上下文清楚地另有指示。还将理 解，术语"包括"和/或"包含"当在本说明书中使用时指明了所记述的特征、整体、步骤、操 作、元件和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件 和/或其群组的存在或添加。如本文中使用的术语"和/或"包括关联的列出项目中的一 个或多个的任意和所有组合。诸如"……中的至少一个"之类的表述当在元素的列表之前 时修饰整个元素列表，而不修饰列表中的个体元素。另外，在描述本发明的实施例时对"可" 的使用指的是"本发明的一个或多个实施例"。另外，术语"示范性"意在指示例或例示。
[0038] 将会理解，当称一元件或层在另一元件或层"之上"或者"连接到"、"耦合到"或"邻 近"另一元件或层时，其可直接在另一元件或层之上或者直接连接到、耦合到或邻近另一元 件或层，或者可存在一个或多个居间的元件或层。然而，当称一元件或层"直接在"另一元件 或层"上"、"直接连接到"、"直接耦合到"另一元件或层或者"与"另一元件或层"紧邻"时， 则没有居间的元件或层存在。
[0039] 除非另有定义，否则本文中使用的所有术语（包括技术术语和科学术语）具有与 本发明所属领域的普通技术人员通常所理解相同的含义。还将理解，术语，诸如常用的辞典 中定义的那些术语，应当被解读为具有与其在相关技术和/或本说明书的上下文中的含义 一致的含义，而不应被以理想化的或过度正式的意义来解读，除非本文明确地这样定义。
[0040] 一般来说，电流源具有大输出阻抗，从而电流不会随着电流源两端的电压改变而 变化。此外，电流源可以以低电压开销工作，从而电流源能够以相对较低的电力供应来工 作。共源共栅电路结构可用在电流源中来增大输出阻抗，但由于对额外的晶体管的使用，也 可增大电压开销和驱动电流源的电力量。
[0041] 与单晶体管电流源相比，共源共栅电流源（cascode current source，CCS)-般将 在由于串联堆叠晶体管引起的输出阻抗更高且电压摆动降低的情况下工作。此外，CCS偏 置电路可能对于电力供应变化不那么鲁棒并且一般可使得CCS不那么鲁棒。
[0042] 本发明的实施例进行操作来利用具有相对较低的电压开销并且对于电力供应变 化相对鲁棒的偏置电路为共源共栅电流源生成偏置电压。
[0043] 图1A图示了单级CCS 100,其具有与电流镜晶体管104串联耦合的单个共源共栅 晶体管102。晶体管102的第一电极（例如，源极或漏极电极）106耦合到CCS 100的输出 端108,输出端108提供输出电流1_。晶体管102的第二电极（例如，漏极或源极电极）110 耦合到晶体管104的第一电极112。第二电极114耦合到电压源116(例如，供应地电压）。 晶体管102的栅极电极118耦合到供应共源共栅偏置电压VCAS的共源共栅晶体管偏置电压 源，并且晶体管104的栅极电极120耦合到供应电流镜偏置电压Vcm的电流镜偏置电压源。 [0044] 可以利用额外的共源共栅晶体管来进一步增大输出阻抗并减小电压摆动。例如， 图1B图示了多级CCS130,其具有多个共源共栅晶体管132-1至132-N。多个共源共栅晶 体管132-1至132-N与彼此串联耦合，并且还与电流镜晶体管134串联耦合。晶体管132-N 的第一电极（例如，源极或漏极电极）136耦合到CCS130的输出端138,输出端138提供输 出电流1_。晶体管132-N的第二电极（例如，漏极或源极电极）140耦合到下一共源共栅 晶体管132-(N-1)的第一电极，依此类推，从而共源共栅晶体管132-1至132-N中的每一个 串联耦合。共源共栅晶体管132-1的电极（例如，漏极或源极电极）142耦合到电流镜晶体 管134的第一电极（例如，源极或漏极电极）144。晶体管134的第二电极（例如，漏极或源 极电极）146耦合到电压源148 (例如，供应地电压）。各个共源共栅晶体管132-1至132-N 中的每一个的栅极电极150-1至150-N耦合到供应相应的偏置电压￥^_1至￥^_1^的相应共 源共栅晶体管偏置电压源。晶体管134的栅极电极152耦合到供应偏置电压Vcm的电流镜 偏置电压源。
[0045] CCS(例如，图1A和1B中分别示出的CCS 100或CCS 130)工作时的最小输出电压 Vwt _是根据该CCS的偏置方案来确定的。图2A和2B图示了用于向CCS (例如，CCS 100 或CCS 130)提供偏置电压VCA#P VCM的示例偏置电路配置。
[0046] 例如，图2A图示了包括电流源202的偏置电路200,该电流源202电耦合在第一 晶体管204和向电流源202供应电压（例如，VDD)的电压源206之间。电流源202进而向 第一晶体管204的第一电极（例如，源极或漏极电极）208供应参考电流IKEF。第一晶体管 204的第二电极（例如，漏极或源极电极）210电耦合到第二晶体管214的第一电极（例如， 源极或漏极电极）212。第二晶体管214的第二电极（例如，漏极或源极电极）216电耦合到 电压源218 (例如，供应地电压）。第一晶体管204具有等于或基本上等于第二晶体管214 的沟道大小W/L的沟道大小W/L(其中术语"W/L"或"沟道大小W/L"指代相应晶体管的沟 道宽度与沟道长度的比率，其也可以被称为晶体管的宽度/长度的比率或者简称为"沟道 比率"）。
[0047] 第一晶体管204的栅极电极220按二极管耦合配置电耦合到第一晶体管204的第 一电极208。此外，第一晶体管204的栅极电极220可耦合到CCS的共源共栅晶体管（例 如，CCS100的共源共栅晶体管102)的栅极电极以向该CCS提供共源共栅晶体管偏置电压 VeAS。在具有多个共源共栅晶体管的CCS(例如，CCS130)的情况下，偏置电路200可包括多 个二极管耦合式第一晶体管204-1至204-N，其中晶体管204-1至204-N的栅极电极各自耦 合到相应的共源共栅晶体管的栅极电极。
[0048] 第二晶体管214的栅极电极222按二极管耦合配置电耦合到第二晶体管214的第 一电极212。此外，栅极电极222可耦合到CCS的电流镜晶体管（例如，电流镜晶体管104 或电流镜晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。
[0049] 图2B图示了用于共源共栅电流源的可替换偏置电路布置。如图2B中所示，偏置 电路230包括电流源232,该电流源232电耦合在第一晶体管234和向电流源232供应电 压（例如，V的电压源236之间。电流源232进而向第一晶体管234的第一电极（例如， 源极或漏极电极）238供应参考电流IKEF。第一晶体管234的第二电极（例如，漏极或源极 电极）240电耦合到第二晶体管244的第一电极（例如，源极或漏极电极）242。第二晶体 管244的第二电极（例如，漏极或源极电极）246电耦合到电压源248 (例如，供应地电压）。 第一晶体管234具有是第二晶体管244的沟道大小W/L的1/4大小的沟道大小W/4L。第一 晶体管234的栅极电极250按二极管耦合配置电耦合到第一晶体管234的第一电极238。
[0050] 第一晶体管234的栅极电极250也耦合到第三晶体管254的栅极电极252并且向 第三晶体管254的栅极电极252提供电压VB。第三晶体管254的第一电极（例如，源极或 漏极电极）256电耦合到电压源236并且电压（例如，VDD)被施加到第一电极256。第三晶 体管254的第二电极（例如，漏极或源极电极）258耦合到第四晶体管262的第一电极（例 如，源极或漏极电极）260。第四晶体管262的第二电极264电耦合到电压源248 (例如，供 应地电压）。第三晶体管254具有等于或基本上等于第四晶体管262的沟道大小W/L的沟 道大小W/L。
[0051] 第四晶体管262的栅极电极266耦合到第二晶体管244的栅极电极220,并且在栅 极电极220与栅极电极266之间的节点268处生成电流镜偏置电压此外，在第三晶体 管的第二电极258与第四晶体管262的第一电极260之间的节点270处生成共源共栅偏置 电压VqAS。
[0052] 因此，节点268可耦合到CCS的电流镜晶体管（例如，电流镜晶体管104或电流镜 晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。此外，节点270可耦合到CCS 的共源共栅晶体管（例如，CCS100的共源共栅晶体管102)的栅极电极以向该CCS提供共 源共栅晶体管偏置电压VCAS。
[0053] 参考图2A，提供参考电流IKEF的电流源202两端的最小电压是与电流源202两端 的电压降相对应的参考电压VKEF。此外，根据以下的式1，晶体管的栅源电压等于晶体管 的阈值电压与晶体管的漏源饱和电压之和。
[0054] VGS= Vth+Vov (1)
[0055] 其中Vth是晶体管阈值电压，并且Vw是漏源饱和电压。
[0056] 二极管耦合式晶体管两端的电压降是漏源电压VDS，其也是栅源电压，因为栅极 和源极是按二极管耦合配置电耦合的。因此，二极管耦合式晶体管两端的电压降根据以下 的式2来表;^ :[0057] VDS= V GS= V th+Vov (2)
[0058] 此外，根据以下的式3,晶体管的过驱动电压（或者漏源饱和电压）与晶体管的沟 道大小W/L成反比：
[0060] 另外，根据以下的式4, CCS可工作的最小输出电压￥_>等于共源共栅偏置电压 VCAS与阈值电压Vth之间的差：
[0061] V0UtJlin= V cAs_Vth ⑷
[0062] 因此，参考以上的图2A，电流源202两端的电压降等于VKEF，晶体管204两端的电 压降等于Vth+Vw，并且晶体管214两端的电压降等于Vth+Vw。因此，根据以下的式5,偏置电 路200可工作的最小电压VDDmin等于这些值之和： _] VDD_fflin= 2Vth+2Vov+VEEF (5)
[0064] 类似地，图2B中的电流源232两端的电压降等于VKEF，晶体管234两端的电压降等 于Vth+2VW，并且晶体管244两端的电压降等于Vth+VQV。因此，偏置电路230可工作的最小 电压VDDjlin可根据以下的式6来计算：
[0065] VDDjlin - 2V th+3Vov+VREF (6)
[0066] 对于利用图2A中所示的偏置电路200的一级CCS(例如，CCS 100)，CCS工作时的 最小输出电压可根据以下的式7来计算：
[0067] V0UtJlin= Vth+2XVov (7)
[0068] 在图2B中所示的偏置电路230的情况下，CCS工作时的最小输出电压可降 低到2XVW，但与偏置电路200的结构相比，偏置电路230对于电力供应变化可能不那么鲁 棒。
[0069] 图3A和3B图示了用于CCS的可替换偏置电路配置，其与偏置电路200相比可减小 CCS工作时的最小输出电压Vwtmin，同时与偏置电路200和230相比也对电力供应变化更为 鲁棒。图3A图示了n沟道MOSFET(NMOS)配置的偏置电路300。偏置电路300包括第一电 流路径302,用于为CCS生成电流镜偏置电压VeM。偏置电路300的第一电流路径302包括 耦合在电压源306与第一晶体管308之间的电流源304,其中第一晶体管308是NM0S晶体 管。电压源306向电流源304施加电压（例如，VDD)，电流源304进而向第一晶体管308的 第一电极（例如，漏极电极）310施加参考电流IKEF。第一晶体管308的第二电极（例如，源 极电极）312耦合到电压源314 (例如，供应地电压）。第一晶体管308的栅极电极316按二 极管耦合配置耦合到第一晶体管308的第一电极310。第一晶体管308的栅极电极316随 后可耦合到CCS的电流镜晶体管（例如，晶体管104或晶体管134)的栅极电极以向该CCS 提供电流镜偏置电压VCM。
[0070] 偏置电路300还包括第二电流路径320,用于为CCS生成共源共栅偏置电压VCAS。 偏置电路300的第二电流路径320包括耦合在电压源306与第二晶体管324之间的电流源 322,其中第二晶体管324是NM0S晶体管。为了便于说明，电流源322和电流源304被图示 为两个分开的电流源。然而，根据一些实施例，电流源322和304可以是被配置为向第一电 流路径302和第二电流路径320提供同一参考电流IKEF的同一电流源。电压源306向电流 源322施加电压（例如，VDD)，电流源322进而向第二晶体管324的第一电极（例如，漏极电 极）326施加参考电流IKEF (等于电流源304施加的参考电流）。第二晶体管324的第二电 极（例如，源极电极）328耦合到第三晶体管332的第一电极（例如，漏极电极）330,并且第 三晶体管332的第二电极（例如，源极电极）334耦合到电压源314 (例如，供应地电压）。
[0071] 第二晶体管324的栅极电极336按二极管耦合配置耦合到第二晶体管324的第一 电极326。类似地，第三晶体管332的栅极电极338按二极管耦合配置耦合到第三晶体管 332的第一电极330。
[0072] 第一晶体管308具有等于或基本上等于第二晶体管324的沟道大小W/L的沟道大 小W/L。第三晶体管332具有沟道大小MXW/L，这是第二晶体管324的沟道大小W/L的M 倍那么大，其中倍数M大于1并且是根据相应CCS的设计因素或约束来确定的，这将在以下 更详细地论述。第二晶体管324的栅极电极336可耦合到CCS的共源共栅晶体管的栅极电 极（例如，图1A中的晶体管102的栅极电极118)以向该CCS提供共源共栅偏置电压VCAS。
[0073] 图3B图示了p沟道MOSFET(PMOS)配置的偏置电路350。偏置电路350包括第一 电流路径352,用于为CCS生成电流镜偏置电压Vc*。偏置电路350的第一电流路径352包 括耦合在电压源356与电流源358之间的第一晶体管354,第一晶体管354是PMOS晶体管。 电压源356向第一晶体管354的第一电极（例如，源极电极）360施加电压（例如，VDD)。第 二电极（例如，漏极电极）362耦合到电流源358,电流源358进而生成参考电流IKEF。电流 源358还耦合到电压源364 (例如，供应地电压）。
[0074] 第一晶体管354的栅极电极366按二极管耦合配置耦合到第一晶体管354的第二 电极362。第一晶体管354的栅极电极366随后可耦合到CCS的电流镜晶体管（例如，晶体 管104或晶体管134)的栅极电极以向该CCS提供电流镜偏置电压VCM。
[0075] 偏置电路350还包括第二电流路径370,用于为CCS生成共源共栅偏置电压VCAS。 偏置电路350的第二电流路径370包括第二晶体管372,第二晶体管372是PMOS晶体管。 第二晶体管372的第一电极（例如，源极电极）374耦合到电压源356以接收电压（例如， VDD)。第二晶体管372的第二电极（例如，漏极电极）376耦合到第三晶体管380的第一电极 (例如，源极电极）378,第三晶体管380是PMOS晶体管。第三晶体管380的第二电极（例 如，漏极电极）382耦合到电流源384,电流源384进而生成参考电流IKEF。电流源384还耦 合到电压源364 (例如，供应地电压）。为了便于说明，电流源384和电流源358被图示为两 个分开的电流源。然而，根据一些实施例，电流源384和358可以是被配置为向第一电流路 径352和第二电流路径370提供同一参考电流IKEF的同一电流源。
[0076] 第二晶体管372的栅极电极386按二极管耦合配置耦合到第二晶体管372的第二 电极376。类似地，第三晶体管380的栅极电极388按二极管耦合配置耦合到第三晶体管 380的第二电极382。第三晶体管380的栅极电极388随后可耦合到CCS的共源共栅晶体 管（例如，晶体管102)的栅极电极以向该CCS提供共源共栅偏置电压VCAS。
[0077] 第一晶体管354具有等于或基本上等于第三晶体管380的沟道大小W/L的沟道大 小W/L。第二晶体管372具有沟道大小MXW/L，这是第三晶体管380的沟道大小W/L的M 倍那么大，其中倍数M大于1并且是根据相应CCS的设计来确定的，这将在以下更详细地论 述。第三晶体管380的栅极电极388可耦合到CCS的共源共栅晶体管的栅极电极（例如， 图1A中的晶体管102的栅极电极118)以向该CCS提供共源共栅偏置电压VCAS。
[0078] 参考图3A，以及以上的式1-4,电流源304和电流源322两端的电压降等于VKEF，第 一晶体管308和第二晶体管324两端的电压降等于乂^与Vw之和，并且第三晶体管332两 端的电压降等于Vth+Vw/V(M)。因此，偏置电路300可工作的最小电压VDDmin可根据以下 的式8来计算：
[0080]图3B中的偏置电路350可工作的最小电压VDDmin也根据式8来表示。因此，对于 利用图3A中所示的偏置电路300或者图3B中的偏置电路350的一级CCS(例如，CCS 100)， CCS工作时的最小输出电压￥_>可根据以下的式9来计算：
[0082] 其中M大于1，表示晶体管308、324、354和380的沟道大小W/L的倍数。
[0083] 因此，如式9中所图示的，偏置电路300和350与图2A中所示的偏置电路200的 结构相比可以降低CCS可工作的最小输出电压Vwtmin。此外，与图2A和2B中分别示出的 偏置电路200和230的结构相比，偏置电路300和350对于电力供应变化可以更为鲁棒，从 而带来了更鲁棒的CCS操作。
[0084] 以下的表1对于以上的式4-9中的Vth、VQ#PVKEF使用示例值0. 3伏、0. 2伏和0. 25 伏，分别图示了与偏置电路200、230、300和350相对应的Vwt>和VDDmin的示例值。
[0086]表 1
[0087] 因此，如表1中所图示的，当与偏置电路200和偏置电路230(在对于Vth、VQdPVKEF 使用示例值的情况下，它们分别具有1. 25和1. 55的VDDmin)相比时，偏置电路300和350具 有更低的VDDmin(在对VKEF使用示例值的情况下为1. 11伏）。另外，相对于偏置电 路200 (在对Vth、V^PVKEF使用示例值的情况下，其具有0. 7伏的V_min)，偏置电路300和 350具有改善的Vwtmin(在对Vth、V^PVKEF使用示例值的情况下为0. 56伏）。
[0088] 图4图示了用于为CCS生成偏置电压的方法的流程图。在方框400,确定偏置电路 的设计因素或约束，诸如V DDmin、￥<^和VKEF。VDDmin的值是根据技术、IR降、电力供应噪声和 可影响偏置电路可工作的最小电压的其它相关设计因素来确定的。是根据来自电流源 的最大电容负载容差来确定的，因为^^的值越小，晶体管的沟道大小就可越大，这可增大 晶体管的电容。VKEF是根据参考电流的过驱动来确定的。
[0089] -旦确立了设计因素或约束，就可根据以下的式10、基于式8来计算倍数M的值：
[0091] 其中M大于1，并且是用于相对于晶体管308、324、354和380的沟道大小W/L增大 晶体管332或372的沟道大小MXW/L的倍数。
[0092]在方框404,可根据以下的式11、基于M和其它设计约束来计算共源共栅电流源可 工作的最小输出电压
[0094] -旦确定了各种设计因素或约束，并且一旦计算出了M的值，就在方框406依据 VDD_min、Vw、VKEF、M和_的值来形成用于CCS的偏置电路300或350。
[0095] 在方框408,利用偏置电路生成电流镜偏置电压和共源共栅偏置电压并将其施加 到CCS〇
[0096] 根据本发明的实施例，共源共栅电流源偏置电路包括与参考电流源（例如，电流 源304或电流源358)串联的第一二极管耦合式晶体管（例如，晶体管308或晶体管354)， 其中第一晶体管具有沟道大小W/L，并且第一晶体管的栅极电极可耦合到CCS的电流镜晶 体管的栅极电极以向该CCS提供电流镜偏置电压。此外，该共源共栅电流源偏置电路包括 与第三二极管耦合式晶体管（例如，晶体管332或晶体管372)和参考电流源串联的第二二 极管耦合式晶体管（例如，晶体管324或晶体管380)。第二二极管耦合式晶体管具有等于 或基本上等于第一晶体管的沟道大小W/L的沟道大小W/L，并且第二晶体管的栅极电极可 耦合到CCS的共源共栅晶体管的栅极电极以向该CCS提供共源共栅偏置电压。第三二极管 耦合式晶体管具有按倍数M大于第一和第二晶体管的沟道大小W/L的沟道大小MXW/L，其 中M大于1，并且是根据CCS和偏置电路的设计因素或约束来计算的。因此，根据本发明的 实施例，第三二极管耦合式晶体管的沟道宽度是第二二极管耦合式晶体管的沟道宽度的M 倍那么大。
[0097] 本发明的实施例可以使得能够为CCS中的电流镜晶体管和共源共栅晶体管生成 偏置电压，从而CCS可工作的最小输出电压相对于可替换偏置电路配置有所降低。此外， 偏置电路对于电力供应变化可相对更鲁棒，并且因此CCS对于电力供应变化也可相对更鲁 棒。
[0098] 虽然已联系某些示范性实施例描述了本发明，但要理解本发明不限于公开的实施 例，而是相反，打算涵盖包括在权利要求及其等同物的精神和范围内的各种修改和等同布 置。
【主权项】
1. 一种利用偏置电路来为共源共栅电流源生成偏置电压的电路，包括： 共源共栅电流源，包括： 电流镜晶体管；以及 共源共栅晶体管；以及 耦合到所述共源共栅电流源的偏置电路，该偏置电路包括： 电流源； 第一晶体管，该第一晶体管串联耦合到所述电流源以形成通过所述电流源和所述第一 晶体管的第一电流路径； 第二晶体管，该第二晶体管串联耦合到所述电流源；以及 第三晶体管，该第三晶体管串联耦合到所述第二晶体管和所述电流源以形成通过所述 电流源以及所述第二晶体管和第三晶体管的第二电流路径，其中所述第三晶体管具有按一 倍数大于所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏置电路的设计因 素确定的。2. 如权利要求1所述的电路，其中，所述设计因素包括所述电流源工作时的最小供应 电压。3. 如权利要求1所述的电路，其中，所述设计因素包括所述电流源两端的参考电压。4. 如权利要求1所述的电路，其中，所述设计因素包括所述第二晶体管的阈值电压。5. 如权利要求1所述的电路，其中，所述倍数等于其中 ^^是所述第二晶体管的漏源饱和电压，Vdd min是所述电流源工作时的最小供应电压，Vth是 所述第二晶体管的阈值电压，并且Vkef是所述电流源两端的参考电压。6. 如权利要求1所述的电路，其中，所述第一晶体管的栅极电极耦合到所述电流镜晶 体管的栅极电极以向所述共源共栅电流源提供电流镜偏置电压，并且所述第二晶体管的栅 极电极耦合到所述共源共栅晶体管的栅极电极以向所述共源共栅电流源提供共源共栅偏 置电压。7. -种用于共源共栅电流源的偏置电路，该偏置电路包括： 电流源； 第一晶体管，该第一晶体管串联耦合到所述电流源； 第二晶体管，该第二晶体管串联耦合到所述电流源；以及 第三晶体管，该第三晶体管串联耦合到所述第二晶体管和所述电流源，其中所述第三 晶体管具有按一倍数大于所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏 置电路的设计因素来确定的。8. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述电流源工作时的最小 供应电压。9. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述电流源两端的参考电 压。10. 如权利要求7所述的偏置电路，其中，所述设计因素包括所述第二晶体管的阈值电 压。11. 如权利要求7所述的偏置电路，其中，所述倍数等于其中^^是所述第二晶体管的漏源饱和电压，Vdd min是所述电流源工作时的最小供应电压， Vth是所述第二晶体管的阈值电压，并且V KEF是所述电流源两端的参考电压。12. 如权利要求7所述的偏置电路，其中： 所述第一晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收参考电流； 第二电极，该第二电极耦合到电压源；以及 栅极电极，该栅极电极耦合到所述第一晶体管的第一电极； 所述第二晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收所述参考电流； 第二电极；以及 栅极电极，该栅极电极耦合到所述第二晶体管的第一电极；并且 所述第三晶体管包括： 第一电极，该第一电极耦合到所述第二晶体管的第二电极； 第二电极，该第二电极耦合到所述电压源；以及 栅极电极，该栅极电极耦合到所述第三晶体管的第一电极。13. 如权利要求7所述的偏置电路，其中，通过所述电流源和所述第一晶体管形成第一 电流路径，并且通过所述电流源、所述第二晶体管和所述第三晶体管形成第二电流路径。14. 一种利用偏置电路来为共源共栅电流源生成偏置电压的方法，该方法包括： 通过包括电流源和串联耦合到该电流源的第一晶体管的第一电流路径提供电流以在 所述第一晶体管的栅极电极处生成电流镜偏置电压；以及 通过包括所述电流源、第二晶体管和第三晶体管的第二电流路径提供电流以在所述 第二晶体管的栅极电极处生成共源共栅偏置电压，其中所述第三晶体管具有按一倍数大于 所述第二晶体管的沟道比率的沟道比率，所述倍数是根据所述偏置电路的设计因素来确定 的。15. 如权利要求14所述的方法，其中，所述第一晶体管、所述第二晶体管和所述第三晶 体管是二极管耦合式的。16. 如权利要求14所述的方法，其中，所述设计因素包括所述电流源工作时的最小供 应电压。17. 如权利要求14所述的方法，其中，所述设计因素包括所述电流源两端的参考电压。18. 如权利要求14所述的方法，其中，所述设计因素包括所述第二晶体管的阈值电压。19. 如权利要求14所述的方法，其中，所述倍数等于其 中^^是所述第二晶体管的漏源饱和电压，VDD min是所述电流源工作时的最小供应电压，Vth是所述第二晶体管的阈值电压，并且Vkef是所述电流源两端的参考电压。20. 如权利要求14所述的方法，其中： 所述第一晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收参考电流； 第二电极，该第二电极耦合到电压源；以及 栅极电极，该栅极电极耦合到所述第一晶体管的第一电极； 所述第二晶体管包括： 第一电极，该第一电极耦合到所述电流源以接收所述参考电流； 第二电极；以及 栅极电极，该栅极电极耦合到所述第二晶体管的第一电极；并且所述第三晶体管包 括： 第一电极，该第一电极耦合到所述第二晶体管的第二电极； 第二电极，该第二电极耦合到所述电压源；以及 栅极电极，该栅极电极耦合到所述第三晶体管的第一电极。
【专利摘要】提供了利用偏置电路来为共源共栅电流源生成偏置电压的电路和方法以及用于共源共栅电流源的偏置电路。一种电路包括：共源共栅电流源，其包括：电流镜晶体管；以及共源共栅晶体管；以及耦合到共源共栅电流源的偏置电路，该偏置电路包括：电流源；第一晶体管，该第一晶体管串联耦合到电流源以形成通过电流源和第一晶体管的第一电流路径；第二晶体管，该第二晶体管串联耦合到电流源；以及第三晶体管，该第三晶体管串联耦合到第二晶体管和电流源以形成通过电流源以及第二晶体管和第三晶体管的第二电流路径，其中第三晶体管具有按一倍数大于第二晶体管的沟道比率的沟道比率，该倍数是根据偏置电路的设计因素确定的。
【IPC分类】G05F1/56
【公开号】CN104898750
【申请号】CN201410741355
【发明人】N.贾法里
【申请人】三星显示有限公司
【公开日】2015年9月9日
【申请日】2014年12月5日
【公告号】EP2881832A1, US20150160679
最新回复(0)