一种快速瞬态响应的无电容型ldo的制作方法
一种快速瞬态响应的无电容型ldo的制作方法
【技术领域】
[0001] 本发明涉及一种无电容型LD0,属于电路技术领域。
【背景技术】
[0002] LDO(LowDropoutVoltageRegulator:低压差线性稳压器）是最简单的线性稳压 电源，它具有体积小、噪声小、输出波纹低，无电磁干扰且设计简单、外围原件少等优点。
[0003] 在超大规模集成电路或SoC系统中的LD0模块如果在片内集成大电容，会大幅增 加芯片面积；如果采用片外电容，则需要增加芯片的引脚。所以，无论从应用成本、复杂度还 是LD0自身可靠性而言，需要设计一种无需外部大电容就能实现自稳定的无电容型LD0。
[0004] 同传统型的LD0相比，无电容型LD0的最大区别在于电路结构上少了输出端并联 的大电容。在传统LD0中，该输出端的大电容是一个重要的电荷储存和提供器件，能有效减 小由于负载电流阶跃变化时输出电压的变化；同时依靠该电容与其等效的串联电阻形成左 半平面的低频零点来抵消LD0环路内部的次主极点实现系统的稳定性。而无电容型LD0在 稳定性和瞬态特性上存在着较大缺陷，是设计中的难点。
[0005] 实现全片内LD0,目前广泛采用的技术是依靠多级嵌套式密勒补偿实现极点分裂 和零极点抵消，但结构复杂，且补偿电容较大。
【发明内容】
[0006] 本发明所要解决的技术问题是克服现有技术的缺陷，提供一种快速瞬态响应的无 电容型LD0。
[0007] 为解决上述技术问题，本发明提供一种快速瞬态响应的无电容型LD0,其特征是， 在功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使功率调整管源端的输出电压 构成一个具有深度负反馈的射极跟随器。
[0008] 输出电压的变化量经可调节共源共栅放大器放大后反馈至功率调整管的栅端。
[0009] 可调节共源共栅反馈环路包括两个可调节共源共栅电路。
[0010] 其中一个可调节共源共栅电路连接至功率调整管的漏端，该可调节共源共栅电路 包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；第二电流源和第一晶体管为第二 晶体管提供栅偏压；第三晶体管的漏端连接至功率调整管的栅端，第三晶体管的栅端同时 连接至第二晶体管的漏端和第四晶体管的漏端，第二晶体管的源端接地；第四晶体管的源 端连接至电源VDD，第四晶体管的栅端同时连接至第三晶体管的源端和第五晶体管的漏端， 第五晶体管的源端连接至电源VDD。
[0011] 其中另一个可调节共源共栅电路连接至功率调整管的栅端，该可调节共源共栅电 路包括第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管；第一电流源和第十四晶 体管为第十三晶体管提供栅偏压；第十三晶体管的漏端同时连接至第十一晶体管的栅端和 第十二晶体管的漏端，第十二晶体管的源端接地；第十二晶体管的栅端同时连接至第十一 晶体管的源端、第八晶体管的漏端和第十晶体管的漏端，第十晶体管的源端接地。
[0012] 功率调整管漏端与第八晶体管的源端共连至输出电压；
[0013] 第八晶体管的栅端与第七晶体管的栅端、漏端共连；第八晶体管的源端连接至可 调节共源共栅反馈环路；
[0014] 第七晶体管的源端连接至放大器的输出端，放大器的正向输入端为参考电压端， 放大器的反向输入端分别经第一电阻接地，经第二电阻连接至放大器的输出端。
[0015] 本发明所达到的有益效果：
[0016] 本发明通过在LDO功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使 LDO输出端构成一个具有深度负反馈的射极跟随器，因此，LDO在全负载范围内都具有超低 的交流输出阻抗，保证了输出极点始终处在高频。即使LDO负载电容和电流在较大范围变 化时，无输出大电容型LDO在单位增益带宽以内只有一个主极点，保证了系统稳定性；由于 无额外的补偿电容，实现了快速的瞬态响应。
【附图说明】
[0017] 图1本发明LDO;
[0018] 图2本发明LDO的负载电流与相位裕度的关系（200pF负载电容）；
[0019] 图3本发明LDO的负载瞬态响应。
【具体实施方式】
[0020] 下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明 的技术方案，而不能以此来限制本发明的保护范围。
[0021] 如图1所示，本发明的快速瞬态响应的无电容型LDO,在功率调整管Q6的漏端和栅 端引入可调节共源共栅反馈环路，使LDO输出电压OUT(即功率调整管Q6的漏端）构成一 个具有深度负反馈的射极跟随器。
[0022] 晶体管Q2、Q3、Q4、Q5组成一可调节共源共栅电路结构。电流源IB2和晶体管Q1 为晶体管Q2提供栅偏压。设定电压VB2为晶体管Q5的栅偏压。晶体管Q3的漏端连接至 功率调整管Q6的栅端A，晶体管Q3的栅端同时连接至晶体管Q2的漏端和晶体管Q4的漏 端，晶体管Q2的源端接地；晶体管Q4的源端连接至电源VDD，晶体管Q4的栅端同时连接至 晶体管Q3的源端和晶体管Q5的漏端，晶体管Q5的源端连接至电源VDD;
[0023] 晶体管Q10、Q11、Q12、Q13组成另一可调节共源共栅电路结构。电流源IB1和晶体 管Q14为晶体管Q13提供栅偏压。晶体管Q13的漏端同时连接至晶体管Q11的栅端和晶体 管Q12的漏端，晶体管Q12的源端接地；晶体管Q12的栅端同时连接至晶体管Q11的源端、 晶体管Q8的漏端B和晶体管Q10的漏端，晶体管Q10的源端接地。设定电压VB1为晶体管 Q10的栅偏压。
[0024] 晶体管Q8的源端、功率调整管Q6漏端共连至输出电压OUT。晶体管Q8的栅端与 晶体管Q7的栅端、漏端共连。晶体管Q7的源端连接至放大器0P的输出端C，放大器0P的 正向输入端为VREF端，放大器0P的反向输入端分别经电阻R1接地，经电阻R2连接至输出 端C〇
[0025] 当负载&发生瞬变，导致输出电压OUT变化，进而节点B发生同相变化。节点B的 变化量经晶体管Q10~Q13的可调节共源共栅放大后反馈至功率调整管Q6的栅端，由于功 率调整管Q6的栅端到漏端经过180度相移，进而抑制了输出电压OUT的变化，使LDO的输 出电压OUT快速稳定。其中可调节共源共栅放大器的高阻抗负载由晶体管Q2~Q5组成。
[0026] 设晶体管Qi的跨导和本征阻抗分别为gmi和r&，则由晶体管Q2~Q5构成的可调 节共源共栅0^〇在六点的阻抗为§11141'。出11131'。 3\1'。5。同理，由晶体管〇10~以3构成的1?〇 在A点阻抗为 ，
[0027] A点总阻抗1^为：
[0028] rA= (gm4r〇4gm3r〇3Xro5)//[gml2r012gmllr011X(rol0//rol0) ] (1)
[0029] 公式⑴比传统的共栅放大器的输出阻抗提升近2个数量级。
[0030] 功率调整管Q6的寄生电容Cgd6，形成密勒补偿电容。因此A的极点：
[0032] 其中，A6为功率调整管Q6的电压增益。
[0033] 在B点断开，计算LD0的开环增益A。^:
[0034] Aopen=gmllr011gmi2r〇i2X-gm6 (r〇i〇//gm8ro8ro6) (3)
[0035] 在B点断开的OUT的开环阻抗r。^:
[0037] 闭环输出阻抗 -^closed ?
[0039] 由⑷和（5)，本发明LDO电路的输出阻抗比传统射极跟随器输出阻抗小约3个数 量级，因此输出电压OUT处为低阻抗节点。即使负载电容较大，也能保证输出极点在单位增 益带宽外。由（2)和（5)知，PA为系统的主极点。
[0040] 寄生的右半平面零点为
|其中cgd6和gm6分别为功率调整管Q6的漏栅电 容和跨导，因为OUT为低阻抗节点，即使在轻载时，Q6具有一定的偏置电流，因此相对gm6较 大，为高频零点，可忽略。
[0041] 晶体管Q8的偏置由晶体管Q7和设定的参考电压VREF端提供，因此LD0的输出电 压OUT:
[0043] 图2为LD0负载电流与环路相位裕度之间的关系，当负载电容为200pF，负载电流 变化时，相位裕度大于45度。
[0044] 如图3,负载电流的上升沿和下降沿为50ns，负载电流最小值为0. 1mA，负载电流 最大值为l〇〇mA，由于LD0极小的输出交流阻抗，负载电容为200pF下LD0仍具有良好的相 位裕度。当负载电流跳变时，LD0输出电压的跌落和过冲均小于50mV。
[0045] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形 也应视为本发明的保护范围。
【主权项】
1. 一种快速瞬态响应的无电容型LDO,其特征是，在功率调整管的漏端和栅端引入可 调节共源共栅反馈环路，使功率调整管源端的输出电压构成一个具有深度负反馈的射极跟 随器。2. 根据权利要求1所述的快速瞬态响应的无电容型LD0,其特征是，输出电压的变化量 经可调节共源共栅放大器放大后反馈至功率调整管的栅端。3. 根据权利要求1所述的快速瞬态响应的无电容型LD0,其特征是，可调节共源共栅反 馈环路包括两个可调节共源共栅电路。4. 根据权利要求3所述的快速瞬态响应的无电容型LD0,其特征是，其中一个可调节共 源共栅电路连接至功率调整管的漏端，该可调节共源共栅电路包括第二晶体管、第三晶体 管、第四晶体管和第五晶体管；第二电流源和第一晶体管为第二晶体管提供栅偏压；第三 晶体管的漏端连接至功率调整管的栅端，第三晶体管的栅端同时连接至第二晶体管的漏端 和第四晶体管的漏端，第二晶体管的源端接地；第四晶体管的源端连接至电源VDD，第四晶 体管的栅端同时连接至第三晶体管的源端和第五晶体管的漏端，第五晶体管的源端连接至 电源VDD。5. 根据权利要求3或4所述的快速瞬态响应的无电容型LD0,其特征是，其中另一个 可调节共源共栅电路连接至功率调整管的栅端，该可调节共源共栅电路包括第十晶体管、 第十一晶体管、第十二晶体管和第十三晶体管；第一电流源和第十四晶体管为第十三晶体 管提供栅偏压；第十三晶体管的漏端同时连接至第十一晶体管的栅端和第十二晶体管的漏 端，第十二晶体管的源端接地；第十二晶体管的栅端同时连接至第十一晶体管的源端、第八 晶体管的漏端和第十晶体管的漏端，第十晶体管的源端接地。6. 根据权利要求3所述的快速瞬态响应的无电容型LD0,其特征是，功率调整管漏端与 第八晶体管的源端共连至输出电压； 第八晶体管的栅端与第七晶体管的栅端、漏端共连；第八晶体管的源端连接至可调节 共源共栅反馈环路； 第七晶体管的源端连接至放大器的输出端，放大器的正向输入端为参考电压端，放大 器的反向输入端分别经第一电阻接地，经第二电阻连接至放大器的输出端。
【专利摘要】本发明公开了一种快速瞬态响应的无电容型LDO，通过在LDO功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使LDO输出端构成一个具有深度负反馈的射极跟随器，因此，LDO在全负载范围内都具有超低的交流输出阻抗，保证了输出极点始终处在高频。即使LDO负载电容和电流在较大范围变化时，无输出大电容型LDO在单位增益带宽以内只有一个主极点，保证了系统稳定性；由于无额外的补偿电容，实现了快速的瞬态响应。
【IPC分类】G05F1/56
【公开号】CN104898752
【申请号】CN201510358958
【发明人】白涛
【申请人】中国兵器工业集团第二一四研究所苏州研发中心
【公开日】2015年9月9日
【申请日】2015年6月26日
【技术领域】
[0001] 本发明涉及一种无电容型LD0,属于电路技术领域。
【背景技术】
[0002] LDO(LowDropoutVoltageRegulator:低压差线性稳压器）是最简单的线性稳压 电源，它具有体积小、噪声小、输出波纹低，无电磁干扰且设计简单、外围原件少等优点。
[0003] 在超大规模集成电路或SoC系统中的LD0模块如果在片内集成大电容，会大幅增 加芯片面积；如果采用片外电容，则需要增加芯片的引脚。所以，无论从应用成本、复杂度还 是LD0自身可靠性而言，需要设计一种无需外部大电容就能实现自稳定的无电容型LD0。
[0004] 同传统型的LD0相比，无电容型LD0的最大区别在于电路结构上少了输出端并联 的大电容。在传统LD0中，该输出端的大电容是一个重要的电荷储存和提供器件，能有效减 小由于负载电流阶跃变化时输出电压的变化；同时依靠该电容与其等效的串联电阻形成左 半平面的低频零点来抵消LD0环路内部的次主极点实现系统的稳定性。而无电容型LD0在 稳定性和瞬态特性上存在着较大缺陷，是设计中的难点。
[0005] 实现全片内LD0,目前广泛采用的技术是依靠多级嵌套式密勒补偿实现极点分裂 和零极点抵消，但结构复杂，且补偿电容较大。
【发明内容】
[0006] 本发明所要解决的技术问题是克服现有技术的缺陷，提供一种快速瞬态响应的无 电容型LD0。
[0007] 为解决上述技术问题，本发明提供一种快速瞬态响应的无电容型LD0,其特征是， 在功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使功率调整管源端的输出电压 构成一个具有深度负反馈的射极跟随器。
[0008] 输出电压的变化量经可调节共源共栅放大器放大后反馈至功率调整管的栅端。
[0009] 可调节共源共栅反馈环路包括两个可调节共源共栅电路。
[0010] 其中一个可调节共源共栅电路连接至功率调整管的漏端，该可调节共源共栅电路 包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；第二电流源和第一晶体管为第二 晶体管提供栅偏压；第三晶体管的漏端连接至功率调整管的栅端，第三晶体管的栅端同时 连接至第二晶体管的漏端和第四晶体管的漏端，第二晶体管的源端接地；第四晶体管的源 端连接至电源VDD，第四晶体管的栅端同时连接至第三晶体管的源端和第五晶体管的漏端， 第五晶体管的源端连接至电源VDD。
[0011] 其中另一个可调节共源共栅电路连接至功率调整管的栅端，该可调节共源共栅电 路包括第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管；第一电流源和第十四晶 体管为第十三晶体管提供栅偏压；第十三晶体管的漏端同时连接至第十一晶体管的栅端和 第十二晶体管的漏端，第十二晶体管的源端接地；第十二晶体管的栅端同时连接至第十一 晶体管的源端、第八晶体管的漏端和第十晶体管的漏端，第十晶体管的源端接地。
[0012] 功率调整管漏端与第八晶体管的源端共连至输出电压；
[0013] 第八晶体管的栅端与第七晶体管的栅端、漏端共连；第八晶体管的源端连接至可 调节共源共栅反馈环路；
[0014] 第七晶体管的源端连接至放大器的输出端，放大器的正向输入端为参考电压端， 放大器的反向输入端分别经第一电阻接地，经第二电阻连接至放大器的输出端。
[0015] 本发明所达到的有益效果：
[0016] 本发明通过在LDO功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使 LDO输出端构成一个具有深度负反馈的射极跟随器，因此，LDO在全负载范围内都具有超低 的交流输出阻抗，保证了输出极点始终处在高频。即使LDO负载电容和电流在较大范围变 化时，无输出大电容型LDO在单位增益带宽以内只有一个主极点，保证了系统稳定性；由于 无额外的补偿电容，实现了快速的瞬态响应。
【附图说明】
[0017] 图1本发明LDO;
[0018] 图2本发明LDO的负载电流与相位裕度的关系（200pF负载电容）；
[0019] 图3本发明LDO的负载瞬态响应。
【具体实施方式】
[0020] 下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明 的技术方案，而不能以此来限制本发明的保护范围。
[0021] 如图1所示，本发明的快速瞬态响应的无电容型LDO,在功率调整管Q6的漏端和栅 端引入可调节共源共栅反馈环路，使LDO输出电压OUT(即功率调整管Q6的漏端）构成一 个具有深度负反馈的射极跟随器。
[0022] 晶体管Q2、Q3、Q4、Q5组成一可调节共源共栅电路结构。电流源IB2和晶体管Q1 为晶体管Q2提供栅偏压。设定电压VB2为晶体管Q5的栅偏压。晶体管Q3的漏端连接至 功率调整管Q6的栅端A，晶体管Q3的栅端同时连接至晶体管Q2的漏端和晶体管Q4的漏 端，晶体管Q2的源端接地；晶体管Q4的源端连接至电源VDD，晶体管Q4的栅端同时连接至 晶体管Q3的源端和晶体管Q5的漏端，晶体管Q5的源端连接至电源VDD;
[0023] 晶体管Q10、Q11、Q12、Q13组成另一可调节共源共栅电路结构。电流源IB1和晶体 管Q14为晶体管Q13提供栅偏压。晶体管Q13的漏端同时连接至晶体管Q11的栅端和晶体 管Q12的漏端，晶体管Q12的源端接地；晶体管Q12的栅端同时连接至晶体管Q11的源端、 晶体管Q8的漏端B和晶体管Q10的漏端，晶体管Q10的源端接地。设定电压VB1为晶体管 Q10的栅偏压。
[0024] 晶体管Q8的源端、功率调整管Q6漏端共连至输出电压OUT。晶体管Q8的栅端与 晶体管Q7的栅端、漏端共连。晶体管Q7的源端连接至放大器0P的输出端C，放大器0P的 正向输入端为VREF端，放大器0P的反向输入端分别经电阻R1接地，经电阻R2连接至输出 端C〇
[0025] 当负载&发生瞬变，导致输出电压OUT变化，进而节点B发生同相变化。节点B的 变化量经晶体管Q10~Q13的可调节共源共栅放大后反馈至功率调整管Q6的栅端，由于功 率调整管Q6的栅端到漏端经过180度相移，进而抑制了输出电压OUT的变化，使LDO的输 出电压OUT快速稳定。其中可调节共源共栅放大器的高阻抗负载由晶体管Q2~Q5组成。
[0026] 设晶体管Qi的跨导和本征阻抗分别为gmi和r&，则由晶体管Q2~Q5构成的可调 节共源共栅0^〇在六点的阻抗为§11141'。出11131'。 3\1'。5。同理，由晶体管〇10~以3构成的1?〇 在A点阻抗为 ，
[0027] A点总阻抗1^为：
[0028] rA= (gm4r〇4gm3r〇3Xro5)//[gml2r012gmllr011X(rol0//rol0) ] (1)
[0029] 公式⑴比传统的共栅放大器的输出阻抗提升近2个数量级。
[0030] 功率调整管Q6的寄生电容Cgd6，形成密勒补偿电容。因此A的极点：
[0032] 其中，A6为功率调整管Q6的电压增益。
[0033] 在B点断开，计算LD0的开环增益A。^:
[0034] Aopen=gmllr011gmi2r〇i2X-gm6 (r〇i〇//gm8ro8ro6) (3)
[0035] 在B点断开的OUT的开环阻抗r。^:
[0037] 闭环输出阻抗 -^closed ?
[0039] 由⑷和（5)，本发明LDO电路的输出阻抗比传统射极跟随器输出阻抗小约3个数 量级，因此输出电压OUT处为低阻抗节点。即使负载电容较大，也能保证输出极点在单位增 益带宽外。由（2)和（5)知，PA为系统的主极点。
[0040] 寄生的右半平面零点为
|其中cgd6和gm6分别为功率调整管Q6的漏栅电 容和跨导，因为OUT为低阻抗节点，即使在轻载时，Q6具有一定的偏置电流，因此相对gm6较 大，为高频零点，可忽略。
[0041] 晶体管Q8的偏置由晶体管Q7和设定的参考电压VREF端提供，因此LD0的输出电 压OUT:
[0043] 图2为LD0负载电流与环路相位裕度之间的关系，当负载电容为200pF，负载电流 变化时，相位裕度大于45度。
[0044] 如图3,负载电流的上升沿和下降沿为50ns，负载电流最小值为0. 1mA，负载电流 最大值为l〇〇mA，由于LD0极小的输出交流阻抗，负载电容为200pF下LD0仍具有良好的相 位裕度。当负载电流跳变时，LD0输出电压的跌落和过冲均小于50mV。
[0045] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形 也应视为本发明的保护范围。
【主权项】
1. 一种快速瞬态响应的无电容型LDO,其特征是，在功率调整管的漏端和栅端引入可 调节共源共栅反馈环路，使功率调整管源端的输出电压构成一个具有深度负反馈的射极跟 随器。2. 根据权利要求1所述的快速瞬态响应的无电容型LD0,其特征是，输出电压的变化量 经可调节共源共栅放大器放大后反馈至功率调整管的栅端。3. 根据权利要求1所述的快速瞬态响应的无电容型LD0,其特征是，可调节共源共栅反 馈环路包括两个可调节共源共栅电路。4. 根据权利要求3所述的快速瞬态响应的无电容型LD0,其特征是，其中一个可调节共 源共栅电路连接至功率调整管的漏端，该可调节共源共栅电路包括第二晶体管、第三晶体 管、第四晶体管和第五晶体管；第二电流源和第一晶体管为第二晶体管提供栅偏压；第三 晶体管的漏端连接至功率调整管的栅端，第三晶体管的栅端同时连接至第二晶体管的漏端 和第四晶体管的漏端，第二晶体管的源端接地；第四晶体管的源端连接至电源VDD，第四晶 体管的栅端同时连接至第三晶体管的源端和第五晶体管的漏端，第五晶体管的源端连接至 电源VDD。5. 根据权利要求3或4所述的快速瞬态响应的无电容型LD0,其特征是，其中另一个 可调节共源共栅电路连接至功率调整管的栅端，该可调节共源共栅电路包括第十晶体管、 第十一晶体管、第十二晶体管和第十三晶体管；第一电流源和第十四晶体管为第十三晶体 管提供栅偏压；第十三晶体管的漏端同时连接至第十一晶体管的栅端和第十二晶体管的漏 端，第十二晶体管的源端接地；第十二晶体管的栅端同时连接至第十一晶体管的源端、第八 晶体管的漏端和第十晶体管的漏端，第十晶体管的源端接地。6. 根据权利要求3所述的快速瞬态响应的无电容型LD0,其特征是，功率调整管漏端与 第八晶体管的源端共连至输出电压； 第八晶体管的栅端与第七晶体管的栅端、漏端共连；第八晶体管的源端连接至可调节 共源共栅反馈环路； 第七晶体管的源端连接至放大器的输出端，放大器的正向输入端为参考电压端，放大 器的反向输入端分别经第一电阻接地，经第二电阻连接至放大器的输出端。
【专利摘要】本发明公开了一种快速瞬态响应的无电容型LDO，通过在LDO功率调整管的漏端和栅端引入可调节共源共栅反馈环路，使LDO输出端构成一个具有深度负反馈的射极跟随器，因此，LDO在全负载范围内都具有超低的交流输出阻抗，保证了输出极点始终处在高频。即使LDO负载电容和电流在较大范围变化时，无输出大电容型LDO在单位增益带宽以内只有一个主极点，保证了系统稳定性；由于无额外的补偿电容，实现了快速的瞬态响应。
【IPC分类】G05F1/56
【公开号】CN104898752
【申请号】CN201510358958
【发明人】白涛
【申请人】中国兵器工业集团第二一四研究所苏州研发中心
【公开日】2015年9月9日
【申请日】2015年6月26日
最新回复(0)